DE4112084C2

DE4112084C2 - Emittergesteuerter Thyristor, Verfahren zu dessen Herstellung sowie Verwendung in einer Blitzlichtsteuervorrichtung

Info

Publication number: DE4112084C2
Application number: DE4112084A
Authority: DE
Inventors: Akio Uenishi; Hiroshi Yamaguchi; Yasuaki Fukumochi
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-04-12
Filing date: 1991-04-12
Publication date: 1995-03-09
Anticipated expiration: 2011-04-13
Also published as: DE4112084A1

Description

Die Erfindung bezieht sich auf einen emittergesteuerten Thyristor, im folgenden als "Halbleitervorrichtung" bezeichnet, für Hochspannungs- und Hochgeschwindigkeitsschalt-Anwendun gen, wie beispielsweise bei einem Inverter, und auf ein Verfahren zur Herstellung eines derartigen Thyristors, sowie auf die Verwendung in einer Blitzlichtsteuervorrichtung.

Bisher wurden Inverter mit Kapazitäten bis zu einigen hun derten kVA unter Verwendung eines Bipolartransistors herge stellt, jedoch erscheinen zur Realisierung von sehr kleinen Vorrichtungen mit hochwertigen Eigenschaften Leistungsvor richtungen wünschenswert, welche eine hohe Schaltgeschwin digkeit und somit eine hohe Frequenz aufweisen. Für derar tige Verwendungen wurde ein Bipolartransistor mit isoliertem Gate (IGBT) vorgeschlagen, wobei auf leichte Art und Weise Hochspannungs- und Hochgeschwindigkeits-Schaltsteuerungen bis zu etwa einigen zehn kHz realisiert wurden, da der IGBT geringe Gatetreiber-Verlusteigenschaften aufweist.

Fig. 1 zeigt in einer schematischen Schnittansicht einen IGBT, wie er aus IEEE Transactions on Electron Devices, Bd. ED-31, 1984, S. 821-828, bekannt ist, und Fig. 2 zeigt in einem Schaltungsdiagramm die ent sprechende Äquivalenzschaltung. Gemäß Fig. 1 ist eine Halb leiterschicht vom n⁺-Typ 102 auf einem Halbleitersubstrat vom p⁺-Typ 101, und auf der Schicht ist eine Driftschicht 103 vom n^--Typ gebildet. Auf der Oberfläche der Driftschicht vom n^--Typ 103 sind durch selektive Diffusion Wannenbereiche vom p-Typ 104 gebildet, und es ist auf der Oberfläche von jedem Wannenbereich vom p-Typ durch selektive Diffusion ein Emitterbereich vom n⁺-Typ 105 gebildet. Oberflächenab schnitte des Wannenbereiches 104 zwischen der Driftschicht vom n^--Typ 103 und den Emitterbereichen vom n⁺- Typ 105 sind als Kanalbereiche 106 definiert. Die Kanallänge ist auf etwa einige µm festgelegt. Auf den Kanalbereichen 106 ist über einen Gateoxidfilm 107 eine Gateelektrode 108 gebildet, und es ist auf den Wannenbereichen vom p-Typ 104 und den Emitterbereichen vom n⁺-Typ 105 eine Emitterelek trode 109 gebildet. Zwischen den Elektroden 108 und 109 ist zur Isolation ein Isolierfilm 110 angeordnet. Auf der Rück seite des Halbleitersubstrat vom p-Typ 101 ist eine Kollek torelektrode 111 gebildet.

Bei der Äquivalenzschaltung gemäß Fig. 2 stellt ein n-Kanal MOSFET 201 einen MOSFET dar, welcher aus einer MOS-Struktur vom Vertikaltyp zusammengesetzt ist, der einen Teil oberhalb der Driftschicht vom n^--Typ 103 in Fig. 1 darstellt, und ein pnp-Transistor 202 stellt einen Bipolartransistor mit p⁺n⁺n^- p-Struktur dar, welche aus dem Halbleitersubstrat vom p⁺-Typ 101, der Halbleiterschicht vom n⁺-Typ 102, der Driftschicht vom n^--Typ 103 und den Wannenbereichen vom p-Typ 104 zusam mengesetzt ist. In Fig. 1 stellt ein Widerstand 203 die Widerstandskomponenten der Driftschicht vom n^--Typ 103 dar.

Wenn die Spannung zwischen den Gate- und Emitteranschlüssen G und E ausreichend niedrig ist, und daher der MOSFET 201 ausgeschaltet ist, und eine positive Vorspannung zwischen den Kollektor- und Emitteranschlüssen G und E angelegt ist, womit eine n^-p-Diode zwischen der Driftschicht vom n^--Typ 103 und den Wannenbereichen vom p-Typ 104 in Rückwärtsrichtung vorgespannt ist, erstreckt sich eine Verarmungsschicht hauptsächlich seitlich in die Driftschicht vom n^--Typ 103 zur Ausbildung von Raumladungen, so daß eine hohe Kollektor spannung gesperrt werden kann. Zusätzlich kann die Oberflä che der Driftschicht vom n^--Typ 103 derart ausgestaltet sein, daß aufgrund von Feldplatteneffekten durch die MOS- Struktur eine hohe Durchbruchspannung vorgesehen ist.

Dementsprechend sollte zur Erhaltung einer Vorrichtung mit hoher Durchbruchspannung die Driftschicht vom n^--Typ 103 in der Donatordichte gering sein (hoher Widerstand) und in der Dicke groß sein. Dadurch ergibt sich jedoch leicht ein Anstieg des Widerstandswertes des Widerstandes 203 und somit als Folge eine Verringerung der Stromkapazität.

Wenn die zwischen den Kollektor- und Emitteranschlüssen C und E angelegte Spannung derart angehoben wird, daß der MOSFET 201 durch das Anlegen einer ausreichend großen Span nung zwischen den Gate- und Emitteranschlüssen G und E ein geschaltet wird, fließen Elektronen über den Kanal des MOSFET 201 von der Emitterelektrode 109 zur Kollektorelek trode 111. Auf diese Weise wird der Übergang zwischen der Basis und dem Emitter des PNP-Transistors 202 in Vorwärts richtung gespannt, der Transistor 202 wird aktiv und es wird ein Pfad zwischen den Kollektor- und Emitteranschlüssen C und E des IGBT ausgebildet. Dabei liefert der PNP-Transistor 202 Strom durch Verstärken des Drainstromes des MOSFET 201. Dementsprechend wird die Stromkapazität des IGBT größer, wenn der Verstärkungsfaktor des IGBT größer wird, da der Verstär kungsfaktor des PNP-Transistors 202 höher ist und der Drain strom des MOSFET 201 größer ist, was ebenfalls in einer Ver ringerung der Spannung für den EIN-Zustand resultiert.

Falls jedoch der Verstärkungsfaktor des PNP-Transistors 202 an gehoben wird, werden die Ausschalt-Eigenschaften schlechter. Obwohl die Ausschalt-Zeit unterhalb von 1µs bei Anwendun gen auf einen Hochfrequenzinverter benötigt wird, falls die ser Fall unter Verwendung eines IGBT mit einer hohen Durch bruchsspannung von etwa 1000 V verwirklicht wird, muß der Stromverstärkungsfaktor des PNP-Transistors 202 erheblich verringert werden. Dies wird durch das folgende erreicht: Ein führung eines Lebensdauer-Killers durch Bestrahlung mit Elektronenstrahlen oder Protonen oder Diffusion von Schwer metallen; Addition eines kurzen Emitterwiderstandes zu dem Transistor 202. Als Ergebnis ergibt sich bei einem IGBT, welcher bezüglich den Ausschalt-Eigenschaften hohe Geschwin digkeit aufweist, das Problem, daß mit dem Verkleinern des Stromverstärkungsfaktors des PNP-Transistors 202 die Strom dichte nicht ausreichend zur Erfüllung des verstärkten obe ren Grenzwertes der Spannung für den EIN-Zustand angehoben werden kann.

Als eine Möglichkeit zur Verbesserung des Kompromisses zwischen den Ausschalt-Eigenschaften und der Spannung für den EIN- Zustand wurde die in Fig. 3 mit dem Bezugszeichen 112 bezeichnete Maßnahme vorgesehen: Die Donatordichte in der Umgebung der Oberfläche der Driftschicht vom n^--Typ 103 wurde zur Verringerung des Serienwiderstandes 203 des MOSFET 201 angehoben. Zusätzlich wird aufgrund dieser Schicht 112 mit geringem Widerstand die Ausdehnung der Verarmungs schicht unterdrückt, welche von dem Übergang mit den Wannen bereichen vom p-Typ 104 bei einem EIN-Zustand hervorgeht, so daß es möglich wurde, eine Vorrichtung mit hoher Durch bruchspannung feiner zu strukturieren. Da entsprechend der in Fig. 3 gezeigten Struktur der Drainstrom durch Anheben der Stromkapazität des MOSFET 201 angehoben werden kann, kann eine hohe Stromdichte auch dann erhalten werden, falls der Verstärkungsfaktor des PNP-Transistors 202 klein ist.

Als weitere Möglichkeit zur Verbesserung des Kompromisses zwi schen den Ausschalt-Eigenschaften und der Spannung für den EIN-Zustand ist aus IEEE Transactions on Electron Devices, Bd. ED-33, Oktober 1986, S. 1609-1618, eine MOSGTO-Vorrichtung bekannt. Fig. 4 zeigt in schematischer Schnittansicht den Aufbau des MOSGTO, und Fig. 5 zeigt ein Schaltungsdiagramm der entspre chenden Äquivalenzschaltung. Unter Bezugnahme auf Fig. 4 sind auf einem Halbleitersubstrat vom p-Typ 301 eine Halbleiterschicht vom n⁺-Typ 302, eine Halbleiterschicht vom n^--Typ 303 und eine Halbleiterschicht vom p-Typ 304 in dieser Reihenfolge aufein andergeschichtet. Auf der Oberfläche der Halbleiterschicht vom p- Typ 304 werden durch selektive Diffusion Wannenbereiche vom n-Typ 305 gebildet, und auf der Oberfläche von jedem Wannen bereich vom n-Typ 305 ist durch selektive Diffusion ein Sourcebereich 306 vom p⁺-Typ gebildet. Oberflächenabschnitte der Wannenbereiche vom n-Typ 305 zwischen der Halbleiter schicht vom p-Typ 304 und den Sourcebereichen vom p-Typ 306 sind als Kanalbereiche 307 definiert. Auf der Halbleiterschicht vom p-Typ 304 ist eine erste Gateelektrode 308 gebildet, und auf den Kanalbereichen 307 sind über Gateisolierfilme 309 zweite Gateelektroden 310 gebildet. Ferner sind auf den Wan nenbereichen vom n-Typ 305 und den Sourcebereichen vom p⁺- Typ 306 Kathodenelektroden 311 gebildet. Diese Elektroden 308, 310 und 311 sind durch Isolierfilme 312 isoliert. Auf der Rückseite des Halbleitersubstrates vom p⁺-Typ 301 ist eine Anodenelektrode 313 gebildet.

Bei der Äquivalenzschaltung gemäß Fig. 5 stellt ein p-Kanal MOSFET 401 einen MOSFET dar, der aus einem MOS-Aufbau vom Vertikaltyp zusammengesetzt ist mit einem oberen Abschnitt oberhalb der Halbleiterschicht vom p-Typ 304, und ein PNP- Transistor 402 stellt einen Bipolartransistor mit einer p⁺n⁺n^-p- Struktur dar, welche sich aus dem Halbleitersubstrat vom p⁺- Typ 301, der Halbleiterschicht vom n⁺-Typ 302, der Halblei terschicht vom n^--Typ 303 und der Halbleiterschicht vom p- Typ 304 zusammensetzt. Ein npn-Transistor 403 stellt einen Bipolartransistor mit einer n^--pn-Struktur dar, welcher zusammengesetzt ist aus der Halbleiterschicht vom n^--Typ 303, der Halbleiterschicht vom p-Typ 304 und den Wannen bereichen vom n-Typ 305.

Wenn bei dem MOSGTO eine positive Vorspannung zwischen den Anoden- und Kathodenanschlüssen A und K angelegt ist und ein Triggerstrom in einen ersten Gateanschluß G1 fließt, wird der aus den Transistoren 402 und 403 zusammengesetzter Thy ristor gezündet. Wenn eine negative Spannung an den zweiten Gateanschluß G2 zum Einschalten des MOSFET 401 angelegt ist, wird der MOSGTO ausgeschaltet.

Da diese Vorrichtung eine Thyristorstruktur aufweist, kann die Spannung für den EIN-Zustand selbst bei einer Hochspan nung niedrig gemacht werden. Da jedoch der Ausschalt-Mecha nismus äquivalent ist zum Löschen eines GTO ohne Gategegenspannung, ist es schwierig, den Anoden strom ausreichend anzuheben. Zusätzlich ist die Betreibbar keit nicht gut, da dieser zwei Gateelektroden aufweist, und von daher eine komplizierte Gatesteuerung notwendig ist zum Zünden und Löschen.

Als eine Vorrichtung, welche Verbesserungen zu den obigen Schwierigkeiten zeigt und eine hohe Durchbruchspannung, einen geringen EIN-Widerstand, Hochgeschwindigkeits-Aus schalten und eine hohe blockierbare Hauptstromdichte realisiert, ist ein emittergeschalteter Thyristor (EST) bekannt. Fig. 6 zeigt in schematischer Schnittansicht einen EST-Auf bau, wie er in IEEE Electron Device Letters, Vol. 11, No. 2, Februar 1990, S. 75-77, dargestellt ist. Fig. 7 zeigt ein Schal tungsdiagramm einer entsprechenden Äquivalenzschaltung. Unter Bezugnahme auf Fig. 6 sind ein Halbleitersubstrat vom p⁺-Typ 501, eine Pufferschicht vom n-Typ 502, eine Driftschicht vom n^- Typ 503 und eine Basisschicht vom p-Typ 504 in dieser Reihenfolge aufeinandergeschichtet. Auf der Oberfläche der Basisschicht vom p-Typ 504 sind selektiv ein Floatingbereich vom n⁺-Typ 505 und ein Emitterbereich vom n⁺-Typ 506 gebil det. Der Oberflächenabschnitt des Basisbereiches vom p-Typ 504 zwischen dem Floatingbereich vom n⁺-Typ und dem Emitter bereich vom n⁺-Typ 506 ist als ein Kanalbereich 507 defi niert. Außerdem ist ein Bereich vom p⁺-Typ 508 vorgesehen, welcher den Emitterbereich vom n⁺-Typ 506 zur Verringerung des Basiswiderstandes umgibt. Auf dem Kanalbereich 507 ist eine Gateelektrode 510 über einen Gate isolierfilm 509 gebildet, und auf dem Emitterbereich vom n⁺- Typ 506 und dem Bereich vom p⁺-Typ 508 ist eine Kathoden elektrode 511 gebildet. Auf der Rückseite des Halbleitersub strates vom p⁺-Typ 501 ist eine Anodenelektrode 512 gebil det.

Gemäß der Äquivalenzschaltung nach Fig. 7 enthält die Halbleiter vorrichtung einen n-Kanal MOSFET 601, welcher aus einer MOS-Struktur oberhalb des Basisbereiches vom p-Typ 504 gemäß Fig. 6 gebildet ist, einen PNP-Transistor, welcher aus dem Halbleitersubstrat vom p⁺- Typ 501, der Pufferschicht vom n-Typ 502, der Driftschicht vom n^--Typ 503 und dem Basisbereich 504 vom p-Typ zusammen gesetzt ist, und einen npn-Transistor 603 mit einer n^-pn⁺-Struktur, welche zusammengesetzt ist aus der Driftschicht vom n^--Typ 503, der Basisschicht vom p-Typ 504 und dem Floatingbereich vom n⁺-Typ 505. Ein Widerstand 604 stellt die Widerstandskomponente der Basis schicht vom p-Typ 504 dar.

Zum Einschalten dieses EST ist es notwendig, die Basis schicht vom p-Typ 504 mit Triggerstrom zu versorgen, so daß der aus den Transistoren 602 und 603 zusammengesetzte Thyristor getriggert und verriegelt, d. h. gezündet wird unter Bedingungen, daß eine positive Vorspannung über den Anoden- und Kathodenan schlüssen A und K, und eine positive Spannung auf einem Gateanschluß G angelegt ist zum Einschalten des MOSFET 601. Daher muß, wie es in der oben angegebenen Literaturstelle beschrieben ist, ein Gateanschluß G_T zum Anlegen des Trig gerstromes ähnlich wie der erste Gateanschluß G1 in Fig. 4 und Fig. 5 auf geeignete Weise auf der Basisschicht vom p- Typ 504 vorgesehen sein. Bei der in Fig. 7 gezeigten Äquiva lenzschaltung ist dieser Gateanschluß G_T gestrichelt darge stellt. Auf der anderen Seite wird durch Anlegen einer Null spannung auf dem Gateanschluß G zum Ausschalten des MOSFET 601 der Thyristor entriegelt, und der EST ist ausgeschaltet.

Da der EST ähnlich wie der zuvor erwähnte MOSGTO eine Thy ristorstruktur aufweist, kann die Spannung für den EIN- Zustand auch bei dem Fall hoher Durchbruchspannung niedrig sein. Zusätzlich ist mit der Ausschaltsteuerung aufgrund eines Kanals des MOSFET 601, der mit dem Thyristorabschnitt kaskode-verbunden ist, der blockierbare Anodenstrom höher als beim MOSGTO. Da ferner der Verstärkungsfaktor des Transistors 602 geringer sein kann, wird ein Hochgeschwindigkeitsausschalten ermöglicht. Da jedoch zwei Gateelektroden wie bei dem MOSGTO benötigt werden, entstehen Probleme bei der schwierigen Gatesteuerung. Des weiteren entstehen ebenfalls Probleme dadurch, daß die Packungsdichte der Vorrichtung aufgrund der zusätzlichen Gateelektroden gering ist, und die realisier bare Stromdichte gering wird.

Wie oben dargestellt wurde, weisen die bisher bekannten Halbleitervorrichtungen jeweils Nachteile auf. Der MOSGTO oder MCT weist zwar eine hohe Durchbruchspannung und einen niedrigen EIN-Zustands-Widerstand auf, aber es ergeben sich Probleme damit, daß die blockierbare Hauptstromdichte gering ist, und zwei Gateelektroden notwendig sind, so daß die Gate steuerung kompliziert ist. Auf der anderen Seite kann der EST eine hohe Durchbruchspannung, einen geringen EIN- Zustands-Widerstand, ein Hochgeschwindigkeits-Ausschalten und eine hohe blockierbare Hauptstromdichte vorweisen, aber da wie derum zwei Gateelektrode notwendig sind, entstehen Probleme dahingehend, daß die Gatesteuerung kompliziert ist. Zusätz lich entstehen Probleme dahingehend, daß die Packungsdichte der Vorrichtung aufgrund der zusätzlichen Gateelektroden nicht erhöht werden kann.

Wie im einzelnen noch weiter unten erläutert wird, entstehen des weiteren Probleme, wenn derartige bisherige Halbleiter vorrichtungen für eine Blitzlichtsteuervorrichtung angewen det werden, welche als zusätzliche Lichtquelle in der Foto graphie verwendet wird, wobei die Probleme die Effizienz der Blitzlichtvorrichtung, die geometrische Größe und die Kosten der Vorrichtung betreffen, so daß eine ausreichend zufrie denstellende Vorrichtung bislang nicht realisiert werden konnte.

Demgemäß liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Halbleitervorrichtung und ein Herstellungs verfahren für die Halbleitervorrichtung zur Verfügung zu stellen, bei der nicht nur eine hohe Durchbruchspannung, ein geringer EIN-Zustands-Widerstand, ein Hochgeschwindig keits-Ausschalten und eine hohe blockierbare Hauptstromdichte reali siert werden können, sondern bei der ebenfalls die Verwen dung lediglich einer Gateelektrode ermöglicht ist und somit die Packungsdichte der Vorrichtung angehoben werden kann, was wiederum in einer Realisierung einer hohen Stromdichte resultieren kann.

Die Lösung dieser Aufgabe erfolgt erfindungsgemäß durch einen emittergesteuerten Thyristor mit den im Anspruch 1 angegebenen Merkmalen sowie durch die in den Ansprüchen 12, 15 und 17 angegebenen Herstellungsverfahren. Eine vorteilhafte Verwendung des erfindungsgemäßen Thyristors ist im Anspruch 18 angegeben.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Weitere Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen.

Es zeigt:

Fig. 1 eine schematische Schnittansicht eines IGBT nach dem Stand der Technik;

Fig. 2 ein Schaltungsdiagramm der entsprechenden Aqui valenzschaltung;

Fig. 3 eine schematische Schnittansicht eines weiteren IGBT nach dem Stand der Technik;

Fig. 4 eine schematische Schnittansicht eines MOSGTO nach dem Stand der Technik;

Fig. 5 ein Schaltungsdiagramm der entsprechenden Aqui valenzschaltung;

Fig. 6 eine schematische Schnittansicht eines EST nach dem Stand der Technik;

Fig 7 ein Schaltungsdiagramm der entsprechenden Aqui valenzschaltung;

Fig. 8 eine schematische Schnittansicht eines Ausfüh rungsbeispieles einer Halbleitervorrichtung ent sprechend der vorliegenden Erfindung;

Fig. 9 ein Schaltungsdiagramm der entsprechenden Äqui valenzschaltung;

Fig. 10 und 11 schematische Schnittansichten von einem wei teren Ausführungsbeispiel der Halbleitervorrich tung entsprechend der vorliegenden Erfindung;

Fig. 12 und 13 Ausdehnungen einer Verarmungsschicht;

Fig. 14 eine schematische Schnittansicht eines weiteren Ausführungsbeispieles der Halbleitervorrichtung entsprechend der vorliegenden Erfindung;

Fig. 15A bis 15E schematische Schnittansichten von Herstel lungsschritten der in Fig. 8 dargestellten Halb leitervorrichtung;

Fig. 16 und 17 schematische Schnittansichten von weiteren Ausführungsbeispielen der Halbleitervorrichtung entsprechend der vorliegenden Erfindung;

Fig. 18A bis 18J schematische Schnittansichten von Herstellungsschritten der in der Fig. 10 dargestellten Halbleitervorrichtung;

Fig. 19A bis 19K schematische Schnittansichten von Her stellungsschritten eines weiteren Ausführungsbeispiels;

Fig. 20 und 21 Schaltungsdiagramme von Blitzlichtsteuer vorrichtungen nach dem Stand der Technik; und

Fig. 22 ein Schaltungsdiagramm einer Blitzlichtsteuervorrichtung unter Verwendung einer erfindungsgemäßen Halbleitervorrichtung.

Unter Bezugnahme auf Fig. 8 sind ein Halbleitersubstrat vom p⁺-Typ 701, eine Halbleiterschicht vom n⁺-Typ 702 und eine Driftschicht vom n^--Typ 703 in dieser Reihenfolge aufeinandergeschichtet. Die Driftschicht vom n^--Typ 703 ist im Ausführungsbeispiel für eine Halbleitervorrichtung der 1000-V-Klasse bemessen mit einer Ver unreinigungskonzentration von etwa 10¹⁴ cm^-3 und etwa 60 µm Dicke. Auf der Oberfläche der Driftschicht vom n^--Typ 703 ist ein erster Halbleiterbereich vom p^---Typ 704 selektiv gebildet. Der Halbleiterbereich vom p^---Typ 704 weist im Aus führungsbeispiel eine Verunreinigungskonzentration von etwa 10¹² cm^-3 bis 10¹⁵ cm^-3 auf, welche ziemlich gering ist, und ist etwa einige wenige µm dick. Benachbart zu beiden Seiten des ersten Halbleiterbereiches vom p^---Typ 704 sind auf der Driftschicht vom n^--Typ 703 zweite Halbleiterbereiche vom p-Typ 705 wannenförmig selektiv ausgebildet.

In dem Halbleiterbereich vom p^---Typ 704 ist ein dritter Halb leiterbereich vom n⁺-Typ 706 selektiv in einem Abstand von den Grenzen zwischen den Bereichen 704 und 705 gebildet. Der dritte Halbleiterbereich vom n⁺-Typ 706 weist auf seiner Oberfläche eine Verunreinigungskonzentration von etwa 10¹⁹ cm^-3 und eine Dicke von etwa 0,3µm auf. In der Oberfläche der wannenförmigen zweiten Halbleiterbereiche vom p-Typ 705 sind selektiv vierte Halbleiterbereiche vom n⁺-Typ 707 in einem Abstand von den Grenzen zwischen den Bereichen 704 und 705 gebildet. Die Halbleiterbereiche vom n⁺-Typ 707 weisen auf der Oberfläche eine Verunreinigungskonzentration von etwa 10¹⁹ cm^-3 und eine Dicke von etwa 0,3µm auf. Oberflächen abschnitte des Halbleiterbereiches vom p^---Typ 704 und der Halbleiterbereiche vom p-Typ 705 zwischen den Halblei terbereichen vom n⁺-Typ 706 und 707 sind als Kanalbereiche 708 definiert. Die zweiten Halbleiterbereiche vom p-Typ 705 weisen bei den Rändern der Kanalbereiche 708 auf der Seite der Halbleiterbereiche vom n⁺-Typ 707 eine Verunreinigungs konzentration von etwa 10¹⁶ cm^-3 und eine Dicke von einigen wenigen µm auf.

Auf den Kanalbereichen 708 sind über Gateoxidfilme 709 Gate elektroden 710 gebildet. Seitlich auf den zweiten Halbleiterberei chen vom p-Typ 705 und den vierten Halbleiterbereichen vom n⁺-Typ 707 ist eine gemeinsame Kathodenelektrode 711 gebildet. Diese Elektroden 710 und 711 sind durch einen Isolierfilm 712 iso liert. Auf der Rückseite des Halbleitersubstrates 701 vom p⁺-Typ ist eine Anodenelektrode 713 gebildet.

Obwohl die Halbleiterschicht vom p^---Typ 704 geringer in der Dicke ist als die Halbleiterbereiche vom p-Typ 705, wie es in Fig. 8 gezeigt ist, kann diese jedoch auch in etwa die selbe Dicke wie die Halbleiterbereiche vom p-Typ 705 aufwei sen, wie es in Fig. 10 gezeigt ist, oder eine größere Dicke als die Halbleiterbereiche vom p-Typ 705 aufweisen, wie es in Fig. 11 gezeigt ist.

Gemäß der in Fig. 9 dargestellten Äquivalenzschaltung ent spricht ein n-Kanal MOSFET 801 dem MOSFET mit der MOS-Struk tur oberhalb des Halbleiterbereiches vom p^---Typ 704 in Fig. 8. Ein PNP-Transistor 802 eines Multikollektor-Transistors entspricht einem Bipolartransistor mit p⁺n⁺n^-p^---Struktur, welche zusammengesetzt ist aus dem Halbleitersubstrat vom p⁺-Typ 701, der Halbleiterschicht vom n⁺-Typ 702, der Drift schicht vom n^--Typ 703 und dem ersten Halbleiterbereich 704 vom p^---Typ gemäß Fig. 8 und entspricht einem Bipolartransistor mit p⁺n⁺n^-p-Struktur, welche ausgebildet ist durch Ersetzen des Kollektors dieses Bipolartransistors vom dem Halbleiterbe reich vom p^---Typ 704 mit dem Halbleiterbereich vom p-Typ 705. Ein npn-Transistor 803 entspricht einem Bipolartran sistor mit n^-p^--n⁺-Struktur, welche zusammengesetzt ist aus der Driftschicht vom n^--Typ 703, dem ersten Halbleiterbereich vom p^---Typ 704 und dem dritten Halbleiterbereich vom n⁺-Typ 706 gemäß Fig. 8. Ein Widerstand 804 stellt eine Widerstandskomponente in dem Halbleiterbereich vom p^---Typ 704 dar.

Ein Teil des Transistors 802 und ein Teil des Transistors 803 sind in der Art eines Thyristors verbunden und stellen somit einen Thyristorabschnitt dar. Mit diesem Thyristorabschnitt ist der MOSFET 801 kaskode-verbunden. Somit wird bei dieser Halbleitervorrich tung ein Kaskodeantrieb eines GTO-Thyristors durch den MOSFET implementiert.

Im folgenden wird die Betriebsweise erläutert. Wenn die angelegte Spannung an einem Anodenanschluß A bezüglich einem Kathodenanschluß K angehoben wird, während der MOSFET 801 aufgrund einer geringen Gatespannung, welche an einen Gateanschluß G angelegt ist, ausgeschaltet ist, wird der PN-Übergang zwischen der Driftschicht vom n^--Typ 703 und dem Halbleiterbereich vom p^--- und p-Typ 704 und 705 in Rück wärtsrichtung vorgespannt, und es beginnt eine Verarmungs schicht sich auf beiden Seiten dieses PN-Überganges zu erstrecken. Die Verarmungsschicht erstreckt sich innerhalb des Halbleiterbereiches vom p^---Typ 704, welcher eine geringe Akzeptordichte aufweist, und der Halbleiterbereich vom p^--- Typ 704 wird vollständig durch die Anodenspannung von weni gen Volt verarmt. Wenn die Anodenspannung weiter angehoben wird, wird der Halbleiterbereich vom p-Typ 705, welcher eine hohe Akzeptordichte aufweist, ein wenig verarmt und die Aus dehnung der Verarmungsschicht endet. In Fig. 12 ist durch eine strichpunktierte Linie die Bedingung für die Ausdehnung der Verarmungsschicht (ein Rand der Verarmungsschicht) auf grund der Sperrung mit niedriger Spannung gezeigt. Aufgrund dessen erscheint der Rand der Verarmungsschicht ebenfalls um den Halbleiterbereich vom n⁺-Typ 706, wobei dies in den Figuren nicht näher dargestellt ist.

Die sich zur Seite der Driftschicht vom n^--Typ 703 erstrec kende Verarmungsschicht verarmt vollständig die Driftschicht vom n^--Typ 703 durch Anlegen einer Anodenspannung von eini gen wenigen hundert Volt, und wenn die Anodenspannung bis zur Nennspannung (von beispielsweise 1000 V) angehoben wird, endet die Ausdehnung der Verarmungsschicht, nachdem die Halbleiterschicht vom n⁺-Typ 702, welche eine hohe Donator dichte aufweist, ein wenig verarmt worden ist. In Fig. 12 sind gestrichelt die Bedingungen der Ausdehnung der Verar mungsschicht nach der Sperrung mit hoher Spannung gezeigt. Nachdem die Anodenspannung über die Nennspannung angehoben worden ist, erreicht das elektrische Feld innerhalb der Halbleitervorrichtung eine kritische Feldstärke, so daß der Durchbruch beginnt.

Fig. 13 zeigt die Ausdehnung der Verarmungsschicht bei einem Spannungsperrzustand in der Halbleitervorrichtung gemäß der in Fig. 11 gezeigten Struktur. Wie im Falle der Fig. 12 zeigt eine strichpunktierte Linie die Ausdehnung der Verar mungsschicht nach Sperrung mit niedriger Spannung, und eine gestrichelte Linie zeigt die Ausdehnung nach Sperrung mit hoher Spannung. Da bei dem Fall der in Fig. 11 gezeigten Struktur ein PN-Übergang zwischen der Driftschicht vom n^-- Typ 703 und dem Halbleiterbereich vom p^---Typ 704 flach wird ohne Krümmung, ist es schwierig, daß die Konzentration des elektrischen Feldes ansteigt, so daß auf leichte Weise eine hohe Durchbruchspannung erhalten wird. Dies trifft ebenso für die Halbleitervorrichtung mit der in Fig. 10 gezeigten Struktur zu.

Wenn eine positive Spannung an den Gateanschluß G angelegt wird, werden invertierte Schichten in den Kanalbereichen 708 gebildet, und der MOSFET 801 geht in einen EIN-Zustand über. Die Schwellenspannung für die einzuschaltenden Kanalbereiche 708 wird durch die Verunreinigungskonzentration der Halblei terbereiche vom p-Typ 705 bei den Rändern der Kanalbereiche 708 auf der Seite der Halbleiterbereiche vom n⁺-Typ 707 bestimmt. Diese Verunreinigungskonzentration ist so einge stellt, daß die obige Schwellenspannung einen geeigneten Wert bei einem Anreicherungsbetrieb annimmt.

Wenn der MOSFET 801 eingeschaltet ist, nimmt der dritte Halbleiter bereich vom n⁺-Typ 706 in etwa denselben elektrischen Potential pegel wie die Kathodenelektrode 711 an. Wenn unter dieser Bedin gung die angelegte Spannung auf dem Anodenanschluß A bezüg lich dem Kathodenanschluß K angehoben wird, wird der PN- Übergang zwischen der Driftschicht vom n^--Typ 703 und den Halbleiterbereichen vom p^--- und p-Typ 704 und 705 in Rück wärtsrichtung vorgespannt, so daß auf dieselbe Weise wie oben erwähnt die Verarmungsschicht sich auf beiden Seiten des PN-Überganges erstreckt und der Halbleiterbereich vom p^---Typ 704 vollständig durch die Anodenspannung von einigen wenigen Volt verarmt wird. Somit wird der Basisbereich des npn- Transistors 803, der sich aus der Driftschicht vom n^--Typ 703, dem Halbleiterbereich vom p^---Typ 704 und dem Halblei terbereich vom n⁺-Typ 706 zusammensetzt, durchgeschaltet ("punched through") und der Kollektor des Transistors 803 wird elektrisch mit dessen Emitter mit geringer Impedanz verbunden (d. h. der Transistor 803 wird eingeschaltet). Auf diese Weise werden Elektronen von dem Halbleiterbereich vom n⁺-Typ 707 in die Driftschicht vom n^--Typ 703 (Basis des PNP-Transistors 802) über die Kanalbereiche 708, den Halb leiterbereich vom n⁺-Typ 706 und den durchgeschalteten Halb leiterbereich vom p^---Typ 704 injiziert, und als Reaktion darauf werden Löcher von dem Halbleitersubstrat vom p⁺-Typ 701 (Emitter des PNP-Transistors 802) in die Driftschicht vom n^--Typ 703 über die Halbleiterschicht vom n⁺-Typ 702 bei dem Widerstand 804 nach dem Fließen von dem Halbleiterbereich vom p^---Typ 704 an die Kathodenelektrode 711 über die Halb leiterbereiche vom p-Typ 705 injiziert, und als Basisstrom des npn-Transistors 803 angelegt, so daß die Transistoren 802 und 803 thyristorbetrieben und verriegelt werden.

Somit wird diese Halbleitervorrichtung eingeschaltet und der Anodenstrom fließt von dem Anodenanschluß A an den Kathoden anschluß K. In dem EIN-Zustand arbeitet der aus den Tran sistoren 802 und 803 zusammengesetzte Thyristor derart, daß der Spannungsabfall bei dem Serienwiderstand durch den MOSFET 801 im wesentliche verringert wird. Zusätzlich wird der PNP-Transistor (ein Teil des Transistors 802), welcher zusammengesetzt ist aus dem Halbleitersubstrat vom p⁺-Typ 701, der Halbleiterschicht vom n⁺-Typ 702, der Driftschicht vom n^--Typ 703 und den Halbleiterbereichen vom p-Typ 705, ebenfalls aktiv, so daß der Anodenstrom fließt.

Wie oben beschrieben wurde, kann in dem EIN-Zustand der Halbleitervorrichtung entsprechend diesem Ausführungsbei spiel eine größere Stromdichte (Verringerung der EIN- Zustands-Spannung) implementiert werden, da die Stromlei tungseigenschaft des MOSFET 801 erheblich verbessert ist, auch falls der Verstärkungsfaktor des PNP-Transistors 802 aufgrund der Einführung eines Lebensdauerkillers etc. ver ringert ist.

Zum Ausschalten wird der MOSFET 801 durch Wegnahme der positiven Spannung am Gateanschluß G ausgeschaltet und dadurch der Emitter des npn-Transistors 803 freigemacht. Somit ist der aus den Transistoren 802 und 803 zusammengesetzte Thyristor entriegelt. Elektronen als Mino ritätsladungsträger innerhalb des Halbleiterbereiches vom p^- ^--Typ 704 und Löcher als Minoritätsladungsträger innerhalb der Driftschicht vom n^--Typ 703 verschwinden durch Rekombi nation, und das Ausschalten dieser Halbleitervorrichtung ist beendet. Im Zusammenhang mit dem Verschwinden der Minori tätsladungsträger benötigt dasjenige der Löcher eine längere Zeit, so daß diese Halbleitervorrichtung im wesentlichen dieselben Abschalteigenschaften wie ein IGBT zeigt.

Nach dem Ausschalten des MOSGTO war es, da ein Bypass mittels eines MOS-Kanals zwischen dem Gate und der Kathode eines GTO-Thyristors zum Entriegeln des Thyristors vorgesehen wurde, schwierig, eine ausreichend hohe blockierbare Hauptstromdichte zu erreichen. Auf der anderen Seite weist die Halbleitervorrichtung des obigen Ausführungsbeispieles Vor teile dahingehend auf, daß der Hauptstrom bis zur Grenze der Stromflußmöglichkeit des MOS-Kanals fließen kann und abge schnitten werden kann, da die Struktur zum Schließen/Öffnen der Kathode des GTO-Thyristors über den MOS-Kanal vorgesehen ist. Darüber hinaus wird die Packungsdichte der Vorrichtung vergrößert, da lediglich ein einzelner Gateanschluß für die EIN/AUS-Steuerung notwendig ist, so daß eine hohe Strom dichte realisiert werden kann. Des weiteren ist aufgrund dem Vorhandensein des Halbleiterbereiches vom p^---Typ 704 die Konzentration des elektrischen Feldes aufgrund der gekrümm ten Ränder der Halbleiterbereiche vom p-Typ 705 relaxiert. Da dementsprechend nicht nur die Diffusionstiefe des Halb leiterbereiches vom p-Typ 705 kleiner, sondern ebenfalls die Kanallänge der Kanalbereiche 708 kür zer gemacht werden können, kann eine feine MOS-Struktur herge stellt werden, so daß darüberhinaus die Reduktion des EIN- Zustands-Widerstandes und ein Anstieg der Stromdichte reali siert werden können.

Bis hierhin weist die Halbleitervorrichtung entsprechend dem obigen Ausführungsbeispiel, ähnlich wie der IGBT, ebenfalls einen eingebauten parasitären Thyristor auf, welcher zusam mengesetzt ist aus dem Halbleitersubstrat vom p⁺-Typ 701, der Halbleiterschicht vom n⁺-Typ 702, der Driftschicht vom n^--Typ 703, den Halbleiterbereichen vom p-Typ 705 und den Halbleiterbereichen vom n⁺-Typ 707. Wenn dementsprechend die Stromdichte innerhalb der Halbleiterbereiche vom p-Typ 705 angehoben wird, verriegelt dieser parasitäre Thyristor, so daß die Möglichkeit besteht, daß die Vorrichtung nicht mehr steuerbar wird. Um daher den Anstieg des Potentiales inner halb der Halbleiterbereiche vom p-Typ 705 zu verhindern, wie es beispielsweise in Fig. 14 dargestellt ist, werden vor zugsweise die Halbleiterbereiche vom p-Typ 705 mit Diffu sionsbereichen hoher Konzentration 714 vorgesehen, um den Widerstandswert der Halbleiterbereiche vom p-Typ 705 niedrig zu halten.

Im folgenden wird unter Bezugnahme auf die Fig. 15A bis 15E ein Verfahren zur Herstellung der erfindungsgemäßen Halbleiter vorrichtung nach Fig. 8 erläutert. Zu Beginn werden gemäß Fig. 15A auf dem Halbleitersubstrat vom p⁺-Typ 701 Verunreinigungen vom n-Typ zur Ausbildung der Halbleiterschicht vom n⁺-Typ 702 ionenimplantiert, und anschließend wird darauf durch epitaktisches Wachsen die Halbleiterschicht vom n^--Typ 703 gebildet. Als nächstes werden gemäß Fig. 15B auf der gesamten Oberfläche des Halbleitersubstrates vom n^--Typ 703 Verunreinigungen vom p-Typ zur Bildung einer Halbleiterschicht vom p^--Typ 720 implantiert. Dann wird gemäß Fig. 15C, nach dem ein Siliziumoxidfilm 721 auf der gesamten Oberfläche durch Oxidation gebildet ist, Polysilizium auf der Oberflä che abgeschieden und anschließend durch selektives Ätzen zur Bildung eines Polysiliziumfilmes 722 strukturiert. Daran anschließend werden Verunreinigungen vom p-Typ ionenimplan tiert, wobei der Polysiliziumfilm 722 als Maske verwendet wird, und zur Ausbildung des wannenähnlichen Halbleiterbe reiches vom p-Typ 705 ausgeheilt. Bei dieser Gelegenheit wird zur selben Zeit der Halbleiterbereich vom p^---Typ 704 gebildet aufgrund der Diffusion der Verunreinigungen vom p- Typ der Halbleiterschicht vom p^--Typ 720.

Als nächstes wird gemäß Fig. 15D selektives Ätzen des Poly siliziumfilmes 722 und des Oxidfilmes 721 durchgeführt zur Bildung der Gateelektroden 710 und der Gateoxidfilme 709, und ferner werden auf beiden Seiten Fenster vorgesehen. Dann werden selektiv Verunreinigungen vom n-Typ durch die Fenster zur Bildung der Halbleiterbereiche vom n⁺-Typ 706 und 707 auf eine selbstjustierende Weise eingeführt. Dann werden, wie es in Fig. 15E gezeigt ist, die Gateelektroden 710 und der Halbleiterbereich vom n⁺-Typ 706 durch einen Zwischenla gen-Isolierfilm 712 bedeckt, und ein Metallisierungsvorgang wird zur Bildung der Kathodenelektrode 711 auf der oberen Oberfläche und der Anodenelektroden 713 auf der Rückseite durchgeführt. Somit wird die Halbleitervorrichtung mit der in Fig. 8 gezeigten Struktur erzeugt.

Fig. 16 zeigt eine schematische Schnittansicht eines weite ren Ausführungsbeispieles der Halbleitervorrichtung entspre chend der vorliegenden Erfindung. Bei diesem Ausführungsbei spiel ist der Halbleiterbereich vom n⁺-Typ 706 nicht auf einem Teil, sondern auf der gesamten Oberfläche des Halblei terbereiches vom p^---Typ 704 gebildet. Zusätzlich ist die Gateelektrode 710 nicht in zwei Teile unterteilt, sondern es ist stattdessen eine einzige gemeinsame Gateelektrode zwi schen den beiden Kanalabschnitten vorgesehen. Weitere Struk turen mit denselben Wirkungen wie bei den obigen Ausfüh rungsbeispielen können erhalten werden.

Darüber hinaus muß die bodenseitige Konfiguration des Halb leiterbereiches vom p^---Typ 704 nicht notwendigerweise flach sein, und sie kann beispielsweise wie in Fig. 17 gezeigt eine entlang der Wannenkonfigurationen der Halbleiterberei che vom p-Typ 705 gebildete sein.

Unter Bezugnahme auf die Fig. 18A bis 18E wird im folgen den ein weiteres bevorzugtes Ausführungsbeispiel des Verfahrens zur Herstellung der erfindungsgemäßen Halbleitervorrichtung nach Fig. 11 beschrieben. Zuerst werden gemäß Fig. 18A Verun reinigungsionen vom n-Typ auf der Oberfläche eines Halbleiter substrates vom p⁺-Typ 701 zur Bildung der Halbleiter schicht vom n⁺-Typ 702 auf dem Substrat 701 injiziert. Auf der Halbleiterschicht vom n⁺-Typ 702 wird epitaktisch die Driftschicht vom n^--Typ 703 aufgewachsen. Wie es in Fig. 18B gezeigt ist, wird die Oberfläche der Driftschicht vom n^--Typ 703 zur Ausbildung eines Oxidfilmes 730 thermisch oxidiert, und daran anschließend werden Verunreinigungsionen vom p-Typ, im Ausführungsbeispiel Bor, injiziert. Zur Diffusion der Verun reinigungen vom p-Typ wird eine Wärmebehandlung durchge führt, wodurch der Halbleiterbereich vom p^---Typ 704 gebil det wird, wie es in Fig. 18C dargestellt ist.

Nach der Entfernung des Oxidfilmes 730 auf der oberen Ober fläche wird gemäß Fig. 18D ein Siliziumoxidfilm 721 für einen Gateisolierfilm aufgebracht. Auf dem Siliziumoxidfilm 721 wird ein Polysiliziumfilm gebildet. Der Polysiliziumfilm wird durch Fotolithographie selektiv ent fernt, wodurch Polysilizium-Gateelektroden 710 ausgebildet werden. Als nächstes wird gemäß Fig. 18E Fotolackmaterial über die gesamte obere Oberfläche gebildet und durch Fotoli thographie selektiv entfernt, so daß ein Fotolack 731 ver bleibt. Unter Verwendung des Fotolackes 731 als Maske werden in die obere Oberfläche Verunreinigungsionen vom p-Typ, im Ausführungsbeispiel Bor, injiziert. Wie es in Fig. 18F gezeigt ist, wird daran anschließend der Fotolack 731 entfernt, und es wird eine Wärmebehandlung zur Diffusion der Verunreini gungen vom p-Typ durchgeführt, wodurch die wannenförmige Halb leiterbereich vom p-Typ 705 gebildet werden.

Als nächstes wird gemäß Fig. 18G Fotolackmaterial über die gesamte Oberfläche gebildet und selektiv mittels Fotolitho graphie entfernt, wobei Fotolack 732 verbleibt. Unter Ver wendung des Fotolackes 732 und der Polysilizium-Gateelektro den 710 als Masken wird der Oxidfilm 721 selektiv weggeätzt. Die unterhalb der Gateelektroden 710 verbleibenden Oxidfilme 721 werden die Gateoxidfilme 709. Daran anschließend werden unter Verwendung der Gateelektroden 710 und der Fotolacke 732 als Masken in die obere Oberfläche Verunreinigungsionen vom n-Typ, im Ausführungsbeispiel Arsen, injiziert.

Unter Bezugnahme auf Fig. 18H wird zur Diffusion der Verun reinigungen vom n-Typ eine Wärmebehandlung durchgeführt, wodurch die Halbleiterbereiche vom n⁺-Typ 706 und 707 gebildet werden. Die exponierten Oberflächen des Halbleiterbereiches vom p^---Typ 704 und die Halbleiterbereiche vom p-Typ 705 werden thermisch oxidiert, wodurch die Gateoxidfilme 709 und die Oxidfilme 701 erneut zur Ausbildung eines Oxidfilmes 721a verbunden werden. Wie es in Fig. 18I dargestellt ist, werden die Gateelektroden 710 mit einer Isolierfilmschicht 712 bedeckt, welche strukturiert wird. Auf der Isolierfilm schicht 712 wird die Kathodenelektrode 711 gebildet, welche aus Al durch einen Metallisierungsvorgang hergestellt wird. Auf der rückseitigen Oberfläche wird die Anodenelektrode 713 gebildet, welche eine durch einen Metallisierungsvorgang hergestellten Drei-Lagen- Aufbau aus Ti-Ni-Au hergestellt ist. Hierdurch wird eine Halbleitervorrichtung mit derselben Struktur wie in Fig. 11 hergestellt, wie es in Fig. 18J dargestellt ist.

Nachdem entsprechend diesem bevorzugten Ausführungsbeispiel die Polysilizium-Gateelektrode 710 gebildet ist, werden die Halbleiterbereich vom p-Typ 705 und die Halbleiterbereiche vom n⁺-Typ 706 und 707 auf eine selbstjustierende Art und Weise unter gemeinsamer Verwendung der Polysilizium-Gate elektroden als Masken gebildet. Dadurch werden laterale geo metrische Abweichungen zwischen diesen Bereichen 705, 706 und 707 äußerst verringert. Ein Vorteil besteht darin, daß die gewünschten Eigenschaften auf korrekte Weise erreicht werden können.

Die Fig. 19A bis 19K zeigen in schematischen Schnittan sichten ein weiteres bevorzugtes Verfahren zur Herstellung der erfindungsgemäßen Halblei tervorrichtung. Der Schritt gemäß Fig. 19A ist ähnlich dem gemäß Fig. 18A. Als nächstes wird gemäß Fig. 19B ein Sili ziumoxidfilm 721 für einen Gateisolierfilm auf der Drift schicht vom n^--Typ 703 gebildet. Auf dem Siliziumoxidfilm 721 werden gemäß Fig. 19C Polysiliziumfilm-Gateelektroden 710 gebildet. Wie es in Fig. 19D gezeigt ist, wird ein Foto lack 733 auf der oberen Oberfläche gebildet, in welche anschließend Verunreinigungsionen vom p-Typ, im Ausführungsbeispiel Bor, injiziert werden. Gemäß Fig. 19E wird nach dem Entfernen des Fotolackes 733 zur Diffusion der Verunreini gungen vom p-Typ eine Wärmebehandlung durchgeführt, wodurch der Halbleiterbereich vom p^---Typ 704 gebildet wird. Die auf diese Weise erhaltene Struktur gemäß Fig. 19E entspricht derjenigen gemäß Fig. 18D des vorhergehenden Ausführungsbeispieles.

Die Schritte gemäß den Fig. 19F bis 19K entsprechen voll kommen denjenigen gemäß den Fig. 18E bis 18J des vorher gehenden Herstellungsverfahrens, so daß deren Beschreibung weggelassen wird. Der Fotolack 733 kann bei dem Schritt gemäß Fig. 19E nicht entfernt stehen gelassen sein und als der Fotolack 731 bei dem Schritt gemäß Fig. 19F verwendet sein.

Der Unterschied zwischen dem Verfahren entsprechend diesem bevorzugten Ausführungsbeispiel und dem Verfahren entspre chend dem vorhergehenden bevorzugten Ausführungsbeispiel besteht darin, daß bei diesem Verfahren der Halbleiterbe reich vom p^---Typ 704 und die Halbleiterbereiche vom p-Typ 705 durch Injektion der Verunreinigungsionen vom p-Typ durch Verwenden derselben Maske gebildet werden.

Bei den jeweiligen bevorzugten Ausführungsbeispielen wird der Halbleiterbereich vom p^---Typ 704 derart ausgebildet, daß die Oberflächen-Verunreinigungskonzentration 1×10¹⁵cm^-3 oder weniger, und bevorzugterweise 5×10¹³cm^-3 oder weniger beträgt. Der Halbleiterbereich vom p^---Typ 704 in der Umge bung der Grenzfläche zwischen dem Boden der Halbleiterberei che vom p-Typ 705 und der Halbleiterbereich vom p^---Typ 704 wird bevorzugterweise derart ausgebildet, daß die Verunrei nigungskonzentration 1×10¹⁴cm^-3 oder weniger beträgt.

Bei der Beschreibung der jeweiligen bevorzugten Ausführungs beispielen ist die Bildung des Halbleiterbereiches vom p^--- Typ 704 durch Diffusion von Verunreinigungen vom p-Typ, wie beispielsweise Bor, angegeben. Jedoch kann der Halbleiterbe reich vom p^---Typ 704 auch durch Diffusion von Schwermetal len gebildet sein. Zur Erzielung der Oberflächen-Verunreini gungskonzentration des Halbleiterbereiches vom p^---Typ 704 von 5×10¹³cm^-3 oder weniger wird eine vorbestimmte Menge von Schwermetall, wie beispielsweise Platin und Gold, diffun diert, welches die Donatordichte der Driftschicht vom n^--Typ 703 ausgleichen kann und eine Oberflächeakzeptordichte von etwa 1×10¹³ cm^-3 aufweist. Hierdurch kann der Halbleiterbe reich vom p^---Typ 704 mit hohem Widerstandswert vorgesehen werden. Das Schwermetall, wie beispielsweise Platin und Gold, weist einen hohen Diffusionskoeffizienten im Vergleich mit den Verunreinigungen vom p-Typ, wie beispielsweise Bor, auf und weist hierdurch Vorteile dahingehend auf, daß der Halb leiterbereich vom p^---Typ 704 in kurzer Zeit hergestellt werden kann.

Obwohl bei den obigen Ausführungsbeispielen eine Halbleiter vorrichtung vom n-Kanaltyp beschrieben wurde, kann die vor liegende Erfindung selbstverständlich auch auf eine Halblei tervorrichtung vom p-Kanaltyp angewandt werden, wobei in diesem Falle die entgegengesetzten Leitungstypen der jeweiligen Schichten und Bereiche vorgesehen wird.

Die Halbleitervorrichtung gemäß der vorliegenden Erfindung weist ausgezeichnete Eigenschaften auf, wenn sie bei einer Blitzlichtsteuervorrichtung angewandt wird, welche als zusätzliche Lichtquelle beispielsweise bei der Fotographie verwendet wird. Im folgenden wird im Detail eine Blitzlicht steuervorrichtung beschrieben, welche eine Halbleitervor richtung entsprechend der vorliegenden Erfindung verwendet, nachdem zunächst eine bisher verwendete Blitzlichtsteuervor richtung, welche einen IGBT verwendet, und deren Nachteile erläutert werden.

Fig. 20 zeigt ein Schaltungsdiagramm einer bisher verwende ten Blitzlichtsteuervorrichtung mit einem IGBT. Gemäß Fig. 20 ist eine Serienverbindung eines IGBT 901 und einer Blitz lichtentladungsröhre 902 parallel mit einem Kondensator 903 zur Akkumulation von Blitzlichtenergie verbunden, welche einen Hauptschaltkreis darstellen. Mit dem Hauptschaltkreis ist eine elektrische Hochspannungsquelle V_CM verbunden. Eine Triggerschaltung zum Triggern der Blitzlichtentladungsröhre 902 weist einen Triggerwandler 904, einen Widerstand 905 und einen Triggerkondensator 906 auf. Über einen Gatewiderstand 907 wird ein Steuereingang VIN an das Gate des IGBT 901 angelegt.

Beim Betrieb wird der an das Gate des IGBT 901 angelegte Steuereingang VIN auf niedrigem Pegel gehalten zum Ausschal ten des IGBT 901 und damit zum Aufladen des Kondensators 903 zur Akkumulation der Blitzlichtenergie mit der dargestellten Polari tät (normalerweise 300 V oder ähnlich) aufgrund der elekti schen Hochspannungsquelle V_CM. Zur gleichen Zeit wird der Triggerkondensator 906 über den Widerstand 905 aufgeladen. Wenn unter diesen Bedingungen der Steuereingang VIN mit hohem Pegel-Spannungsimpulsen (gewöhnlicherweise einige zehn V) an das Gate des IGBT 901 angelegt wird, wird der IGBT ein geschaltet, so daß Ladungen in dem Triggerkondensator 906 über eine Primärspule des Triggerwandlers 904 entladen wer den. Dadurch werden in einer Sekundärspule des Triggerwand lers 904 Hochspannungsimpulse von einigen kV erzeugt, so daß die Blitzlichtentladungsröhre 902 getriggert wird. Als Reak tion darauf beginnt die Entladung der Blitzlichtentladungs röhre 902 mit der Emission von Blitzlicht, wobei die in dem Kondensator 903 für die Akkumulation von Blitzlichtenergie angesammelten Ladungen verbraucht werden. Zum Zeitpunkt, bei dem die für die Fotographie benötigte Lichtenergie erhalten wurde, wird die Gatespannung des IGBT 901 zum Aus schalten des IGBT 901 auf einen ausreichenden geringen Pegel gesenkt. Somit wird der über die Blitzlichtentladungsröhre 902 fließende Strom abgeschnitten, wodurch die Blitzlicht entladungen enden. Zur selben Zeit wird der Triggerkondensa tor 906 erneut auf die ursprüngliche Polarität aufgeladen, so daß dieser in den anfänglichen Zustand zurückkehrt.

Wie es bei der obigen bisher verwendeten Blitzlichtsteuer vorrichtung erwähnt wurde, wird durch Verwendung des IGBT als ein Schaltelement die in den Kondensator 903 für die Akkumulation der Blitzlichtenergie geladene Energie an die Blitzlichtentladungsröhre 902 für eine gewünschte Zeit zur Steuerung der Blitzlichtenergie angelegt. Der IGBT stellt eine Halbleitervorrichtung dar, welche durch Integration aus einem Chip gebildet ist und einen durch den MOSFET ange triebenen Bipolartransistor darstellt, so daß diese wie der MOSFET spannungsantreibbar ist und Stromeigenschaften auf weist, die gleich sind wie bei dem Bipolartransistor. Da jedoch die Ausgangsstufe des IGBT durch einen Bipolartran sistor gebildet ist, sind dessen Stromeigenschaften durch (Stromeigenschaft des MOSFET) × (h_FE des Bipolartransistors) begrenzt, und somit wird ein großer Siliziumchip von etwa 5 bis 7 mm² zum Übertragen oder Abschneiden von großen Stromim pulsen, wie beispielsweise 100 bis 200 A, benötigt, welche für die Blitzlichtsteuervorrichtung benötigt werden. Als Folge davon wird die bisherige Blitzlichtsteuervorrichtung mit dem IGBT wegen des verhältnismäßig hohen Preises nicht in weitem Rahmen verwendet. Da diese zusätzlich bei einer hohen Strom dichte verwendet wird ist der EIN-Zustand-Spannungsabfall über den IGBT hoch, etwa bei 6 bis 10 V, was die Blitzlicht effizienz und die Packungsdichte der integrier ten Schaltung mit dem IGBT verringert, so daß die Blitz lichtsteuervorrichtung nicht klein gemacht werden kann.

Als eine Maßnahme zur Lösung dieser Probleme haben dieselben Erfinder die in Fig. 21 gezeigte Schaltung vorgeschlagen (japanische Patentoffenlegungsschrift 1-24 399), bei der eine Blitzlichtsteuervorrichtung mit einem MOSFET 908 und einem Thyristor 909, welche über eine Kaskode- Verbindung kombiniert sind, vorgesehen ist. Bei dieser Schaltung kann der hiermit kaskode-verbundene Thyristor 909 nur dann eingeschaltet werden, wenn der MOSFET 908 eingeschaltet ist. Der MOSFET 908 kann als MOSFET mit geringer Durchbruchspan nung vorgesehen sein. Durch Kombination eines derartigen MOSFET 908 mit dem Thyristor 909 mit hoher Durchbruchspan nung kann ein Blitzlichtentladungs-Schaltstrom mit hoher Stromdichte ermöglicht sein.

In Fig. 21 sind der Thyristor 909 und der MOSFET 908 als diskrete Elemente gebildet. Dementsprechend ist es schwie rig, die Blitzlichtsteuervorrichtung klein herzustellen. Auf der anderen Seite ist gemäß der Halbleitervorrichtung mit den in den Fig. 8, 10, 11, 14, 16 und 17 gezeigten Struk turen die Kaskode- Verbindung des Thyristors und des MOSFET auf einem einzigen Chip-Halbleiter integriert. Falls daher die Halbleitervor richtung entsprechend der vorliegenden Erfindung verwendet wird, kann auf leichte Weise eine Blitzlichtsteuervorrich tung mit geringer Größe und guten Eigenschaften implemen tiert werden.

Im folgenden wird anhand der Fig. 22 eine Blitzlichtsteuer vorrichtung beschrieben, bei der eine Halbleitervorrichtung entsprechend der vorliegenden Erfindung als ein Schaltele ment angewandt ist. Im Vergleich zu der in Fig. 20 gezeigten Blitzlichtsteuervorrichtung unterscheidet sich diese dadurch, daß anstelle des IGBT 901 eine Halb leitervorrichtung 910 mit der Struktur entsprechend der vorliegenden Erfindung als ein Schaltelement verwendet ist. Die anderen Bestandteile sind dieselben wie bei der in Fig. 20 gezeigten Blitzlichtsteuer vorrichtung. Bei der Äquivalenzschaltung der Halbleitervor richtung 910 gemäß Fig. 22 entspricht der Thyristor 805 dem aus den Transistoren 802 und 803 bei der in Fig. 9 darge stellten Äquivalenzschaltung zusammengesetzten Thyristor.

Entsprechend der Halbleitervorrichtung 910 der vorliegenden Erfindung kann wie oben dargestellt die Stromdichte der Vor richtung angehoben werden, so daß eine große Stromsteuerung mit einem Siliziumchip mit kleiner Fläche vorgesehen sein kann. Zusätzlich ist nach dem Ausschalten lediglich die Anwendung einer AUS-Pegel-Spannung an den Gateanschluß G zum Ausschalten des Kanals des MOS-Transistors 801 notwendig. Diese Vorteile sind bei der Verwendung als Blitzlichtsteuervor richtung wichtig, bei der große Ströme von über etwa 1000 A/cm² gewünschtenfalls abgeschnitten werden.

Neben dieser Tatsache kann eine von der Größe kleine Blitzlicht steuervorrichtung implementiert werden, die hochkompatibel ist mit der bisherigen Blitzlichtsteuervorrichtung mit dem IGBT.

Claims

1. Emittergesteuerter Thyristor, welcher aufweist:
eine erste Halbleiterschicht (701) eines ersten Leitungstyps mit einer ersten und einer zweiten Hauptoberfläche;
eine zweite Halbleiterschicht (702, 703) eines zweiten Leitungstyps, welche auf der ersten Hauptoberfläche der ersten Halbleiterschicht gebildet ist;
einen ersten Halbleiterbereich (704) vom ersten Leitungstyp mit einer relativ geringen ersten Verunreini gungskonzentration, welcher selektiv in einer Oberfläche der zweiten Halbleiterschicht (703) gebildet ist;
einen zweiten Halbleiterbereich (705) vom ersten Leitungstyp mit einer relativ hohen zweiten Verunreini gungskonzentration, welcher selektiv in der Oberfläche der zweiten Halbleiterschicht angrenzend an den ersten Halbleiterbereich (704) gebildet ist;
einen dritten Halbleiterbereich (706) vom zweiten Leitungstyp, welcher in zumindest einem Abschnitt einer Oberfläche des ersten Halbleiterbereiches (704) gebildet ist;
einen vierten Halbleiterbereich (707) vom zweiten Leitungstyp, welcher selektiv in einer Oberfläche des zweiten Halbleiterbereiches (705) in einem Abstand vom ersten Halbleiterbereich (704) gebildet ist, wobei Oberflächenabschnitte der ersten und zweiten Halbleiterbereiche zwischen den dritten und vierten Halbleiterbereichen als ein Kanal (708) definiert sind;
einen Gateisolierfilm (709), der auf dem Kanal gebildet ist;
eine Gateelektrode (710), welche auf dem Gateisolierfilm gebildet ist;
eine erste Hauptelektrode (711), welche auf den zweiten und vierten Halbleiterbereichen gebildet ist; und
eine zweite Hauptelektrode (713), welche auf der zweiten Hauptoberfläche der ersten Halbleiterschicht gebildet ist, wobei
die erste Verunreinigungskonzentration derart einge stellt ist, daß der erste Halbleiterbereich vollständig verarmt ist, wenn eine Arbeitsspannung über die erste und zweite Hauptelektrode bei einem AUS-Zustand der Halbleitervorrichtung angelegt ist, und
die zweite Verunreinigungskonzentration derart einge stellt ist, daß der Kanal eine Schwellenspannung eines vorbestimmten Wertes bei einem Anreicherungsbetrieb aufweist.

2. Thyristor nach Anspruch 1, dadurch gekenn zeichnet, daß der dritte Halbleiterbereich (706) lediglich in einem Abschnitt der Oberfläche des ersten Halbleiterbereiches (704) vorgesehen ist.

3. Thyristor nach Anspruch 1, dadurch gekenn zeichnet, daß der dritte Halbleiterbereich (706) in der gan zen Oberfläche des ersten Halbleiterbereiches (704) vor gesehen ist.

4. Thyristor nach Anspruch 1, dadurch gekenn zeichnet, daß die zweiten und vierten Halbleiterberei che die ersten und dritten Halbleiterbereiche umgeben.

5. Thyristor nach Anspruch 1, dadurch gekenn zeichnet, daß die ersten bis vierten Halbleiterbereiche Streifenkonfigurationen aufweisen, und die zweiten und vierten Halbleiterbereiche als Paar vorgesehen sind, welche sich gegenüberstehen, wobei die ersten und dritten Halbleiterbereiche dazwischenliegend angeordnet sind.

6. Thyristor nach Anspruch 1, dadurch gekenn zeichnet, daß der erste Halbleiterbereich in der Dicke kleiner ist als der zweite Halbleiterbereich (Fig. 8).

7. Thyristor nach Anspruch 1, dadurch gekenn zeichnet, daß der erste Halbleiterbereich dieselbe Dicke aufweist wie der zweite Halbleiterbereich (Fig. 10).

8. Thyristor nach Anspruch 1, dadurch gekenn zeichnet, daß der erstes Halbleiterbereich in der Dicke größer ist als der zweite Halbleiterbereich (Fig. 11).

9. Thyristor nach Anspruch 8, dadurch gekenn zeichnet, daß sich der erste Halbleiterbereich unter den zweiten Halbleiterbereich erstreckt und einen fla chen Boden aufweist.

10. Thyristor nach Anspruch 8, dadurch gekenn zeichnet, daß sich der erste Halbleiterbereich unter den zweiten Halbleiterbereich erstreckt und einen Boden entlang eines Umrisses des zweiten Halbleiterbereiches aufweist.

11. Thyristor nach Anspruch 1, gekennzeichnet durch einen fünften Halbleiterbereich (714) vom ersten Leitungstyp mit einer höheren Verunreinigungskonzen tration als der zweite Halbleiterbereich (705), welcher in dem zweiten Halbleiterbereich außer dem Kanalbereich (708) gebildet ist (Fig. 14).

12. Verfahren zur Herstellung des Thyristors nach Anspruch 1, gekennzeichnet durch folgende Schritte:
Vorbereiten der ersten Halbleiterschicht (701) eines ersten Leitungstyps mit einer ersten und einer zweiten Hauptoberfläche;
Bilden der zweiten Halbleiterschicht (702, 703) eines zweiten Leitungstyps auf der ersten Hauptoberfläche der ersten Halbleiterschicht;
selektives Bilden des ersten Halbleiterbereiches (704) vom ersten Leitungstyp mit einer relativ niedrigen ersten Verunreinigungskonzentration in einer Oberfläche der zweiten Halbleiterschicht;
selektives Bilden des zweiten Halbleiterbereiches (705) vom ersten Leitungstyp mit einer relativ hohen zwei ten Verunreinigungskonzentration in der Oberfläche der zweiten Halbleiterschicht angrenzend an den ersten Halbleiterbereich;
Bilden des dritten Halbleiterbereiches (706) vom zweiten Leitungstyp in zumindest einem Abschnitt einer Oberfläche des ersten Halbleiterbereiches;
selektives Bilden des vierten Halbleiterbereiches (707) vom zweiten Leitungstyp in einer Oberfläche des zwei ten Halbleiterbereiches in einem Abstand vom ersten Halbleiterbereich,
wobei Oberflächenabschnitte der ersten und zweiten Halbleiterbereiche zwischen den dritten und vierten Halbleiterbereichen den Kanal (708) definieren;
Bilden des Gateisolierfilmes (709) auf dem Kanal;
Bilden der Gateelektrode (710) auf dem Gateisolierfilm;
Bilden der ersten Hauptelektrode (711), welche sich auf den zweiten und vierten Halbleiterbereichen erstreckt; und
Bilden der zweiten Hauptelektrode (713) auf der zweiten Hauptoberfläche der ersten Halbleiterschicht.

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die dritten und vierten Halbleiterbereiche gleichzeitig gebildet werden.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die dritten und vierten Halbleiterbereiche auf eine selbstjustierende Weise unter Verwendung des Gateiso lierfilmes und der Gateelektrode als eine Maske gebil det werden.

15. Verfahren zur Herstellung des Thyristors nach Anspruch 1, gekennzeichnet durch folgende Schritte:
Vorbereiten der ersten Halbleiterschicht (701) eines ersten Leitungstyps mit einer ersten und einer zweiten Hauptoberfläche;
Bilden der zweiten Halbleiterschicht (702, 703) eines zweiten Leitungstyps auf der ersten Hauptoberfläche der ersten Halbleiterschicht;
Bilden des ersten Halbleiterbereiches (704) vom ersten Leitungstyp mit einer relativ niedrigen ersten Verunreinigungskonzentration auf der zweiten Halblei terschicht;
Bilden des Gateisolierfilmes (721) auf dem ersten Halblei terbereich;
selektives Bilden der Gateelektrode (710) auf dem Gate isolierfilm;
Bilden des zweiten Halbleiterbereiches (705) vom ersten Leitungstyp mit einer relativ hohen zweiten Ver unreinigungskonzentration selektiv in einer Oberfläche des ersten Halbleiterbereiches durch Überziehen der Gateelektrode auf einer Seite mit Maskenmaterial (731) und Einführen von Verunreinigungen des ersten Leitungstyps in den ersten Halbleiterbereich durch Verwenden des Maskenmaterials und der Gateelektrode als Maske;
Bilden der dritten und vierten Halbleiterbereichen (706, 707) vom zweiten Leitungstyp jeweils selektiv in Oberflä chen der ersten und zweiten Halbleiterbereiche durch Entfernen des Maskenmaterials und Einführen von Verun reinigungen vom zweiten Leitungstyp in die ersten und zweiten Halbleiterbereiche durch Verwenden der Gateelektrode als Maske;
Bilden der ersten Hauptelektrode (711), welche sich auf den zweiten und vierten Halbleiterbereichen erstreckt; und
Bilden der zweiten Hauptelektrode (713) auf der zweiten Hauptoberfläche der ersten Halbleiterschicht.

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß der Schritt des Bildens des ersten Halbleiterbereiches den Schritt des Diffundierens von Schwermetall auf einer Oberfläche der zweiten Halbleiterschicht auf weist.

17. Verfahren zur Herstellung des Thyristors nach Anspruch 1, gekennzeichnet durch folgende Schritte:
Vorbereiten der ersten Halbleiterschicht (701) von einem ersten Leitungstyp mit einer ersten und einer zweiten Hauptoberfläche;
Bilden der zweiten Halbleiterschicht (702, 703) von einem zweiten Leitungstyp auf der ersten Hauptoberfläche der ersten Halbleiterschicht;
Bilden des Gateisolierfilmes (721) auf der zweiten Halblei terschicht;
selektives Bilden der Gateelektrode (710) auf dem Gateiso lierfilm;
Bilden des ersten Halbleiterbereiches (704) vom ersten Leitungstyp mit einer relativ geringen ersten Verunreinigungskonzentration in einer gesamten Oberflä che der zweiten Halbleiterschicht durch Einführen von Verunreinigungen vom ersten Leitungstyp in die zweite Halbleiterschicht;
Bilden des zweiten Halbleiterbereiches (705) vom ersten Leitungstyp mit einer relativ hohen zweiten Ver unreinigungskonzentration selektiv in einer Oberfläche des ersten Halbleiterbereiches durch Bedecken der Gate elektrode auf einer Seite mit Maskenmaterial (731) und Ein führen von Verunreinigungen vom ersten Leitungstyp in den ersten Halbleiterbereich durch Verwenden des Maskenmaterial und der Gateelektrode als Maske;
Bilden der dritten und vierten Halbleiterbereich (706, 707) vom zweiten Leitungstyp jeweils selektiv in Oberflächen des ersten und des zweiten Halbleiterbereiches durch Entfernen des Maskenmaterials und Einführen von Verunreinigungen vom zweiten Leitungstyp in die ersten und zweiten Halbleiterbereiche durch Verwenden der Gateelektrode als Maske;
Bilden der ersten Hauptelektrode (711), welche sich auf den zweiten und vierten Halbleiterbereichen erstreckt; und
Bilden der zweiten Hauptelektrode (713) auf der zweiten Hauptoberfläche der ersten Halbleiterschicht.

18. Verwendung des emittergesteuerten Thyristors nach Anspruch 1 als Schaltelement in einer Blitzlichtsteuervorrichtung, welche aufweist:
einen ersten und einen zweiten Hochspannungsquellenanschluß;
einen über die ersten und zweiten Hochspannungsquellen anschlüsse verbundenen Kondensator (903) zur Akkumulierung von Blitzlichtenergie;
eine Blitzlichtentladungsröhre (902) und das Schaltelement, welche in Serie verbunden sind mit den ersten und zweiten Hochspannungsquellenanschlüssen; und
eine mit der Blitzlichtentladungsröhre verbundene Trig gerschaltung zum Triggern der Blitzlichtentladungsröhre zum Starten einer Blitzlichtentladung.