DE4039012A1

DE4039012A1 - Mos-halbleiterbauelement

Info

Publication number: DE4039012A1
Application number: DE4039012A
Authority: DE
Inventors: Kenya Sakurai
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1989-12-22
Filing date: 1990-12-06
Publication date: 1991-06-27
Anticipated expiration: 2010-12-07
Also published as: DE4039012C2; US5079607A; JPH03194974A

Description

Die Erfindung betrifft ein MOS-Bauelement, bei dem aufgrund der MOS-Struktur die Möglichkeit geschaffen wird, daß in dem Bauelement eine Spannungssteuerung des zwischen der einen Oberfläche und der anderen Oberfläche des Halbleiter substrats fließenden Stroms erfolgt.

In den vergangenen Jahren ist der Bedarf an Schaltelementen für elektrische Leistung mehr und mehr gewachsen, wobei insbesondere höhere Arbeitsgeschwindigkeiten und höhere Durchbruchspannungen angestrebt wurden. Die Bauelemente sollen für höhere elektrische Leistung einsetzbar sein. Aufgrund dieser Vorgaben wurde ein Leistungs-MOSFET (ein Leistungs-MOSFET mit isoliertem Gate) vom Vertikaltyp zum Steuern des elektrischen Stroms zwischen den beiden Haupt flächen des Halbleitersubstrats durch Verwendung mehrerer MOS-Strukturen entwickelt, vornehmlich zum Schalten von Spannungsversorgungen. Für Wechselrichter wurden MOSFETs mit Leitfähigkeitsmodulation entwickelt, bei denen der Einschaltwiderstand niedrig liegt, wobei die Leitfähig keitsmodulation für den Wechselrichterbetrieb eingesetzt wird. Diese Bauelemente sind durch hohe Durchbruchspannung und hohe elektrische Leistung gekennzeichnet. Da der MOSFET mit Leitfähigkeitsmodulation auch als Bipolartransistor mit isoliertem Gate bezeichnet wird, hat sich die Abkürzung IGBT eingebürgert.

Fig. 2 zeigt den Querschnitt eines N-Kanal-IGBT, bei dem auf der Oberfläche der die p⁺-Kollektorzone 1 kontaktieren den n⁻-Driftzone 2 selektiv eine p-Basiszone 3 gebildet ist, während auf der Oberfläche dieser p-Basiszone 3 zwei n⁺-Sourcezonen gebildet sind. Im Mittelbereich ist eine p⁺-Wanne 5 mit größerer Tiefe als die p-Zone ausgebildet. Um den N-Kanal auf der p-Basiszone zwischen den n⁺-Zonen 4 und dem hochgezogenen Teil der n⁻-Zone 2 zu bilden, ist über einer Isolierschicht 6 eine Gateelektrode 7 gebildet, die an den Gateanschluß G angeschlossen wird. In einem in der Isolierschicht 6 gebildeten Kontaktloch kontaktiert eine an den Emitteranschluß E anzuschließende Emitterelektrode 8 die p-Wanne 5 und die n⁺-Sourcezone 4. Die p⁺-Kollektorzone 1 wird von einer Kollektorelektrode 9 kontaktiert, die an eine Kollektorelektrode C angeschlossen ist. Wenn an den Gateanschluß G und den Kollektoranschluß durch Erden des Emitteranschlusses E dieses IGBT eine positive Spannung an gelegt wird, bildet sich an der Oberfläche der p-Schicht 3 unterhalb des Gates 7 eine Inversionsschicht aufgrund des gleichen Prinzips, wie es bei einem MOSFET existiert, und es wird ein Elektronenkanal gebildet. Die n⁻-Zone verhält sich so, als wäre sie auf Masse gelegt, und von der p⁺-Kol lektorzone 1 wird ein positiver Löcherstrom injiziert. Die Injektion einer geringen Anzahl von Ladungsträgern (positi ver Löcher) erfolgt in der n⁻-Driftzone 2 als Zone hohen Widerstands. Da die Injektion einer solch geringen Anzahl von Ladungsträgern den Bedingungen der Neutralisierung elektrischer Ladung genügt, erhöht sich die Konzentration der Elektronen als Majoritätsladungsträger, so daß der elektrische Widerstand der n⁻-Zone derart abnimmt, daß man von einem sogenannten Leitfähigkeitsmodulations-Effekt spricht.

Fig. 3 zeigt die Struktur eines N-Kanal-Leistungs-MOSFETs. Dieser MOSFET besitzt eine n⁺-Zone 21 als Drainzone an stelle der p⁺-Kollektorzone 1 des IGBT in Fig. 2. Darauf ist schichtförmig die n⁻-Drainzone 22 gebildet. In dieser n⁻-Zone 22 sind die p-Basiszone 3, n⁺-Sourcezone 4 und die p-Wanne 5 gebildet, und die an den Gateanschluß G anzu schließende Gateelektrode 7 ist ähnlich wie in Fig. 2 auf der Oberflächenschicht 31 der Drainzone 22 gebildet, die zwischen der Basiszone 3 und der Sourcezone 4 liegt. Dann wird entsprechend der Emitterelektrode 8 des IGBT die Sour ceelektrode 28 gebildet, die an den Sourceanschluß S anzu schließen ist, und entsprechend der Kollektorelektrode 9 wird eine Drainelektrode 29 an den Drainanschluß D ange schlossen.

In dem IGBT beträgt der Emitterstrom I_E = I_h + I_MOS, und wenn die Stromverstärkung des pnp-Transistors 41, der die p-Basiszone 3, die n⁻-Driftzone 2 und die p⁺-Kollektorzone 1 umfaßt, mit α_PNP bezeichnet wird, erhält man folgende Be ziehung:

hieraus ergibt sich:

Aufgrund des Wertes von α_PNP ändert sich der Strom I_h (Löcherstrom), und demzufolge ändert sich der Strom des IGBT. I_MOS bezeichnet den Elektronenstrom.

Fig. 5 zeigt die typische Schalt-Wellenform im Fall des Ausschaltens. Es ist bekannt, daß es eine erste und eine zweite Phase gibt. Hier sind die erste und die zweite Phase bei 51 beziehungsweise 52 dargestellt. In der ersten Zeit spanne 51 wird aufgrund des Verschwindens des Kanals, und weil der Elektronenstrom 0 wird, der Strom sofort absinken. In der nächsten, zweiten Zeitspanne, verringert sich der Strom, der aufgrund der Wirkung des pn⁻p⁺-Bipolartransi stors wegen der in der n⁻-Schicht verbliebenen Ladungsträ ger fließt, und zwar durch das Verschwinden durch Rekombi nation aufgrund der Lebensdauer τ der Ladungsträger im offenen Zustand der Basis. Dieser Bereich wird also be stimmt durch das Niveau der Injektion des Löcherstroms oder der Ladungsträger-Lebensdauer τ. Damit das Bauelement für höhere Frequenzen geeignet würde, hat man vorgeschlagen, das Injektions-Niveau des Löcherstroms dadurch zu steuern, daß man eine n⁺-Pufferschicht zwischen dem p⁺-Substrat und der n⁻-Zone hohen Widerstands vorsah (siehe IEEE, IEDM Technical Digest, 4. (1983) S. 79 bis 82), die Konzentra tion des p⁺-Substrats gesteuert wurde, oder zur Reduzierung der Ladungsträger-Lebensdauer τ ein Lebensdauer-Steuerpro zeß durchgeführt wurde, zum Beispiel mittels Elektronenbe schuß oder Schwermetall-Diffusion (siehe IEEE, Trans. Elec tron, ED-31 (1984) S. 1790 bis 1795).

Es gibt bei dem IGBT noch ein weiteres Problem: Wie in Fig. 4 gezeigt ist, gibt es einen parasitären npn-Bipolartransi stor 42 mit einer n⁺-Sourcezone 4, einer p-Basiszone 3 und der n⁻-Driftzone 2, und zwar zusätzlich zu dem parasitären pnp-Bipolartransistor 41. Diese parasitären Bipolartransi storen haben die Stromverstärkungen α_NPN beziehungsweise α_PNP. Hierdurch ergibt sich im Prinzip eine npnp-Thyristor- Struktur. Ist die Summe der jeweiligen Stromverstärkungen gleich 1 oder größer 1, das heißt, gilt α_NPN + α_PNP 1, so ergibt sich das Phänomen, daß der Thyristor eingeschaltet wird, das heißt, es stellt sich ein sogenannter "Latch Up" ein. Ist ein solcher "Latch Up" einmal erzeugt, so verliert der IGBT die Gatesteuerung des Stroms, was schließlich zum Durchbruch führt. Dieser schwerwiegende Latch Up-Durchbruch ist ein gravierendes Problem speziell bei Wechselrichter- Anwendungen.

Selbst bei einem Leistungs-MOSFET bilden die Sourcezone 4, die Basiszone 3 und die Drainzone 22 den parasitären npn- Bipolartransistor 42. Ein Grund für die Aktivierung dieses parasitären Transistors ist der Strom einer großen Anzahl von Ladungsträgern, die zu der Sourceelektrode 28 fließen, indem sie durch die Basiszone 3 direkt unterhalb der Sour cezone 4 hindurchgelangen. Dieser Strom von Ladungsträgern erzeugt einen Spannungsfall entlang der Source-Basis-Ver bindung. Wenn dieser Spannungsfall die Schwellenspannung von etwa 0,7 V übersteigt, wird der Übergang in Durch laßrichtung vorgespannt, und der parasitäre Bipolartransi stor wird eingeschaltet. Deshalb wird die Steuerung des Stroms des MOSFETs mit dem Gatesignal unmöglich, und es er folgt ein Durchbruch. Dieses Phänomen ist das sogenannte "Latch Back".

Wie oben erläutert wurde, enthalten der IGBT und der MOSFET mit isoliertem Gate den parasitären pnpn-Thyristor bezie hungsweise den parasitären npn-Transistor gemäß Fig. 3 und 4. Diese parasitären Elemente führen zu einem plötzli chen "Latch Up"- oder "Latch Back"-Phänomen speziell bei hohen Spannungen, hohem Strom und hoher Temperatur, so daß schließlich die Steuerfunktion über das Gate verlorengeht, was zur Zerstörung des Bauelements führt. Bei einem her kömmlichen IGBT und einem herkömmlichen MOSFET mit isolier tem Gate gibt es zur Verhinderung des "Latch Up"- und des "Latch Back"-Phänomens, das heißt, des Phänomens des Einra stens, zur Verhinderung der Aktivierung der jeweiligen pa rasitären Transistoren Gegenmaßnahmen: Herabsetzung des Ba siswiderstands der p-Wanne 5 (siehe IEEE Trans. Electron. Devices, ED-32 (1985) S. 2554), die Reduzierung der großen Anzahl von Ladungsträgern in der p-Basisschicht oder die Herabsetzung der Konzentration elektrischen Stroms für den Zugriff auf den Emitter-Basis-Übergang des Bauelements (siehe US-PS 48 09 045). In den vergangenen Jahren wurde außerdem eine sogenannte Trench-Gate-Struktur eingesetzt (siehe IEDM (1987 International Electron Devices Meeting Proceedings) S. 674) eingesetzt, wozu berichtet wurde, daß die Widerstandsfähigkeit gegen das "Latch Up" bei einem IGBT sehr stark verbessert wurde. Nichtsdestoweniger exi stiert das Phänomen, und trägt man einer außergewöhnlichen Situation, wie beispielsweise einem Kurzschluß oder der üb lichen Fluktuation bei der Produktion der Wafer Rechnung, so ist es nur natürlich, daß man auf der Suche ist nach Bauelementen, die frei von "Latch Up" oder "Latch Back" sind. So zum Beispiel sind derzeitige IGBT hinsichtlich Kurzschlußverhalten im Vergleich zu herkömmlichen Bipolar- Leistungstransistoren wesentlich schlechter.

Außerdem hat das oben beschriebene Verfahren zur Verbesse rung des Latch-Phänomens die nachteilige Wirkung, daß die Einschaltspannung des IGBT und des Leistungs-MOSFETs erhöht wird.

Aufgabe der Erfindung ist es, die oben aufgezeigten Pro bleme weitestgehend zu lösen und ein Hochleistungs-MOS- Halbleiterbauelement anzugeben, in dem die Strukturen des parasitären Thyristors und des parasitären Transistors feh len und es das Latch-Phänomen bei hoher Kurzschlußfestig keit nicht gibt, während die Einschaltspannung unabhängig von dem Kurzschlußverhalten niedrig ist.

Gelöst wird diese Aufgabe durch die im Patentanspruch ange gebene Erfindung.

Die Erfindung schafft eine Halbleiterschicht des ersten Leitungstyps, und auf der Oberfläche eines Halbleitersub strats, auf der mehrere erste Zonen des zweiten Leitungs typs und die zweite Zone des ersten Leitungstyps mit hoher Störstellenkonzentration zwischen den ersten Zonen auf der Oberflächenschicht der Halbleiterschicht gebildet sind, ist ein MOSFET ausgebildet, bei dem über einer Isolierschicht eine Einkristall-Halbleiterschicht gebildet ist und auf der Zone des zweiten Leitungstyps der Halbleiterschicht über einer Isolierschicht eine Gateelektrodenanordnung vorhanden ist. Die Sourcezone des ersten Leitungstyps des MOSFETs ist mit der oben beschriebenen ersten Zone verbunden, und die Drainzone des ersten Leitungstyps ist an die erwähnte zweite Zone angeschlossen.

Die MOSFET-Struktur zur Bildung des Kanals in dem Substrat bei einem herkömmlichen IGBT oder Leistungs-MOSFET ist nicht vorhanden, und stattdessen gibt es den aus einer mo nokristallinen Halbleiterschicht aufgebauten MOSFET auf dem Substrat und darauf eine Gateelektrode. In dem Substrat gibt es daher keinen parasitären Transistor, der etwa die Zonen eines anderen Leitungstyps enthält, welche zwischen sich den Kanal bilden. Aus diesem Grund gibt es auch das Latch-Phänomen nicht. Ein Bipolartransistor wird gebildet, indem die Schicht des zweiten Leitungstyps auf der anderen Oberflächenseite der Schicht des ersten Leitungstyps des Halbleitersubstrats gebildet ist. Wenn der Basisstrom, der mehrere Stufen von Ladungsträgern der ersten leitenden Zone umfaßt, von dem MOSFET auf dem Substrat zu der Basiszone geliefert wird, so ergibt sich die gleiche Funktion wie beim IGBT. Wenn die Schicht des zweiten Leitungstyps nicht gebildet ist, hat er die gleiche Funktion wie ein Lei stungs-MOSFET. In keinem Fall steht zu befürchten, daß es zu einer Zerstörung des Bauelements aufgrund des "Latch Up"- oder der "Latch Back"-Phänomens kommt, so daß es keine gegenläufige Beziehung zwischen diesem Phänomen und der Einschaltspannung gibt.

Im folgenden werden Ausführungsbeispiele der Erfindung an hand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 einen schematischen Querschnitt durch einen wesent lichen Teil eines IGBT gemäß einer Ausführungsform der Erfindung,

Fig. 2 eine Schnittansicht des wesentlichen Teils eines herkömmlichen IGBT,

Fig. 3 eine Schnittansicht durch einen wesentlichen Teil eines herkömmlichen Leistungs-MOSFETs,

Fig. 4 eine Schnittansicht, in der der Stromfluß in dem IGBT nach Fig. 2 sowie das dazugehörige Ersatz schaltbild dargestellt sind,

Fig. 5 eine abklingende Wellenform des Kollektorstroms während der Ausschaltphase des IGBT,

Fig. 6 ein Ersatzschaltbild des IGBT nach Fig. 1,

Fig. 7, 8 und 9 jeweils Schnittansichten durch den wesent lichen Teil eines IGBT gemäß anderen Ausführungs formen der Erfindung, und

Fig. 10 eine Schnittansicht durch einen wesentlichen Teil eines Leistungs-MOSFETs gemäß einer Ausführungsform der Erfindung.

Fig. 1 zeigt eine Ausführungsform eines erfindungsgemäßen IGBT, wobei gleiche Teile wie in Fig. 2 mit entsprechenden Bezugszeichen versehen sind. Auf der Oberfläche der n⁻-Drift zone 2 sind eine p⁺-Diffusionszone 11 und eine n⁺-Dif fusionszone 12 in der Mitte zwischen jeweils zwei benach barten Zonen 11 gebildet. Auf der Oberfläche zwischen p⁺-Zone 11 und der n⁺-Zone 12 ist über einer Isolierschicht 13, die aus einer vergleichsweise dicken Oxidschicht gebil det ist, eine p-leitende einkristalline Siliciumschicht 14 gebildet, an deren beiden Enden sich n⁺-Diffusionszonen 15 und 16 befinden. Die einkristalline Siliciumschicht kann durch Laserbestrahlung gebildet werden, nachdem eine poly kristalline Siliciumschicht aufgebracht worden ist. Die n⁺-Zone 15 ist eine Sourcezone, und die n⁺-Zone 16 ist eine Drainzone, und auf der dazwischenliegenden Oberfläche ist über einer Gateoxidschicht 17 die Gateelektrode 18 vorgese hen. Die Emitterelektrode 8 kontaktiert die Emitterzone 11 und wird an den Emitteranschluß E angeschlossen. Außerdem kontaktiert diese Elektrode die Sourcezone 15. Die n⁺-Dif fusionszone 12 ist mit der Drainzone 16 und mit der Drain elektrode 19 verbunden. Zwischen den jeweiligen Elektroden liegt eine Zwischenisolierschicht 6.

Fig. 6 zeigt das Ersatzschaltbild des in Fig. 1 dargestell ten IGBT. Der pnp-Bipolartransistor 41 wird gebildet durch die p⁺-Zone 1, die n⁻-Zone 2 und die p⁺-Zone 11. Der N-Ka nal-MOSFET 43 wird gebildet durch die p-Schicht 14, die n⁺-Schichten 15 und 16, die Gateoxidschicht 17 und die Gate elektrode 18. Die positive Spannung wird an den Kollektor anschluß C gelegt, während sich der Emitteranschluß E auf Massepotential befindet. Wenn zwischen den Gateanschluß G und den Emitteranschluß E eine Rechteckwelle mit abwech selnd positiver und negativer Amplitude gelegt wird, er folgt ein Schaltvorgang.

Wenn die positive Gatespannung angelegt wird und die Gate spannung den Schwellenwert übersteigt, der durch die Dicke der Gateoxidschicht 17 bestimmt wird, wird über die Länge zwischen den Source- und Drainzonen 15 und 16 eine n-Inver sionsschicht, der sogenannte N-Kanal unterhalb der Gate elektrode 18 gebildet, und der MOSFET wird eingeschaltet. Es fließt ein Elektronenstrom aus der die Sourcezone 15 kontaktierenden Emitterelektrode 8 über die Drainelektrode 19 in die n⁻-Driftzone 2. Das bewirkt praktisch, daß Basis strom an den pnp-Bipolartransistor 41 gelegt wird. Daher beginnt die Injektion eines Löcherstroms aus der p⁺-Kol lektorzone 1 in den unteren Teil der Driftzone 2. Die In jektion dieser Minoritätsladungsträger ruft die Leitfä higkeitsmodulation hervor und gestattet eine niedrige Ein schaltspannung. Diese injizierten Löcher erreichen die p⁺-Emitterzone 11, während sie sich mit Elektronen innerhalb der Driftzone 2 (Basiszone) rekombinieren. Daher ergibt sich der Emitterstrom I_E in diesem Bauelement als die Summe des Löcherstroms I_h und des Elektronenstroms I_e des MOSFETs 43 (I_E = I_h + I_e). In dem herkömmlichen N-Kanal-IGBT ergibt sich, wie oben beschrieben, eine durch den "Latch Up" her vorgerufene Zerstörung durch das Einschaltphänomen des parasitären Transistors, hervorgerufen durch den Spannungs fall wegen des querverlaufenden Löcherstroms durch die Widerstandskomponente direkt unterhalb der Sourcezone, bei dem erfindungsgemäßen Bauelement jedoch ist kein parasitär er Transistor 42 in der p⁺-Diffusionszone 11 vorhanden, so daß das "Latch Up"-Phänomen nicht in Erscheinung treten kann.

Wenn andererseits das Bauelement ausgeschaltet wird, wird der MOSFET 43 ausgeschaltet, so daß die Zufuhr des Basis stroms zu dem Bipolartransistor 41 aufhört. Die in der n⁻-Zone 2 gesammelten Minoritätsladungsträger verschwinden aufgrund des Rekombinationsvorgangs. Die Majoritätsladungs träger verschwinden aufgrund der Rekombination oder der Rückwärts-Injektion in den p⁺-Emitter 11. Anschließend er streckt sich durch den Spannungsanstieg die Verarmungs schicht von den jeweiligen p⁺-Emitterzonen 11 aus. Da aber die n⁺-Zone 12 zwischen den p⁺-Emitterzonen 11 liegt, er streckt sich die Verarmungsschicht nicht zu der n⁺-Oberflä che. Durch den Spannungsanstieg erhöht sich die Stärke des elektrischen Feldes an der n⁺-Zone 12. Wenn sich die von den benachbarten p⁺-Emitterzonen 11 erstreckenden Verar mungsschichten in der n⁻-Driftzone 2 direkt unterhalb der n⁺-Diffusionszone 12 zwischen den Emitterzonen 11 überlap pen, ist die n⁺-Zone 12 vollkommen in der Verarmungszone vergraben, und der gesamte anschließende Spannungsanstieg wird durch die Erstreckung der Verarmungsschicht auf die n⁻-Driftzone 2 beschränkt. Wenn der Widerstandswert der n⁻Driftzone vergleichsweise hoch ist (oberhalb von 50 Ωcm), so läßt sich der oben beschriebene Vorgang leicht realisie ren, und man kann ein Bauelement für mehr als 1000 V reali sieren.

Obschon bei der Struktur nach Fig. 1 die Emitterelektrode 8 durch die Zwischenisolierschicht 6 von der Drainelektrode 19 getrennt ist, ist es selbstverständlich möglich, eine Streifenstruktur vorzusehen, bei der die Zwischenisolier schicht nicht benötigt wird. Man kann eine Kammstruktur oder Variationen einer solchen Struktur verwenden.

Fig. 7, 8 und 9 zeigen den Aufbau eines IGBT gemäß wei terer Ausführungsbeispiele der Erfindung, wobei entspre chende Teile wie in Fig. 1 mit gleichen Bezugszeichen ver sehen sind. In Fig. 7 sind zwischen der n⁻-Driftzone 2 und der Kollektorelektrode 9 abwechselnd eine p⁺-Schicht 1 und eine n⁺-Schicht 23 vorgesehen. Da diese n⁺-Schicht 23 die Wirkung hat, Majoritätsladungsträger aus dem Inneren der Driftzone 2 herauszuziehen, wenn das Bauelement ausgeschal tet wird, läßt sich eine hohe Schaltgeschwindigkeit errei chen.

Bei der Ausführungsform nach Fig. 8 ist zwischen der p⁺-Kollektorzone 1 und der n⁻-Driftzone 2 eine n-Pufferzone 24 vorgesehen. Diese Pufferzone dient der Verhinderung einer Injektion positiver Löcher von den Majoritätsladungsträgern aus dem Inneren der p⁺-Kollektorzone 1, wenn das Element abgeschaltet wurde und trägt damit zur Erhöhung der Schalt geschwindigkeit bei.

Bei dem Bauelement nach Fig. 9 wird durch Verwendung von Cr oder Mo in der Kollektorelektrode oder durch eine Inter vall-Anordnung der p⁺-Kollektorzone zwischen der Kollektor elektrode 9 und der n⁻-Driftzone 2 eine Schottky-Barriere 25 gebildet. Da die Schottky-Barriere Minoritätsladungs träger bei hohem Strom injiziert, entspricht dies dem Ef fekt einer Verringerung des Einschaltwiderstands.

Fig. 10 zeigt eine Ausführungsform der vorliegenden Erfin dung in Form eines Leistungs-MOSFETs. Gleiche Teile wie in Fig. 3 sind mit entsprechenden Bezugszeichen versehen. Auch in diesem Fall ist die Sourcezone nicht in dem Substrat vorgesehen, und die p⁺-Diffusionszone 11 und die n⁺-Diffu sionszone 12 sind auf der Substratoberflächenschicht ausge bildet. Der MOSFET mit der einkristallinen Si-Schicht 14 ist auf dem Substrat gebildet. Während der Zeit des Ein schaltzustands fließt der Elektronenstrom von der Drainzone 16 des MOSFETs in die n⁻-Driftzone 22. Dadurch fließt der Hauptstrom zwischen der Sourceelektrode 28 und der Drain elektrode 29. Da der parasitäre Transistor in dieser Struk tur nicht vorhanden ist, kann das "Latch Back"-Phänomen nicht auftreten.

In Abwandlung der oben beschriebenen Ausführungsformen kann man den Leitungstyp der jeweiligen Teile umkehren. Man kann verschiedene Herstellungsverfahren zur Ausbildung des MOS- FETs auf dem Substrat verwenden.

Durch die Erfindung wird im wesentlichen folgender Effekt erzielt: Dadurch, daß die MOSFET-Struktur, die in dem her kömmlichen IGBT und in dem Leistungs-MOSFET den Kanal in nerhalb des Halbleitersubstrats gebildet hat, beseitigt wurde, und der MOSFET auf dem Substrat gebildet wird, be steht die Möglichkeit, den parasitären Thyristor und den parasitären Transistor zu beseitigen und so das Phänomen des "Latch Up" und des "Latch Back" zu vermeiden. Daher brauchen keine negativen Nebenwirkungen hinsichtlich der Einschaltspannung in Kauf genommen zu werden, wie dies frü her aufgrund der Maßnahmen zur Verhinderung des Latch-Phä nomens der Fall war. Ein MOS-Halbleiterbauelement besitzt einen geringen Einschaltwiderstand und eine hohe Wider standsfähigkeit.

Claims

MOS-Halbleiterbauelement, umfassend:
ein Halbleitersubstrat (2) eines ersten Leitungstyps, an der Oberfläche des Halbleitersubstrats (2) mehrere erste Zonen (11) eines zweiten Leitungstyps und eine zweite Zone (12) des ersten Leitungstyps mit hoher Störstoffkon zentration, wobei die zweite Zone zwischen zwei ersten Zo nen angeordnet ist,
eine einkristalline Halbleiterschicht (14), die über einer Isolierschicht (13) auf der Oberfläche des Halblei tersubstrats (2) dort ausgebildet ist, wo sich die ersten Zonen (11) und die zweite Zone (12) befinden,
eine Sourcezone (15) und eine Drainzone (16) des er sten Leitungstyps, die in der einkristallinen Halbleiter schicht (14) ausgebildet sind, und
eine Gateelektrode (18), die über einer Isolier schicht (17) auf der einkristallinen Halbleiterschicht (14) angeordnet ist, wobei die Sourcezone (15) mit der ersten Zone (11) und die Drainzone (16) mit der zweiten Zone (12) verbunden sind.