DE4039012A1 - Mos-halbleiterbauelement - Google Patents
Mos-halbleiterbauelementInfo
- Publication number
- DE4039012A1 DE4039012A1 DE4039012A DE4039012A DE4039012A1 DE 4039012 A1 DE4039012 A1 DE 4039012A1 DE 4039012 A DE4039012 A DE 4039012A DE 4039012 A DE4039012 A DE 4039012A DE 4039012 A1 DE4039012 A1 DE 4039012A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- layer
- substrate
- current
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 title claims abstract description 21
- 239000013078 crystal Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 abstract 3
- 238000002955 isolation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 38
- 230000003071 parasitic effect Effects 0.000 description 17
- 239000002800 charge carrier Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft ein MOS-Bauelement, bei dem aufgrund
der MOS-Struktur die Möglichkeit geschaffen wird, daß in
dem Bauelement eine Spannungssteuerung des zwischen der
einen Oberfläche und der anderen Oberfläche des Halbleiter
substrats fließenden Stroms erfolgt.
In den vergangenen Jahren ist der Bedarf an Schaltelementen
für elektrische Leistung mehr und mehr gewachsen, wobei
insbesondere höhere Arbeitsgeschwindigkeiten und höhere
Durchbruchspannungen angestrebt wurden. Die Bauelemente
sollen für höhere elektrische Leistung einsetzbar sein.
Aufgrund dieser Vorgaben wurde ein Leistungs-MOSFET (ein
Leistungs-MOSFET mit isoliertem Gate) vom Vertikaltyp zum
Steuern des elektrischen Stroms zwischen den beiden Haupt
flächen des Halbleitersubstrats durch Verwendung mehrerer
MOS-Strukturen entwickelt, vornehmlich zum Schalten von
Spannungsversorgungen. Für Wechselrichter wurden MOSFETs
mit Leitfähigkeitsmodulation entwickelt, bei denen der
Einschaltwiderstand niedrig liegt, wobei die Leitfähig
keitsmodulation für den Wechselrichterbetrieb eingesetzt
wird. Diese Bauelemente sind durch hohe Durchbruchspannung
und hohe elektrische Leistung gekennzeichnet. Da der MOSFET
mit Leitfähigkeitsmodulation auch als Bipolartransistor mit
isoliertem Gate bezeichnet wird, hat sich die Abkürzung
IGBT eingebürgert.
Fig. 2 zeigt den Querschnitt eines N-Kanal-IGBT, bei dem
auf der Oberfläche der die p⁺-Kollektorzone 1 kontaktieren
den n⁻-Driftzone 2 selektiv eine p-Basiszone 3 gebildet
ist, während auf der Oberfläche dieser p-Basiszone 3 zwei
n⁺-Sourcezonen gebildet sind. Im Mittelbereich ist eine
p⁺-Wanne 5 mit größerer Tiefe als die p-Zone ausgebildet. Um
den N-Kanal auf der p-Basiszone zwischen den n⁺-Zonen 4 und
dem hochgezogenen Teil der n⁻-Zone 2 zu bilden, ist über
einer Isolierschicht 6 eine Gateelektrode 7 gebildet, die
an den Gateanschluß G angeschlossen wird. In einem in der
Isolierschicht 6 gebildeten Kontaktloch kontaktiert eine an
den Emitteranschluß E anzuschließende Emitterelektrode 8
die p-Wanne 5 und die n⁺-Sourcezone 4. Die p⁺-Kollektorzone
1 wird von einer Kollektorelektrode 9 kontaktiert, die an
eine Kollektorelektrode C angeschlossen ist. Wenn an den
Gateanschluß G und den Kollektoranschluß durch Erden des
Emitteranschlusses E dieses IGBT eine positive Spannung an
gelegt wird, bildet sich an der Oberfläche der p-Schicht 3
unterhalb des Gates 7 eine Inversionsschicht aufgrund des
gleichen Prinzips, wie es bei einem MOSFET existiert, und
es wird ein Elektronenkanal gebildet. Die n⁻-Zone verhält
sich so, als wäre sie auf Masse gelegt, und von der p⁺-Kol
lektorzone 1 wird ein positiver Löcherstrom injiziert. Die
Injektion einer geringen Anzahl von Ladungsträgern (positi
ver Löcher) erfolgt in der n⁻-Driftzone 2 als Zone hohen
Widerstands. Da die Injektion einer solch geringen Anzahl
von Ladungsträgern den Bedingungen der Neutralisierung
elektrischer Ladung genügt, erhöht sich die Konzentration
der Elektronen als Majoritätsladungsträger, so daß der
elektrische Widerstand der n⁻-Zone derart abnimmt, daß man
von einem sogenannten Leitfähigkeitsmodulations-Effekt
spricht.
Fig. 3 zeigt die Struktur eines N-Kanal-Leistungs-MOSFETs.
Dieser MOSFET besitzt eine n⁺-Zone 21 als Drainzone an
stelle der p⁺-Kollektorzone 1 des IGBT in Fig. 2. Darauf
ist schichtförmig die n⁻-Drainzone 22 gebildet. In dieser
n⁻-Zone 22 sind die p-Basiszone 3, n⁺-Sourcezone 4 und die
p-Wanne 5 gebildet, und die an den Gateanschluß G anzu
schließende Gateelektrode 7 ist ähnlich wie in Fig. 2 auf
der Oberflächenschicht 31 der Drainzone 22 gebildet, die
zwischen der Basiszone 3 und der Sourcezone 4 liegt. Dann
wird entsprechend der Emitterelektrode 8 des IGBT die Sour
ceelektrode 28 gebildet, die an den Sourceanschluß S anzu
schließen ist, und entsprechend der Kollektorelektrode 9
wird eine Drainelektrode 29 an den Drainanschluß D ange
schlossen.
In dem IGBT beträgt der Emitterstrom IE = Ih + IMOS, und
wenn die Stromverstärkung des pnp-Transistors 41, der die
p-Basiszone 3, die n⁻-Driftzone 2 und die p⁺-Kollektorzone
1 umfaßt, mit αPNP bezeichnet wird, erhält man folgende Be
ziehung:
hieraus ergibt sich:
Aufgrund des Wertes von αPNP ändert sich der Strom Ih (Löcherstrom),
und demzufolge ändert sich der Strom des IGBT.
IMOS bezeichnet den Elektronenstrom.
Fig. 5 zeigt die typische Schalt-Wellenform im Fall des
Ausschaltens. Es ist bekannt, daß es eine erste und eine
zweite Phase gibt. Hier sind die erste und die zweite Phase
bei 51 beziehungsweise 52 dargestellt. In der ersten Zeit
spanne 51 wird aufgrund des Verschwindens des Kanals, und
weil der Elektronenstrom 0 wird, der Strom sofort absinken.
In der nächsten, zweiten Zeitspanne, verringert sich der
Strom, der aufgrund der Wirkung des pn⁻p⁺-Bipolartransi
stors wegen der in der n⁻-Schicht verbliebenen Ladungsträ
ger fließt, und zwar durch das Verschwinden durch Rekombi
nation aufgrund der Lebensdauer τ der Ladungsträger im
offenen Zustand der Basis. Dieser Bereich wird also be
stimmt durch das Niveau der Injektion des Löcherstroms oder
der Ladungsträger-Lebensdauer τ. Damit das Bauelement für
höhere Frequenzen geeignet würde, hat man vorgeschlagen,
das Injektions-Niveau des Löcherstroms dadurch zu steuern,
daß man eine n⁺-Pufferschicht zwischen dem p⁺-Substrat und
der n⁻-Zone hohen Widerstands vorsah (siehe IEEE, IEDM
Technical Digest, 4. (1983) S. 79 bis 82), die Konzentra
tion des p⁺-Substrats gesteuert wurde, oder zur Reduzierung
der Ladungsträger-Lebensdauer τ ein Lebensdauer-Steuerpro
zeß durchgeführt wurde, zum Beispiel mittels Elektronenbe
schuß oder Schwermetall-Diffusion (siehe IEEE, Trans. Elec
tron, ED-31 (1984) S. 1790 bis 1795).
Es gibt bei dem IGBT noch ein weiteres Problem: Wie in Fig.
4 gezeigt ist, gibt es einen parasitären npn-Bipolartransi
stor 42 mit einer n⁺-Sourcezone 4, einer p-Basiszone 3 und
der n⁻-Driftzone 2, und zwar zusätzlich zu dem parasitären
pnp-Bipolartransistor 41. Diese parasitären Bipolartransi
storen haben die Stromverstärkungen αNPN beziehungsweise
αPNP. Hierdurch ergibt sich im Prinzip eine npnp-Thyristor-
Struktur. Ist die Summe der jeweiligen Stromverstärkungen
gleich 1 oder größer 1, das heißt, gilt αNPN + αPNP 1, so
ergibt sich das Phänomen, daß der Thyristor eingeschaltet
wird, das heißt, es stellt sich ein sogenannter "Latch Up"
ein. Ist ein solcher "Latch Up" einmal erzeugt, so verliert
der IGBT die Gatesteuerung des Stroms, was schließlich zum
Durchbruch führt. Dieser schwerwiegende Latch Up-Durchbruch
ist ein gravierendes Problem speziell bei Wechselrichter-
Anwendungen.
Selbst bei einem Leistungs-MOSFET bilden die Sourcezone 4,
die Basiszone 3 und die Drainzone 22 den parasitären npn-
Bipolartransistor 42. Ein Grund für die Aktivierung dieses
parasitären Transistors ist der Strom einer großen Anzahl
von Ladungsträgern, die zu der Sourceelektrode 28 fließen,
indem sie durch die Basiszone 3 direkt unterhalb der Sour
cezone 4 hindurchgelangen. Dieser Strom von Ladungsträgern
erzeugt einen Spannungsfall entlang der Source-Basis-Ver
bindung. Wenn dieser Spannungsfall die Schwellenspannung
von etwa 0,7 V übersteigt, wird der Übergang in Durch
laßrichtung vorgespannt, und der parasitäre Bipolartransi
stor wird eingeschaltet. Deshalb wird die Steuerung des
Stroms des MOSFETs mit dem Gatesignal unmöglich, und es er
folgt ein Durchbruch. Dieses Phänomen ist das sogenannte
"Latch Back".
Wie oben erläutert wurde, enthalten der IGBT und der MOSFET
mit isoliertem Gate den parasitären pnpn-Thyristor bezie
hungsweise den parasitären npn-Transistor gemäß Fig. 3
und 4. Diese parasitären Elemente führen zu einem plötzli
chen "Latch Up"- oder "Latch Back"-Phänomen speziell bei
hohen Spannungen, hohem Strom und hoher Temperatur, so daß
schließlich die Steuerfunktion über das Gate verlorengeht,
was zur Zerstörung des Bauelements führt. Bei einem her
kömmlichen IGBT und einem herkömmlichen MOSFET mit isolier
tem Gate gibt es zur Verhinderung des "Latch Up"- und des
"Latch Back"-Phänomens, das heißt, des Phänomens des Einra
stens, zur Verhinderung der Aktivierung der jeweiligen pa
rasitären Transistoren Gegenmaßnahmen: Herabsetzung des Ba
siswiderstands der p-Wanne 5 (siehe IEEE Trans. Electron.
Devices, ED-32 (1985) S. 2554), die Reduzierung der großen
Anzahl von Ladungsträgern in der p-Basisschicht oder die
Herabsetzung der Konzentration elektrischen Stroms für den
Zugriff auf den Emitter-Basis-Übergang des Bauelements
(siehe US-PS 48 09 045). In den vergangenen Jahren wurde
außerdem eine sogenannte Trench-Gate-Struktur eingesetzt
(siehe IEDM (1987 International Electron Devices Meeting
Proceedings) S. 674) eingesetzt, wozu berichtet wurde, daß
die Widerstandsfähigkeit gegen das "Latch Up" bei einem
IGBT sehr stark verbessert wurde. Nichtsdestoweniger exi
stiert das Phänomen, und trägt man einer außergewöhnlichen
Situation, wie beispielsweise einem Kurzschluß oder der üb
lichen Fluktuation bei der Produktion der Wafer Rechnung,
so ist es nur natürlich, daß man auf der Suche ist nach
Bauelementen, die frei von "Latch Up" oder "Latch Back"
sind. So zum Beispiel sind derzeitige IGBT hinsichtlich
Kurzschlußverhalten im Vergleich zu herkömmlichen Bipolar-
Leistungstransistoren wesentlich schlechter.
Außerdem hat das oben beschriebene Verfahren zur Verbesse
rung des Latch-Phänomens die nachteilige Wirkung, daß die
Einschaltspannung des IGBT und des Leistungs-MOSFETs erhöht
wird.
Aufgabe der Erfindung ist es, die oben aufgezeigten Pro
bleme weitestgehend zu lösen und ein Hochleistungs-MOS-
Halbleiterbauelement anzugeben, in dem die Strukturen des
parasitären Thyristors und des parasitären Transistors feh
len und es das Latch-Phänomen bei hoher Kurzschlußfestig
keit nicht gibt, während die Einschaltspannung unabhängig
von dem Kurzschlußverhalten niedrig ist.
Gelöst wird diese Aufgabe durch die im Patentanspruch ange
gebene Erfindung.
Die Erfindung schafft eine Halbleiterschicht des ersten
Leitungstyps, und auf der Oberfläche eines Halbleitersub
strats, auf der mehrere erste Zonen des zweiten Leitungs
typs und die zweite Zone des ersten Leitungstyps mit hoher
Störstellenkonzentration zwischen den ersten Zonen auf der
Oberflächenschicht der Halbleiterschicht gebildet sind, ist
ein MOSFET ausgebildet, bei dem über einer Isolierschicht
eine Einkristall-Halbleiterschicht gebildet ist und auf der
Zone des zweiten Leitungstyps der Halbleiterschicht über
einer Isolierschicht eine Gateelektrodenanordnung vorhanden
ist. Die Sourcezone des ersten Leitungstyps des MOSFETs ist
mit der oben beschriebenen ersten Zone verbunden, und die
Drainzone des ersten Leitungstyps ist an die erwähnte
zweite Zone angeschlossen.
Die MOSFET-Struktur zur Bildung des Kanals in dem Substrat
bei einem herkömmlichen IGBT oder Leistungs-MOSFET ist
nicht vorhanden, und stattdessen gibt es den aus einer mo
nokristallinen Halbleiterschicht aufgebauten MOSFET auf dem
Substrat und darauf eine Gateelektrode. In dem Substrat
gibt es daher keinen parasitären Transistor, der etwa die
Zonen eines anderen Leitungstyps enthält, welche zwischen
sich den Kanal bilden. Aus diesem Grund gibt es auch das
Latch-Phänomen nicht. Ein Bipolartransistor wird gebildet,
indem die Schicht des zweiten Leitungstyps auf der anderen
Oberflächenseite der Schicht des ersten Leitungstyps des
Halbleitersubstrats gebildet ist. Wenn der Basisstrom, der
mehrere Stufen von Ladungsträgern der ersten leitenden Zone
umfaßt, von dem MOSFET auf dem Substrat zu der Basiszone
geliefert wird, so ergibt sich die gleiche Funktion wie
beim IGBT. Wenn die Schicht des zweiten Leitungstyps nicht
gebildet ist, hat er die gleiche Funktion wie ein Lei
stungs-MOSFET. In keinem Fall steht zu befürchten, daß es
zu einer Zerstörung des Bauelements aufgrund des "Latch
Up"- oder der "Latch Back"-Phänomens kommt, so daß es keine
gegenläufige Beziehung zwischen diesem Phänomen und der
Einschaltspannung gibt.
Im folgenden werden Ausführungsbeispiele der Erfindung an
hand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 einen schematischen Querschnitt durch einen wesent
lichen Teil eines IGBT gemäß einer Ausführungsform
der Erfindung,
Fig. 2 eine Schnittansicht des wesentlichen Teils eines
herkömmlichen IGBT,
Fig. 3 eine Schnittansicht durch einen wesentlichen Teil
eines herkömmlichen Leistungs-MOSFETs,
Fig. 4 eine Schnittansicht, in der der Stromfluß in dem
IGBT nach Fig. 2 sowie das dazugehörige Ersatz
schaltbild dargestellt sind,
Fig. 5 eine abklingende Wellenform des Kollektorstroms
während der Ausschaltphase des IGBT,
Fig. 6 ein Ersatzschaltbild des IGBT nach Fig. 1,
Fig. 7, 8 und 9 jeweils Schnittansichten durch den wesent
lichen Teil eines IGBT gemäß anderen Ausführungs
formen der Erfindung, und
Fig. 10 eine Schnittansicht durch einen wesentlichen Teil
eines Leistungs-MOSFETs gemäß einer Ausführungsform
der Erfindung.
Fig. 1 zeigt eine Ausführungsform eines erfindungsgemäßen
IGBT, wobei gleiche Teile wie in Fig. 2 mit entsprechenden
Bezugszeichen versehen sind. Auf der Oberfläche der n⁻-Drift
zone 2 sind eine p⁺-Diffusionszone 11 und eine n⁺-Dif
fusionszone 12 in der Mitte zwischen jeweils zwei benach
barten Zonen 11 gebildet. Auf der Oberfläche zwischen p⁺-Zone 11
und der n⁺-Zone 12 ist über einer Isolierschicht
13, die aus einer vergleichsweise dicken Oxidschicht gebil
det ist, eine p-leitende einkristalline Siliciumschicht 14
gebildet, an deren beiden Enden sich n⁺-Diffusionszonen 15
und 16 befinden. Die einkristalline Siliciumschicht kann
durch Laserbestrahlung gebildet werden, nachdem eine poly
kristalline Siliciumschicht aufgebracht worden ist. Die
n⁺-Zone 15 ist eine Sourcezone, und die n⁺-Zone 16 ist eine
Drainzone, und auf der dazwischenliegenden Oberfläche ist
über einer Gateoxidschicht 17 die Gateelektrode 18 vorgese
hen. Die Emitterelektrode 8 kontaktiert die Emitterzone 11
und wird an den Emitteranschluß E angeschlossen. Außerdem
kontaktiert diese Elektrode die Sourcezone 15. Die n⁺-Dif
fusionszone 12 ist mit der Drainzone 16 und mit der Drain
elektrode 19 verbunden. Zwischen den jeweiligen Elektroden
liegt eine Zwischenisolierschicht 6.
Fig. 6 zeigt das Ersatzschaltbild des in Fig. 1 dargestell
ten IGBT. Der pnp-Bipolartransistor 41 wird gebildet durch
die p⁺-Zone 1, die n⁻-Zone 2 und die p⁺-Zone 11. Der N-Ka
nal-MOSFET 43 wird gebildet durch die p-Schicht 14, die n⁺-Schichten 15
und 16, die Gateoxidschicht 17 und die Gate
elektrode 18. Die positive Spannung wird an den Kollektor
anschluß C gelegt, während sich der Emitteranschluß E auf
Massepotential befindet. Wenn zwischen den Gateanschluß G
und den Emitteranschluß E eine Rechteckwelle mit abwech
selnd positiver und negativer Amplitude gelegt wird, er
folgt ein Schaltvorgang.
Wenn die positive Gatespannung angelegt wird und die Gate
spannung den Schwellenwert übersteigt, der durch die Dicke
der Gateoxidschicht 17 bestimmt wird, wird über die Länge
zwischen den Source- und Drainzonen 15 und 16 eine n-Inver
sionsschicht, der sogenannte N-Kanal unterhalb der Gate
elektrode 18 gebildet, und der MOSFET wird eingeschaltet.
Es fließt ein Elektronenstrom aus der die Sourcezone 15
kontaktierenden Emitterelektrode 8 über die Drainelektrode
19 in die n⁻-Driftzone 2. Das bewirkt praktisch, daß Basis
strom an den pnp-Bipolartransistor 41 gelegt wird. Daher
beginnt die Injektion eines Löcherstroms aus der p⁺-Kol
lektorzone 1 in den unteren Teil der Driftzone 2. Die In
jektion dieser Minoritätsladungsträger ruft die Leitfä
higkeitsmodulation hervor und gestattet eine niedrige Ein
schaltspannung. Diese injizierten Löcher erreichen die
p⁺-Emitterzone 11, während sie sich mit Elektronen innerhalb
der Driftzone 2 (Basiszone) rekombinieren. Daher ergibt
sich der Emitterstrom IE in diesem Bauelement als die Summe
des Löcherstroms Ih und des Elektronenstroms Ie des MOSFETs
43 (IE = Ih + Ie). In dem herkömmlichen N-Kanal-IGBT ergibt
sich, wie oben beschrieben, eine durch den "Latch Up" her
vorgerufene Zerstörung durch das Einschaltphänomen des
parasitären Transistors, hervorgerufen durch den Spannungs
fall wegen des querverlaufenden Löcherstroms durch die
Widerstandskomponente direkt unterhalb der Sourcezone, bei
dem erfindungsgemäßen Bauelement jedoch ist kein parasitär
er Transistor 42 in der p⁺-Diffusionszone 11 vorhanden, so
daß das "Latch Up"-Phänomen nicht in Erscheinung treten
kann.
Wenn andererseits das Bauelement ausgeschaltet wird, wird
der MOSFET 43 ausgeschaltet, so daß die Zufuhr des Basis
stroms zu dem Bipolartransistor 41 aufhört. Die in der
n⁻-Zone 2 gesammelten Minoritätsladungsträger verschwinden
aufgrund des Rekombinationsvorgangs. Die Majoritätsladungs
träger verschwinden aufgrund der Rekombination oder der
Rückwärts-Injektion in den p⁺-Emitter 11. Anschließend er
streckt sich durch den Spannungsanstieg die Verarmungs
schicht von den jeweiligen p⁺-Emitterzonen 11 aus. Da aber
die n⁺-Zone 12 zwischen den p⁺-Emitterzonen 11 liegt, er
streckt sich die Verarmungsschicht nicht zu der n⁺-Oberflä
che. Durch den Spannungsanstieg erhöht sich die Stärke des
elektrischen Feldes an der n⁺-Zone 12. Wenn sich die von
den benachbarten p⁺-Emitterzonen 11 erstreckenden Verar
mungsschichten in der n⁻-Driftzone 2 direkt unterhalb der
n⁺-Diffusionszone 12 zwischen den Emitterzonen 11 überlap
pen, ist die n⁺-Zone 12 vollkommen in der Verarmungszone
vergraben, und der gesamte anschließende Spannungsanstieg
wird durch die Erstreckung der Verarmungsschicht auf die
n⁻-Driftzone 2 beschränkt. Wenn der Widerstandswert der
n⁻Driftzone vergleichsweise hoch ist (oberhalb von 50 Ωcm),
so läßt sich der oben beschriebene Vorgang leicht realisie
ren, und man kann ein Bauelement für mehr als 1000 V reali
sieren.
Obschon bei der Struktur nach Fig. 1 die Emitterelektrode 8
durch die Zwischenisolierschicht 6 von der Drainelektrode
19 getrennt ist, ist es selbstverständlich möglich, eine
Streifenstruktur vorzusehen, bei der die Zwischenisolier
schicht nicht benötigt wird. Man kann eine Kammstruktur
oder Variationen einer solchen Struktur verwenden.
Fig. 7, 8 und 9 zeigen den Aufbau eines IGBT gemäß wei
terer Ausführungsbeispiele der Erfindung, wobei entspre
chende Teile wie in Fig. 1 mit gleichen Bezugszeichen ver
sehen sind. In Fig. 7 sind zwischen der n⁻-Driftzone 2 und
der Kollektorelektrode 9 abwechselnd eine p⁺-Schicht 1 und
eine n⁺-Schicht 23 vorgesehen. Da diese n⁺-Schicht 23 die
Wirkung hat, Majoritätsladungsträger aus dem Inneren der
Driftzone 2 herauszuziehen, wenn das Bauelement ausgeschal
tet wird, läßt sich eine hohe Schaltgeschwindigkeit errei
chen.
Bei der Ausführungsform nach Fig. 8 ist zwischen der
p⁺-Kollektorzone 1 und der n⁻-Driftzone 2 eine n-Pufferzone 24
vorgesehen. Diese Pufferzone dient der Verhinderung einer
Injektion positiver Löcher von den Majoritätsladungsträgern
aus dem Inneren der p⁺-Kollektorzone 1, wenn das Element
abgeschaltet wurde und trägt damit zur Erhöhung der Schalt
geschwindigkeit bei.
Bei dem Bauelement nach Fig. 9 wird durch Verwendung von Cr
oder Mo in der Kollektorelektrode oder durch eine Inter
vall-Anordnung der p⁺-Kollektorzone zwischen der Kollektor
elektrode 9 und der n⁻-Driftzone 2 eine Schottky-Barriere
25 gebildet. Da die Schottky-Barriere Minoritätsladungs
träger bei hohem Strom injiziert, entspricht dies dem Ef
fekt einer Verringerung des Einschaltwiderstands.
Fig. 10 zeigt eine Ausführungsform der vorliegenden Erfin
dung in Form eines Leistungs-MOSFETs. Gleiche Teile wie in
Fig. 3 sind mit entsprechenden Bezugszeichen versehen. Auch
in diesem Fall ist die Sourcezone nicht in dem Substrat
vorgesehen, und die p⁺-Diffusionszone 11 und die n⁺-Diffu
sionszone 12 sind auf der Substratoberflächenschicht ausge
bildet. Der MOSFET mit der einkristallinen Si-Schicht 14
ist auf dem Substrat gebildet. Während der Zeit des Ein
schaltzustands fließt der Elektronenstrom von der Drainzone
16 des MOSFETs in die n⁻-Driftzone 22. Dadurch fließt der
Hauptstrom zwischen der Sourceelektrode 28 und der Drain
elektrode 29. Da der parasitäre Transistor in dieser Struk
tur nicht vorhanden ist, kann das "Latch Back"-Phänomen
nicht auftreten.
In Abwandlung der oben beschriebenen Ausführungsformen kann
man den Leitungstyp der jeweiligen Teile umkehren. Man kann
verschiedene Herstellungsverfahren zur Ausbildung des MOS-
FETs auf dem Substrat verwenden.
Durch die Erfindung wird im wesentlichen folgender Effekt
erzielt: Dadurch, daß die MOSFET-Struktur, die in dem her
kömmlichen IGBT und in dem Leistungs-MOSFET den Kanal in
nerhalb des Halbleitersubstrats gebildet hat, beseitigt
wurde, und der MOSFET auf dem Substrat gebildet wird, be
steht die Möglichkeit, den parasitären Thyristor und den
parasitären Transistor zu beseitigen und so das Phänomen
des "Latch Up" und des "Latch Back" zu vermeiden. Daher
brauchen keine negativen Nebenwirkungen hinsichtlich der
Einschaltspannung in Kauf genommen zu werden, wie dies frü
her aufgrund der Maßnahmen zur Verhinderung des Latch-Phä
nomens der Fall war. Ein MOS-Halbleiterbauelement besitzt
einen geringen Einschaltwiderstand und eine hohe Wider
standsfähigkeit.
Claims (1)
- MOS-Halbleiterbauelement, umfassend:
ein Halbleitersubstrat (2) eines ersten Leitungstyps, an der Oberfläche des Halbleitersubstrats (2) mehrere erste Zonen (11) eines zweiten Leitungstyps und eine zweite Zone (12) des ersten Leitungstyps mit hoher Störstoffkon zentration, wobei die zweite Zone zwischen zwei ersten Zo nen angeordnet ist,
eine einkristalline Halbleiterschicht (14), die über einer Isolierschicht (13) auf der Oberfläche des Halblei tersubstrats (2) dort ausgebildet ist, wo sich die ersten Zonen (11) und die zweite Zone (12) befinden,
eine Sourcezone (15) und eine Drainzone (16) des er sten Leitungstyps, die in der einkristallinen Halbleiter schicht (14) ausgebildet sind, und
eine Gateelektrode (18), die über einer Isolier schicht (17) auf der einkristallinen Halbleiterschicht (14) angeordnet ist, wobei die Sourcezone (15) mit der ersten Zone (11) und die Drainzone (16) mit der zweiten Zone (12) verbunden sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1333762A JPH03194974A (ja) | 1989-12-22 | 1989-12-22 | Mos型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4039012A1 true DE4039012A1 (de) | 1991-06-27 |
DE4039012C2 DE4039012C2 (de) | 1995-11-16 |
Family
ID=18269676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4039012A Expired - Fee Related DE4039012C2 (de) | 1989-12-22 | 1990-12-06 | Mos-Halbleiterbauelement |
Country Status (3)
Country | Link |
---|---|
US (1) | US5079607A (de) |
JP (1) | JPH03194974A (de) |
DE (1) | DE4039012C2 (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3144000B2 (ja) * | 1990-11-28 | 2001-03-07 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
US5178370A (en) * | 1991-08-05 | 1993-01-12 | Motorola Inc. | Conductivity modulated insulated gate semiconductor device |
US5359219A (en) * | 1992-12-04 | 1994-10-25 | Texas Instruments Incorporated | Silicon on insulator device comprising improved substrate doping |
US5397716A (en) * | 1993-05-03 | 1995-03-14 | Motorola, Inc. | Method of forming an insulated gate semiconductor device |
US5430318A (en) * | 1993-06-14 | 1995-07-04 | Sharp Microelectronics Technology, Inc. | BiCMOS SOI structure having vertical BJT and method of fabricating same |
JP3049689B2 (ja) * | 1995-09-14 | 2000-06-05 | キヤノン株式会社 | 液晶表示装置 |
US6127701A (en) * | 1997-10-03 | 2000-10-03 | Delco Electronics Corporation | Vertical power device with integrated control circuitry |
JP4213776B2 (ja) * | 1997-11-28 | 2009-01-21 | 光照 木村 | Mosゲートショットキートンネルトランジスタおよびこれを用いた集積回路 |
EP1043775B1 (de) * | 1999-04-06 | 2006-06-14 | STMicroelectronics S.r.l. | Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren |
US6153912A (en) * | 1999-10-25 | 2000-11-28 | Advanced Micro Devices, Inc. | SOI with conductive metal substrate used as VSS connection |
JP2004200391A (ja) * | 2002-12-18 | 2004-07-15 | Hitachi Ltd | 半導体装置 |
JP2005101581A (ja) * | 2003-08-29 | 2005-04-14 | Fuji Electric Holdings Co Ltd | 半導体装置 |
TWI404205B (zh) * | 2009-10-06 | 2013-08-01 | Anpec Electronics Corp | 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法 |
JP2013235891A (ja) * | 2012-05-07 | 2013-11-21 | Denso Corp | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4809045A (en) * | 1985-09-30 | 1989-02-28 | General Electric Company | Insulated gate device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2653095B2 (ja) * | 1988-04-22 | 1997-09-10 | 富士電機株式会社 | 伝導度変調型mosfet |
-
1989
- 1989-12-22 JP JP1333762A patent/JPH03194974A/ja active Pending
-
1990
- 1990-12-06 DE DE4039012A patent/DE4039012C2/de not_active Expired - Fee Related
- 1990-12-19 US US07/630,065 patent/US5079607A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4809045A (en) * | 1985-09-30 | 1989-02-28 | General Electric Company | Insulated gate device |
Non-Patent Citations (4)
Title |
---|
IEDM, 1983, pp 79-82 * |
IEDM, 1987, p 674 * |
IEEE Tr.o.El.Dev., ED-31, (1984), pp 1790-95 * |
IEEE Tr.o.El.Dev., ED-32, (1985), p. 2554 * |
Also Published As
Publication number | Publication date |
---|---|
DE4039012C2 (de) | 1995-11-16 |
US5079607A (en) | 1992-01-07 |
JPH03194974A (ja) | 1991-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69319549T2 (de) | Spannungsgesteuerte Halbleiteranordnung | |
DE69821105T2 (de) | Bipolar mos-leistungstransistor ohne latch-up | |
DE69414311T2 (de) | Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate | |
DE4100444C2 (de) | ||
EP1097481B1 (de) | Leistungshalbleiterbauelement für hohe sperrspannungen | |
EP0886883B1 (de) | Elektronische einrichtung zum schalten elektrischer ströme, für hohe sperrspannungen und mit geringen durchlassverlusten | |
DE3856480T2 (de) | MOS-Feldeffekt-Transistor mit Leitfähigkeitsmodulation | |
DE102008032547B4 (de) | Grabenisoliertes Gate-MOS-Halbleiterbauelement | |
DE102006024504A1 (de) | Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben | |
DE4040993A1 (de) | Halbleiterbauelement und herstellungsverfahren dafuer | |
DE4039012C2 (de) | Mos-Halbleiterbauelement | |
DE4028524A1 (de) | Halbleiterbauelement mit isoliertem gate | |
DE3737790C2 (de) | ||
DE69418638T2 (de) | Halbleiterbauelement vom MIS-Typ | |
DE19528998C2 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
EP0520355B1 (de) | Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung | |
EP1097482B1 (de) | J-fet-halbleiteranordnung | |
DE4228832C2 (de) | Feldeffekt-gesteuertes Halbleiterbauelement | |
DE4026121A1 (de) | Leitfaehigkeitsmodulations-mosfet | |
DE19638381A1 (de) | Basiswiderstand-gesteuerte Thyristorstruktur | |
DE3905434A1 (de) | Bipolare halbleiterschalteinrichtung und verfahren zu ihrer herstellung | |
DE4433796A1 (de) | Steuerbares Halbleiterbauelement | |
DE19521751A1 (de) | MOS-gesteuerter Thyristor | |
DE2531249A1 (de) | Vielschicht-thyristor | |
EP0017980B1 (de) | Thyristor mit Steuerung durch Feldeffekttransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8128 | New person/name/address of the agent |
Representative=s name: HOFFMANN, E., DIPL.-ING., PAT.-ANW., 82166 GRAEFEL |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |