DE4040993A1 - Halbleiterbauelement und herstellungsverfahren dafuer - Google Patents
Halbleiterbauelement und herstellungsverfahren dafuerInfo
- Publication number
- DE4040993A1 DE4040993A1 DE4040993A DE4040993A DE4040993A1 DE 4040993 A1 DE4040993 A1 DE 4040993A1 DE 4040993 A DE4040993 A DE 4040993A DE 4040993 A DE4040993 A DE 4040993A DE 4040993 A1 DE4040993 A1 DE 4040993A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- zone
- conductivity type
- layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000012535 impurity Substances 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 2
- 238000011084 recovery Methods 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
- H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung betrifft ein Halbleiterbauelement und ein Her
stellungsverfahren dafür und insbesondere eine Verbesserung
hinsichtlich einer kurzen Rückwärts-Erholzeit in einem Lei
stungsschaltgerät wie etwa einem Leistungs-MOSFET oder einem
IG-Bipolartransistor mit kurzgeschlossenem Kollektor, wobei
dieses Leistungsschaltgerät in einem induktiven Lastkreis wie
etwa einer Wechselrichterschaltung zum Antreiben eines Motors
verwendet wird.
Fig. 1 ist ein Schaltbild einer konventionellen Halbbrücken
schaltung mit einem Leistungs-MOSFET zum Antreiben eines Mo
tors. In Fig. 1 stehen Leistungs-MOSFETs 1 und 2 sowie Lei
stungs-MOSFETs 3 und 4 zwischen einem positiven und einem
negativen Netzanschluß 5 und 6 in Totem-Pole-Verbindung
miteinander. Zwischen dem positiven und dem negativen Netzan
schluß 5 und 6 ist ferner ein Kondensator 7 geschaltet. Ein
Motor 8 ist zwischen der Verbindungsstelle der Leistungs-
MOSFETs 1, 2 und der Verbindungsstelle der Leistungs-MOSFETs
3, 4 geschaltet. Freilaufdioden 9-12 sind mit den Leistungs-
MOSFETs 1-4 jeweils parallelgeschaltet. Eine an Steueran
schlüsse 13-16 angelegte Steuerspannung steuert das
Ein/Ausschalten der Leistungs-MOSFETs 1-4.
Im Einschaltzustand der FETs 1 und 4 fließt ein Ver
sorgungstrom I1 im Motor 8. Beim Ausschalten des FET 1 fließt
dann Kreisstrom I2 durch die Freilaufdiode 10. Durch Aus
schalten des FET 4 und Einschalten der FETs 2 und 3 fließt
ein Versorgungsstrom im Motor 8 in Gegenrichtung zum Ver
sorgungsstrom I1. Wenn dieser Versorgungsstrom fließt, nimmt
die Freilaufdiode 10 einen Rückwärts-Erholzustand an. Über
schußträger, die sich angesammelt haben, werden weggeräumt,
wodurch die Freilaufdiode 10 ausgeschaltet wird.
Wenn die Freilaufdioden 9-12 eine lange Rückwärts-Erholzeit
benötigen, beeinträchtigen die resultierenden hohen
Schaltverluste den Wirkungsgrad. Deshalb werden im allge
meinen externe einzelne Dioden mit Schnellerholung als die
Freilaufdioden 9-12 verwendet, um die Rückwärts-Erholzeit zu
verkürzen. Andererseits hat ein MOSFET einen Aufbau mit einer
parasitär in einem Bauelement gebildeten Diode, und konven
tionell wird versucht, die Diode als Freilaufdiode zu verwen
den.
Fig. 2 zeigt im Schnitt den Aufbau eines konventionellen ver
tikalen n-Kanal-MOSFET. In Fig. 2 ist auf einer N⁺-Drainzone
21 eine N-Driftzone (oder N⁻-Driftzone) 22 gebildet, und in
der Oberfläche der Driftzone 22 sind P⁺-Senkenzonen 23
gebildet. In der Oberfläche jeder P⁺-Senkenzone 23 sind
N⁺-Sourcezonen 24 gebildet, und Zonen 25 nahe der Oberfläche der
P⁺-Senkenzonen 23 zwischen den Oberflächen der N⁺-Sourcezonen
24 und der Oberfläche der Driftzone 22 wirken als Kanalzonen.
Gate-Elektroden 27 sind durch Gate-Isolierschichten 26 auf
den Kanalzonen 25 gebildet. Weitere Isolierschichten 28 be
decken die Gate-Elektroden 27 und isolieren sie. Über der
Gesamtoberfläche ist eine Source-Elektrode 29 vorgesehen, die
mit den N⁺-Sourcezonen 24 und den P⁺-Senkenzonen 23 verbunden
ist. An der Unterseite der N⁺-Drainzone 21 ist eine Drain-
Elektrode 30 vorgesehen.
Wenn bei dem in Fig. 2 gezeigten MOSFET eine positive Span
nung an die Gate-Elektroden 27 angelegt wird, werden die
Kanalzonen 25 zu N-Zonen invertiert und bilden Inversions
schichten, und ein Drainstrom ID fließt von der Drain-
Elektrode 30 durch die Inversionsschicht zur Source-Elektrode
29 (Fig. 2). Bei Anlegen einer negativen Spannung an die
Gate-Elektroden 27 verschwinden die Inversionsschichten in
den Kanalzonen 25, so daß der MOSFET ausgeschaltet wird.
Der MOSFET gemäß Fig. 2 weist parasitär eine P⁺IN⁺-Diode 31
auf, die aus der P⁺-Senkenzone 23, der N-Driftzone 22 und der
N⁺-Drainzone 21 gebildet ist. Die Diode 31 kann also als jede
der Freilaufdioden 9-12 gemäß Fig. 1 verwendet werden. IR in
Fig. 2 bezeichnet den Fluß eines Kreisstroms.
Fig. 3 zeigt im Schnitt den Aufbau eines konventionellen IG-
Bipolartransistors mit kurzgeschlossenem Kollektor. Dieser
IG-Bipolartransistor ist ähnlich aufgebaut wie der MOSFET von
Fig. 2, wobei nur anstelle der N⁺-Drainzone 21 von Fig. 2 ab
wechselnd P⁺-Kollektorzonen 32 und N⁺-Kollektorkurzschlußzo
nen 33 an der Unterseite der N-Driftzone 22 vorgesehen sind.
Eine P⁺IN⁺-Diode 34, die der Diode 31 von Fig. 2 ähnlich ist,
ist parasitär aus der P⁺-Senkenzone 23, der N-Driftzone 22
und der N⁺-Kollektorkurzschlußzone 33 gebildet. Bei Verwen
dung des IG-Bipolartransistors mit kurzgeschlossenem Kollek
tor gemäß Fig. 3 anstelle der Leistungs-MOSFETs 1-4 von Fig.
1 kann also die Diode 34 als jede der Freilaufdioden 9-12
verwendet werden.
Die Verwendung der Diode 31 nach Fig. 2 oder der Diode 34
nach Fig. 3 als jede der Freilaufdioden 9-12 hat den Vorteil,
daß es unnötig ist, externe Dioden getrennt als die Freilauf
dioden 9-12 vorzusehen, und daher wird diese Anordnung kon
ventionell getroffen. Für die Verwendung der Dioden 31 und 34
als Freilaufdioden, muß jedoch die für Rückwärts-Erholung der
Dioden 31 und 34 erforderliche Zeit sehr kurz sein. Deshalb
muß zur Verkürzung der Lebensdauer von Überschußminori
tätsträgern eine Lebensdauersteuerung etwa durch eine Schwer
metalldiffusion oder eine Bestrahlung mit Elektronenstrahlen
durchgeführt werden.
Eine Lebensdauersteuerung verkürzt die Lebensdauer der Träger
in der Driftschicht 22 und führt im Normalbetrieb zu einer
Erhöhung eines Spannungsabfalls (d. h. zur Erhöhung einer
Einschaltspannung) in der Driftschicht 22 im Einschaltzu
stand. Daher ist eine ausreichende Optimierung erforderlich.
Ferner ist bekannt, daß eine Lebensdauersteuerung nicht nur
die Erhöhung der Einschaltspannung, sondern auch sonst die
elektrischen Eigenschaften des Bauelements stark beeinflußt,
beispielsweise eine Kriechstromerhöhung aufgrund einer
Schwermetalldiffusion und eine Schwellenspannungsänderung
aufgrund einer Bestrahlung mit Elektronenstrahlen, was bei
der Durchführung einer Lebensdauersteuerung berücksichtigt
werden muß. Deshalb ist es sehr schwer, eine für die Rück
wärts-Erholung der Dioden 31 und 34 erforderliche Zeit durch
die Lebensdauersteuerung ausreichend zu verkürzen und
gleichzeitig die guten elektrischen Eigenschaften des Bauele
ments zu bewahren. Da eine ausreichend hohe Geschwindigkeit
nicht erzielt werden kann, ergibt sich schließlich das Prob
lem, daß externe Freilaufdioden hinzugefügt werden müssen.
Aufgabe der Erfindung ist daher die Bereitstellung eines
Halbleiterbauelements, das eine interne Diode aufweist, die
eine ausreichend kurze Rückwärts-Erholzeit ohne Lebensdauer
steuerung benötigt, und das für Hochspannungs-Anwendungen
geeignet ist; außerdem soll ein Herstellungsverfahren für
dieses Halbleiterbauelement angegeben werden.
Ein Halbleiterbauelement gemäß der Erfindung umfaßt: eine
Halbleiterschicht vom ersten Leitfähigkeitstyp mit einer er
sten und einer zweiten Hauptfläche, eine erste Halbleiterzone
vom zweiten Leitfähigkeitstyp, die selektiv in der ersten
Hauptfläche der Halbleiterschicht gebildet ist, wobei die er
ste Halbleiterzone aus einem in ihrer Mitte vorgesehenen er
sten Teil relativ niedriger Störstellenkonzentration und re
lativ geringer Dicke und einem daran angrenzend und außerhalb
davon vorgesehenen zweiten Teil relativ hoher Störstel
lenkonzentration und relativ großer Dicke gebildet ist, eine
zweite Halbleiterzone vom ersten Leitfähigkeitstyp, die se
lektiv in einer Oberfläche des zweiten Teils der ersten
Halbleiterzone gebildet ist, wobei ein Teil nahe der Ober
fläche des zweiten Teils der ersten Halbleiterzone zwischen
den Oberflächen der Halbleiterschicht und der zweiten
Halbleiterzone als Kanal definiert ist, eine auf dem Kanal
gebildete Isolierschicht, eine auf der Isolierschicht
gebildete Gate-Elektrode, eine auf der ersten und zweiten
Halbleiterzone gebildete erste Hauptelektrode, und eine an
einer Seite der zweiten Hauptfläche der Halbleiterschicht
gebildete zweite Hauptelektrode.
Ein Verfahren zur Herstellung eines Halbleiterbauelements
gemäß der Erfindung umfaßt folgende Schritte: Vorbereiten
einer Halbleiterschicht vom ersten Leitfähigkeitstyp mit
einer ersten und einer zweiten Hauptfläche, selektives Bilden
einer ersten Halbleiterzone vom zweiten Leitfähigkeitstyp in
der ersten Hauptfläche der Halbleiterschicht, wobei die erste
Halbleiterzone aus einem in ihrer Mitte vorgesehenen ersten
Teil relativ niedriger Störstellenkonzentration und relativ
geringer Dicke und einem daran angrenzend und außerhalb davon
vorgesehenen zweiten Teil relativ hoher Störstellenkonzentra
tion und relativ großer Dicke gebildet ist, selektives Bilden
einer zweiten Halbleiterzone vom ersten Leitfähigkeitstyp in
einer Oberfläche des zweiten Teils der ersten Halbleiterzone,
wobei ein Teil nahe der Oberfläche des zweiten Teils der er
sten Halbleiterzone zwischen den Oberflächen der Halbleiter
schicht und der zweiten Halbleiterzone als Kanal definiert
ist, Bilden einer Isolierschicht auf dem Kanal, Bilden einer
Gate-Elektrode auf der Isolierschicht, Bilden einer ersten
Hauptelektrode auf der ersten und zweiten Halbleiterzone, und
Bilden einer zweiten Hauptelektrode an einer Seite der
zweiten Hauptfläche der Halbleiterschicht.
Gemäß der Erfindung besteht eine erste Halbleiterzone aus
einem in der Mitte gebildeten ersten Teil und einem daran an
grenzenden und außerhalb davon gebildeten zweiten Teil, wobei
der erste Teil eine relativ niedrige Störstellenkonzentration
und relativ geringe Dicke hat und der zweite Teil eine rela
tiv hohe Störstellenkonzentration und relativ große Dicke
hat. Der erste Teil niedriger Störstellenkonzentration hat
eine niedrigere Diffusionsspannung als der zweite Teil hoher
Störstellenkonzentration, und deshalb fließt der größte Teil
eines Durchlaßstroms in einer von einer Halbleiterschicht und
der ersten Halbleiterzone gebildeten Diode durch den ersten
Teil mit niedriger Diffusionsspannung. Aufgrund der niedrigen
Störstellenkonzentration und der geringen Dicke des ersten
Teils ist die Minoritätsträgerrate im Durchlaßstrom gering.
Daher wird die Rückwärts-Erholzeit der Diode verkürzt. Im
Ausschaltzustand der Diode verringert ein Abschirmeffekt, der
durch die Erstreckung einer Verarmungsschicht vom zweiten
Teil der ersten Halbleiterzone bewirkt wird, einen Einfluß
des ersten Teils auf eine Durchbruchspannung, so daß eine
hohe Durchbruchspannung realisierbar ist.
Die Erfindung wird nachstehend auch hinsichtlich weiterer
Merkmale und Vorteile anhand der Beschreibung von Aus
führungsbeispielen und unter Bezugnahme auf die beiliegenden
Zeichnungen näher erläutert. Die Zeichnungen zeigen in:
Fig. 1 ein Schaltbild einer konventionellen Halbbrücken
schaltung;
Fig. 2 eine Schnittansicht des Aufbaus eines konven
tionellen MOSFET;
Fig. 3 eine Schnittansicht des Aufbaus eines konven
tionellen IG-Bipolartransistors mit kurzgeschlossenem
Kollektor;
Fig. 4 eine Schnittansicht des Aufbaus eines MOSFET als ein
Ausführungsbeispiel des Halbleiterbauelements gemäß
der Erfindung;
Fig. 5 eine Draufsicht auf einen Grundriß des MOSFET von
Fig. 4;
Fig. 6A bis 6F Schnittansichten der Herstellungsschritte für den
MOSFET von Fig. 4; und
Fig. 7 eine Schnittansicht des Aufbaus eines IG-
Bipolartransistors mit kurzgeschlossenem Kollektor
als weiteres Ausführungsbeispiel des Halbleiter
bauelements gemäß der Erfindung.
Fig. 4 ist eine Schnittansicht des Aufbaus eines vertikalen
n-Kanal-MOSFET, der ein Ausführungsbeispiel des Halbleiter
bauelements ist. Fig. 5 ist eine Draufsicht auf Fig. 4. Fig.
4 zeigt den Aufbau im Schnitt entlang der Linie A-A der
Draufsicht von Fig. 5.
Nach Fig. 4 ist auf einer N⁺-Drainzone 41 eine N-Driftzone
(oder N⁻-Driftzone) 42 gebildet und sind in der Oberfläche
der Driftzone 42 P⁺-Senkenzonen 43 gebildet. Jede P⁺-Senken
zone 43 hat die Form eines quadratischen Rings, wie aus der
Draufsicht von Fig. 5 ersichtlich ist. Im Mittenbereich des
quadratischen Rings jeder P⁺-Senkenzone 43 ist eine P-Zone 51
vorgesehen. Dabei umgibt die angrenzend an die P-Zone 51 in
der Oberfläche der Driftzone 42 vorgesehene relativ dicke P⁺-Senken
zone 43 die relativ dünne P-Zone 51, die in der Ober
fläche der Driftzone 42 vorgesehen ist.
In der Oberfläche jeder P⁺-Senkenzone 43 sind N⁺-Sourcezonen
44 gebildet. Zonen 45 im Bereich der Oberfläche jeder P⁺-Senken
zone 43 zwischen der Oberfläche der N⁺-Sourcezonen 44
und der Oberfläche der Driftzone 42 dienen als Kanalzonen.
Gate-Elektroden 47 sind durch Gate-Isolierschichten 46 auf
den Kanalzonen 45 gebildet. Die Gate-Elektroden 47 sind
dadurch isoliert, daß ihre Oberfläche jeweils mit einer
Isolierschicht 48 bedeckt ist. Über der Gesamtoberfläche ist
eine Source-Elektrode 49 vorgesehen, die mit den N⁺-Sourcezo
nen 44, den P⁺-Senkenzonen 43 und den P-Zonen 51 verbunden
ist. An der Unterseite der N⁺-Drainzone 41 ist eine Drain-
Elektrode 50 vorgesehen. In Fig. 5 bezeichnet 52 eine Kon
taktöffnung der Source-Elektrode 49.
Der prinzipielle Betrieb des MOSFET von Fig. 4 entspricht dem
des MOSFET von Fig. 2. Wenn dabei eine positive Spannung an
die Gate-Elektroden 47 angelegt wird, werden die Kanalzonen
45 zu N-Zonen invertiert und bilden Inversionsschichten, und
ein Drainstrom fließt von der Drain-Elektrode 50 durch die
Inversionsschichten zur Source-Elektrode 49. Bei Anlegen
einer negativen Spannung an die Gate-Elektroden 47 ver
schwinden die Inversionsschichten der Kanalzonen 45, so daß
der MOSFET ausgeschaltet wird.
Der MOSFET von Fig. 4 weist eine PIN⁺-Diode 53 auf, die aus
der P-Zone 51, der N-Driftzone 42 und der N⁺-Drainzone 41
gebildet ist. IR in Fig. 4 bezeichnet den Fluß eines Kreis
stroms, wenn die Diode 53 als Freilaufdiode verwendet wird.
Obwohl eine P⁺IN⁺-Diode auch durch die P⁺-Senkenzone 43
gebildet ist, fließt der Kreisstrom IR hauptsächlich durch
die P-Zone 51, weil die P-Zone 51 eine niedrigere Störstel
lenkonzentration als die P⁺-Senkenzone 43 hat, weshalb eine
Diffusionsspannung (eine Spannung, bei der ein Durchlaßstrom
im PN-Übergang zu fließen beginnt) der P-Zone 51 niedriger
als die der P⁺-Senkenzone 43 ist.
Die P-Zone 51 hat eine relativ niedrige Störstellenkonzentra
tion und relativ geringe Dicke. Deshalb ist die Zahl von
Löchern, die aus der P-Zone 51 in die N-Driftzone 42 in
jiziert werden, gering. Anders ausgedrückt, die Zahl der
Löcher, die im Kreisstrom IR Minoritätsträger sind, ist ge
ring. Daher verschwinden während des Rückwärts-Erholstadiums
der PIN⁺-Diode 53 die Träger sehr schnell, so daß die für die
Rückwärts-Erholung erforderliche Zeit verkürzt werden kann.
Die P-Zone 51 ist von der P⁺-Senkenzone 43, die dicker als
die P-Zone 51 ist, umgeben. Wenn also ein aus der P⁺-Senken
zone 43 und der P-Zone 51 sowie der N-Driftzone 42 gebildeter
PN-Übergang in Sperrichtung vorgespannt ist, wird ein auf die
Durchbruchspannung der P-Zone 51 ausgeübter Einfluß aufgrund
eines Abschirmeffekts verringert, der durch eine von der
Grenzfläche der P⁺-Senkenzone 43 und der N-Driftzone 42 in
die N-Driftzone 42 verlaufende Verarmungsschicht bewirkt ist.
Durch das Vorsehen der P-Zone 51 kann also ohne weiteres eine
hohe Durchbruchspannung realisiert werden. Zur Realisierung
einer hohen Durchbruchspannung kann die Dicke der P-Zone 51
relativ zur Dicke der P⁺-Senkenzone 43 nach Maßgabe der er
forderlichen Durchbruchspannung optimiert werden.
Wie oben erwähnt, weist der MOSFET nach dem Ausführungs
beispiel von Fig. 4 die innere Diode 53 auf, die eine kurze
Rückwärts-Erholzeit erfordert und zufriedenstellend für
Hochspannungs-Anwendungen einsetzbar ist. Bei einer Wechsel
richterschaltung nach Fig. 1 sind also die externen Freilauf
dioden 9-12 überflüssig, wenn für die Leistungs-MOSFETs 1-4
jeweils der MOSFET von Fig. 4 verwendet wird.
Fig. 6A-6F sind Schnittansichten, die ein Beispiel der Her
stellungsschritte für den MOSFET von Fig. 4 zeigen. Nach Fig.
6A wird zuerst ein Ausgangssubstrat vorbereitet, wobei eine
N-Halbleiterschicht, die die N-Driftzone 42 bilden soll, auf
einem N⁺-Halbleitersubstrat, das die N⁺-Drainzone 41 bilden
soll, gebildet wird. Nach Fig. 6B werden dann mit einer Maske
101 P-Störstellen wie etwa Bor selektiv in bestimmte Bereiche
der N-Driftzone 42 durch Ionenimplantation, Gasdiffusion oder
dergleichen eingebaut, um die P⁺-Senkenzonen 43 relativ hoher
Störstellenkonzentration zu bilden.
Nach Fig. 6C werden dann mit einer anderen Maske 102
P- Störstellen wie etwa Bor selektiv in bestimmte Bereiche der
N-Driftzone 42 eingebaut, um P-Zonen 51 relativ niedriger
Störstellenkonzentration zu bilden. Die Störstellenkonzentra
tion der P-Zone 51 ist bevorzugt ca. 1×1015 bis
1×1017 cm-3, während die Diffusionstiefe bevorzugt ca.
1-3µm ist. Die Dicke der P-Zone 51 ist bevorzugt geringer als
die Diffusionslänge der Löcher.
Nach Fig. 6D werden dann, nachdem nacheinander eine Oxid
schicht und eine dotierte Polysiliciumschicht gebildet wur
den, die Schichten selektiv weggeätzt, um Gate-Isolier
schichten 46 und Gate-Elektroden 47 zu bilden und Fenster für
die Bildung der Sourcezonen 44 zu schaffen. Durch die Fenster
werden selektiv N-Störstellen wie etwa Arsen oder Phosphor in
die Oberfläche jeder P⁺-Senkenzone 43 durch Ionenimplanta
tion, Gasdiffusion oder dergleichen eingebaut, um
selbstjustierend die N⁺-Sourcezonen 44 zu bilden.
Nach Fig. 6E wird dann die Isolierschicht 48 zum Isolieren
der Gate-Elektrode 47, nachdem sie auf der Gesamtoberfläche
gebildet wurde, unter Bildung von Kontaktöffnungen für den
Kontakt mit den P⁺-Senkenzonen 43, den N⁺-Sourcezonen 44 und
den P-Zonen 51 selektiv weggeätzt. Nach Fig. 6F wird die me
tallische Source-Elektrode 49 gebildet, die durch die Kon
taktöffnungen mit den P⁺-Senkenzonen 43, den N⁺-Sourcezonen
44 und den P-Zonen 51 in Verbindung steht, während die me
tallische Drain-Elektrode 50 an der Unterseite gebildet wird.
Auf diese Weise kann der MOSFET mit dem in Fig. 4 gezeigten
Aufbau realisiert werden.
Fig. 7 ist eine Schnittansicht des Aufbaus eines n-Kanal-IG-
Bipolartransistors mit kurzgeschlossenem Kollektor als ein
weiteres Ausführungsbeispiel des Halbleiterbauelements. Der
IG-Bipolartransistor von Fig. 7 unterscheidet sich von dem
MOSFET von Fig. 4 dadurch, daß anstelle der N⁺-Drainzone 41
von Fig. 4 an der Unterseite einer N-Driftzone 42 abwechselnd
P⁺-Kollektorzonen 54 und N⁺-Kollektorkurzschlußzonen 55 ange
ordnet sind. Im übrigen entspricht der Aufbau dem des MOSFET
von Fig. 4. Die Elektroden 49 und 50 dienen als Emitter- bzw.
als Kollektor-Elektrode.
Beim IG-Bipolartransistor von Fig. 7 ist eine der Diode 53
des MOSFET von Fig. 4 entsprechende PIN⁺-Diode 56 aus einer
P-Zone 51, der N-Driftzone 42 und der N⁺-Kollektorkurzschluß
zone 55 gebildet. Die Diode 56 benötigt also aus dem oben
angegebenen Grund eine kurze Rückwärts-Erholzeit, und der IG-
Bipolartransistor kann ohne weiteres für Hochspannungs-Anwen
dungen eingesetzt werden. Bei der Wechselrichterschaltung von
Fig. 1 sind also die externen Freilaufdioden 9-12 überflüs
sig, wenn anstelle der Leistungs-MOSFETs 1-4 der IG-Bipolar
transistor von Fig. 7 verwendet wird.
Wenn im Betrieb des IG-Bipolartransistors von Fig. 7 eine
positive Spannung an die Gate-Elektroden 47 angelegt wird,
werden Kanalzonen 45 in N-Zonen invertiert und bilden Inver
sionsschichten, und ein Kollektorstrom fließt von der Kollek
tor-Elektrode 50 durch die Inversionsschichten zur Emitter-
Elektrode 49. Zu diesem Zeitpunkt wird eine niedrige Ein
schaltspannung durch die Auswirkung einer Leitfähigkeitsmodu
lation in der Driftzone 42 implementiert. Wenn eine negative
Spannung an die Gate-Elektroden 47 angelegt wird, ver
schwinden die Inversionsschichten der Kanalzonen 45, so daß
der IG-Bipolartransistor ausgeschaltet wird. Zu diesem Zeit
punkt werden restliche Träger sehr schnell durch die N⁺-
Kollektorkurzschlußzonen 55 abgezogen, so daß ein schnelles
Ausschalten realisierbar ist.
Obwohl beim obigen Ausführungsbeispiel eine quadratische in
selförmige Zellenkonfiguration gemäß der Draufsicht von Fig.
5 beschrieben wurde, ist die Erfindung auch bei Bauelementen
mit nichtquadratischer inselförmiger und streifenförmiger
Zellenkonfiguration anwendbar. Bei streifenförmiger Zel
lenkonfiguration werden den Zellen von Fig. 4 und 7
entsprechende Zellen vorgesehen, die streifenartig in einer
zur Zeichenebene senkrechten Richtung verlaufen.
Obwohl im Zusammenhang mit den obigen Ausführungsbeispielen
ein n-Kanal-MOSFET und ein n-Kanal-IG-Bipolartransistor
beschrieben wurden, ist die Erfindung auch bei einem p-Kanal-
MOSFET und einem p-Kanal-IG-Bipolartransistor anwendbar.
Claims (10)
1. Halbleiterbauelement,
gekennzeichnet durch
eine Halbleiterschicht vom ersten Leitfähigkeitstyp mit einer ersten und einer zweiten Hauptfläche;
eine erste Halbleiterzone vom zweiten Leitfähigkeitstyp, die selektiv in der ersten Hauptfläche der Halbleiterschicht gebildet ist;
wobei die erste Halbleiterzone aus einem in ihrer Mitte vorgesehenen ersten Teil (51) relativ niedriger Störstel lenkonzentration und relativ geringer Dicke und einem daran angrenzend und außerhalb davon vorgesehenen zweiten Teil (43) relativ hoher Störstellenkonzentration und relativ großer Dicke gebildet ist;
eine zweite Halbleiterzone vom ersten Leitfähigkeitstyp, die selektiv in einer Oberfläche des zweiten Teils (43) der er sten Halbleiterzone gebildet ist;
wobei ein Teil nahe der Oberfläche des zweiten Teils (43) der ersten Halbleiterzone zwischen den Oberflächen der Halblei terschicht und der zweiten Halbleiterzone als Kanal (45) definiert ist;
eine auf dem Kanal (45) gebildete Isolierschicht (46);
eine auf der Isolierschicht (46) gebildete Gate-Elektrode (47);
eine auf der ersten und zweiten Halbleiterzone gebildete er ste Hauptelektrode (49); und
eine an einer Seite der zweiten Hauptfläche der Halbleiter schicht gebildete zweite Hauptelektrode (50).
eine Halbleiterschicht vom ersten Leitfähigkeitstyp mit einer ersten und einer zweiten Hauptfläche;
eine erste Halbleiterzone vom zweiten Leitfähigkeitstyp, die selektiv in der ersten Hauptfläche der Halbleiterschicht gebildet ist;
wobei die erste Halbleiterzone aus einem in ihrer Mitte vorgesehenen ersten Teil (51) relativ niedriger Störstel lenkonzentration und relativ geringer Dicke und einem daran angrenzend und außerhalb davon vorgesehenen zweiten Teil (43) relativ hoher Störstellenkonzentration und relativ großer Dicke gebildet ist;
eine zweite Halbleiterzone vom ersten Leitfähigkeitstyp, die selektiv in einer Oberfläche des zweiten Teils (43) der er sten Halbleiterzone gebildet ist;
wobei ein Teil nahe der Oberfläche des zweiten Teils (43) der ersten Halbleiterzone zwischen den Oberflächen der Halblei terschicht und der zweiten Halbleiterzone als Kanal (45) definiert ist;
eine auf dem Kanal (45) gebildete Isolierschicht (46);
eine auf der Isolierschicht (46) gebildete Gate-Elektrode (47);
eine auf der ersten und zweiten Halbleiterzone gebildete er ste Hauptelektrode (49); und
eine an einer Seite der zweiten Hauptfläche der Halbleiter schicht gebildete zweite Hauptelektrode (50).
2. Halbleiterbauelement nach Anspruch 1,
gekennzeichnet durch,
eine dritte Halbleiterzone vom ersten Leitfähigkeitstyp, die eine höhere Störstellenkonzentration als die auf der zweiten Hauptfläche der Halbleiterschicht gebildete Halbleiterschicht hat; und
eine vierte Halbleiterzone vom zweiten Leitfähigkeitstyp, die auf der zweiten Hauptfläche der Halbleiterschicht gebildet ist,
wobei die zweite Hauptelektrode auf der dritten und vierten Halbleiterzone gebildet ist.
eine dritte Halbleiterzone vom ersten Leitfähigkeitstyp, die eine höhere Störstellenkonzentration als die auf der zweiten Hauptfläche der Halbleiterschicht gebildete Halbleiterschicht hat; und
eine vierte Halbleiterzone vom zweiten Leitfähigkeitstyp, die auf der zweiten Hauptfläche der Halbleiterschicht gebildet ist,
wobei die zweite Hauptelektrode auf der dritten und vierten Halbleiterzone gebildet ist.
3. Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet,
daß die erste Halbleiterzone inselförmig ist.
4. Halbleiterbauelement nach Anspruch 3,
dadurch gekennzeichnet,
daß die erste Halbleiterzone quadratisch ist.
5. Halbleiterbauelement nach Anspruch 4,
dadurch gekennzeichnet,
daß der zweite Teil (43) der ersten Halbleiterzone und die
zweite Halbleiterzone die Form eines quadratischen Rings
haben.
6. Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet,
daß der erste Teil (51) der ersten Halbleiterzone eine
Störstellenkonzentration von 1×1015 bis 1×1017 cm-3 und
eine Dicke von 1-3µm hat.
7. Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet,
daß der erste Teil (51) der ersten Halbleiterzone dicker als
eine Diffusionslänge eines Lochs ist.
8. Herstellungsverfahren für ein Halbleiterbauelement,
gekennzeichnet durch
folgende Schritte:
Vorbereiten einer Halbleiterschicht vom ersten Leitfähig keitstyp mit einer ersten und einer zweiten Hauptfläche;
selektives Bilden einer ersten Halbleiterzone vom zweiten Leitfähigkeitstyp in der ersten Hauptfläche der Halbleiter schicht;
wobei die erste Halbleiterzone aus einem in ihrer Mitte vorgesehenen ersten Teil relativ niedriger Störstellenkonzen tration und relativ geringer Dicke und einem daran angrenzend und außerhalb davon vorgesehenen zweiten Teil relativ hoher Störstellenkonzentration und relativ großer Dicke gebildet ist;
selektives Bilden einer zweiten Halbleiterzone vom ersten Leitfähigkeitstyp in einer Oberfläche des zweiten Teils der ersten Halbleiterzone;
wobei ein Teil nahe der Oberfläche des zweiten Teils der er sten Halbleiterzone zwischen den Oberflächen der Halbleiter schicht und der zweiten Halbleiterzone als Kanal definiert ist;
Bilden einer Isolierschicht auf dem Kanal;
Bilden einer Gate-Elektrode auf der Isolierschicht;
Bilden einer ersten Hauptelektrode auf der ersten und zweiten Halbleiterzone; und
Bilden einer zweiten Hauptelektrode an einer Seite der zweiten Hauptfläche der Halbleiterschicht.
Vorbereiten einer Halbleiterschicht vom ersten Leitfähig keitstyp mit einer ersten und einer zweiten Hauptfläche;
selektives Bilden einer ersten Halbleiterzone vom zweiten Leitfähigkeitstyp in der ersten Hauptfläche der Halbleiter schicht;
wobei die erste Halbleiterzone aus einem in ihrer Mitte vorgesehenen ersten Teil relativ niedriger Störstellenkonzen tration und relativ geringer Dicke und einem daran angrenzend und außerhalb davon vorgesehenen zweiten Teil relativ hoher Störstellenkonzentration und relativ großer Dicke gebildet ist;
selektives Bilden einer zweiten Halbleiterzone vom ersten Leitfähigkeitstyp in einer Oberfläche des zweiten Teils der ersten Halbleiterzone;
wobei ein Teil nahe der Oberfläche des zweiten Teils der er sten Halbleiterzone zwischen den Oberflächen der Halbleiter schicht und der zweiten Halbleiterzone als Kanal definiert ist;
Bilden einer Isolierschicht auf dem Kanal;
Bilden einer Gate-Elektrode auf der Isolierschicht;
Bilden einer ersten Hauptelektrode auf der ersten und zweiten Halbleiterzone; und
Bilden einer zweiten Hauptelektrode an einer Seite der zweiten Hauptfläche der Halbleiterschicht.
9. Verfahren nach Anspruch 8,
gekennzeichnet durch
folgende Schritte:
Bilden einer dritten Halbleiterzone vom ersten Leitfähig keitstyp, die eine höhere Störstellenkonzentration als die Halbleiterschicht auf der zweiten Hauptfläche der Halbleiter schicht hat; und
Bilden einer vierten Halbleiterzone vom zweiten Leit fähigkeitstyp auf der zweiten Hauptfläche der Halbleiter schicht,
wobei die zweite Hauptelektrode auf der dritten und vierten Halbleiterzone gebildet ist.
Bilden einer dritten Halbleiterzone vom ersten Leitfähig keitstyp, die eine höhere Störstellenkonzentration als die Halbleiterschicht auf der zweiten Hauptfläche der Halbleiter schicht hat; und
Bilden einer vierten Halbleiterzone vom zweiten Leit fähigkeitstyp auf der zweiten Hauptfläche der Halbleiter schicht,
wobei die zweite Hauptelektrode auf der dritten und vierten Halbleiterzone gebildet ist.
10. Herstellungsverfahren nach Anspruch 8,
dadurch gekennzeichnet,
daß die zweite Halbleiterzone unter Verwendung einer Gate-
Elektrode als Maske selbstjustierend gebildet wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2034661A JPH03238871A (ja) | 1990-02-15 | 1990-02-15 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4040993A1 true DE4040993A1 (de) | 1991-08-29 |
Family
ID=12420625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4040993A Ceased DE4040993A1 (de) | 1990-02-15 | 1990-12-20 | Halbleiterbauelement und herstellungsverfahren dafuer |
Country Status (4)
Country | Link |
---|---|
US (1) | US5070377A (de) |
JP (1) | JPH03238871A (de) |
DE (1) | DE4040993A1 (de) |
GB (1) | GB2241111B (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4112905A1 (de) * | 1990-04-20 | 1991-10-24 | Fuji Electric Co Ltd | Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung |
DE4235175A1 (de) * | 1991-11-29 | 1993-06-03 | Fuji Electric Co Ltd | Halbleitervorrichtung |
DE4236557A1 (de) * | 1992-10-29 | 1994-05-11 | Semikron Elektronik Gmbh | Leistungs- Halbleiterbauelement |
DE4315178A1 (de) * | 1993-05-07 | 1994-11-10 | Abb Management Ag | IGBT mit selbstjustierender Kathodenstruktur sowie Verfahren zu dessen Herstellung |
DE19507169C1 (de) * | 1995-03-01 | 1996-06-13 | Siemens Ag | Integrierte Schaltungsanordnung mit mindestens einem IGBT |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5178370A (en) * | 1991-08-05 | 1993-01-12 | Motorola Inc. | Conductivity modulated insulated gate semiconductor device |
US5544038A (en) * | 1992-09-21 | 1996-08-06 | General Electric Company | Synchronous rectifier package for high-efficiency operation |
US5701023A (en) * | 1994-08-03 | 1997-12-23 | National Semiconductor Corporation | Insulated gate semiconductor device typically having subsurface-peaked portion of body region for improved ruggedness |
DE4438896A1 (de) * | 1994-10-31 | 1996-05-02 | Abb Management Ag | Halbleiterdiode mit Elektronenspender |
DE19507822B4 (de) * | 1995-02-21 | 2006-07-20 | Schering Ag | Substituierte DTPA-Monoamide der zentralen Carbonsäure und deren Metallkomplexe, diese Komplexe enthaltende pharmazeutische Mittel, deren Verwendung in der Diagnostik und Therapie sowie Verfahren zur Herstellung der Komplexe und Mittel |
US5973361A (en) * | 1996-03-06 | 1999-10-26 | Magepower Semiconductor Corporation | DMOS transistors with diffusion merged body regions manufactured with reduced number of masks and enhanced ruggedness |
EP0996977A1 (de) | 1997-07-15 | 2000-05-03 | Infineon Technologies AG | Kontaktierung einer halbleiterzone |
WO2000060670A2 (de) * | 1999-03-31 | 2000-10-12 | Siced Electronics Development Gmbh & Co. Kg | Integrierte halbleitervorrichtung mit einem lateralen leistungselement |
JP3681741B2 (ja) * | 2004-01-07 | 2005-08-10 | 新電元工業株式会社 | 半導体装置 |
JP4791704B2 (ja) * | 2004-04-28 | 2011-10-12 | 三菱電機株式会社 | 逆導通型半導体素子とその製造方法 |
DE102005019860B4 (de) * | 2005-04-28 | 2010-11-18 | Siemens Ag | Steuerbare Halbleiterdiode, elektronisches Bauteil und Spannungszwischenkreisumrichter |
US20090250750A1 (en) * | 2005-09-21 | 2009-10-08 | Shindengen Electric Manufacturing Co., Ltd. | Trench gate power mosfet |
JP5052091B2 (ja) * | 2006-10-20 | 2012-10-17 | 三菱電機株式会社 | 半導体装置 |
US8643055B2 (en) | 2007-09-26 | 2014-02-04 | Stmicroelectronics N.V. | Series current limiter device |
EP2232559B1 (de) | 2007-09-26 | 2019-05-15 | STMicroelectronics N.V. | Einstellbarer feldeffektgleichrichter |
US8148748B2 (en) * | 2007-09-26 | 2012-04-03 | Stmicroelectronics N.V. | Adjustable field effect rectifier |
EP2061084A1 (de) * | 2007-11-14 | 2009-05-20 | ABB Technology AG | Rückwärtsleitender bipolarer Transistor mit isoliertem Gate und entsprechendes Herstellungsverfahren |
JP4893609B2 (ja) * | 2007-12-07 | 2012-03-07 | トヨタ自動車株式会社 | 半導体装置とその半導体装置を備えている給電装置の駆動方法 |
EP2384518B1 (de) | 2009-01-06 | 2019-09-04 | STMicroelectronics N.V. | Strukturen und verfahren für feldeffektdioden mit selbst-bootstrapping |
US8384151B2 (en) | 2011-01-17 | 2013-02-26 | Infineon Technologies Austria Ag | Semiconductor device and a reverse conducting IGBT |
TWI430432B (zh) | 2011-01-27 | 2014-03-11 | Sinopower Semiconductor Inc | 具有防靜電結構之功率半導體元件及其製作方法 |
JP4947230B2 (ja) * | 2011-08-29 | 2012-06-06 | トヨタ自動車株式会社 | 半導体装置 |
JP6396294B2 (ja) * | 2012-07-05 | 2018-09-26 | リテルヒューズ・インク | 過渡電圧回路保護のためのクローバーデバイス |
JP6170856B2 (ja) * | 2014-03-14 | 2017-07-26 | 株式会社東芝 | 半導体装置 |
JP7101593B2 (ja) | 2018-10-30 | 2022-07-15 | 三菱電機株式会社 | 半導体装置 |
JP7370309B2 (ja) * | 2020-10-21 | 2023-10-27 | 三菱電機株式会社 | 逆導通型半導体装置および逆導通型半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3483446A (en) * | 1967-06-15 | 1969-12-09 | Westinghouse Electric Corp | Semiconductor integrated circuit including a bidirectional transistor and method of making the same |
DE3329241A1 (de) * | 1983-08-12 | 1985-02-21 | Siemens AG, 1000 Berlin und 8000 München | Leistungstransistor |
EP0133642B1 (de) * | 1983-06-30 | 1988-08-17 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit einem DMOSFET |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3697827A (en) * | 1971-02-09 | 1972-10-10 | Unitrode Corp | Structure and formation of semiconductors with transverse conductivity gradients |
JPS5987872A (ja) * | 1982-11-12 | 1984-05-21 | Hitachi Ltd | 絶縁ゲ−ト半導体装置とその製造法 |
JPS59214263A (ja) * | 1983-05-20 | 1984-12-04 | Toshiba Corp | 二重拡散形絶縁ゲ−ト電界効果トランジスタ |
JPS62109365A (ja) * | 1985-11-07 | 1987-05-20 | Fuji Electric Co Ltd | 半導体装置 |
JPS63208324A (ja) * | 1987-02-24 | 1988-08-29 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2724146B2 (ja) * | 1987-05-29 | 1998-03-09 | 日産自動車株式会社 | 縦形mosfet |
DE3850831T2 (de) * | 1987-09-21 | 1994-11-10 | Seiko Epson Corp | Elektronische Analog-Uhr. |
-
1990
- 1990-02-15 JP JP2034661A patent/JPH03238871A/ja active Pending
- 1990-10-16 US US07/598,145 patent/US5070377A/en not_active Expired - Fee Related
- 1990-10-25 GB GB9023215A patent/GB2241111B/en not_active Expired - Fee Related
- 1990-12-20 DE DE4040993A patent/DE4040993A1/de not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3483446A (en) * | 1967-06-15 | 1969-12-09 | Westinghouse Electric Corp | Semiconductor integrated circuit including a bidirectional transistor and method of making the same |
EP0133642B1 (de) * | 1983-06-30 | 1988-08-17 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit einem DMOSFET |
DE3329241A1 (de) * | 1983-08-12 | 1985-02-21 | Siemens AG, 1000 Berlin und 8000 München | Leistungstransistor |
Non-Patent Citations (4)
Title |
---|
"Abschied von externen Dioden", in: Elektronik 2/22.1.1988, S. 86-87 * |
AKIYAMA, H. et al: "A Collector Shorted Type Insulated Gate Bipolar Transistor", in PCIM'88 Proceedings, S. 142-151 * |
SHENAI, K. et al: "A Novel High-Frequency Power Fet Structure Fabricated Using LPCVD WSI¶2¶ Gate and LPCVD W Source Contact Technology", in IEDM-88, S. 804-808 * |
SHIMIZU, Y. et al: "High-Speed Low-Loss p-n Diode Having a Channel Structure", in: IEEE Trans. on El.Dev., Vol. ED-31, No. 9, Sept. 1984, S. 1314-1319 * |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4112905A1 (de) * | 1990-04-20 | 1991-10-24 | Fuji Electric Co Ltd | Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung |
DE4235175A1 (de) * | 1991-11-29 | 1993-06-03 | Fuji Electric Co Ltd | Halbleitervorrichtung |
DE4235175C2 (de) * | 1991-11-29 | 1999-02-18 | Fuji Electric Co Ltd | Halbleitervorrichtung |
DE4236557A1 (de) * | 1992-10-29 | 1994-05-11 | Semikron Elektronik Gmbh | Leistungs- Halbleiterbauelement |
DE4236557C2 (de) * | 1992-10-29 | 2002-08-01 | Semikron Elektronik Gmbh | Leistungs- Halbleiterbauelement |
DE4315178A1 (de) * | 1993-05-07 | 1994-11-10 | Abb Management Ag | IGBT mit selbstjustierender Kathodenstruktur sowie Verfahren zu dessen Herstellung |
US5414290A (en) * | 1993-05-07 | 1995-05-09 | Abb Management Ag | IGBT with self-aligning cathode pattern and method for producing it |
DE19507169C1 (de) * | 1995-03-01 | 1996-06-13 | Siemens Ag | Integrierte Schaltungsanordnung mit mindestens einem IGBT |
Also Published As
Publication number | Publication date |
---|---|
GB2241111A (en) | 1991-08-21 |
GB9023215D0 (en) | 1990-12-05 |
GB2241111B (en) | 1994-01-05 |
JPH03238871A (ja) | 1991-10-24 |
US5070377A (en) | 1991-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4040993A1 (de) | Halbleiterbauelement und herstellungsverfahren dafuer | |
DE69821105T2 (de) | Bipolar mos-leistungstransistor ohne latch-up | |
EP0833392B1 (de) | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement | |
DE102011080891B4 (de) | Halbleitervorrichtung | |
DE102007019561B4 (de) | Halbleitervorrichtung und Herstellungsverfahren derselben | |
DE19539541B4 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
EP0833386B1 (de) | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement | |
DE102007024113B4 (de) | Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben | |
DE69034157T2 (de) | Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung | |
DE69634594T2 (de) | Halbleiterbauelement mit isoliertem Gate und Verfahren zu seiner Herstellung | |
DE112009005320B4 (de) | Leistungshalbleiterbauteil und zugehöriges Verfahren | |
DE4013643C2 (de) | Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung | |
DE102007015304B4 (de) | Rückwärtsleitender (RC-) IGBT mit senkrecht angeordneter Ladungsträgerlebensdaueranpassung und Verfahren zur Herstellung eines rückwärtsleitenden IGBT | |
DE10137676B4 (de) | ZVS-Brückenschaltung zum entlasteten Schalten | |
CH656255A5 (de) | Halbleiterbauelement fuer hohe spannung. | |
DE3537004A1 (de) | Vdmos-baustein | |
DE102004022455B4 (de) | Bipolartransistor mit isolierter Steuerelektrode | |
DE4114174A1 (de) | Leistungstransistorbauteil sowie verfahren zu seiner herstellung | |
DE112009004277T5 (de) | Leistungs-halbleitervorrichtung | |
DE19811297A1 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
DE19701189A1 (de) | Halbleiterbauteil | |
DE102008032547A1 (de) | Grabenisoliertes Gate-MOS-Halbleiterbauelement | |
DE112019000544T5 (de) | Halbleitervorrichtung und leistungswandlungsvorrichtung | |
DE4028524A1 (de) | Halbleiterbauelement mit isoliertem gate | |
DE4112905A1 (de) | Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |