DE4005992C2 - Halbleiterspeichervorrichtung mit verringertem Wortleitungskopplungsrauschen - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiterspeichervorrichtung zum Verringern des Kopplungsrauschens und von Kopplungskapazitäten zwischen den Wortleitungen gemäß dem Oberbegriff des Anspruchs 1.

Aus IBM Technical Disclosure Bulletin, Vol. 26, No. 10A, März 1984, Seiten 4989, 4990 ist ein verdrillungsverfahren bekannt, bei dem die Ausgänge einer Vielzahl von Adresstreibern miteinander verdrillt sind. Die drei wahren Adreßleitungen von drei Adreßtreibern sind nebeneinanderliegend in einer Gruppe zusammengefaßt, ebenso wie die drei Komplementär-Adreßleitungen eine Gruppe bilden. Die in der Mitte liegende wahre Adreßleitung wird mit der in der Mitte liegenden komplementären Adreßleitung verdrillt, um das Kopplungsrauschen des mittleren Adreßtreibers zu kompensieren.

Aus IEEE Journal of Solid-State-Circuits, Vol. 24, No. 5, Oktober 1989, S. 1184-1190 ist eine Anordnung von Bitleitungen und Wortleitungen zur Adressierung eines Speicherfeldes bekannt. Dabei werden an den Stellen, an denen Dummy-Wortleitungen eingefügt sind, die Bitleitungen paarweise miteinander verdrillt. Weiterhin wird ein Teil der Wortleitungen direkt an den Ausgängen der Wortleitungstreiber paarweise miteinander verdrillt.

Aus IEEE Journal of Solid-State-Circuits, Vol. SC-22, No. 5, Oktober 1987, S. 651-656 ist eine Verdrahtungsanordnung für die Treiberleitungen eines Leseverstärkers bekannt.

Zwischen zwei Leseverstärkern sind die Treiberleitungen überkreuzt, so daß die beiden Leseverstärker zueinander invertierte Anschaltsignale erhalten und nur selektiv aktiviert werden.

Speicherelemente oder Zellen einer Halbleiterspeichervorrichtung werden durch Probleme beeinflußt, die durch das Layout von Speicheranordnungen mit hoher Packungsdichte der Zellen verursacht werden, weil die Halbleiterspeichervorrichtung zu einer immer höheren Packungsdichte der Zellen verursacht werden, weil die Halbleiterspeichervorrichtung zu einer immer höheren Packungsdichte der Speicherzellen auf einer kleinen Chipfläche tendiert.

Insbesondere führt in einer Speicherzellenanordnung mit einer Mehrzahl von Bitleitungen und einer Mehrzahl von Wortleitungen ein geringerer Abstand zwischen den Leitungen wegen ihrer Tendenz zu einer höheren Packungsdichte der Speicherzellen zu kapazitiven Kopplungen zwischen den Leitungen, wenn ein Signal durch eine Leitung geschickt wird. Die kapazitive Kopplung zwischen den Leitungen wird durch die kapazitive Komponente der Leitung selbst verdoppelt.

Die Kapazität der Halbleiterspeichervorrichtung ist um so größer, je länger die Länge der Wortleitung ist und je geringer der Abstand zwischen den Wortleitungen ist.

Da jedoch die notwendige Zeit zum Zugriff auf eine Speicherzelle von der Länge der Wortleitung abhängt, ist eine längere Wortleitung nicht wünschenswert. Daher wird, um den Zeitverzug für die Zugriffszeit auszugleichen, eine Metallschicht auf Polysilizium gebildet, aus dem die Wortleitung besteht, so daß ein Betrieb mit hoher Geschwindigkeit möglich ist. Das Beschichten der Wortleitungen mit dem Metall verursacht eine größere kapazitive Kopplung zwischen den Leitungen, was durch den geringeren Abstand zwischen den Leitungen verursacht wird.

In anderen Worten wird Rauschen aufgrund der kapazitiven Kopplung zwischen den Metallen zu dem Rauschen aufgrund der kapazitiven Kopplung zwischen den Leitungen dazuaddiert. Da solches Rauschen aufgrund kapazitiver Kopplung zwischen den Wortleitungen an- oder abgeschaltet wird, falls eine Wortleitung ausgewählt wird, macht dies eine fehlerhafte Speicheroperation bei Hochgeschwindigkeitsbetrieb möglich.

Da natürlich die Miniaturisierung der Metall-Oxid-Halbleiter-Speicherzelle und das fein skalierte Layout der Speicheranordnung entsprechend der höheren Speicherzellenpackungsdichte eine hohe Betriebsspannung zum Betreiben der Wortleitungen erfordert, ist es unmöglich, das Rauschen aufgrund der hohen Betriebsspannung zu vernachlässigen. Daher wird das Verfahren, die Betriebsspannung zum Betrieb der Wortleitung auf weniger als 5 Volt zu verringern, angewandt, um dieses Rauschen zu entfernen. Da aber der Transistor seine eigene Schwellspannung zum Betrieb benötigt, ist das Verfahren, die Betriebsspannung zum Betrieb der Wortleitung zu verringern, begrenzt.

Eine herkömmliche Speicheranordnung mit einigen, oben beschriebenen Problemen ist in Fig. 1 gezeigt. Unter Bezugnahme auf Fig. 1 sind eine Mehrzahl von Bitleitungen BL1-BLj und eine Mehrzahl von Wortleitungen über den Bitleitungen angeordnet, und jedes Bitleitungspaar ist mit jeweils einem Leseverstärker verbunden. Die Speicherzellen sind an den Kreuzungspunkten der Wortleitungen und der Bitleitungen angeordnet, die Speicherzellen besitzen gefaltete Bitleitungen. Bei einer Leseoperation der Speichervorrichtung wird die in der Zelle gespeicherte Information durch die Wortleitung ausgewählt, und dann liest der durch die Bitleitung ausgewählte Leseverstärker die Information. Die Kopplungskapazität zwischen der ausgewählten Wortleitung und der benachbarten Wortleitung zu diesem Zeitpunkt ist in Fig. 3A illustriert. Unter Bezugnahme auf Fig. 3A werden die kapazitiven Komponenten entsprechend einer Speicheranordnung aus Fig. 1 gezeigt. Die Kopplungskapazitäten C12, C23, C34, C45 zwischen den Wortleitungen WL1-WL4 und die Substratkapazitäten C1, C2, C3, C4 der Wortleitungen WL1-WL4 sind dargestellt. Daher beträgt für den Fall, daß eine Wortleitung ausgewählt wird, die Spannung des Wortleitungskopplungsrauschens:

VcP = Cc/(Cs + Cc)·VwL (1)

(VWL ist die Betriebsspannung der ausgewählten Wortleitung).

Die Substratkapazität Cs der Wortleitung hängt von dem Metallaufbau der Wortleitung und der Art des Substrats ab, so daß die Substratkapazität Cs als Konstante betrachtet werden kann. Die Betriebsspannung VWL der Wortleitung ist der Faktor, der das Wortleitungskopplungsrauschen beeinflußt, aber da die Betriebsspannung zum Betrieb der Wortleitung höchstens die Schwellspannung des Speicherzellentransistors ist, kann der Term VWL vernachlässigt werden. Daher kann der Fachmann leicht verstehen, daß der wichtige Faktor, der das Wortleitungskopplungsrauschen beeinflußt, die Kopplungskapazität Cc ist.

Daher ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleiterspeichervorrichtung zum Verringern des Wortleitungskopplungsrauschens während des Wortleitungsbetriebs zur Verfügung zu stellen.

Diese Aufgabe wird mit den kennzeichnenden Merkmalen des Anspruchs 1 gelöst.

Bevorzugte Ausführungsformen sind in den Unteransprüchen beschrieben.

Fig. 1 ist eine Struktur von Wortleitungen entsprechend einer herkömmlichen Halbleiterspeicheranordnung,

Fig. 2 ist eine Struktur von Wortleitungen einer Halbleiterspeicheranordnung nach der vorliegenden Erfindung,

Fig. 3A ist ein Schaltkreisdiagramm, das die kapazitiven Komponenten der Wortleitung nach Fig. 1 zeigt; und

Fig. 3B ist ein Schaltkreisdiagramm, das die kapazitiven Komponenten der Wortleitung nach Fig. 2 zeigt.

Fig. 2 illustriert ein Layoutdiagramm der Speicheranordnung nach der vorliegenden Erfindung, und Fig. 3B zeigt die kapazitiven Komponenten nach dem Layout von Fig. 2. Unter Bezugnahme auf Fig. 2 sind eine Mehrzahl von Bitleitungen Bl1-BLj, wobei jedes Bitleitungspaar jeweils mit einem Leseverstärker SA verbunden ist, und eine Mehrzahl von Wortleitungen über den Bitleitungen angeordnet, wobei die Wortleitungen in mehreren Gruppen angeordnet sind, wobei die Wortleitungen jeder Gruppe, die vier Wortleitungen enthalten, einmal im mittleren Bereich der Wortleitungen, d. h. in der Kontaktfläche, miteinander verwunden sind.

Zum Beispiel ist die zweite Wortleitung WL2 zwischen der ersten Wortleitung WL1 und der dritten Wortleitung WL3 angeordnet, bevor sie verwunden wird, dann aber zwischen der vierten Wortleitung WL4 und der siebten Wortleitung WL7, nachdem sie verwunden ist. Die dritte Wortleitung WL3 ist zwischen der ersten Wortleitung WL1 und der zweiten Wortleitung W2, und die erste Wortleitung WL1 zwischen der dritten Wortleitung WL3 und der vierten Wortleitung WL4.

Da auf der anderen Seite der Abstand zwischen den verwundenen Wortleitungen um zwei vergrößert ist, werden die Kopplungskapazitäten zwischen den verwundenen Wortleitungen um die Hälfte verringert. Der Grund ist, daß die Wortleitungen parallel angeordnet sind. Das Prinzip, daß die Kapazität zwischen parallelen Platten umgekehrt proportional zum Abstand zwischen den Ebenen ist, wird in diesem Fall angewandt. Die erforderliche Fläche, um die Wortleitungen zu verwinden, ist die gemeinsame Fläche der Wortleitungen, so daß eine zusätzlich notwendige Fläche zum Verwinden der Wortleitungen nicht benötigt wird. Die Verringerung der Kopplungskapazität aufgrund des Verwindens von Wortleitungen ist ausgedrückt durch

Cc′ = 1/2Cc
VCP = Cc′/(Cs + Cc′)·VWl (2)

(Cc′ ist die Kopplungskapazität der Wortleitungen).

Die Auswirkung der Abnahme der Kopplungskapazität ist in Fig. 3 illustriert.

Daher sind die Werte der Kopplungskapazitäten C′12, C′23, C′34, C′45 von Fig. 3B die Hälfte der Werte der Kopplungskapazitäten C12, C23, C34, C45 auf Fig. 3A.

In dem Ausführungsbeispiel nach der vorliegenden Erfindung gehören vier Wortleitungen zu jeder Gruppe, aber entsprechend dem experimentellen Ergebnis, wird für den Fall, daß mehr als vier Wortleitungen miteinander verwunden sind, das Wortleitungskopplungsrauschen auch verringert, so daß so viele Wortleitungen wie erforderlich miteinander verwunden werden können.

Darüber hinaus ist die erfindungsgemäße Vorrichtung anwendbar für Busse mit mehr als vier Eingangs-/Ausgangsleitungen in der Halbleiterspeicheranordnung, z. B. die Eingangs-/Ausgangsleitungen und die Datenbusse der Spaltenadreßdekodierer und der Zeilenadreßdekodierer als auch die Wortleitungen.

Claims (3)

1. Halbleiterspeichervorrichtung mit im wesentlichen parallel zueinander ausgerichteten Wortleitungen und mit wenigstens einem Verdrillungsabschnitt, an dem die Wortleitungen miteinander verdrillt sind, wobei dieser Abschnitt die Wortleitungen in einen ersten und einen zweiten Längsabschnitt einteilt, dadurch gekennzeichnet, daß eine Gruppe von wenigstens vier Wortleitungen so miteinander verdrillt ist, daß die erste und zweite Wortleitung entlang des ersten Längsabschnitts nebeneinander liegen und entlang des zweiten Längsabschnitts nicht nebeneinanderliegen.

2. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß entlang des zweiten Längsabschnitts eine dritte Wortleitung der Gruppe zwischen der ersten und zweiten Wortleitung liegt.

3. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jedes Paar nebeneinander angeordneter Wortleitungen entlang des zweiten Längsabschnitts von jedem Paar nebeneinander angeordneter Wortleitungen des ersten Längsabschnitts verschieden ist.