DE3924653A1

DE3924653A1 - Ueberwachungsschaltung fuer einen laststromkreis

Info

Publication number: DE3924653A1
Application number: DE19893924653
Authority: DE
Inventors: Reinhold Dipl Ing Sedlmeier
Original assignee: Telefunken Electronic GmbH
Current assignee: Conti Temic Microelectronic GmbH
Priority date: 1989-07-26
Filing date: 1989-07-26
Publication date: 1991-01-31
Also published as: DE3924653C2

Description

Die Erfindung geht aus von einer Überwachungsschaltung für einen aus einer Gleichstromlast und einem getakte ten Halbleiterschalter aufgebauten Laststromkreis mit einem den Halbleiterschalter ansteuernden Pulsgenerator.

Ein Kurzschluß an einem Halbleiterschalter bzw. an einer Gleichstromlast, beispielsweise an den Feldwicklungen eines Gleichstrommotors, bildet eine große Belastung für die den Laststromkreis speisende Betriebsspannungsquelle. Ferner kann ein solcher Kurzschluß, wenn er nicht besei tigt wird, weitere Schäden nach sich ziehen.

Der Erfindung liegt die Aufgabe zugrunde, eine Überwa chungsschaltung der eingangs genannten Art zu schaffen, die einen Kurzschluß an einem Halbleiterschalter oder an einer Gleichstromlast in einem Laststromkreis erfaßt und im Störungsfall den Laststromkreis vor weiteren Schäden wirksam schützt.

Diese Aufgabe wird erfindungsgemäß durch die kennzeich nenden Merkmale des Anspruches 1 gelöst.

Das Wesen der Erfindung besteht demnach also darin, den Spannungspegel auf der Verbindungsleitung zwischen der Elektrode des Halbleiterschalters und der Gleichstrom last sowie das pulsbreitenmodulierte Signal des Puls generators zur Auswertung einer Binärschaltung zuzufüh ren. Nach dem Auftreten eines Störfalles, also beispiels weise eines Kurzschlusses des Halbleiterschalters oder der Last, werden an den beiden Ausgängen der Binärschal tung Impulse erzeugt, wodurch die nachgeschaltete Steuer einheit ein Relais zum Öffnen seines Öffner-Kontaktes veranlaßt, mit der Folge, daß kurz nach dem Auftreten des Störfalles die Gleichstromlast und der Halbleiter schalter von der Betriebsspannungsquelle getrennt werden. Die Zeitdauer zwischen dem Auftreten des Störfalles und dem Öffnen des Kontaktes ist bei einer besonders bevor zugten Ausbildung der Erfindung kleiner als eine halbe Taktperiode des von dem Pulsgenerator erzeugten pulsbrei tenmodulierten Signales.

Vorteilhafte Weiterbildungen und Ausgestaltungen der Überwachungsschaltung nach Patentanspruch 1 sind in den Ansprüchen 3-8 gekennzeichnet.

Die Erfindung wird im folgenden mit ihren weiteren Ein zelheiten und Vorteilen anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen näher erläutert. Es zeigen.:

Fig. 1 ein Blockschaltbild eines erfindungsgemäßen Ausführungsbeispieles,

Fig. 2 Impulsdiagramme zur Erläuterung der Funktions weise der Überwachungsschaltung gemäß Fig. 1,

Fig. 3 ein weiteres Ausführungsbeispiel der erfin dungsgemäßen Überwachungsschaltung, und

Fig. 4 ein detailliertes Schaltbild des Ausführungs beispieles der erfindungsgemäßen Überwachungs schaltung gemäß Fig. 3.

Gleiche Bauelemente sind in den Figuren mit demselben Bezugszeichen versehen.

In der Fig. 1 sind mit den Bezugszeichen 1, 2, 3, 4 und 5 ein Gleichstrommotor, ein Relais mit einem Öffner-Kon takt, ein Pulsgenerator, eine Steuereinheit und eine Binärschaltung bezeichnet. Ein Laststromkreis besteht aus folgenden, in Reihe geschalteten Elementen, nämlich einem Halbleiterschalter T₁, der als Feldeffekttransi stor ausgeführt ist, dem Gleichstrommotor 1 und dem Öff ner-Kontakt des Relais 2, wobei dieser Laststromkreis von einer Betriebsspannungsquelle V_CC gespeist wird, indem der erste Anschluß des Öffner-Kontaktes mit dieser Betriebsspannungsquelle V_CC verbunden ist, während des sen zweiter Anschluß mit dem Gleichstrommotor 1 verbun den ist. Der andere Anschluß dieses Gleichstrommotors 1 ist mit der Drain-Elektrode des Feldeffekttransistors T₁ verbunden, während dessen Source-Elektrode auf dem Be zugspotential der Schaltung liegt. Der Gleichstrommotor 1 wird zusätzlich von einer Freilaufdiode D₁ überbrückt. Die Gate-Elektrode des Feldeffekttransistors T₁ sowie der Eingang B der Binärschaltung 5 wird von dem Puls generator 3 angesteuert, während der Eingang A der Bi närschaltung 5 mit der Drain-Elektrode des Feldeffekt transistors T₁ verbunden ist. Weiterhin führen die bei den Ausgänge Q₁ und Q₂ der Binärschaltung 5 zur Steuer einheit 4, die ihrerseits über eine Leitung 4a das Re lais 2 ansteuert. Schließlich ist der Öffner-Kontakt des Relais 2 von einem hochohmigen Widerstand R₁ überbrückt, wodurch sichergestellt ist, daß auch bei geöffnetem Kon takt die Binärschaltung 5 weiterhin betriebsbereit ist.

Im folgenden soll die Funktion der Überwachungsschaltung nach Fig. 1 in Verbindung mit den Impulsdiagrammen der Fig. 2a bis 2e erläutert werden. Hiernach erzeugt gemäß Fig. 2a der Impulsgenerator 3 ein pulsbreiten moduliertes Signal, dessen High-Pegel den Feldeffekt transistor T₁ durchsteuert, während dessen Low-Pegel ihn in den sperrenden Zustand versetzt. In Fig. 2b bzw. 2d ist der Impulsverlauf an der Drain-Elektrode des Schalt transistors T₁ aufgezeichnet, wonach bis zum Zeitpunkt t₁ bzw. t₃ während des High-Pegels des pulsbreitenmodu lierten Signales das Drain-Potential auf Low und während des Low-Pegels des pulsbreitenmodulierten Signales das Drain-Potential auf High-Pegel liegt. Demnach liegt also während eines störungsfreien Betriebes an den beiden Eingängen A und B der Binärschaltung 5 nie gleichzeitig ein Low-Pegel oder ein High-Pegel an. Gemäß der Fig. 2c bzw. 2e, die den Impulsverlauf an den Ausgängen Q₁ und Q₂ der Binärschaltung 5 darstellen, liegt während eines solchen Betriebes jeweils ein Low-Pegel L an.

Nun sei angenommen, daß zum Zeitpunkt t₁ - siehe Fig. 2b - ein Schalterkurzschluß an dem Feldeffekttransistor T₁ auftritt, mit der Folge, daß zum Zeitpunkt t₂, wo an der Gate-Elektrode der Pegel von High auf Low wechselt, das Drain-Potential U_D jedoch nicht auf den High-Pegel H - wie es im störungsfreien Betrieb sein sollte - wech selt, sondern auf dem Low-Pegel L bleibt, wie es die Fig. 2b darstellt. Da nun sowohl am Eingang A als auch am Eingang B der Binärschaltung 5 ein Low-Pegel L an liegt, schaltet der Ausgang Q₁ vom Low-Pegel L auf den High-Pegel H. Dieser in Fig. 2c gezeigte Pegelwechsel an dem Ausgang Q₁ der Binärschaltung 5 wird der Steuer schaltung 4 zur Auswertung zugeführt, womit die Steuer schaltung 4 über die Leitung 4a das Relais 2 beispiels weise zum Zeitpunkt t₄ veranlaßt, dessen Öffner-Kontakt zu betätigen, wodurch der Laststromkreis von der Be triebsspannungsquelle V_CC getrennt wird und am Ausgang Q₂ ein Pegelwechsel von High auf Low stattfindet.

Die Fig. 2d zeigt einen Potentialverlauf an der Drain- Elektrode des Feldeffekttransistors T₁ bei einem an dem Gleichstrommotor 1 auftretenden Lastkurzschluß zum Zeit punkt t₃, wobei bis zu diesem Zeitpunkt ein störungs freier Betrieb erfolgte. Zu diesem Zeitpunkt t₃ liegt das Drain-Potential auf dem High-Pegel H und bleibt über den Zeitpunkt t₄ hinaus auf diesem Pegel H, entgegen dem zu erfolgenden Wechsel auf den Pegel L bei einem stö rungsfreien Betrieb. Demnach liegt an den beiden Eingän gen A und B der Binärschaltung 5 jeweils ein High-Pegel H an, mit der Folge, daß an dem Ausgang Q₂ - siehe Fig. 2e -, kurz nach dem Zeitpunkt t₄, ein Wechsel von dem Pegel L auf den Pegel H erfolgt. Dieser Pegelwechsel veranlaßt nun die Steuereinheit 4, das Relais 2 derart anzusteuern, daß sich zum Zeitpunkt t₅ der Öffner-Kon takt betätigt, wodurch bei diesem Störfall ebenfalls der Laststromkreis von der Betriebsspannungsquelle V_CC ge trennt wird und der Pegel am Ausgang Q₂ wieder auf Low wechselt.

Die Binärschaltung 5 reagiert also auf einen Lastkurz schluß bzw. einen Schalterkurzschluß innerhalb einer halben Periode des pulsbreitenmodulierten Signales und veranlaßt die Steuerschaltung 4 über das Relais 2 den Laststromkreis von der Betriebsspannungsquelle V_CC zu trennen.

Der Aufbau der Schaltungsanordnung gemäß Fig. 3 ent spricht derjenigen nach Fig. 1, wobei jedoch die Binär schaltung 5 mit Logikelementen 6 und 7 aufgebaut ist. Hiernach ist ein AND-Gatter 7 und ein NOR-Gatter 6 je weils bezüglich ihren zwei Eingängen parallel geschaltet und bilden die Eingänge A und B, während der Ausgang des NOR-Gatters 6 der Ausgang Q₁ und der Ausgang des AND- Gatters 7 den Ausgang Q₂ darstellen. Die dieser Binär schaltung 5 entsprechende Wahrheitstafel zeigt die Fig. 4, wonach am Ausgang Q₁ genau dann ein High-Pegel H an liegt, wenn beide Eingänge A und B auf Low-Pegel L lie gen, also wenn ein Schalterkurzschluß vorliegt, während der Ausgang Q₂ genau dann einen High-Pegel H erzeugt, wenn an beiden Eingängen A und B ein High-Pegel H an liegt, also wenn ein Lastkurzschluß vorliegt.

Die Fig. 5 zeigt nun ein Ausführungsbeispiel der Binär schaltung 5 mit diskreten Bauelementen, wobei ansonsten der Aufbau derjenigen Schaltung nach Fig. 3 entspricht.

Der Fig. 5 zufolge besteht die Binärschaltung 5 aus einem ersten pnp-Transistor T₂, dessen Basis-Elektrode über einen ersten Widerstand R₂ mit dem Eingang A der Binärschaltung 5 verbunden ist, während dessen Emitter- Elektrode an den Ausgang eines Schmitt-Triggers 9 mit invertiertem Ausgang angeschlossen ist, dessen Eingang den Eingang B der Binärschaltung 5 darstellt. Die Kol lektor-Elektrode des ersten Transistors T₂ ist sowohl mit dem Eingang eines weiteren Schmitt-Triggers 8 als auch über einen dritten Widerstand R₄ mit dem Bezugspo tential der Schaltung verbunden. Der Ausgang des Schmitt- Triggers 8 stellt den ersten Ausgang Q₁ der Binärschal tung dar.

Darüber hinaus enthält die Binärschaltung 5 einen zwei ten npn-Transistor T₃, dessen Basis-Elektrode mit dem Ausgang A der Binärschaltung 5 über einen zweiten Wider stand R₃ verbunden ist, während dessen Kollektor-Elek trode sowohl mit dem Eingang eines dritten Schmitt-Trig gers 10 mit invertiertem Ausgang als auch über einen vierten Widerstand R₅ mit der Betriebsspannungsquelle V_DD verbunden ist Der Ausgang dieses Schmitt Triggers 10 stellt den Ausgang Q₂ der Binärschaltung 5 dar. Die Emitter-Elektrode des Transistors T₃ ist an den Ausgang eines vierten Schmitt-Triggers 11 mit invertiertem Aus gang angeschlossen, dessen Eingang ebenfalls mit dem Eingang B der Binärschaltung 5 verbunden ist.

Ferner ist sowohl parallel zu dem dritten Widerstand R₄ als auch zu dem vierten Widerstand R₅ jeweils ein erster und zweiter Kondensator C₁ bzw. C₂ parallel geschaltet. Schließlich werden die Basis-Elektroden des Transistors T₂ und des Transistors T₃ über jeweils eine Diode D₂ und D₃ mit der Betriebsspannungsquelle V_DD verbunden, wobei die Dioden D₂ und D₃ in Sperrichtung geschaltet sind.

Die Binärschaltung 5 gemäß Fig. 5 erfüllt ebenfalls die in der Fig. 4 gezeigte Wahrheitstafel, wie im folgenden kurz nachgewiesen werden soll.

Im Falle eines Halbleiterkurzschlusses liegen an beiden Eingängen A und B jeweils ein Low-Pegel L, wobei dies zu einem Low-Pegel L an den beiden Basis-Elektroden der Transistoren T₂ und T₃ sowie zu einem High-Pegel H an deren Emitter-Elektroden führt. Da hierauf der erste Transistor T₂ leitet und der zweite Transistor T₃ sperrt, führt dies zu einem High-Pegel H am Ausgang Q₁ und zu einem Low-Pegel L am Ausgang Q₂.

Liegen dagegen an beiden Eingängen A und B jeweils ein High-Pegel H, trat also ein Lastkurzschluß ein, wird der High-Pegel über den ersten und zweiten Widerstand R₂ und R₃ an die Basis-Elektroden des ersten und zweiten Tran sistors T₂ und T₃ gelegt, während der zweite und vierte Schmidt-Trigger 9 und 11 an den Emitter-Elektroden des ersten und zweiten Transistors T₂ und T₃ jeweils einen Low-Pegel L erzeugen. Demzufolge sperrt der erste Tran sistor T₂, was zu einem Low-Pegel L am Ausgang Q₁ führt, während der zweite Transistor T₃ leitet und somit einen High-Pegel H am Ausgang Q₂ erzeugt.

Die anderen Pegel-Kombinationen an den Eingängen A und B führen, wie leicht nachgeprüft werden kann, sowohl am Ausgang Q₁ als auch am Ausgang Q₂ zu einem Low-Pegel L.

Der erste und zweite Widerstand R₂ und R₃ sind hochohmig ausgebildet und dienen jeweils als Basiswiderstand für den ersten bzw. zweiten Transistor T₂ bzw. T₃, während der dritte und vierte Widerstand R₄ und R₅ jeweils als Lastwiderstand dieser Transistoren dienen.

Die beiden dem dritten und vierten Widerstand R₄ und R₅ jeweils parallel geschalteten ersten und zweiten Konden satoren C₁ und C₂ dienen zur Einstellung einer gewissen Totzeit der Binärschaltung 5. Da die Gatter-Laufzeit geringer ist als die Reaktionszeit zwischen Gate- und Drain-Elektrode des Feldeffekttransistors T₂, könnnte sonst eine Fehlreaktion ausgelöst werden.

Die beiden Dioden D₂ und D₃ dienen dazu, daß das Hoch voltpotential der Betriebsspannungsquelle V_CC (ca. 300 V) nicht an die Basiselektroden der Transistoren T₂ und T₃ gelangt.

Die in den Fig. 1, 3 und 5 dargestellten Ausführungs beispiele der erfindungsgemäßen Schutzschaltung weisen jeweils als Last einen Gleichstrommotor 1 auf. Jedoch ist eine solche Schutzschaltung nicht nur zum Schutz von Gleichstromlasten geeignet, sondert auch zum Schutz von Wechselstromlasten, wobei jedoch die Ansteuerung über ein Gleichrichterelement erfolgen muß.

Claims

1. Überwachungsschaltung für einen aus einer Gleichstrom last (1) und einem getakteten Halbleiterschalter (T₁) aufgebauten Laststromkreis mit einem den Halbleiterschal ter (T₁) ansteuernden Pulsgenerator (3), dadurch gekenn zeichnet, daß ein erster Eingang (A) einer Binärschal tung (5) an derjenigen Elektrode des Halbleiterschalters (T₁) angeschlossen ist, die auch mit der Gleichstromlast (1) verbunden ist, daß ein zweiter Eingang (B) der Binär schaltung (5) mit dem Pulsgenerator (3) verbunden ist, daß an einem ersten Ausgang (Q₁) der Binärschaltung (5) unmittelbar nach dem Auftreten eines Halbleiterschalter kurzschlusses ein Pegelwechsel stattfindet, daß an einem zweiten Ausgang (Q₂) der Binärschaltung (5) unmittelbar nach dem Auftreten eines Lastkurzschlusses ein Pegel wechsel stattfindet, daß der erste und zweite Ausgang (Q₁, Q₂) der Binärschaltung (5) an eine Steuereinheit (4) angeschlossen ist, und daß ein Relais (2) mit einem in dem Laststromkreis liegenden Öffner-Kontakt derart von der Steuereinheit (4) gesteuert wird, daß bei Vorlie gen eines Halbleiterschalter-Kurzschlusses oder eines Lastkurzschlusses der Laststromkreis durch Betätigen des Öffner- Kontaktes des Relais (2) von einer Betriebsspan nungsquelle (V_CC) getrennt wird.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn zeichnet, daß die Zeitdauer vom Auftreten eines Kurz schlusses bis zum Betätigen des Öffner-Kontaktes des Relais (2) höchstens eine halbe Periode der Taktfre quenz des Pulsgenerators (3) beträgt.

3. Überwachungsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß während eines störungsfreien Betriebs des Laststromkreises sowohl der erste Ausgang (Q₁) als auch der zweite Ausgang (Q₂) der Binärschaltung (5) auf einem Low-Pegel (L) liegen, und daß bei Vorliegen eines Halbleiterschalterkurzschlusses bzw. eines Lastkurz schlusses der erste Ausgang (Q₁) bzw. der zweite Ausgang (Q₂) einen High-Pegel (H) senden.

4. Überwachungsschaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Binärschal tung (5) ein NOR-Gatter (6) und ein AND-Gatter (7) mit jeweils zwei Eingängen und jeweils einem Ausgang umfaßt, wobei diese beiden Gatter (6, 7) bezüglich ihren Eingän gen parallel geschaltet sind und gleichzeitig den ersten bzw. zweiten Eingang (A, B) der Binärschaltung (5) dar stellen, und daß der Ausgang des NOR-Gatters (6) den ersten Ausgang (Q₁) der Binärschaltung (5) und der Aus gang des AND-Gatters (7) den zweiten Ausgang (Q₂) der Binärschaltung (5) bilden.

5. Überwachungsschaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Binärschal tung (5) folgende Bauelemente aufweist:
Einen ersten pnp-Transistor (T₂), dessen Basis-Elektrode über einen ersten Widerstand (R₂) mit dem ersten Eingang (A) der Binärschaltung (5) verbunden ist,
einen ersten Schmitt-Trigger (8), dessen Ausgang den ersten Ausgang (Q₁) der Binärschaltung (5) darstellt und dessen Eingang mit der Kollektor-Elektrode des ersten Transistors (T₂) verbunden ist,
einen zweiten Schmitt-Trigger (9) mit invertiertem Aus gang, dessen Eingang den zweiten Eingang (B) der Binär schaltung (5) darstellt und dessen Ausgang mit der Emit ter-Elektrode des ersten Transistors (T₂) verbunden ist,
einen zweiten npn-Transistor (T₃), dessen Basis-Elek trode über einen zweiten Widerstand (R₃) mit dem ersten Eingang (A) der Binärschaltung (5) verbunden ist,
einen dritten Schmitt-Trigger (10) mit invertiertem Aus gang, dessen Ausgang den zweiten Ausgang (Q₂) der Binär schaltung (5) darstellt und dessen Eingang mit der Kol lektor-Elektrode des zweiten Transistors (T₃) verbunden ist,
einen vierten Schmitt-Trigger (11) mit invertiertem Aus gang, dessen Eingang an den Eingang des zweiten Schmitt- Triggers (9) angeschlosssen ist und dessen Ausgang mit der Emitter-Elektrode des zweiten Transistors (T₃) ver bunden ist,
einen dritten Widerstand (R₄), der die Kollektor-Elek trode des ersten Transistors (T₂) mit dem Bezugspoten tial der Schaltung verbindet, und
einen vierten Widerstand (R₅), der die Kollektor-Elek trode des zweiten Transistors (T₃) mit einer Betriebs spannungsquelle (V_DD) verbindet.

6. Überwachungsschaltung nach Anspruch 5, dadurch gekenn zeichnet, daß die Binärschaltung (5) einen ersten und zweiten Kondensator (C₁, C₂) aufweist, wobei der erste Kondensator (C₁) parallel zum dritten Widerstand (R₄) und der zweite Kondensator (C₂) parallel zum vierten Widerstand (R₅) geschaltet ist.

7. Überwachungsschaltung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Binärschaltung (5) eine erste und zweite Diode (D₁, D₂) aufweist, wobei die Anode der ersten bzw. zweiten Diode (D₁, D₂) an die Basis-Elektro de des ersten bzw. zweiten Transistors (T₂, T₂) ange schlossen ist und die Kathoden der beiden Dioden (D₁, D₂) mit der Betriebsspannungsquelle (V_DD) verbunden sind.

8. Überwachungsschaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Öffner-Kon takt des Relais (2) durch einen hochohmigen Widerstand (R₁) überbrückt ist.