DE3910473A1 - Digitale rauschunterdrueckungsschaltung - Google Patents
Digitale rauschunterdrueckungsschaltungInfo
- Publication number
- DE3910473A1 DE3910473A1 DE3910473A DE3910473A DE3910473A1 DE 3910473 A1 DE3910473 A1 DE 3910473A1 DE 3910473 A DE3910473 A DE 3910473A DE 3910473 A DE3910473 A DE 3910473A DE 3910473 A1 DE3910473 A1 DE 3910473A1
- Authority
- DE
- Germany
- Prior art keywords
- divisor
- data
- reciprocal
- sliding
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/007—Volume compression or expansion in amplifiers of digital or coded signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung bezieht sich allgemein auf eine digitale Rausch
unterdrückungsschaltung für einen Videorekorder. Sie betrifft
insbesondere eine für eine digitale Rauschunterdrückungsschal
tung geeignete Teilerschaltung.
In Videorekordern werden Rauschunterdrückungsschaltungen zur
Aufzeichnung von Audiosignalen verwendet. Die Audiosignale
werden nach einer Frequenzmodulation auf einer Tonspur des
Videobandes aufgezeichnet. Dabei dient diese Rauschunter
drückungsschaltung zur Expandierung des Dynamikbereichs
der mit Frequenzmodulation aufgezeichneten Signale. Der Dyna
mikbereich der aufgezeichneten Audiosignale läßt sich bei
spielsweise auf den für eine hochwertige Tonwiedergabe geeig
neten Wert von 90 dB expandieren.
Fig. 1 zeigt ein Beispiel einer typischen Rauschunter
drückungsschaltung für einen Videorekorder. Die Schaltung
besitzt einen Eingang 11 zur Aufnahme eines Audio-Eingangs
signals, das auf einem Videoband aufgezeichnet werden soll.
Das Audio-Eingangssignal wird einer Teilerschaltung 12 zuge
führt. Diese dividiert das Audio-Eingangssignal in der weiter
unten beschriebenen Weise durch ein Rückkopplungssignal. Das
durch die Teilerschaltung 12 gewonnene dividierte Signal wird
über eine Deemphasisschaltung 13 einem Ausgang 14 zugeführt.
Das Ausgangssignal der Deemphasisschaltung 13 wird über eine
Warteschaltung 15 und eine Detektorschaltung 16 als Rückkopp
lungssignal zu der Teilerschaltung 12 rückgekoppelt.
Die Rauschunterdrückungsschaltung komprimiert das Audio-Ein
gangssignal auf den halben Pegelwert (in Dezibel (dB)), wie
dies in Fig. 2 dargestellt ist, in der die Pegelkompressions
kennlinie der Rauschunterdrückungsschaltung gezeigt ist. Man
erkennt, daß der Eingangspegel des Audio-Eingangssignals
exponentiell komprimiert wird. Beispielsweise wird ein Audio-
Eingangssignalpegel von -6 dB auf einen Ausgangspegel von
-3 dB komprimiert.
Typische Rauschunterdrückungsschaltungen, wie die in Fig. 1
dargestellte Schaltung, sind als analoge Schaltungen aufge
baut. In neuerer Zeit ist man jedoch dazu übergegangen,
Rauschunterdrückungsschaltungen als digitale Schaltungen
auszubilden. In einer herkömmlichen digitalen Rauschunter
drückungsschaltung können die Deemphasisschaltung 13 die
Warteschaltung 15 und die Detektorschaltung 16 von Fig. 1 aus
konventionellen IIR-Filtern (Infinite Impulse Response)
bestehen. Auch die Teilerschaltung 12 von Fig. 1 wurde, wie
in Fig. 3 dargestellt, als digitale Schaltung konstruiert. Die
in Fig. 3 dargestellte digitale Teilerschaltung besitzt einen
ersten und einen zweiten Anschluß 17 bzw. 19, dem ein digita
ler Divisors Na bzw.ein digitaler Dividend Nb zugeführt
werden. Der Divisor Na und der Dividend Nb stammen von dem
Eingang 11 bzw. aus der Detektorschaltung 11 von Fig. 1. Der
Dividend Nb wird einem Multiplizierer 20 zugeführt. Der Divi
sor Na wird dem Multiplizierer 20 über ein ROM (Nurlesespei
cher) 18 zugeführt. Das ROM 18 ändert den Divisor Na in einen
auf den Kehrwert des Divisors bezogenen Datenwert Nc, d. h. der
Divisor Na wird dem ROM 18 als Adresse zugeführt, und das ROM
18 gibt vorgeschriebene reziproke Daten aus, die dem als
Adresse zugeführten Divisor Na entsprechen.
Die in dem ROM 18 gespeicherten Daten werden in den doppelten
Wert der realen Kehrwerte der Divisoren multipliziert. Das ROM
18 gibt also in Abhängigkeit von den Adressendaten, d. h. von
dem ersten Eingang 17 zugeführten Divisor Na, die vorge
schriebenen reziproken Daten Nc, multipliziert mit zwei, aus.
Diese multiplizierten reziproken Daten Nc werden im folgenden
als modifizierter Kehrwert bezeichnet. Der modifizierte Kehr
wert Mc entspricht direkt dem von dem ersten Eingang 17 zuge
führten Divisor Na.
Der von dem ROM 18 ausgegebene modifizierte Kehrwert Nc wird
dem Multiplizierer 20 zugeführt und in diesem mit den von dem
zweiten Eingang 19 zugeführten Dividenden Nb multipliziert.
Das mit Nd bezeichnete Ergebnis der Multiplikation des Divi
denden Nb mit dem modifizierten Kehrwert Nc wird einer Schie
beschaltung 21 zugeführt. Diese verschiebt das vom Ausgang des
Multiplizierers 20 kommende Multiplikationsergebnis Nd um
einen vorbestimmten Betrag, d. h. sie multipliziert das Multi
plikationsergebnis Nd mit einem vorgeschriebenen festen
Betrag.
Es sei angenommen, daß der Dividend Nb und der Divisor Na
Digitalsignale mit 16 bits bzw. 8 bits sind. Der Divisor,
d. h. die Adresse Na des ROM 18 und der dieser Adresse Na
entsprechende modifizierte Kehrwert Nc werden als Binärdaten
von 0 bis 255 dargestellt. Falls die Adresse den Wert 128 hat,
liefert das ROM 18 den Wert 2 in binärer Form als modifizier
ten Kehrwert Nc der Adresse Na, d. h. der Zahl 128.
Der reale Kehrwert der Binärdaten 128 beträgt 1/128. Dieser
reale Kehrwert 1/128 läßt sich folgendermaßen gewinnen. Der
modifizierte Kehrwert Nc mit dem Binärwert 2 wird dem Multi
plizierer 20 zugeführt. Dieser multipliziert den von dem
zweiten Eingang 19 zugeführten Dividenden Nb mit dem modifi
zierten Kehrwert Nc, d. h. dem Binärwert 2. Der Dividend Nb
wird in ein Multiplikationsergebnis Nd umgewandelt, d. h. in
die Binärdaten Nb × 2. Das Multiplikationsergebnis Nd wird der
Schiebeschaltung 21 zugeführt. Diese verschiebt das Multi
plikationsergebnis Nd um einen vorbestimmten Betrag, d. h. sie
bewirkt eine weitere Multiplikation des Multiplikationsergeb
nisses Nd mit einem vorbestimmten Betrag.
Der Betrag der von der Schiebeschaltung 21 durchgeführten Ver
schiebung wird nun auf 1/256 festgesetzt. Damit multipliziert
die Schiebeschaltung 21 das Multiplikationsergebnis Nd mit dem
Verschiebungsbetrag 1/256. Als Ergebnis liefert die Schiebe
schaltung 21 einen Divisionswert Nd folgender Größe:
Ne = Nb × 2 × 1/256 Nb = Nb × 2/256 = Nb × 1/128
Der Divisionswert Ne wird über den Ausgang 22 der Teilerschal
tung von Fig. 1 der Deemphasisschaltung 13 von Fig. 2 zuge
führt. Er entspricht dem Quotienten zwischen dem Dividenden Nb
und dem Divisor Na mit dem Binärwert 128.
Der Dividend Nb und der Divisor Na sind, wie oben erwähnt,
Binärdaten mit 16 Bits bzw. 8 Bits. Somit wird das Multiplika
tionsergebnis Nd, das durch die aus dem Multiplizierer 20 und
der Schiebeschaltung 21 bestehende Reihenschaltung gewonnen
wird, in 10-Bit-Binärdaten umgewandelt.
Fig. 4 zeigt die Umwandlungskennlinie des ROM 18 zur Ausgabe
des modifizierten Kehrwerts Nc. Wie aus Fig. 4 hervorgeht,
werden die Divisoren Na der Größe 255, 128, 64, 32, . . . in die
entsprechenden modifizierten Kehrwerte Nc, d. h. die Werte 1,
2, 4, 8, . . . umgewandelt. Diese werden dem Multiplizierer 20
zugeführt. Man erhält dann am Ausgang 22 die Quotienten, d. h.
die Multiplikationsergebnisse Nd als Nb × 1/255, Nb × 1/128,
Nb × 1/64, Nb × 1/32, . . .
Die herkömmliche Teilerschaltung für Rauschunterdrückungs
schaltungen hat den Nachteil, daß das ROM 18 bei der Umwand
lung des Divisors Na in den modifizierten Kehrwert Nc variable
Auflösung besitzt. Beispielsweise ändert sich der modifizierte
Kehrwert Nc im Bereich zwischen 255 und 128, wenn der Divisor
Na sich im Bereich zwischen 1 und 2 ändert. Bei einer Änderung
des Divisors im Bereich zwischen 1 und 2 besitzt das ROM 18
die vergleichsweise hohe Auflösung 128 (255 → 128) für den
modifizierten Kehrwert Nc. Die Auflösung des ROM 18 nimmt im
Bereich einer Änderung des Divisors zwischen 2 und 4 auf 64 ab
(128 → 64). Somit nimmt die Auflösung des ROM 18 abrupt in
der Reihenfolge 32, 16, 8, 4, 2, 1 ab, wenn der Divisor Na in
der Reihenfolge 8, 16, 32, 64, 128, 256 anwächst.
Die Umwandlungskennlinie des ROM 18 beeinflußt die Kompres
sionskennlinie der digitalen Rauschunterdrückungsschaltung.
Wenn man davon ausgeht, daß die Filter, die die Deemphasis
schaltung 13, die Warteschaltung 15 und die Detektorschaltung
16 von Fig. 1 bilden, üblicherweise den Verstärkungsgrad "1"
haben, besitzt die digitale Rauschunterdrückungsschaltung die
in Fig. 5 dargestellte Kompressionskennlinie. Man erkennt
hier, daß die Auflösung der digitalen Rauschunterdrückungs
schaltung bei wachsendem Pegel des digitalen Eingangssignals
abrupt abnimmt.
Es ist deshalb Aufgabe der vorliegenden Erfindung, eine digi
tale Rauschunterdrückungsschaltung zur Verfügung zu stellen,
die für alle Werte des zu komprimierenden Eingangssignals eine
stabile Kompressionskennlinie mit hoher Auflösung besitzt.
Es ist weiter Aufgabe der Erfindung, eine Teilerschaltung zu
schaffen, die sich für eine digitale Rauschunterdrückungs
schaltung eignet.
Die Lösung dieser Aufgabe ergibt sich aus Anspruch 1 bzw. aus
Anspruch 6.
Weitere Merkmale und Vorzüge der Erfindung ergeben sich aus
der folgenden Beschreibung anhand der Zeichnungen.
Fig. 1 zeigt ein Blockschaltbild, einer typischen Rauschunter
drückungsschaltung für Videorekorder,
Fig. 2 zeigt eine Kennlinie der Pegelkompression der Rausch
unterdrückungsschaltung von Fig. 1,
Fig. 3 zeigt in einem Blockschaltbild Einzelheiten einer her
kömmlichen Teilerschaltung, die in der Rauschunter
drückungsschaltung von Fig. 1 Verwendung findet,
Fig. 4 zeigt eine Graphik, die den Zusammenhang zwischen den
Adressen und dem Speicherinhalt des ROM 18 von Fig. 3
wiedergibt,
Fig. 5 zeigt eine Kennlinie der Datenkompression der Rausch
unterdrückungsschaltung von Fig. 1,
Fig. 6 zeigt in einem Blockschaltbild Einzelheiten einer Tei
lerschaltung gemäß vorliegender Erfindung,
Fig. 7 zeigt eine Graphik, die den Zusammenhang zwischen den
Adressen und dem Speicherinhalt des ROM 30 von Fig. 6
wiedergibt,
Fig. 8 zeigt die Kennlinie der Datenkompression in der Rausch
unterdrückungsschaltung gemäß der Erfindung.
Im folgenden sei die Erfindung unter Bezugnahme auf Fig. 6, 7
und 8 näher erläutert. In diesen dienen die in Fig. 1 bis 5
(Stand der Technik) verwendeten Bezugszeichen zur Bezeichnung
gleicher oder gleichwirkender Elemente.
Die digitale Rauschunterdrückungsschaltung gemäß der Erfindung
hat mit Ausnahme der Teilerschaltung 12 dieselbe Konfiguration
wie die Schaltung von Fig. 1. Deshalb kann ihre Erläuterung in
der folgenden Beschreibung unterbleiben.
Anhand von Fig. 6 sei ein Ausführungsbeispiel der für die
digitale Rauschunterdrückungsschaltung gemäß vorliegender
Erfindung geeigneten Teilerschaltung näher erläutert. Es sei
angenommen, daß diese Teilerschaltung dazu dient, einen Divi
denden Nb mit 16 Bits durch einen Divisor Na mit 8 Bits zu
teilen, so daß man einen Quotienten Ne mit 9 Bits erhält.
Die in Fig. 6 dargestellte Schaltung besitzt zwei Eingänge 28
bzw. 23, denen der Divisor Na bzw. der Dividend Nb zugeführt
werden. Der Divisor Na und der Dividend Nb kommen von dem
Eingang 11 bzw. von der Detektorschaltung 16 in Fig. 1. Der
Dividend Nb wird einem Multiplizierer 24 zugeführt.
Der Divisor Na wird einem ROM 30 als Adresse zugeführt. Der
Divisor Na wird in den Erläuterungen, die sich auf das ROM 30
beziehen, als Adresse bezeichnet. In dem ROM 30 ist eine Viel
zahl von Daten Nf gespeichert, die auf den Kehrwert der Adres
se Na bezogen sind. Dies wird weiter unten näher erläutert.
Die der Adresse Na entsprechenden, auf den Kehrwert bezogenen
Daten Nf werden aus dem ROM 30 ausgelesen. Sie sind ebenfalls
8-Bit-Daten, da die Adressen Na, wie oben erwähnt, 8-Bit-Daten
sind. Die von dem ROM 30 ausgegebenen 8-Bit-Kehrwerte werden
einem Addierer 31 zugeführt.
Der Addierer 31 addiert zu den Kehrwertdaten Nf einen Festwert
Ng von beispielsweise 256. Die Festwertdaten Ng der Größe 256
werden über einen dritten Eingang 32 von einer (nicht darge
stellten) Festdatenquelle zugeführt. Die in dem Addierer 31
durchgeführte Operation zur Addition der Festwertdaten Nf der
Größe 256 zu den Kehrwertdaten Nf ist einer Datenumwandlung
äquivalent, bei der die Kehrwertdaten Nf um ein Bit vergrößert
werden. Man erhält so einen weiteren auf den Kehrwert bezoge
nen Datenwert mit 9 Bit. Die Daten Nh haben als höchstwertiges
Bit (MSB) das Bit mit dem Wert 1. Die Daten Nh werden im fol
genden als modifizierter Kehrwert bezeichnet. Dieser modifi
zierte Kehrwert Nh wird dem Multiplizierer 24 zugeführt.
Die Inhalte des ROM 30, d. h. die in dem ROM gespeicherten auf
den Kehrwert bezogenen Daten Nf, sind in der folgenden Tabelle
wiedergegeben. Diese Tabelle zeigt die auf den Kehrwert bezo
genen Daten Nf in Relation zu den Adressen Na und den realen
Kehrwerten der Adressen Na. Außerdem zeigt die Tabelle Daten,
die mit Hilfe einer mit dem Multiplizierer 24 verbundenen
Schiebeschaltung 33 gewonnen werden. Dies wird weiter unten
näher erläutert.
Die in dem ROM 30 gespeicherten, auf den Kehrwert bezogenen
Daten Nf sind in bezug auf die Adressen Na folgendermaßen
definiert. Die Beziehung zwischen den Adressen Na und den auf
den Kehrwert bezogenen Daten Nf seien durch ein Beispiel
erläutert.
Falls Eingangsdaten mit einem Pegel von -6 dB dem zweiten
Eingang 23 als Dividend Nb zugeführt werden, wird der Pegel
-6 dB von der Rauschunterdrückungsschaltung auf die Hälfte,
d. h. auf einen Pegel von -3 dB komprimiert. Der Pegel -6 dB
entspricht als 16-Bit-Ausdruck dem Datenwert 16384. Der Aus
gangspegel -3 dB entspricht als 9-Bit-Ausdruck dem Datenwert
180. Der Ausgangsdatenwert von 180 wird, so wie er ist, zu dem
ersten Eingang 28 rückgekoppelt, da die Deemphasisschaltung
13, die Warteschaltung 15 und die Detektorschaltung 16 der
Rauschunterdrückungsschaltung, wie oben beschrieben, den Ver
stärkungsgrad "0 dB" haben. D. h. die Rückkopplungsdaten mit dem Wert
180 werden über den ersten Eingang 28 als Adresse Na rückge
koppelt.
In Abhängigkeit von der Adresse Na mit dem Wert 180 erhält man
den Kehrwert 1/180. Zu diesem Kehrwert 1/180 werden Festwert
daten der Größe 255 addiert, um den Kehrwert in 8-Bit-Daten
umzuwandeln. Zur Datenexpansion wird ein vorgeschriebener Ex
pansionsdatenwert, z. B. der Wert 256, mit den 8-Bit-Kehrwert
daten multipliziert. Außerdem werden Festwertdaten der Größe
256 von den expandierten Daten subtrahiert, um die expandier
ten Daten zu 8-Bit-Daten zu komprimieren. Damit ist der der
Adresse Na entsprechende auf den Kehrwert bezogene Datenwert
Nf definiert.
Diese Definition der auf den Kehrwert bezogenen Daten Nf ist
durch folgende Gleichung gegeben:
1/180 × 255 × 256 - 256 ≈ 107.
Damit erhält man als Reaktion auf die Adresse 180 den auf den
Kehrwert bezogenen Datenwert Nf zu 107. Dieser Datenwert 107
ist an dem der Adresse 180 entsprechenden Speicherplatz des
ROM 30 gespeichert.
Der 8-Bit-Adressenwert Na liegt im Bereich von 255 bis 0.
Dieser Adressenbereich ist, wie in der Tabelle gezeigt, in
acht Abschnitte unterteilt. Die Expansionsdaten unterscheiden
sich durch die acht Adressenabschnitte der Adressen Na. Die
Expansionsdaten sind ebenfalls in der Tabelle dargestellt.
Beispielsweise haben die Expansionsdaten für den Adressen
abschnitt 255 -128 den Wert 256.
Die Beziehung zwischen der Adresse Na und dem entsprechenden
Speicherinhalt des ROM, d. h. die auf den Kehrwert bezogenen
Daten Nf, die in dem ROM 30 gespeichert sind, sind ebenfalls
in Fig. 7 dargestellt. Wie aus dieser Darstellung hervorgeht,
hat der Inhalt des ROM für jeden Adressenabschnitt der Adresse
Na denselben Datenbereich von 0 bis 255. Beispielsweise ist
der Datenbereich des ROM-Inhalts, der dem Adressenabschnitt
255 - 128 der Adresse Na entspricht über denselben Bereich
0 - 255 breit gespreizt. In der herkömmlichen Teilerschaltung
ist der dem Wertebereich 255 - 128 der Adresse Na entspre
chende Datenbereich der ROM-Speicherwerte hingegen, wie oben
beschrieben, auf den engen Bereich von 1 - 2 begrenzt.
Die auf den Kehrwert bezogenen Daten Nf der Größe 107 werden
in Abhängigkeit von der Adresse Na mit dem Wert 180 aus dem
ROM 30 ausgelesen. Die auf den Kehrwert bezogenen Daten Nf mit
dem Wert 107 werden dem Addierer 31 zugeführt. Dieser addiert
den Festwert Ng = Größe 256 zu den auf den Kehrwert bezogenen
Daten Nf = 107 nach folgender Gleichung:
107 + 256 = 363.
Man erhält den Datenwert 363 als die 9-Bit-Daten Nh. Sie
werden dem Multiplizierer 24 zugeführt. Dieser führt folgende
Berechnung für den Dividenden Nb mit dem Wert 16384 und die
9-bit-Daten Nh mit dem Wert 363 aus:
16384 × 363 = 5947392.
Das Multiplikationsergebnis Ni mit dem Wert 5947392 wird der
Schiebeschaltung 33 zugeführt.
Die Schiebeschaltung 33 komprimiert das Multiplikationsergebnis
Ni, um die bei der Definition der auf den Kehrwert bezogenen
Daten Nf durchgeführte Datenexpansion zu kompensieren. Die
Schiebeschaltung 33 enthält eine Konstantwert-Schiebeschaltung
25, ferner eine mehrstufige Schiebeschaltung 26 sowie einen
Wähler 27. Die Konstantwert-Schiebeschaltung 25 verschiebt das
Multiplikationsergebnis Ni um einen vorbestimmten Betrag, der
z. B. dem Wert 1/128 entspricht. Diese Datenverschiebung ist
einer Multiplikation äquivalent. Somit führt die Konstantwert-
Schiebeschaltung 25 folgende Berechnung durch:
5947392 × 1/128 = 46464.
Die um den Konstantwert verschobenen Daten Nj werden der mehr
stufigen Schiebeschaltung 26 zugeführt.
Diese enthält acht Schiebeeinheiten 26 a bis 26 h, die in dieser
Reihenfolge in Serie geschaltet sind. Jede von ihnen hat einen
Schiebe-Datenwert von 1/2 oder 2-1. Somit verschiebt jede der
Schiebeeinheiten 26 a bis 26 h die jeweiligen Eingangsdaten um
2-1, d. h. jede der Schiebeeinheiten 26 a bis 26 h multipliziert
ihre Eingangsdaten mit 2-1.
Die Ausgänge der Schiebeeinheiten 26 a bis 26 h sind parallel
mit dem ersten bis achten Eingang des Wählers 29 verbunden. So
liefert beispielsweise die Schiebeeinheit 26 a der ersten Stufe
einen ersten verschobenen Datenwert Nk-1 zu dem ersten Eingang
des Wählers 27. Der erste verschobene Datenwert Nk-1 ist durch
folgenden Ausdruck gegeben:
Nk-1 = Nj × 2-1 = 1/2 × Nj.
Die Schiebeeinheit 26 b der zweiten Stufe liefert einen zweiten
verschobenen Datenwert Nk-2 an den zweiten Eingang des Wählers
27. Dieser zweite verschobene Datenwert Nk-2 ist durch
folgenden Ausdruck gegeben:
Nk-2 = Nj × 2-2 = 1/4 × Nj.
Für die verschobenen Datenwerte Nk-3 bis Nk-8 gilt entspre
chend
Nk-3 = Nj × 2-3 = 1/8 × Nj
Nk-4 = Nj × 2-4 = 1/16 × Nj
Nk-5 = Nj × 2-5 = 1/32 × Nj
Nk-6 = Nj × 2-6 = 1/64 × Nj
Nk-7 = Nj × 2-7 = 1/128 × Nj
Nk-8 = Nj × 2-8 = 1/256 × Nj
Nk-4 = Nj × 2-4 = 1/16 × Nj
Nk-5 = Nj × 2-5 = 1/32 × Nj
Nk-6 = Nj × 2-6 = 1/64 × Nj
Nk-7 = Nj × 2-7 = 1/128 × Nj
Nk-8 = Nj × 2-8 = 1/256 × Nj
Der Wähler 27 besitzt einen Steuereingang, der mit dem ersten
Eingang 28 der Teilerschaltung verbunden ist, an dem der Divi
sor Na anliegt. Dadurch wählt der Wähler 27 in Abhängigkeit
von dem Pegelbereich des Divisors Na einen der verschobenen
Datenwerte Nk-1 bis Nk-8 aus. Die ausgewählten Daten liegen an
dem Ausgang 29 der Teilerschaltung. Wenn der Divisor Na d. h.
die Adresse Na, im Bereich von 255 - 128 liegt, erhält man am
Ausgang 29 den achten Schiebedatenwert Nk-8. Die von dem ROM
30 ausgegebenen, auf den Kehrwert bezogenen Daten Nf werden um
256 expandiert, wenn die Adresse Na in dem Adressenbereich 255
- 128 liegt. Unter dieser Bedingung wird der konstante
Schiebedatenwert Nj mit 1/256 multipliziert, wie dies oben
beschrieben wurde. D. h. die mit der Expansionsrate 256 expan
dierten Daten werden mit der Kompressionsrate 1/256 kompri
miert. Daten, die mit anderen Expansionsraten expandiert
wurden, werden entsprechend mit anderen Kompressionsraten
komprimiert. Auf diese Weise wird die Datenexpansion der in
dem ROM 30 gespeicherten, auf den Kehrwert bezogenen Daten Nf
mit Hilfe der Schiebeschaltung 33 kompensiert.
Es sei noch einmal auf Eingangsdaten mit dem Pegel -6 dB Bezug
genommen. In diesem Fall werden die achten Schiebedaten Nk-8
der mehrstufigen Schiebeschaltung 26, d. h. die Ausgangsdaten
der Schiebeeinheit 26 h der achten Stufe, ausgewählt. Diese
entsprechen, wie oben beschrieben, der Kompressionsrate 1/256.
Die konstanten Schiebedaten Nj mit dem Wert 46464, die den
Eingangsdaten mit dem Pegel -6 dB entsprechen, werden also mit
der Kompressionsrate 1/256 komprimiert. Die Datenkompression
ist durch folgende Gleichung gegeben:
46464 × 1/256 = 181,5 ≈ 181.
Der komprimierte Datenwert 181 wird am Ausgang 29 als der von
der Teilerschaltung berechnete Quotient Nd ausgegeben. Dieser
Quotient Nd mit dem Wert 181 ist dem Pegel -3 dB äquivalent,
der von der digitalen Rauschunterdrückungsschaltung kompri
miert werden soll.
Im oben beschriebenen Ausführungsbeispiel der Rauschunter
drückungsschaltung speichert das ROM 30 in jedem Adressen
abschnitt die gleichen auf den Kehrwert bezogenen Daten. Die
Expansionsraten sind für jeden Adressenabschnitt unterschied
lich. Somit ist die Auflösung des ROM 30 bei der Umwandlung
des Divisors Na in die auf den Kehrwert bezogenen Daten Nf
selbst dann sehr groß, wenn das Eingangssignal Na einen sehr
niedrigen Pegel hat. Andererseits enthält die Teilerschaltung
die Schiebeschaltung 33 mit unterschiedlichen Kompressions
raten. Dadurch wird bei dem von der Teilerschaltung erzeugten
Quotienten die Datenexpansion in den auf den Kehrwert bezogenen
Daten Na mit Hilfe der Schiebeschaltung 33 kompensiert.
Die Datenkompressions-Kennlinie der digitalen Rauschunter
drückungsschaltung mit der erfindungsgemäßen Teilerschaltung
ist in Fig. 8a dargestellt. Ein Teil der Datenkompressions-
Kennlinie von Fig. 8a ist in Fig. 8b vergrößert dargestellt.
Wie aus Fig. 8a und 8b hervorgeht, besitzt die Rauschunter
drückungsschaltung gemäß der Erfindung für jeden Pegel des
Eingangssignals eine Auslösung von 1/256, was einer Pegelauf
lösung von 0,03 dB entspricht.
Claims (10)
1. Digitale Rauschunterdrückungsschaltung zur Verringerung des
Rauschens eines Audiosignals durch Verarbeitung digitaler
Audiodaten, die dem Audiosignal entsprechen,
mit einer Teilerschaltungsanordnung (12) zum Teilen der digitalen Audiodaten durch einen Divisor,
mit einer mit der Teilerschaltungsanordnung (12) verbun denen Deemphasiseinrichtung (13) zur Kompensation der Fre quenzcharakteristik der von der Teilerschaltungsanordnung (12) gelieferten digitalen Quotientendaten,
mit einer zwischen der Deemphasiseinrichtung (13) und der Teilerschaltungsanordnung (12) angeordneten Rückkopplungs einrichtung (15, 16) zur Rückkopplung des von frequenzkompen sierten digitalen Ausgangsdaten abhängigen Divisors von der Deemphasiseinrichtung (13) zu der Teilerschaltungsanordnung, dadurch gekennzeichnet, daß die Teilerschaltungsanordnung (12) folgende Teile aufweist:
einen Eingang (28) zur Aufnahme des Divisors,
eine Speichereinrichtung (30), die bei Ansteuerung durch den Divisor selektiv eine Mehrzahl von in ihr gespeicherten, auf den Kehrwert bezogenen Daten ausgibt, die den Kehrwerten der Divisorwerte zu verschiedenen Expansionsraten entsprechen, wobei jede Expansionsrate durch eine Relation zwischen einem anderen spezifischen Bereich des Divisors so definiert ist, daß die auf den Kehrwert bezogenen Daten, die den einzelnen spezifischen Bereichen des Divisors entsprechen, denselben expandierten Bereich haben,
eine Multipliziereinrichtung (24) zum Multiplizieren der digitalen Audiodaten mit den von der Speichereinrichtung (30) ausgegebenen auf den Kehrwert bezogenen Daten,
und eine mehrstufige Schiebeeinrichtung (26), die bei Ansteuerung durch den Divisor selektiv die Produkt-Ausgangs daten der Multipliziereinrichtung (24) mit verschiedenen Kompressionsraten komprimiert, wobei jede Kompressionsrate in Entsprechung zu den Expansionsraten der Speichereinrichtung (30) so definiert ist, daß die mehrstufige Schiebeeinrichtung (26) digitale Quotientendaten erzeugt, die einen Pegel haben, bei dem die in der Speichereinrichtung (30) ausgewählte Expansionsrate durch die in der mehrstufigen Schiebeeinrich tung (26) ausgewählten Kompressionsrate kompensiert ist.
mit einer Teilerschaltungsanordnung (12) zum Teilen der digitalen Audiodaten durch einen Divisor,
mit einer mit der Teilerschaltungsanordnung (12) verbun denen Deemphasiseinrichtung (13) zur Kompensation der Fre quenzcharakteristik der von der Teilerschaltungsanordnung (12) gelieferten digitalen Quotientendaten,
mit einer zwischen der Deemphasiseinrichtung (13) und der Teilerschaltungsanordnung (12) angeordneten Rückkopplungs einrichtung (15, 16) zur Rückkopplung des von frequenzkompen sierten digitalen Ausgangsdaten abhängigen Divisors von der Deemphasiseinrichtung (13) zu der Teilerschaltungsanordnung, dadurch gekennzeichnet, daß die Teilerschaltungsanordnung (12) folgende Teile aufweist:
einen Eingang (28) zur Aufnahme des Divisors,
eine Speichereinrichtung (30), die bei Ansteuerung durch den Divisor selektiv eine Mehrzahl von in ihr gespeicherten, auf den Kehrwert bezogenen Daten ausgibt, die den Kehrwerten der Divisorwerte zu verschiedenen Expansionsraten entsprechen, wobei jede Expansionsrate durch eine Relation zwischen einem anderen spezifischen Bereich des Divisors so definiert ist, daß die auf den Kehrwert bezogenen Daten, die den einzelnen spezifischen Bereichen des Divisors entsprechen, denselben expandierten Bereich haben,
eine Multipliziereinrichtung (24) zum Multiplizieren der digitalen Audiodaten mit den von der Speichereinrichtung (30) ausgegebenen auf den Kehrwert bezogenen Daten,
und eine mehrstufige Schiebeeinrichtung (26), die bei Ansteuerung durch den Divisor selektiv die Produkt-Ausgangs daten der Multipliziereinrichtung (24) mit verschiedenen Kompressionsraten komprimiert, wobei jede Kompressionsrate in Entsprechung zu den Expansionsraten der Speichereinrichtung (30) so definiert ist, daß die mehrstufige Schiebeeinrichtung (26) digitale Quotientendaten erzeugt, die einen Pegel haben, bei dem die in der Speichereinrichtung (30) ausgewählte Expansionsrate durch die in der mehrstufigen Schiebeeinrich tung (26) ausgewählten Kompressionsrate kompensiert ist.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die
in der Speichereinrichtung (30) gespeicherten verschiedenen
Expansionsraten sich invers zu den Kehrwertbereichen ändern.
3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die
Speichereinrichtung (30) ein ROM enthält.
4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die
mehrstufige Schiebeeinrichtung (26) eine Mehrzahl von Schiebe
ausgängen aufweist sowie einen Wähler (27) zur Auswahl eines
der Schiebeausgänge in Abhängigkeit von dem Divisor.
5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die
mehrstufige Schiebeeinrichtung (26) eine Mehrzahl von in Reihe
zueinander angeordneten Schiebeanordnungen (26 a bis 26 h)
aufweist, und daß die Ausgänge der Schiebeanordnungen (26 a bis
26 h) mit dem Wähler (27) verbunden sind.
6. Teilerschaltung zum Teilen eines Dividenden durch einen
Divisor, gekennzeichnet durch
einen Eingang (28) zur Aufnahme des Divisors,
eine Speichereinrichtung (30), die bei Ansteuerung durch den Divisor selektiv eine Mehrzahl von in ihr gespeicherten, auf den Kehrwert bezogenen Daten ausgibt, die den Kehrwerten der Divisorwerte zu verschiedenen Expansionsraten entsprechen, wobei jede Expansionsrate durch eine Relation zwischen einem anderen spezifischen Bereich des Divisors so definiert ist, daß die auf den Kehrwert bezogenen Daten, die den einzelnen spezifischen Bereichen des Divisors entsprechen, denselben expandierten Bereich haben,
eine Multipliziereinrichtung (24) zum Multiplizieren der digitalen Audiodaten mit den von der Speichereinrichtung (30) ausgegebenen auf den Kehrwert bezogenen Daten,
und eine mehrstufige Schiebeeinrichtung (26), die bei Ansteuerung durch den Divisor selektiv die Produkt-Ausgangs daten der Multipliziereinrichtung (24) mit verschiedenen Kompressionsraten komprimiert, wobei jede Kompressionsrate in Entsprechung zu den Expansionsraten der Speichereinrichtung (30) so definiert ist, daß die mehrstufige Schiebeeinrichtung (26) digitale Quotientendaten erzeugt, die einen Pegel haben, bei dem die in der Speichereinrichtung (30) ausgewählte Expansionsrate durch die in der mehrstufigen Schiebeeinrich tung (26) ausgewählten Kompressionsrate kompensiert ist.
einen Eingang (28) zur Aufnahme des Divisors,
eine Speichereinrichtung (30), die bei Ansteuerung durch den Divisor selektiv eine Mehrzahl von in ihr gespeicherten, auf den Kehrwert bezogenen Daten ausgibt, die den Kehrwerten der Divisorwerte zu verschiedenen Expansionsraten entsprechen, wobei jede Expansionsrate durch eine Relation zwischen einem anderen spezifischen Bereich des Divisors so definiert ist, daß die auf den Kehrwert bezogenen Daten, die den einzelnen spezifischen Bereichen des Divisors entsprechen, denselben expandierten Bereich haben,
eine Multipliziereinrichtung (24) zum Multiplizieren der digitalen Audiodaten mit den von der Speichereinrichtung (30) ausgegebenen auf den Kehrwert bezogenen Daten,
und eine mehrstufige Schiebeeinrichtung (26), die bei Ansteuerung durch den Divisor selektiv die Produkt-Ausgangs daten der Multipliziereinrichtung (24) mit verschiedenen Kompressionsraten komprimiert, wobei jede Kompressionsrate in Entsprechung zu den Expansionsraten der Speichereinrichtung (30) so definiert ist, daß die mehrstufige Schiebeeinrichtung (26) digitale Quotientendaten erzeugt, die einen Pegel haben, bei dem die in der Speichereinrichtung (30) ausgewählte Expansionsrate durch die in der mehrstufigen Schiebeeinrich tung (26) ausgewählten Kompressionsrate kompensiert ist.
7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß die
in der Speichereinrichtung (30) gespeicherten verschiedenen
Expansionsraten sich invers zu den Kehrwertbereichen
ändern.
8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die
Speichereinrichtung (30) ein ROM enthält.
9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß die
mehrstufige Schiebeeinrichtung (26) eine Mehrzahl von Schiebe
ausgängen aufweist sowie einen Wähler (27) zur Auswahl eines
der Schiebeausgänge in Abhängigkeit von dem Divisor.
10. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß die
mehrstufige Schiebeeinrichtung (26) eine Mehrzahl von in Reihe
zueinander angeordneten Schiebeanordnungen (26 a bis (26 h) auf
weist, und daß die Ausgänge der Schiebeanordnungen (26 a bis
(26 h) mit dem Wähler (27) verbunden sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63078772A JP2692843B2 (ja) | 1988-03-31 | 1988-03-31 | 除算器 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3910473A1 true DE3910473A1 (de) | 1989-10-12 |
DE3910473C2 DE3910473C2 (de) | 1997-04-17 |
Family
ID=13671197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3910473A Expired - Fee Related DE3910473C2 (de) | 1988-03-31 | 1989-03-31 | Teilerschaltung und deren Verwendung in einer digitalen Rauschunterdrückungsschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5023890A (de) |
JP (1) | JP2692843B2 (de) |
KR (1) | KR920003524B1 (de) |
DE (1) | DE3910473C2 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5428272A (en) * | 1993-09-03 | 1995-06-27 | Thomson Consumer Electronics, Inc. | Voltage regulator for CRT electrode supply |
US6683932B1 (en) * | 2002-07-23 | 2004-01-27 | Bae Systems, Information And Electronic Systems Integration, Inc. | Single-event upset immune frequency divider circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3331231A1 (de) * | 1982-09-07 | 1984-03-08 | Dolby Laboratories Licensing Corp., 94111 San Francisco, Calif. | Analoge und digitale signalvorrichtung |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4250470A (en) * | 1978-06-28 | 1981-02-10 | Communications Satellite Corporation | Syllabic compander with logarithmic chain |
JPS57190424A (en) * | 1981-05-18 | 1982-11-24 | Nec Corp | Counter |
US4461025A (en) * | 1982-06-22 | 1984-07-17 | Audiological Engineering Corporation | Automatic background noise suppressor |
JPS60142738A (ja) * | 1983-12-30 | 1985-07-27 | Hitachi Ltd | 内挿近似を使用する除算装置 |
US4701953A (en) * | 1984-07-24 | 1987-10-20 | The Regents Of The University Of California | Signal compression system |
US4718032A (en) * | 1985-02-14 | 1988-01-05 | Prime Computer, Inc. | Method and apparatus for effecting range transformation in a digital circuitry |
US4785412A (en) * | 1987-07-20 | 1988-11-15 | Control Data Corporation | Double precision approximate quotient network |
JP2609630B2 (ja) * | 1987-09-26 | 1997-05-14 | 株式会社東芝 | 除算器及び除算方法 |
US4949295A (en) * | 1988-07-18 | 1990-08-14 | Lsi Logic Corporation | Transformation of divisor and dividend in digital division |
-
1988
- 1988-03-31 JP JP63078772A patent/JP2692843B2/ja not_active Expired - Lifetime
-
1989
- 1989-03-29 US US07/330,037 patent/US5023890A/en not_active Expired - Fee Related
- 1989-03-31 KR KR1019890004164A patent/KR920003524B1/ko not_active IP Right Cessation
- 1989-03-31 DE DE3910473A patent/DE3910473C2/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3331231A1 (de) * | 1982-09-07 | 1984-03-08 | Dolby Laboratories Licensing Corp., 94111 San Francisco, Calif. | Analoge und digitale signalvorrichtung |
Also Published As
Publication number | Publication date |
---|---|
US5023890A (en) | 1991-06-11 |
JP2692843B2 (ja) | 1997-12-17 |
KR890015249A (ko) | 1989-10-28 |
DE3910473C2 (de) | 1997-04-17 |
KR920003524B1 (ko) | 1992-05-02 |
JPH01251472A (ja) | 1989-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2838293C2 (de) | Schaltung zur Störgeräuschverminderung mittels Signalkompression und -expansion in getrennten Frequenzbereichen | |
DE2216498C3 (de) | Anordnung zur frequenzabhängigen Amplitudenkompression elektrischer Signale und Expansion der komprimierten Signale | |
DE3851381T2 (de) | Schaltung zur Kompression/Expansion der Dynamik eines Signals. | |
DE69124761T2 (de) | Schaltungen zur Kompensation des horizontalen Randes | |
AT389966B (de) | Digitales filter | |
DE3510213C2 (de) | Videosignalwiedergabegerät | |
DE3330698A1 (de) | Phasengesteuerte tonaufnehmereinrichtung | |
DE2749986A1 (de) | Verfahren zur adaptiven filterung von tonfrequenzsignalen sowie adaptives filtersystem zur durchfuehrung des verfahrens | |
DE3013681A1 (de) | Bezugsfrequenz-signalgenerator fuer ein abstimmgeraet | |
DE69117390T2 (de) | Verzögerungskompensation eines logarithmischen Verstärkers/Detektors | |
DE3403321A1 (de) | Adaptives signalbewertungssystem | |
DE69423240T2 (de) | Verfahren und vorrichtung für quadratische interpolation | |
DE4013474A1 (de) | Anordnung zur reduktion von rauschen in einem videosignal | |
DE4001747C2 (de) | Digitales Audiofrequenz-Signalverarbeitungssystem | |
DE2401816A1 (de) | Schaltungsanordnung zur stoergeraeuschverminderung | |
DE3626815A1 (de) | Vorrichtung fuer die verbreiterung der stereobasis fuer stereofonische tonwiedergabegeraete | |
DE19643167A1 (de) | Digitalfilteranordnung und zugehöriges Betriebsverfahren | |
DE3910473C2 (de) | Teilerschaltung und deren Verwendung in einer digitalen Rauschunterdrückungsschaltung | |
DE69523363T2 (de) | Verfahren und Einrichtung zur Quantisierungsschätzung in der Datenkompression | |
DE69115111T2 (de) | Schaltung mit auswählbaren Übertragungseigenschaften. | |
DE3810916A1 (de) | Delta-pulscodemodulation | |
DE2505388C2 (de) | Anordnung zur logarithmischen Umwandlung eines Meßwertes | |
DE69619124T2 (de) | Durch digitale signalverarbeitung implementiertes audiorauschunterdrückungssystem | |
DE3513210A1 (de) | Anordnung zur gestueckelt-linearen verarbeitung digitaler videosignale | |
DD149744A1 (de) | Kompander zur umschaltung auf unterschiedliche kompanderkennlinien |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |