DE3889612T2 - Dateneingangs-/-ausgangsschaltung. - Google Patents
Dateneingangs-/-ausgangsschaltung.Info
- Publication number
- DE3889612T2 DE3889612T2 DE3889612T DE3889612T DE3889612T2 DE 3889612 T2 DE3889612 T2 DE 3889612T2 DE 3889612 T DE3889612 T DE 3889612T DE 3889612 T DE3889612 T DE 3889612T DE 3889612 T2 DE3889612 T2 DE 3889612T2
- Authority
- DE
- Germany
- Prior art keywords
- data
- bit
- input
- shift register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002441 reversible effect Effects 0.000 claims description 85
- 238000012545 processing Methods 0.000 claims description 16
- 239000000872 buffer Substances 0.000 claims description 3
- 230000005236 sound signal Effects 0.000 description 16
- 238000012546 transfer Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101000913761 Homo sapiens Serine/threonine-protein kinase ICK Proteins 0.000 description 1
- 102100026621 Serine/threonine-protein kinase ICK Human genes 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
- G06F7/768—Data position reversal, e.g. bit reversal, byte swapping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Time-Division Multiplex Systems (AREA)
- Shift Register Type Memory (AREA)
Description
- Die vorliegende Erfindung betrifft eine Dateneingangs-/ -ausgangsschaltung, die zum Datenübertragen zu oder von einer Einrichtung oder Schaltung verwendet wird, die mit einer Außeneinheit verbunden ist.
- Im allgemeinen liegt der größere Teil einer ursprünglichen Informationsquelle, beispielsweise ein Ton oder ein Bild, die unter diesen Umständen vorliegen- als analoges Signal vor. Ein System zum Verarbeiten des analogen Signals in einer digitalen Art und Weise wird als Digitalsignal-Verarbeitungssystem (DSP-System) bezeichnet.
- Unlängst, als die Technologie zum Herstellen einer digitalen Schaltung in eine LSI schnell fortschritt, wurde es leicht möglich, das DSP-System auf einem einzelnen Chip einer Halbleitereinrichtung zu implementieren. Ferner weist ein solches DSP-System insofern viele Vorteile auf, als daß es möglich ist, mit einer höheren Genauigkeit als der des Verarbeitens in einer analogen Weise zu arbeiten, als daß ein gewünschter Kennwert durch das Setzen geeigneter Parameter im System gleich und stabil erhalten werden kann, und als daß es möglich ist, eine Schaltung in einer einstellungsfreien Schaltung herzustellen, und deshalb wird das DSP-System in der Praxis schnell Anwendung finden. Zudem wurde das Anwendungsgebiet des DSP-Systems erweitert und das DSP-System findet in einem System zum Verarbeiten von Signalen, beispielsweise einem Tonsignal, einem Kommunikationssignal, einem Meßsignal, einem Bildsignal, einem Erdbeben-Wellensignal, einem Unterwasser-Tonsignal usw. breite Anwendung.
- Auf dem Gebiet der HiFi- bzw. Toneinrichtungen, beispielsweise einem CD- (Compact Disk-) Spieler und einem DAT- (Digital Tonband-) Spieler findet ferner das DSP-System, das das Tonsignal in einer digitalen Weise verarbeitet, während eine Digitalverarbeitung eines Tonsignals fortschreitet, praktische Anwendung.
- Da das zu verarbeitende Signal aus digitalen Daten besteht, ist es bei einem solchen DSP-System erforderlich, daß es mit einer Dateneingangs-/-ausgangsschaltung ausgestattet ist, die eine Datenübertragung der digitalen Daten von oder zu einer A/D-Umsetzschaltung, die das analoge Signal zu digitalen Daten umwandelt, oder einer Schaltung, die die digitalen Daten vom Aufzeichnungsmedium abruft, oder einer D/A-Umsetzschaltung, die die verarbeiteten digitalen Daten zu dem analogen Signal umwandelt, bewirkt.
- Im allgemeinen wird zum Übertragen der digitalen Daten zwischen dem DSP-System und der anderen Schaltung aufgrund einer Begrenzung der Anzahl der Verbindungsdrähte oder -leitungen eine serielle Datenübertragungstechnik verwendet. Im einzelnen wird bei einer konventionellen Dateneingangs-/-ausgangsschaltung ein Schieberegister mit der gleichen Bitanzahl wie bei den zu verarbeitenden Daten verwendet und die Daten, die von einer Außeneinheit gesendet werden, werden gemäß Synchrontaktsignalen sequentiell in dem Schieberegister abgespeichert und die abgespeicherten Daten werden in einer bit-parallelen Weise auf einen Datenbus ausgegeben oder die Daten, die auf dem Datenbus gesendet werden, werden gemäß Synchrontaktsignalen in einer bit-parallelen Weise in das Schieberegister eingegeben und die abgespeicherten Daten werden in einer bit-seriellen Weise zu einer Außeneinheit abgegeben.
- Bei der konventionellen Dateneingangs-/-ausgangsschaltung kann jedoch, da das Schieberegister so entworfen wurde, daß es zu einem Format der zu verarbeitenden Daten paßt, die konventionelle Dateneingangs-/-ausgangsschaltung nicht für andere Einrichtungen oder Schaltungen verwendet werden, bei denen sich die Datenformate voneinander unterscheiden. Deshalb ist es erforderlich, die Dateneingangs-/-ausgangsschaltung neu zu entwerfen, um diese dem unterschiedlichen Format der zu verarbeitenden Daten anzupassen.
- Zum Beispiel werden bei einem Tonsystem, beispielsweise einem CD-System oder einem DAT-System, oder bei einem anderen PCM-Verarbeitungssystem die in Fig. 2 dargestellten Datenformate verwendet. In Fig. 2 stellen (A) und (B) den Fall dar, bei dem die Gesamtdatenlänge 16 Bit beträgt und die Tonsignaldaten auch 16 Bit betragen und eine Übertragungs- Reihenfolge der Fig. 2 (A) "MSB zuerst" und eine Übertragungs-Reihenfolge der Fig. 2 (B) "LSB zuerst" ist. Hierbei bedeutet der Ausdruck "MSB zuerst" einen Modus, bei dem das höchstwertigste Bit (NSB) zuerst ein- oder aus zugeben ist und der Ausdruck "LSB zuerst" bedeutet einen Modus, bei dem das niedrigstwertigste Bit (LSB) zuerst ein- oder auszugeben ist. Fig. 2 (C) und (D) stellen den Fall dar, bei dem die Gesamtdatenlänge 24 Bit beträgt, wobei die Tonsignaldaten 16 Bit aufweisen und weitere Informationsbit, beispielsweise Steuerdaten, zusätzlich zu den Tonsignaldaten enthalten sind, und Fig. 2 (C) stellt den Fall von MSB zuerst und Fig. 2 (D) den Fall von LSB zuerst dar. Fig. 2 (E) und (F) stellen den Fall dar, bei dem die Gesamtdatenlänge und die Tonsignaldaten entsprechend 24 Bit aufweisen, und Fig. 2 (E) stellt den Fall von MSB zuerst und 2 Fig. (F) den Fall von LSB zuerst dar. Fig. 2 (G) und (H) stellen den Fall dar, bei dem die Gesamtdatenlänge 32 Bit beträgt und die Tonsignaldaten 24 Bit aufweisen, und Fig. 2 (G) stellt den Fall von MSB zuerst und Fig. 2 (H) den Fall von LSB zuerst dar.
- Bei der konventionellen Dateneingangs-/-ausgangsschaltung ist es unmöglich, das DSP-System für Systeme zu verwenden, bei denen sich die Datenformate, wie oben beschrieben, voneinander unterscheiden.
- Deshalb ist es eine Hauptaufgabe der vorliegenden Erfindung, eine neue Dateneingangs-/-ausgangsschaltung vorzusehen.
- Die andere Aufgabe der vorliegenden Erfindung ist es, eine Dateneingangs-/-ausgangsschaltung vorzusehen, die für Einrichtungen oder Schaltungen verwendet werden kann, bei denen sich Datenformate voneinander unterscheiden.
- Eine Dateneingangs-/-ausgangsschaltung gemäß der vorliegenden Erfindung umfaßt
- - ein N-Bit-Schieberegister, das N Stufen mit jeweils einem seriellen Eingang und einem seriellen Ausgang umfaßt;
- - einen externen Eingang zum bit-seriellen Empfangen von Daten von einer externen Vorrichtung;
- - eine Eingangs-Gateeinrichtung, die zwischen den externen Eingang und seriellen Eingängen von beliebigen Stufen des N-Bit-Schieberegisters zum Eingeben der Daten von einem ausgewählten der seriellen Eingänge der beliebigen Stufen in das N-Bit-Schieberegister geschaltet ist;
- - einen externen Ausgang zum bit-seriellen Abgeben von Daten an eine externe Vorrichtung;
- - eine Ausgangs-Gateeinrichtung, die zwischen den externen Ausgang und seriellen Ausgängen von beliebigen Stufen des N-Bit-Schieberegisters zum Abgeben der Daten von einem ausgewählten der seriellen Ausgänge der beliebigen Stufen des N-Bit-Schieberegisters an den externen Ausgang geschaltet ist; und
- - eine Steuereinrichtung zum Erzeugen eines Steuersignals entsprechend einem Format der eingegebenen, im Digitalsignal-Verarbeitungssystem zu verarbeitenden Daten, um die Eingangs-Gateeinrichtung und die Ausgangs-Gateeinrichtung wahlweise anzusteuern, wodurch die Dateneingangs-/ -ausgangs-Schnittstellenschaltung mit unterschiedlichen Datenformaten umgehen kann.
- Eine Dateneingangs-/-ausgangsschaltung von einem Ausführungsbeispiel umfaßt ferner eine Eingangs-Zwischenspeicher-Einrichtung, die mit Ausgängen von beliebigen M Bit des Schieberegisters zum Halten von in dem Schieberegister gespeicherten Daten verbunden ist, um diese zu einem Datenbus zu senden; und eine Ausgangs-Zwischenspeicher-Einrichtung, die mit vorgegebenen Klemmen von beliebigen M Bit des Schieberegisters verbunden ist, um Daten vorzugeben, die vom Datenbus in dem Schieberegister empfangen wurden, wodurch Daten mit einem unterschiedlichen Datenformat in einer bit-parallelen Weise gesendet oder empfangen werden können.
- Bei einem anderen Ausführungsbeispiel ist das N-Bit- Schieberegister als ein umkehrbares N-Bit-Schieberegister ausgebildet, so daß die Daten in einer Weise mit MSB zuerst oder LSB zuerst ein- oder ausgegeben werden können.
- Durch Ändern einer Schieberichtung des umkehrbaren N-Bit- Schieberegisters gemäß einer Richtung der seriellen Übertragung der zu verarbeitenden Daten, d. h., MSB zuerst oder LSB zuerst, und durch Auswählen der Eingangsstelle des umkehrbaren N-Bit-Schieberegisters durch Ändern der Eingangs- Gateeinrichtung entsprechend der Gesamtdatenlänge und der effektiven Datenlänge der Daten, beispielsweise Tonsignaldaten, können die effektiven Daten gemäß dem Ausführungsbeispiel in vorbestimmte M Bit abgerufen werden, mit denen die Eingangs-Zwischenspeicher-Einrichtung und die Ausgangs- Zwischenspeicher-Einrichtung verbunden sind. Beim Ausgeben der effektiven Daten, die in die vorbestimmten M Bit vorgegeben wurden, in einer bit-seriellen Weise durch Auswählen der Ausgangsstelle des umkehrbaren N-Bit-Schieberegisters, durch Auswählen einer Richtung der Datenübertragung und der Ausgangs-Gateeinrichtung können die effektiven Daten zudem von dem umkehrbaren N-Bit-Schieberegister ausgegeben werden. Deshalb ist es gemäß der vorliegenden Erfindung einfach das DSP-System zum Beispiel für Einrichtungen oder Schaltung zu verwendet, bei denen sich die Datenformate voneinander unterscheiden, und deshalb ist es in dem Fall, bei dem eine solche Dateneingangs-/-ausgangsschaltung als eine Eingangs-/Ausgangsschaltung des DSP-Systems zum Verarbeiten des Tonsignals verwendet wird, nicht erforderlich, ein solches DSP-System für jedes Datenformat der Tonsignaldaten neu zu entwerfen, und deshalb weist das DSP- System eine weite Anwendbarkeit auf.
- Die Aufgaben und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden, detaillierten Beschreibung der Ausführungsbeispiele der vorliegenden Erfindung deutlicher ersichtlich, wenn sie in Verbindung mit den beiliegenden Zeichnungen betrachtet werden.
- Fig. 1 ist ein Blockdiagramm, das ein Ausführungsbeispiel gemäß der vorliegenden Erfindung darstellt.
- Fig. 2 ist eine erläuternde Ansicht, die Formate bei entsprechenden Arten der seriellen Datenübertragung darstellt.
- Fig. 1 ist ein Blockdiagramm, das ein Ausführungsbeispiel gemäß der vorliegenden Erfindung darstellt, das ein Beispiel einer Dateneingangs-/ -ausgangsschaltung ist, die in einem DSP-System enthalten ist und für 8 Arten der wie in Fig. 2 dargestellten Datenübertragungsformate verwendet werden kann.
- In Fig. 1 bezeichnet das Bezugszeichen 1 ein umkehrbares Schieberegister, das mit Hilfe von vier umkehrbaren 8-Bit- Schieberegistern 2, 3, 4 und 5 aufgebaut ist und deshalb beträgt seine Gesamtbitanzahl 32-Bit. Jedes der umkehrbaren Schieberegister 2, 3, 4 und 5 ist ein allgemein bekanntes Register, in das Daten in einer bit-parallelen Weise vorgegeben werden können, wobei es einen Dateneingang SUI, der in dem Fall verwendet wird, bei dem die Daten aufwärts zu verschieben sind, einen Dateneingang SDI, der in dem Fall verwendet wird, in dem die Daten abwärts zu verschieben sind, einen Steuereingang SF, an den ein Steuersignal U/D zum Ändern und Steuern einer Verschiebungsrichtung angelegt wird, einen Takteingang CL, an den ein Synchronsignal Sync1 von den Daten angelegt wird, und Eingänge/Ausgänge D&sub0;-D&sub7; aufweist, die sowohl als ein Parallel-Ausgang als auch als ein Voreinstellungseingang von entsprechenden Stufen verwendet werden.
- Serielle Daten SIN, die von einer Außeneinheit angelegt werden, werden dem Eingang SUI des umkehrbaren Schieberegisters 2 und Eingangs-Gate- bzw. Tor-Schaltungen 6 und 7 zugeführt. Die Eingangs-Gateschaltungen 6 und 7 sind zwischen den umkehrbaren Schieberegistern 3 und 4 bzw. den umkehrbaren Schieberegistern 4 und 5 vorgesehen. Der Eingang/Ausgang D&sub0; der ersten Stufe des umkehrbaren Schieberegisters 4 ist mit der Eingangs-Gateschaltung 6 verbunden, von der ein Ausgangssignal dem Eingang SDI des umkehrbaren Schieberegisters 3 zugeführt wird. Der Eingang/Ausgang D&sub0; der ersten Stufe des umkehrbaren Schieberegisters 5 ist mit der Eingangs-Gateschaltung 7 verbunden, von der ein Ausgangssignal an den Eingang SDI des umkehrbaren Schieberegisters 4 angelegt wird. Ferner sind die Ausgänge D&sub7; der letzten Stufen der umkehrbaren Schieberegister 2, 3 und 4 an die Eingänge SUI der nächstfolgenden umkehrbaren Schieberegister 3, 4 bzw. 5 angelegt und der Eingang/Ausgang D&sub0; der ersten Stufe des umkehrbaren Schieberegisters 2 steht mit dem Eingang SDI des umkehrbaren Schieberegisters 5 in Verbindung und der Eingang/Ausgang D&sub0; der ersten Stufe des umkehrbaren Schieberegisters 3 steht mit dem Eingang SDI des umkehrbaren Schieberegisters 2 in Verbindung. Dies bedeutet, daß das umkehrbare Schieberegister 1 als ein Ringschieberegister aufgebaut ist.
- Außerdem sind der Eingang/Ausgang D&sub7; des umkehrbaren Schieberegisters 3, der Eingang/Ausgang D&sub0; des umkehrbaren Schieberegisters 2, der Eingang/Ausgang D&sub7; des umkehrbaren Schieberegisters 4 und die Eingänge/Ausgänge D&sub7; und D&sub0; des umkehrbaren Schieberegisters 5 entsprechend mit den Ausgangs-Gateschaltungen 8, 9, 10, 11 und 12 verbunden, wodurch die in irgendeiner Stufe gespeicherten Daten mittels der Ausgangs-Gateschaltungen 8, 9, 10, 11 und 12 ausgewählt werden, um so als serielle Daten SOUT ausgegeben zu werden.
- Ferner sind Eingangs-Zwischenspeicher 13, 14 und 15 und Ausgangs-Zwischenspeicher 16, 17 und 18 zwischen den Eingängen/Ausgängen D&sub0;-D&sub7; der umkehrbaren Schieberegister 2, 3 und 4 und einem Datenbus 19 vorgesehen. Die Eingangs- Zwischenspeicher 13, 14 und 15 halten die Daten, die in den umkehrbaren Schieberegistern 2, 3 und 4 gespeichert wurden, als eine Einheit aus 24 Bit und übertragen diese zu dem 24- Bit-Datenbus 19. Die Ausgangs-Zwischenspeicher 16, 17 und 18 halten die Daten, die auf dem Datenbus 19 gesendet wurden, und führen mit diesen eine Voreinstellung in den umkehrbaren Schieberegistern 2, 3 und 4 durch.
- Andererseits erzeugt eine Steuerschaltung 20, die aus einem logischen Dekodierer besteht, eine Vielzahl von Steuersignalen aufgrund von Signalen MODUS0-MODUS7, die die in Fig. 2 gezeigten Datenformate entsprechend kennzeichnen, um die Eingangs-Gateschaltungen 6 und 7, die Ausgangs-Gateschaltungen 8, 9, 10, 11 und 12, eine Schieberichtung und einen Schiebebetrieb des umkehrbaren Schieberegisters 1 und Zwischenspeichervorgänge der Eingangs-Zwischenspeicher 13, 14 und 15 und der Ausgangs-Zwischenspeicher 16, 17 und 18 zu steuern. Die Signale MODUS0-MODUS7 werden von einem Microcomputer (nicht dargestellt) ausgegeben, der mit der Steuerschaltung 20 verbunden ist.
- Als nächstes wird eine Beschreibung darüber gegeben, wie die in Fig. 1 dargestellte Dateneingangs-/-ausgangsschaltung gemäß einem entsprechenden Format der in Fig. 2 dargestellten Datenformate betrieben wird.
- Im Fall des in Fig. 2 (A) dargestellten Datenformats gibt die Steuerschaltung 20 unter der Annahme, daß das Signal MODUS0 "1" ist, das Steuersignal U/D als "0" aus, um die Schieberichtung des umkehrbaren Schieberegisters 1 als eine Aufwärts-Schieberichtung zu steuern, und gibt das Steuersignal OG1 als "1" aus, um nur die Ausgangs-Gateschaltung 8 einzuschalten. Dadurch werden die Daten aus 16 Bit, die zu dem Eingang SUI des umkehrbaren Schieberegisters 2 in einer Weise mit MSB zuerst gesendet wurden, synchron zu dem Synchronsignal Sync1 sequentiell zu den umkehrbaren Schieberegistern 2 und 3 verschoben. Deshalb sind zu dem Zeitpunkt, zu dem das 16. Synchronsignal Sync1 beendet wurde, die 16-Bit-Tonsignaldaten in die umkehrbaren Schieberegister 2 und 3 abgespeichert oder abgerufen. Die so gespeicherten Daten werden durch die Eingangs-Zwischenspeicher 13 und 14 gemäß einem Zwischenspeicherimpuls LCK1 gehalten, der von der Steuerschaltung 20 ausgegeben wird, und auf den Datenbus 19 gesendet. Andererseits werden beim Ausgeben der Daten die Daten, die auf den Datenbus 19 gesendet wurden, mittels der Ausgangs-Zwischenspeicher 16 und 17 gemäß einem Zwischenspeicherimpuls LCK2 gehalten und es erfolgt eine Voreinstellung der so gehaltenen Daten in die umkehrbaren Schieberegister 2 und 3. Dann werden die so voreingestellten Daten durch Anlegen von 16 Synchronsignalen Sync1, die intern erzeugt werden, über die Ausgangs- Gateschaltung 8 als serielle Daten SOUT in einer Weise mit MSB zuerst sequentiell ausgegeben.
- In dem Fall des in Fig. 2 (B) dargestellten Datenformats gibt die Steuerschaltung 20 unter der Annahme, daß das Signal MODUS1 "1" ist, das Steuersignal IG1 als "1" aus, so daß die Eingangs-Gateschaltung 6 die seriellen Daten SIN ausgeben kann, und gibt das Steuersignal OG2 als "1" aus, um so nur die Ausgangs-Gateschaltung 9 einzuschalten, und gibt das Steuersignal U/D als "1" aus, um die Schieberichtung des umkehrbaren Schieberegisters 1 als eine Abwärts- Schieberichtung zu steuern. Deshalb werden die seriellen Daten SIN, die in einer Weise mit LSB zuerst gesendet werden, über die Eingangs-Gateschaltung 6 an den Eingang SDI des umkehrbaren Schieberegisters 3 angelegt und davon synchron zu dem Synchronsignal Sync1 sequentiell zu den umkehrbaren Schieberegistern 2 und 3 verschoben, und deshalb werden die Tonsignaldaten mit 16 Bit in die umkehrbaren Schieberegister 2 und 3 eingespeichert oder abgerufen. Beim Ausgeben der Daten werden die in den umkehrbaren Schieberegistern 2 und 3 voreingestellten Daten über die Ausgangs- Gateschaltung 9 als serielle Daten SOUT in einer Weise mit LSB zuerst ausgegeben.
- Im Fall des in Fig. 2 (C) dargestellten Datenformats gibt die Steuerschaltung 20 unter der Annahme, daß das Signal MODUS2 "1" ist, das Steuersignal OG3 als "1" aus, um so lediglich die Ausgangs-Gateschaltung 10 einzuschalten, und gibt das Steuersignal U/D als "0" aus, um die Schieberichtung des umkehrbaren Schieberegisters 1 als eine Aufwärts- Schieberichtung zu steuern. Dadurch werden die seriellen Daten SIN, die zu dem Eingang SUI des umkehrbaren Schieberegisters 2 gesendet wurden, sequentiell zu den umkehrbaren Schieberegistern 2, 3 und 4 geschoben. Deshalb werden die 16-Bit-Tonsignaldaten in die umkehrbaren Schieberegister 2 und 3 eingespeichert oder abgerufen. Beim Ausgeben der Daten werden, nachdem die Blinddaten aus 8 Bit, die in dem umkehrbaren Schieberegister 4 gespeichert wurden, ausgegeben wurde, die Daten, die in den umkehrbaren Schieberegistern 2 und 3 voreingestellt wurden, über die Ausgangs- Gateschaltung 9 in einer Weise mit MSB zuerst aufeinanderfolgend ausgegeben.
- Im Fall des in Fig. 2 (D) dargestellten Datenformats gibt die Steuerschaltung 20 unter der Annahme, daß das Signal MODUS3 "1" ist, das Steuersignal U/D als "1" aus, um die Schieberichtung des umkehrbaren Schieberegisters 1 als eine Abwärts-Schieberichtung zu steuern, und gibt das Steuersignal IG1 als "0" aus, so daß die Eingangs-Gateschaltung 6 eine Verbindung zwischen dem Eingang/Ausgang D&sub0; des umkehrbaren Schieberegisters 4 und dem Eingang SUI des umkehrbaren Schieberegisters 3 herstellen kann, und gibt das Steuersignal IG2 als "1" aus, so daß die Eingangs-Gateschaltung 7 die seriellen Daten SIN ausgeben kann, und gibt das Steuersignal OG2 als "1" aus, um so nur die Ausgangs- Gateschaltung 9 einzuschalten. Dadurch werden die seriellen Daten SIN aus 24 Bit, die in einer bit-seriellen Weise gesendet wurden, über die Eingangs-Gateschaltung 7 an den Eingang SDI des umkehrbaren Schieberegisters 4 angelegt und über die Eingangs-Gateschaltung 6 sequentiell zu den umkehrbaren Schieberegistern 3 und 2 geschoben. Deshalb werden die 16-Bit-Tonsignaldaten in die umkehrbaren Schieberegister 2 und 3 eingespeichert oder abgerufen. Beim Ausgeben der Daten werden die in den umkehrbaren Schieberegistern 2 und 3 voreingestellten-Daten bit-seriell in einer Weise mit LSB zuerst über die Ausgangs-Gateschaltung 9 ausgegeben und darauffolgend werden die Blinddaten aus 8 Bit ausgegeben, die in dem umkehrbaren Schieberegister 4 gespeichert wurden.
- Im Fall des in Fig. 2(E) dargestellten Datenformats wird der gleiche oder ähnliche Vorgang wie im Fall der Fig. 2 (C) unter der Annahme, daß das Signal MODUS4 "1" ist, ausgeführt; jedoch sind die Daten, die in das umkehrbare Schieberegister 4 abzurufen sind, und die Daten, die darin vorzugeben sind, entsprechend ein Teil der Tonsignaldaten. Außerdem wird im Fall des in Fig. 2 (F) dargestellten Datenformats unter der Annahme, daß das Signal MODUS5 "1" ist, der gleiche oder ähnliche Vorgang wie im Fall der Fig. 2(D) durchgeführt.
- Im Fall des in Fig. 2 (G) dargestellten Datenformats gibt die Steuerschaltung 20 unter der Annahme, daß das Signal MODUS6 "1" ist, das Steuersignal U/D als "0" aus, um die Schieberichtung des umkehrbaren Schieberegisters 1 als eine Aufwärts-Schieberichtung zu steuern, und gibt das Steuersignal OG4 als "1" aus, um so nur die Ausgangs-Gateschaltung 11 einzuschalten. Dadurch werden die seriellen Daten SIN aus 32 Bit, die in einer bit-seriellen Weise zu dem Eingang SUI des umkehrbaren Schieberegisters 2 gesendet wurden, sequentiell zu den umkehrbaren Schieberegistern 2, 3, 4 und 5 geschoben. Deshalb werden die 24-Bit-Tonsignaldaten in die umkehrbaren Schieberegister 2, 3 und 4 eingespeichert oder abgerufen. Beim Ausgeben der Daten werden, nachdem die Blinddaten aus 8 Bit, die in dem umkehrbaren Schieberegister 5 gespeichert wurden, über die Ausgangs- Gateschaltung 11 ausgegeben wurden, die Daten, die in die umkehrbaren Schieberegister 2, 3 und 4 voreingestellt wurden, über das umkehrbare Schieberegister 5 und die Ausgangs-Gateschaltung 11 in einer bit-seriellen Weise aufeinanderfolgend ausgegeben.
- Im Fall des in Fig. 2 (H) dargestellten Datenformats gibt die Steuerschaltung 20 unter der Annahme, daß das Signal MODUS7 "1" ist, das Steuersignal U/D als "1" aus, um die Schieberichtung des umkehrbaren Schieberegisters als eine Abwärts-Schieberichtung zu steuern, und gibt das Steuersignal IG1 als "0" aus, so daß die Eingangs-Gateschaltung 6 eine Verbindung zwischen dem Eingang/Ausgang D&sub0; des umkehrbaren Schieberegisters 4 und dem Eingang SDI des umkehrbaren Schieberegisters 3 herstellen kann, und gibt das Steuersignal IG2 als "1" aus, so daß die Eingangs-Gateschaltung 7 die seriellen Daten SIN ausgeben kann, und gibt das Steuersignal OG5 als "1" aus, um so nur die Ausgangs- Gateschaltung 12 einzuschalten. Dadurch werden die seriellen Daten SIN aus 32 Bit, die in einer bit-seriellen Weise gesendet wurden, über die Eingangs-Gateschaltung 7 dem Eingang SDI des umkehrbaren Schieberegisters 4 zugeführt und sequentiell zu den umkehrbaren Schieberegistern 4, 3, 2 und 5 geschoben. Deshalb werden die 24-Bit-Tonsignaldaten in die umkehrbaren Schieberegister 2, 3 und 4 eingespeichert oder abgerufen. Beim Ausgeben der Daten werden, nachdem die Blinddaten aus 8 Bit, die in dem umkehrbaren Schieberegister 5 gespeichert wurden, über die Ausgangs- Gateschaltung 12 ausgegeben wurden, die 24-Bit-Tonsignaldaten, die in die umkehrbaren Schieberegister 2, 3 und 4 voreingestellt wurden, über das umkehrbare Schieberegister 5 und die Ausgangs-Gateschaltung 12 in einer bit-seriellen Weise aufeinanderfolgend ausgegeben.
- So können durch Auswählen der Eingangsstelle, an die die Daten anzulegen sind, und der Ausgangsstelle, von der die gespeicherten Daten abzurufen sind, und der Schieberichtung des umkehrbaren 32-Bit-Schieberegisters 1 die Tonsignaldaten in den Teil aus 24 Bit des umkehrbaren Schieberegisters 1 abgerufen werden, mit dem die Eingangs-Zwischenspeicher 13, 14 und 15 und die Ausgangs-Zwischenspeicher 16, 17 und 18 verbunden sind.
Claims (10)
1. Eine Dateneingangs-/-ausgangs-Schnittstellenschaltung
für ein Digitalsignal-Verarbeitungssystem, aufweisend:
- ein N-Bit-Schieberegister (1), das N Stufen mit jeweils
einem seriellen Eingang und einem seriellen Ausgang
einschließt;
- einen externen Eingang zum bit-seriellen Empfangen von
Daten von einer externen Vorrichtung;
- eine Eingangs-Gateeinrichtung (6, 7), die zwischen den
externen Eingang und seriellen Eingängen von beliebigen
Stufen des N-Bit-Schieberegisters zum Eingeben der Daten
von einem ausgewählten der seriellen Eingänge der
beliebigen Stufen in das N-Bit-Schieberegister geschaltet
ist;
- einen externen Ausgang zum bit-seriellen Abgeben von
Daten an eine externe Vorrichtung;
- eine Ausgangs-Gateeinrichtung (8 bis 12), die zwischen
den externen Ausgang und seriellen Ausgängen von beliebigen
Stufen des N-Bit-Schieberegisters zum Abgeben der Daten von
einem ausgewählten der seriellen Ausgänge der beliebigen
Stufen des N-Bit-Schieberegisters an den externen Ausgang
geschaltet ist; und
- eine Steuereinrichtung (20) zum Erzeugen eines
Steuersignals entsprechend einem Format der eingegebenen,
im Digitalsignal-Verarbeitungssystem zu verarbeitenden
Daten, um die Eingangs-Gateeinrichtung und die Ausgangs-
Gateeinrichtung wahlweise anzusteuern, wodurch die
Dateneingangs-/-ausgangs-Schnittstellenschaltung mit
unterschiedlichen Datenformaten umgehen kann.
2. Eine Dateneingangs-/-ausgangs-Schnittstellenschaltung
für ein Digitalsignal-Verarbeitungssystem nach Anspruch 1,
wobei das N-Bit-Schieberegister (1) eine Vielzahl n von
K-Bit-Schieberegistern (2 bis 5) einschließt, die zur
Ausbildung des N-Bit-Schieberegisters als
Ringschieberegister untereinander verbunden sind.
3. Eine Dateneingangs-/-ausgangs-Schnittstellenschaltung
für ein Digitalsignal-Verarbeitungssystem nach Anspruch 1
oder 2, wobei das N-Bit-Schieberegister (1) M-Bit-
Parallelanschlüsse zum bit-parallelen Abgeben und
Voreinstellen von Daten einschließt, ferner aufweisend eine
Eingangs-Zwischenspeichereinrichtung (13 bis 15), die mit
den M-Bit-Parallelanschlüssen des N-Bit-Schieberegisters
zum Halten von Daten, die im N-Bit-Schieberegister (1)
gespeichert wurden, und zum bit-parallelen Senden derselben
an einen Datenbus (19) verbunden ist; und eine Ausgangs-
Zwischenspeichereinrichtung (16 bis 18), die mit den M-Bit-
Parallelanschlüssen des N-Bit-Schieberegisters (1) zum
bitparallelen Voreinstellen von vom Datenbus (19) empfangenen
Daten in dem N-Bit-Schieberegister (1) verbunden ist.
4. Eine Dateneingangs-/-ausgangs-Schnittstellenschaltung
nach einem der Ansprüche 1, 2 oder 3, wobei das N-Bit-
Schieberegister (1) ein umkehrbares Schieberegister ist und
die Steuereinrichtung (20) vorzugsweise ferner ein
Steuersignal (U/D) entsprechend einer Verschiebungsrichtung
des umkehrbaren Schieberegisters erzeugt.
5. Eine Dateneingangs-/-ausgangs-Schnittstellenschaltung
nach den Ansprüchen 2 und 4, wobei die Vielzahl n der K-
Bit-Schieberegister (2 bis 5) umkehrbare Schieberegister
sind.
6. Eine Dateneingangs-/-ausgangs-Schnittstellenschaltung
für ein Digitalsignal-Verarbeitungssystem nach Anspruch 5,
wobei jedes der Vielzahl der umkehrbaren K-Bit-
Schieberegister (2 bis 5) einen ersten seriellen Eingang
(SUI) zum bit-seriellen Eingeben von Daten in das
umkehrbare N-Bit-Schieberegister (1), falls die Daten
aufwärts zu schieben sind, einen zweiten seriellen Eingang
(SDI) zum bit-seriellen Eingeben von Daten in das
umkehrbare N-Bit-Schieberegister (1), falls die Daten
abwärts zu schieben sind, und K-Bit-Paralleleingänge-/
-ausgänge (D&sub0; bis D&sub7;) zum bit-parallelen Voreinstellen und
Abgeben von Daten einschließt.
7. Eine Dateneingangs-/-ausgangs-Schnittstellenschaltung
nach einem der vorhergehenden Ansprüche, wobei die
Eingangs-Zwischenspeichereinrichtung (13 bis 15) und die
Ausgangs-Zwischenspeichereinrichtung (16 bis 18) zwischen
die Vielzahl der Eingänge/Ausgänge von zumindest einem der
Vielzahl von K-Bit-Schieberegistern (2 bis 5) und den
Datenbus (19) geschaltet sind.
8. Eine Dateneingangs-/-ausgangs-Schnittstellenschaltung
für ein Digitalsignal-Verarbeitungssystem nach einem der
Ansprüche 5 bis 7, wobei das höchstwertigste Bit und das
niederwertigste Bit der K-Bit-Paralleleingänge/
-ausgänge der umkehrbaren K-Bit-Schieberegister (2 bis 5)
als die seriellen Ausgänge der umkehrbaren K-Bit-
Schieberegister (2 bis 5) verwendet werden.
9. Eine Dateneingangs-/-ausgangs-Schnittstellenschaltung
für ein Digitalsignal-Verarbeitungssystem nach einem der
Ansprüche 5 bis 8, wobei die Eingangs-Gateeinrichtung zwei
Gateschaltungen (6, 7) einschließt, wobei eine der
Gateschaltungen (6, 7) Mittel zum Abgeben der an den
externen Eingang angelegten Daten an den zweiten seriellen
Eingang (SDI) eines folgenden, umkehrbaren K-Bit-
Schieberegisters und die andere der Gateschaltungen Mittel
zum Abgeben der Daten, die von dem seriellen Ausgang eines
vorhergehenden, umkehrbaren K-Bit-Schieberegisters
verschoben wurden, an den zweiten seriellen Eingang (SDI)
eines nachfolgenden, umkehrbaren
K-Bit-Schieberegisters einschließt.
10. Eine Dateneingangs-/-ausgangs-Schnittstellenschaltung
für ein Digitalsignal-Verarbeitungssystem nach einem der
Ansprüche 5 bis 10, wobei die Ausgangs-Gateeinrichtung eine
Vielzahl von Gateschaltungen (8 bis 12) einschließt, die
mit einem oder mehreren der seriellen Ausgänge von einem
oder mehreren der Vielzahl der umkehrbaren K-Bit-
Schieberegister verbunden sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62231576A JPH0782423B2 (ja) | 1987-09-16 | 1987-09-16 | データ入出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3889612D1 DE3889612D1 (de) | 1994-06-23 |
DE3889612T2 true DE3889612T2 (de) | 1995-01-12 |
Family
ID=16925683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3889612T Expired - Fee Related DE3889612T2 (de) | 1987-09-16 | 1988-09-14 | Dateneingangs-/-ausgangsschaltung. |
Country Status (5)
Country | Link |
---|---|
US (1) | US5489901A (de) |
EP (1) | EP0311798B1 (de) |
JP (1) | JPH0782423B2 (de) |
KR (1) | KR960005751B1 (de) |
DE (1) | DE3889612T2 (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5596724A (en) * | 1994-02-04 | 1997-01-21 | Advanced Micro Devices | Input/output data port with a parallel and serial interface |
US5799211A (en) * | 1996-03-22 | 1998-08-25 | General Electric Company | Shift register having latch cell operable in serial-in/parallel-out and parallel-in/serial-out modes in response to a sequence of commands for controlling appropriate switches |
EP0858178B1 (de) * | 1997-02-06 | 2006-06-21 | Studer Professional Audio GmbH | Verfahren und Vorrichtung zum Mischen von digitalen Audio-Signalen |
US6405092B1 (en) * | 1997-09-29 | 2002-06-11 | William Vincent Oxford | Method and apparatus for amplifying and attenuating digital audio |
US7616200B1 (en) | 1998-06-12 | 2009-11-10 | 3Dlabs Inc. Ltd. | System for reducing aliasing on a display device |
US6188410B1 (en) | 1998-07-17 | 2001-02-13 | 3Dlabs Inc. Ltd. | System for processing vertices from a graphics request stream |
US6480913B1 (en) * | 1998-07-17 | 2002-11-12 | 3Dlabs Inc. Led. | Data sequencer with MUX select input for converting input data stream and to specific output data stream using two exclusive-or logic gates and counter |
WO2000004527A1 (en) * | 1998-07-17 | 2000-01-27 | Intergraph Corporation | Apparatus and method of directing graphical data to a display device |
WO2000004484A2 (en) | 1998-07-17 | 2000-01-27 | Intergraph Corporation | Wide instruction word graphics processor |
US6476816B1 (en) | 1998-07-17 | 2002-11-05 | 3Dlabs Inc. Ltd. | Multi-processor graphics accelerator |
US6181355B1 (en) | 1998-07-17 | 2001-01-30 | 3Dlabs Inc. Ltd. | Graphics processing with transcendental function generator |
US7518616B1 (en) | 1998-07-17 | 2009-04-14 | 3Dlabs, Inc. Ltd. | Graphics processor with texture memory allocation system |
WO2000004528A1 (en) | 1998-07-17 | 2000-01-27 | Intergraph Corporation | System for displaying a television signal on a computer monitor |
WO2000004494A1 (en) | 1998-07-17 | 2000-01-27 | Intergraph Corporation | Graphics processing system with multiple strip breakers |
US6674440B1 (en) | 1999-04-05 | 2004-01-06 | 3Dlabs, Inc., Inc. Ltd. | Graphics processor for stereoscopically displaying a graphical image |
US6388589B1 (en) * | 2000-07-17 | 2002-05-14 | Trw Inc. | Programmable video interface |
US6734707B2 (en) * | 2002-01-11 | 2004-05-11 | Samsung Electronics Co., Ltd. | Data input circuit for reducing loading difference between fetch signal and multiple data in semiconductor device |
TWI226601B (en) * | 2003-01-17 | 2005-01-11 | Winbond Electronics Corp | System and method of synthesizing a plurality of voices |
JP5060803B2 (ja) * | 2007-03-08 | 2012-10-31 | ラピスセミコンダクタ株式会社 | 直列インタフェース回路 |
US9881664B1 (en) * | 2017-01-12 | 2018-01-30 | Cadence Design Systems, Inc. | Per-group delay line architecture to de-skew input/output timing between a high bandwidth memory (HBM) physical (PHY) interface and the HBM device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3432243A (en) * | 1963-10-10 | 1969-03-11 | George K C Hardesty | Ratio spectroradiometer |
DE1962362A1 (de) * | 1969-12-12 | 1971-06-16 | Olympia Werke Ag | Schaltungsanordnung fuer ein Rechenwerk |
US3742466A (en) * | 1971-11-24 | 1973-06-26 | Honeywell Inf Systems | Memory system for receiving and transmitting information over a plurality of communication lines |
US3967101A (en) * | 1975-03-17 | 1976-06-29 | Honeywell Information Systems, Inc. | Data alignment circuit |
US3971920A (en) * | 1975-05-05 | 1976-07-27 | The Bendix Corporation | Digital time-off-event encoding system |
US4079372A (en) * | 1976-05-03 | 1978-03-14 | The United States Of America As Represented By The Secretary Of The Navy | Serial to parallel converter |
JPS55141823A (en) * | 1979-04-24 | 1980-11-06 | Fujitsu Ltd | Data read-out circuit |
US4504925A (en) * | 1982-01-18 | 1985-03-12 | M/A-Com Linkabit, Inc. | Self-shifting LIFO stack |
NL8202365A (nl) * | 1982-06-11 | 1984-01-02 | Philips Nv | Serie-parallel-serie schuifregistergeheugen, hetwelk redundante parallelgeschakelde opslagregisters bevat, en afbeeldtoestel, voorzien van een zodanig georganiseerd beeldgeheugen. |
US4594685A (en) * | 1983-06-24 | 1986-06-10 | General Signal Corporation | Watchdog timer |
DE3373730D1 (en) * | 1983-12-15 | 1987-10-22 | Ibm | Series-parallel/parallel-series device for variable bit length configuration |
US4620180A (en) * | 1985-10-21 | 1986-10-28 | Northern Telecom Limited | Serial-to-parallel converter for high-speed bit streams |
-
1987
- 1987-09-16 JP JP62231576A patent/JPH0782423B2/ja not_active Expired - Lifetime
-
1988
- 1988-09-14 EP EP88114966A patent/EP0311798B1/de not_active Expired - Lifetime
- 1988-09-14 DE DE3889612T patent/DE3889612T2/de not_active Expired - Fee Related
- 1988-09-15 KR KR1019880011904A patent/KR960005751B1/ko not_active IP Right Cessation
-
1993
- 1993-02-24 US US08/021,832 patent/US5489901A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE3889612D1 (de) | 1994-06-23 |
EP0311798A2 (de) | 1989-04-19 |
EP0311798A3 (de) | 1991-04-24 |
KR960005751B1 (ko) | 1996-05-01 |
KR890006003A (ko) | 1989-05-18 |
JPS6474615A (en) | 1989-03-20 |
EP0311798B1 (de) | 1994-05-18 |
US5489901A (en) | 1996-02-06 |
JPH0782423B2 (ja) | 1995-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3889612T2 (de) | Dateneingangs-/-ausgangsschaltung. | |
DE3781839T2 (de) | Programmierbarer fifo-puffer. | |
DE3485792T2 (de) | Digitale signalverarbeitungseinrichtungen. | |
DE68919958T2 (de) | Anordnung zum Senden von ein digitalisiertes analoges Signal darstellenden Datenwörtern und eine Anordnung zum Empfangen der gesendeten Datenwörter. | |
DE3854404T2 (de) | Mehrkanaliges dezimierendes/interpolierendes Filter. | |
DE3851053T2 (de) | Fir digitale filteranordnung. | |
DE2846117C2 (de) | Datenprozessor | |
EP0320517A1 (de) | Digitales Dezimationsfilter | |
DE3751083T2 (de) | Schnittstelle für seriellen Bus, fähig für den Datentransfer in verschiedenen Formaten. | |
DE3852056T2 (de) | Koprozessor und Verfahren zu dessen Steuerung. | |
DE19709210A1 (de) | RAM-Speicherschaltung | |
DE3889150T2 (de) | Filter n-ten Ranges. | |
DE3743586C2 (de) | ||
DE69022766T2 (de) | Verfahren und Gerät zur Binärzählerprüfung. | |
DE3382684T2 (de) | Blockzaehlersystem zur ueberwachung des datentransfers. | |
DE3788756T2 (de) | Wort-Scheibesignalprozessor. | |
DE69125730T2 (de) | Gerät zur Verdopplung/Halbierung einer seriellen Bitfolgefrequenz | |
DE3822324C2 (de) | Vorrichtung zum Zerlegen des Prioritätswertes | |
DE3818097C2 (de) | ||
DE3621446A1 (de) | Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen | |
DE3853025T2 (de) | Anordnung und Verfahren zur Digitalsignalverarbeitung. | |
DE69110793T2 (de) | Zeitvielfachmultiplexiereinrichtung. | |
EP0858178A1 (de) | Verfahren und Vorrichtung zum Mischen von digitalen Audio-Signalen | |
DE2726060A1 (de) | Vorrichtung zum steuern der schallerzeugung in den lautsprechern von gegensprechanlagen in abhaengigkeit von sprachsignalen aus den telephongeraetmikrophonen | |
DE3609056C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |