DE3888883T2 - Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht. - Google Patents

Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht.

Info

Publication number
DE3888883T2
DE3888883T2 DE3888883T DE3888883T DE3888883T2 DE 3888883 T2 DE3888883 T2 DE 3888883T2 DE 3888883 T DE3888883 T DE 3888883T DE 3888883 T DE3888883 T DE 3888883T DE 3888883 T2 DE3888883 T2 DE 3888883T2
Authority
DE
Germany
Prior art keywords
substrate
silicon
annealing
implantation
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3888883T
Other languages
English (en)
Other versions
DE3888883D1 (de
Inventor
Jacques Margail
John Stoemenos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of DE3888883D1 publication Critical patent/DE3888883D1/de
Application granted granted Critical
Publication of DE3888883T2 publication Critical patent/DE3888883T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer kontinuierlichen Oxidschicht, vergraben in einem Halbleitersubstrat, durch Implantieren von Sauerstoffionen in das Substrat, sowie Halbleiterstrukturen, die diese begrabene Oxidschicht enthalten.
  • Sie wird vor allem angewandt auf dem Gebiet der Herstellung von integrierten Schaltungen des Typs MIS (Metall- Isolator-Halbleiter), CMOS (Komplementär-Metall-Oxid-Halbleiter), oder von bipolaren Schaltungen des Typs Silicium auf Isolator, die eine hohe Funktionsschnelligkeit aufweisen, eventuell einen großen Widerstand gegen ionisierende Strahlungen, und die hohe Leistungen abführen müssen. Sie findet auch Anwendung auf dem Gebiet der Leiteroptik, eventuell integriert, zur Ausführung von Flach- oder Bandlichtleitern.
  • Die Silicium-auf-Isolatortechnologie oder SSI-Technologie bildet eine wesentliche Verbesserung auf dem Gebiet der Mikroelektronik, bezogen auf die Standardtechniken, bei denen die aktiven Bauelemente der integrierten Schaltungen direkt auf einem monokristallinen Substrat aus massivem Silicium hergestellt werden. Die Verwendung eines isolierenden Trägers führt nämlich zu einer starken Verringerung der Störkapazitäten zwischen, einerseits, der Source und dem Substrat und, andererseits, dem Drain und dem Substrat der aktiven Bauelemente der Schaltungen, und folglich zu einer Erhöhung der Betriebsgeschwindigkeit dieser Schaltungen.
  • Diese SSI-Technologie führt auch zu einer bedeutenden Vereinfachung der Herstellungsverfahren, zu einer Erhöhung der Integrationsdichte, zu einer besseren Widerstandsfähigkeit gegen hohe Temperaturen, und zu einer geringen Empfindlichkeit gegen Strahlungen, da das Volumen des monokristallinen Siliciums gering ist.
  • Eine der gegenwärtig bekannten SSI-Technologien besteht darin, Q&spplus;-Sauerstoffionen mit hohen Dosen in massives monokristallines Silicium zu implantieren, was, nach einem Tempern des Substrats bei hoher Temperatur, eine vergrabene isolierende Schicht aus Siliciumoxid zu bildet. Dieses Verfahren, bekannt unter dem Namen SIMOX (in angelsächsischer Terminologie: separation by implanted oxygen) ist Gegenstand einer großen Anzahl von Publikationen.
  • Dazu kann man anführen: den Artikel "Silicon on insulator formed by O&spplus; or N&spplus; Ion implantation" von P.L.F Hemment, erschienen in Mat. Res. Soc. Symp. Band 53, 1986; den Artikel "New conditions for synthesizing SOI structures by high dose oxygen implantation" von J. Stoemenos u. a., erschienen im Journal of Crystal Growth 73 (1985) 546-550; den Artikel "High temperature annealing of SIMOX layers" von M. Bruel u. a., erschienen in D-MRS-Straßburg, Juni 1986, S. 105-119; den Artikel "SiO&sub2; buried layer formation by subcritical dose oxygen Ion implantation" von J. Stoemenos u. a., erschienen in Appl.Phys. Lett. 48 (21), vom 26 Mai 1986, S. 1470-1472, oder auch den Artikel "High quality Si-ON-SiO&sub2; films by large dose oxygen implantation and lamp annealing" von G. K. Celler u. a., erschienen in Appl. Phys. Lett. 48 (8), vom 24 Februar 1986, S. 532-534.
  • In Fig. 1 ist schematisch im Längsschnitt die Halbleiterstruktur entsprechend dem SIMOX-Verfahren dargestellt. Diese Struktur umfaßt ein massives Substrat 2 aus monokristallinem Silicium, überdeckt durch eine Schicht 4 aus Siliciumoxid (SiO&sub2;), die ihrerseits bedeckt ist durch einen Film 6 aus monokristallinem Silicium.
  • Die Si/SiO&sub2;-Grenzfläche 8 zwischen dem monokristallinen Film 6 und der Oxidschicht 4 wird "vordere Grenzfläche" genannt, und die Si/SiO&sub2;-Grenzfläche zwischen dem massiven Substrat 2 und der Oxidschicht 4 wird "hintere Grenzfläche" genannt.
  • Die Standardbedingungen der SIMOX-Technik zur Bildung einer Oxidschicht sind: Sauerstoffimplantationsdosen von 1,6 bis 2,5·10¹&sup8; O&spplus;-Ionen/cm², eine Implantationsenergie von 200 keV, eine Erwärmung des Substrats während der Implantation auf eine Temperatur von 500 bis 700ºC, dann eine Hochtemperatur-Temperung, um die Bildung der vergrabenen Siliciumschicht zu vervollkommenen, bei Temperaturen, die von 1150 bis 1405ºC gehen. Insbesondere erfolgt das Tempern bei 1300ºC während 6 Stunden (s. die Artikel von Stoemenos und von Bruel), oder bei 1405ºC während 30 Minuten, wie beschrieben in dem Artikel von Celler.
  • Das Hochtemperatur-Tempern induziert eine Segregation des gesamten implantierten Sauerstoffs ins Innere der vergrabenen Siliciumoxid-Schicht. Insbesondere enthält der Siliciumfilm 6, der die Oxidschicht 4 überdeckt, keinen Sauerstoffniederschlag mehr, wie erwähnt in dem Artikel von Bruel.
  • Das japanische Dokument Journal of Appl. Phys., Band 20, Nº12, 1981, L909-L912, beschreibt die Herstellung einer Aufeinanderfolge von SiO&sub2;-Schichten, vergraben durch Implantation von O&spplus;-Ionen mit Dosen von 5·10¹&sup7; Ionen/cm² in Silicium, gefolgt von einem Tempern bei 1150ºC, dann Silicium-Epitaxien. Eine dicke vergrabene Schicht kann außerdem hergestellt werden, wenn die Epitaxieschichten ausreichend dünn sind, damit sich zwei aufeinanderfolgende SiO&sub2;-Schichten partiell überdecken.
  • Das häufig angewandte SIMEX-Verfahren weist eine gewisse Anzahl Nachteile auf. Insbesondere beschädigt der Durchgang der Sauerstoffionen in das Silicium mehr oder weniger den Film 6 aus monokristallinem Silicium, was Fehler verursacht, oft irreparable, die in Fig. 1 mit 12 bezeichnet sind. Diese Fehler sind insbesondere sogenannte Quer-Dislokationen (dislocations dites traversantes), verankert an der Si/SiO&sub2;-Grenzfläche 8, den Siliciumfilm 6 durchquerend bis zu der Oberfläche dieses Films. Ihre Dichte variiert zwischen 10&sup6; und 10¹&sup0;/cm².
  • In Fig. 2, die eine Abbildung einer Halbleiterstruktur Ist, hergestellt durch Implantieren von Sauerstoff Ionen mit einer Dosis von 1,6·10¹&sup8; Ionen/cm² in ein auf 600ºC erwärmtes Siliciumsubstrat, dann durch Tempern des Substrat bei 1300ºC während 6 Stunden, erscheinen die den monokristallinen Siliciumfilm durchquerenden Dislokationen klar. Diese Abbildung ist eine Wafer-Transmissionselektronenmikroskopie (X TEM).
  • Diese Fehler oder Dislokationen des Siliciumfilms führen zu einer Verringerung der Leistungen der elektrischen Bauelemente, die später in der Halbleiterschicht 6 hergestellt werden, indem sie z. B. der Ursprung von Übergangsverlust sein können und somit große Verlustströme erzeugen.
  • Auf dem Gebiet der Leiteroptik stören diese Dislokationen das durch die vergrabene Siliciumschicht geleitet Licht, was Lichtverluste zur Folge hat.
  • Außerdem ist die Qualität der vergrabenen Siliciumschicht nicht vollkommen. Insbesondere enthält sie Siliciuminseln 16, die vor allem in der Mikroelektronik sehr stören, in dem Maße, wie sie das Spannungsverhalten der Oxidschicht 4 beeinträchtigen, und sie können bevorzugte Stellen für das Fangen von Ladungen darstellen. Diese Siliciuminseln sind in Fig. 2 deutlich zu sehen.
  • Das Vorhandensein von Siliciuminseln- oder Niederschlägen ist besonders störend im Falle von MIS-Transistoren, erzeugt in dem Halbleiterfilm 6.
  • Dazu wurde in Fig. 3 ein vorderer Transistor 18 dargestellt, umfassend eine Source 20 und einen Drain 22, definiert jeweils durch Implantation von Ionen des Typs n oder p in dem monokristallinen Film 6, sowie ein Gate 24, im allgemeinen erzeugt aus polykristallinem Silicium, das sich erhebt über dem Siliciumfilm 6 und von diesem isoliert ist durch das Gateoxid 26. Der Kanal 28 des vorderen Transistors 18 ist definiert unter dem Gateoxid 26, zwischen der Source und dem Drain dieses Transistors.
  • Diesem vorderen Transistor 18 zugeordnet findet man einen hinteren Transistor 30, dessen Kanal 32 sich zwischen der Source 20 und dem Drain 22 befindet; die vergrabene Oxidschicht 4 spielt die Rolle des Gateoxids, und das massive Siliciumsubstrat 2 spielt die Rolle des Gates dieses hinteren Transistors.
  • Das Vorhandensein der Siliciuminseln 16 in der vergrabenen Oxidschicht 4 kann insbesondere die Rolle des floatenden Gates spielen und die Schwellenspannung dieses hinteren Transistors 30 verändern, was seine Fehlauslösung zur Folge haben kann.
  • Der genaue Standort dieser Siliciuminseln 16 hängt von der Sauerstoffionen-Implantationsdosis ab. Für geringe Implantationsdosen, kleiner als 1,4·10¹&sup8; Ionen/cm², befinden sich diese Inseln 16 im Inneren der Oxidschicht 4, wie die Fig. 2 des obenerwähnten Artikels von Stoemenos, erschienen in Appl. Phys. Lett., zeigt.
  • Im Falle von Dosen enthalten zwischen 1,4 und 1,6·10¹&sup8; Ionen/cm ist das Vorhandensein von diesen Siliciuminseln begrenzt auf die vorderen 8 und hinteren 10 Si/SiO&sub2;-Übergangsflächen (Fig. 1), wie es die Fig. 5 des Artikels von de Bruel zeigt.
  • Schließlich, für höhere Dosen, größer als 1,6·10¹&sup8; Ionen/cm², stellt man das Vorhandensein dieser Siliciuminseln nur in der Nähe der hinteren Grenzfläche 10 fest, wie beschrieben in dem Artikel von Stoemenos, erschienen im Journal of Crystal Growth. Es ist diese letztere Konfiguration, die dargestellt ist in den Fig. 1 und 2.
  • Die Bildung dieser Siliciuminseln, auch Siliciumniederschläge (precipites de silicium) genannt, wurde in dem Artikel von Bruel erläutert; sie resultiert aus der, nach dem Hochtemperaturtempern (ungefähr 1300ºC), nicht abrupten Entwicklung der Si/SiO&sub2;-Grenzflächen, wobei diese Grenzflächen eine lamellare Struktur aufweisen. Die Bildung dieser Inseln ist unvermeidlich.
  • Da der Diffusionskoeffizient des Siliciums durch das Siliciumoxid äußerst gering ist (in der Größenordnung von 10&supmin;²&sup9;/cm² bei 400ºC), fanden die Erfinder heraus, daß die einzige Weise, die Siliciumniederschläge der Oxidschicht zu beseitigen, darin besteht, sie zu oxidieren. Das erfindungsgemäße Verfahren ermöglicht diese Oxidation der Siliciumniederschläge.
  • Außerdem haben die Erfinder gezeigt, in einem Artikel "Self-interstitial migration in Si implanted with oxygen", erschienen in Physica Scripta, Band 35, 42-44 von 1987, daß die Bildung der vergrabenen Siliciumoxidschicht 4 (Fig. 1) einen großen Fluß von Siliciumatomen ins Spiel bringt, in Richtung Strukturoberfläche 14, die ihre Plätze im Kristall verlassen und sich daher in Zwischengitterlage befinden.
  • Bei ihrer Implantation blockieren die Siliciumoxidniederschläge, die sich in dem monokristallinen Film 6 bilden, die "Migration" 14 der Silicium-Zwischengitteratome zur Oberfläche, die folglich die Tendenz haben, zu kondensieren in Form von Dislokationsschleifen beiderseits der vergrabenen Oxidschicht. Die Anzahl Dislokationsschleifen erhöht sich mit der Dosis der implantierter Sauerstoffionen. Es sind diese Dislokationsschleifen, die, nach Tempern bei hoher Temperatur, zu den Quer-Dislokationen 12 in dem Halbleiterfilm führen.
  • Das erfindungsgemäße Verfahren ermöglicht, zusätzlich zur Beseitigung der in der Siliciumoxidschicht vorhandenen Siliciumniederschläge, die Dichte der Dislokationen zu vermindern, und insbesondere der Quer-Dislokationen, die vorhanden sind in dem Siliciumfilm, der die Siliciumschicht überdeckt.
  • Dazu bezieht sich das erfindungsgemäße Verfahren auf die Herstellung einer kontinuierlichen Oxidschicht, vergraben in einem Halbleitersubstrat, darin bestehend, in dem Substrat wenigstens zwei aufeinanderfolgende Implantationen von Sauerstoffionen auszuführen, wobei die genannten aufeinanderfolgenden Implantationen nur durch einen Temperungsschritt getrennt sind und ausgeführt werden mit der gleichen Energie und mit einer Dosis im Substrat unter 1,5·10¹&sup8; O&spplus;-Ionen/cm², wobei jede Implantation direkt gefolgt wird von einem Temperungsschritt der erhaltenen Struktur bei einer Temperatur über 800ºC, aber unter der Schmelztemperatur des Substrats, wobei die erste Implantation, gefolgt vom ersten Temperungsschritt, eine vergrabene isolierende Oxidschicht bildet, und die folgenden Implantationen mit ihrem Tempern die Struktur der besagten vergrabenen Oxidschicht verbessern.
  • Dieses Verfahren ermöglicht einerseits, den Dislokationsfaktor des Halbleiterfilms, gebildet über der vergrabenen Oxidschicht, erheblich zu verringern, und andererseits das Vorhandensein der Niederschläge aus Halbleitermaterial zu beseitigen, festgestellt in der vergrabenen Isolierschicht, durch Oxidation dieser Niederschläge, wenn man Sauerstoffionen implantiert.
  • Erfindungskonform führt man die Sauerstoffionenimplantation in mehreren Schritten aus. Die Dosis der bei jeder Ionenimplantation implantierten Ionen ist kleiner als die Ionengesamtdosis, die man implantieren möchte. Außerdem ist die Anzahl Implantationen abhängig von der Ionengesamtdosis, die man implantieren möchte und der bei jeder Implantation implantierten Ionendosis.
  • Die Ionengesamtdosis hängt ab von der Dicke der Oxidschicht und des monokristallinen Films, der diese Isolierschicht, die man erhalten will, überdeckt. Bei einer gegebenen Implantationsenergie wächst die Dicke der Oxidschicht mit der Anzahl und Dosis der Implantationen und umgekehrt, und die Dicke des monokristallinen Films, der die Oxidschicht überdeckt, nimmt ab mit der Anzahl und Dosis der Implantationen.
  • Beispielsweise, für mehrere Sauerstoffimplantationen mit einer Energie von 200 keV in Silicium, muß die Gesamtdosis an implantierten Ionen kleiner sein als 3,8·10¹&sup8; O&spplus;-Ionen/cm²; über diesem Wert gibt es keinen Siliciumfilm mehr, und die Isolierschicht ist nicht mehr vergraben.
  • Außerdem hängt die Anzahl Implantationen und die Dosis der bei jeder Implantation implantierten Ionen ab von der Art der Ionen und der Art des Substrats, in das diese Ionen implantiert werden.
  • Im Falle einer O&spplus;-Ionenimplantation in ein Siliciumsubstrat kann die Anzahl Implantationen z. B. von 2 bis 10 variieren und die Dosis der bei jeder Implantation implantierten Ionen von 10¹&sup6; bis 0,9·10¹&sup8; O&spplus;-Ionen/cm². Insbesondere kann man, für eine vergrabene Siliciumoxidschicht von 330 und von 400 nm Dicke für einen Film aus monokristallinem Silicium von jeweils 260 bzw. 200 nm, 5 bzw. 6 Implantationen vorsehen, mit Dosen von 3·10¹&sup7; O&spplus;-Ionen/cm², was einer Monoimplantation von 1,5 bzw. 1,8·10¹&sup8; Ionen/cm² entspricht.
  • Die Implantationsenergien, die gleich sind von einer Implantation zur anderen, sind abhängig von der Eindringtiefe der Ionen; je mehr die Energie zunimmt, um so mehr nimmt die Eindringtiefe zu. Die Energien sind z. B. enthalten zwischen 100 und 1000 keV.
  • Erfindungskonform kann man z. B. Sauerstoffionen in ein monokristallines Siliciumsubstrat implantieren.
  • Bei einem Siliciumsubstrat führt die Implantation von Sauerstoffionen zur Erzeugung einer vergrabenen SiO&sub2;-Schicht.
  • Um eine In-situ-Temperung der durch die Ionenimplantation verursachten Kristalldefekte durchzuführen oder, anders ausgedrückt, um zu vermeiden, daß der Halbleiterfilm amorph wird, und um seine Qualität zu verbessern, führt man vorteilhafterweise während der Implantation eine Erwärmung des Substrats durch. Diese Erwärmung variiert für ein Siliciumsubstrat zwischen 500 und 700ºC.
  • Die Temperungstemperatur nach jeder Ionenimplantation hängt ab von der Art des Halbleitersubstrats. Außerdem, je höher die Temperungstemperatur ist, um so kürzer ist die Dauer dieser Temperung. Für ein Siliciumsubstrat ist die Temperungstemperatur höher als 1100ºC, und kann von 1150 bis 1400ºC und vorzugsweise von 1300 bis 1400ºC gehen; die Schmelztemperatur des Siliciums beträgt 1415ºC.
  • Das erfindungsgemäße Verfahren ermöglicht die Herstellung von Halbleiterstrukturen, umfassend eine Oxidschicht, eingefügt zwischen ein Halbleitersubstrat und einen Halbleiterfilm, erzeugt durch Sauerstoffionenimplantation in das Substrat, bei denen der Halbleiterfilm einen Dislokationsfaktor kleiner 10&sup5; pro cm² aufweist und die Isolierschicht homogen ist.
  • Der Wert 10&sup5; pro cm² ist bedingt durch das gegenwärtige Detektionslimit der Planar-Elektronenmikroskopie.
  • Weitere Charakteristika und Vorzüge der Erfindung gehen besser aus der nachfolgenden, beispielhaften und nicht einschränkenden Beschreibung hervor.
  • Die Beschreibung bezieht sich auf die beigefügten Figuren:
  • - die Fig. 1, schon beschrieben, stellt schematisch im Längsschnitt eine durch das SIMOX-Verfahren erhaltene Struktur dar, entsprechend der vorhergehenden Technik,
  • - die Fig. 2 ist eine Aufnahme einer Wafer-Transmissionselektronenmikroskopie einer Struktur, erhalten durch Implantation von Sauerstoff Ionen in ein monokristallines Silicium entsprechend der vorhergehenden Technik,
  • - die Fig. 3, schon beschrieben, stellt schematisch einen MOS-Transistor dar, hergestellt in einer Siliciumschicht, die eine Siliciumoxidschicht überdeckt,
  • - die Fig. 4 stellt das Herstellungsverfahren einer vergrabenen Siliciumoxidschicht dar, und
  • - die Fig. 5 ist eine Aufnahme einer Wafer-Transmissionselektronenmikroskopie einer Struktur, erhalten mit dem erfindungsgemäßen Verfahren.
  • Bei einem besonderen Ausführungsbeispiel des erfindungsgemäßen Verfahrens, dargestellt in Fig. 4, führt man in einem Substrat aus monokristallinem Silicium 102 eine erste O&spplus;-Ionenimplantation 103 mit einer Dosis von 0,8·10¹&sup8; Ionen/cm² mit einer Energie von 200 keV durch. Man erhält eine Schicht aus implantiertem Sauerstoff 105, überdeckt durch einen Film 106 aus monokristallinem Silicium, wie dargestellt im Teil (a) der Fig. 4. Ein Erwärmen des Substrats auf eine Temperatur in der Größenordnung von 600ºC, während der Implantation, bildet insbesondere einen Temperungsschritt, der ermöglicht, die Kristallqualität des Halbleiterfilms 106 zu verbessern.
  • Man führt anschließend eine plasmaunterstützte Gasphasenabscheidung (PECVD) einer Siliciumoxid- Einschließungsschicht 107 mit 600 nm Dicke durch, wie dargestellt in Teil (b) der Fig. 4, die einen Schutz des Siliciumfilms 106 beim Hochtemperaturtempern gewährleistet. Dieses Tempern erfolgt bei 1320ºC während 6 Stunden.
  • Erfindungsgemäß führt die erste Ionenimplantation, gefolgt vom ersten Hochtemperaturtempern (über 1100ºC), zu einer vergrabenen Schicht 104 aus Siliciumoxid SiO&sub2;, die sehr zahlreiche Siliciumniederschläge oder -Inseln enthält, lokalisiert im Inneren der Siliciumoxidschicht, wie dargestellt in dem Artikel Appl. Phys. Lett. von Stoemenos, vorhergehend zitiert.
  • Man beseitigt anschließend die Einschließungsschicht durch chemisches Ätzen mit einem Ätzbad, das FH und FHN&sub4; enthält.
  • Man führt dann eine neue Sauerstoffionenimplantation mit einer Dosis von 0,8·10¹&sup8; Ionen/cm² durch, mit einer Energie von 200 keV. Man scheidet wieder eine Einschließungsschicht 107 mittels PECVD ab, dann führt man ein neues Tempern bei 1320ºC während 6 Stunden durch.
  • Die zweite Implantation, gefolgt von ihrem Tempern, hat die Aufgabe, den für die Oxidation der in der vergrabenen Oxidschicht 104 vorhandenen Siliciumniederschläge erforderlichen Sauerstoff zuzuführen, und somit zu abrupten Si/SiO&sub2;-Übergängen vorn 108 und hinten 110 zu führen.
  • Nach Entfernung der zweiten Einschließungsschicht erhält man die im Teil (c) der Fig. 4 dargestellte Halbleiterstruktur.
  • Die beiden aufeinanderfolgenden Implantationen führen zu einer implantierten Gesamtdosis von 1,6·10¹&sup8; Ionen/cm².
  • Diese Verfahrensweise ermöglicht es, eine Siliciumoxidschicht 104 von 380 nm Dicke zu erhalten, und einen Halbleiterfilm 106 in der Dickengrößenordnung von 170 nm.
  • Die bei diesen Bedingungen erhaltene Struktur ist dargestellt in der Abbildung der Fig. 5. Es ist klar ersichtlich aus dieser Aufnahme, hergestellt mittels X TEM, daß der Siliciumfilm 106, der die vergrabene Siliciumschicht 104 überdeckt, von Quer- Dislokationen befreit ist. Eine TEM-Charakterisierung hat gezeigt, daß die Dislokationsdichte in dem Siliciumfilm kleiner 10&sup5; pro cm² ist. Außerdem weist die Oxidschicht keine Siliciuminseln auf, und die vordere und die hintere Si/SiO&sub2;-Übergänge 108 und 110 sind abrupt. Dies ist sehr wichtig für die industrielle Herstellung von integrierten Schaltkreisen oder Lichtleitern mit vorzüglichen elektrischen bzw. optischen Eigenschaften.
  • Das erfindungsgemäße Verfahren führt zur Herstellung von Silicium-auf-Isolator-Strukturen von vorzüglicher Qualität. Es ermöglicht die Herstellung von SIMOX-Strukturen, die eine sehr geringe Menge Dislokationen enthalten, kleiner 10&sup5;/cm², und eine vergrabene Siliciumoxidschicht, die von Si-Inseln befreit und vollkommen homogen ist.
  • Das erfindungsgemäße Verfahren eignet sich, außer für integrierte Schaltungen in SSI-Technologie, vorteilhafterweise für die Herstellung von integrierten Lichtwellenleitern auf einem Siliciumsubstrat. Diese Wellenleiter werden gebildet durch eine oder mehrere SiO&sub2;-Schichten, hergestellt durch Sauerstoffionenimplantation, erfindungskonform mit unterschiedlichen Implantationsenergien, wobei die Implantationstiefe der Ionen zunimmt mit der Implantationsenergie.
  • Es ist außerdem möglich, Ionenimplantationen durchzuführen, nachdem das Halbleitersubstrat bedeckt wurde durch eine Einschließungsschicht aus SiO&sub2;. Die Verwendung dieser Einschließungsschicht ist insbesondere beschrieben in dem vorhergehend zitierten Artikel von Bruel.

Claims (9)

1. Verfahren zur Herstellung einer, in einem Halbleitersubstrat (102) vergrabenen, kontinuierlichen Oxidschicht (104), die darauf beruht, daß in dem Substrat nacheinander mindestens zwei Implantationen von Sauerstoffionen ausgeführt werden, wobei die besagten Implantationen nacheinander, nur durch einen Glühschritt getrennt, bei derselben Energie und bei einer Dosis im Substrat kleiner 1,5·10¹&sup8; O&spplus;-Ionen/cm² erfolgen, wobei jede Implantation direkt von einem Glühabschnitt der erhaltenen Struktur bei einer Temperatur größer 800ºC, aber kleiner der Fusionstemperatur des Substrats gefolgt wird, und die erste Implantation von dem ersten Glühschritt gefolgt wird, der eine vergrabene isolierende Oxidschicht (104) bildet und die folgenden Implantationen mit ihrem Glühen die Struktur der besagten vergrabenen Oxidschicht verbessern.
2. Verfahren gemaß Anspruch 1, dadurch gekennzeichnet, daß die Zahl der Implantationen und die Dosis der implantierten Ionen von der Gesamtdosis der Ionen abhängt, die man zu Implantieren wünscht.
3. Verfahren gemaß Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat (102) aus Silizium ist.
4. Verfahren gemaß Anspruch 3, dadurch gekennzeichnet, daß die Glühvorgänge bei einer Temperatur größer 1100ºC erfolgen.
5. Verfahren gemaß Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Glühvorgänge bei einer Temperatur zwischen 1300ºC und 1400ºC erfolgen.
6. Verfahren gemaß einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Glühschritt die folgenden Anschnitte umfaßt: Anscheiden einer einschließenden Schicht auf einer Struktur, thermische Behandlung und Beseitigung der einschließenden Schicht.
7. Verfahren gemaß einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß man während jeder Implantation eine Erwärmung des Substrats (102) ausführt, ein In-situ Glühen der durch die Ionenimplantation erzeugten Kristallfehler wird somit ausgeführt.
8. Verfahren gemaß Anspruch 7, dadurch gekennzeichnet, daß das Erwärmen des Substrats (102) für ein Siliziumsubstrat bei einer Temperatur zwischen 500 und 700ºC ausgeführt wird.
9. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß das Substrat aus Silizium ist, die Zahl der Implantationen gleich 2 ist, jede Implantation bei einer Dosis im Substrat von 0,8·10¹&sup8; O&spplus;-Ionen/cm², mit einer Energie von 200 keV erfolgt, und das Glühen bei 1320ºC während 6 Stunden erfolgt.
DE3888883T 1987-06-15 1988-06-13 Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht. Expired - Fee Related DE3888883T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8708272A FR2616590B1 (fr) 1987-06-15 1987-06-15 Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche

Publications (2)

Publication Number Publication Date
DE3888883D1 DE3888883D1 (de) 1994-05-11
DE3888883T2 true DE3888883T2 (de) 1994-10-20

Family

ID=9352018

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3888883T Expired - Fee Related DE3888883T2 (de) 1987-06-15 1988-06-13 Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht.

Country Status (5)

Country Link
US (1) US4975126A (de)
EP (1) EP0298794B1 (de)
JP (1) JP2894562B2 (de)
DE (1) DE3888883T2 (de)
FR (1) FR2616590B1 (de)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4804633A (en) * 1988-02-18 1989-02-14 Northern Telecom Limited Silicon-on-insulator substrates annealed in polysilicon tube
US5196355A (en) * 1989-04-24 1993-03-23 Ibis Technology Corporation Simox materials through energy variation
US5141879A (en) * 1989-08-28 1992-08-25 Herbert Goronkin Method of fabricating a FET having a high trap concentration interface layer
JP2626289B2 (ja) * 1990-03-27 1997-07-02 松下電器産業株式会社 半導体装置の製造方法
US5310689A (en) * 1990-04-02 1994-05-10 Motorola, Inc. Method of forming a SIMOX structure
JP2551681B2 (ja) * 1990-06-20 1996-11-06 富士通株式会社 半導体装置の製造方法
US5212397A (en) * 1990-08-13 1993-05-18 Motorola, Inc. BiCMOS device having an SOI substrate and process for making the same
FR2666453A1 (fr) * 1990-08-31 1992-03-06 Commissariat Energie Atomique Batterie de photopiles montees en serie.
US5288650A (en) * 1991-01-25 1994-02-22 Ibis Technology Corporation Prenucleation process for simox device fabrication
JP2752799B2 (ja) * 1991-03-27 1998-05-18 三菱マテリアル株式会社 Ｓｏｉ基板の製造方法
KR950000103B1 (ko) * 1991-04-15 1995-01-09 금성일렉트론 주식회사 반도체 장치 및 그 제조방법
JP2833256B2 (ja) * 1991-04-15 1998-12-09 日本電気株式会社 固体撮像装置の製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3291510B2 (ja) * 1992-03-31 2002-06-10 シャープ株式会社 半導体装置
IT1255764B (it) * 1992-05-15 1995-11-15 Enichem Struttura soi con ossido sottile e profondo ottenuta per impiantazioneionica ad alta energia e successivi trattamenti termici.
US5429955A (en) * 1992-10-26 1995-07-04 Texas Instruments Incorporated Method for constructing semiconductor-on-insulator
US5278077A (en) * 1993-03-10 1994-01-11 Sharp Microelectronics Technology, Inc. Pin-hole patch method for implanted dielectric layer
EP0623950B1 (de) * 1993-05-03 1997-06-18 Forschungszentrum Rossendorf e.V. Verfahren zur Herstellung röhrenförmiger Mikrostrukturen in Festkörpern
US5312764A (en) * 1993-05-28 1994-05-17 Motorola, Inc. Method of doping a semiconductor substrate
US5364800A (en) * 1993-06-24 1994-11-15 Texas Instruments Incorporated Varying the thickness of the surface silicon layer in a silicon-on-insulator substrate
JPH07106512A (ja) * 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
US5661044A (en) * 1993-11-24 1997-08-26 Lockheed Martin Energy Systems, Inc. Processing method for forming dislocation-free SOI and other materials for semiconductor use
JP3139904B2 (ja) * 1993-12-28 2001-03-05 新日本製鐵株式会社 半導体基板の製造方法および製造装置
US5580419A (en) * 1994-03-23 1996-12-03 Trw Inc. Process of making semiconductor device using focused ion beam for resistless in situ etching, deposition, and nucleation
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
US5895252A (en) * 1994-05-06 1999-04-20 United Microelectronics Corporation Field oxidation by implanted oxygen (FIMOX)
JP3427114B2 (ja) * 1994-06-03 2003-07-14 コマツ電子金属株式会社 半導体デバイス製造方法
US5393693A (en) * 1994-06-06 1995-02-28 United Microelectronics Corporation "Bird-beak-less" field isolation method
US5488004A (en) * 1994-09-23 1996-01-30 United Microelectronics Corporation SOI by large angle oxygen implant
JP3204855B2 (ja) * 1994-09-30 2001-09-04 新日本製鐵株式会社 半導体基板の製造方法
US5589407A (en) * 1995-09-06 1996-12-31 Implanted Material Technology, Inc. Method of treating silicon to obtain thin, buried insulating layer
US5573961A (en) * 1995-11-09 1996-11-12 Taiwan Semiconductor Manufacturing Company Ltd. Method of making a body contact for a MOSFET device fabricated in an SOI layer
US5672522A (en) * 1996-03-05 1997-09-30 Trw Inc. Method for making selective subcollector heterojunction bipolar transistors
US5733813A (en) * 1996-05-09 1998-03-31 National Semiconductor Corporation Method for forming planarized field isolation regions
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US5702957A (en) * 1996-09-20 1997-12-30 Lsi Logic Corporation Method of making buried metallization structure
US6043166A (en) * 1996-12-03 2000-03-28 International Business Machines Corporation Silicon-on-insulator substrates using low dose implantation
US6090689A (en) 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US5930643A (en) 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
US6486037B2 (en) 1997-12-22 2002-11-26 International Business Machines Corporation Control of buried oxide quality in low dose SIMOX
US6066530A (en) * 1998-04-09 2000-05-23 Advanced Micro Devices, Inc. Oxygen implant self-aligned, floating gate and isolation structure
US6703283B1 (en) 1999-02-04 2004-03-09 International Business Machines Corporation Discontinuous dielectric interface for bipolar transistors
US6180487B1 (en) 1999-10-25 2001-01-30 Advanced Micro Devices, Inc. Selective thinning of barrier oxide through masked SIMOX implant
US6476446B2 (en) 2000-01-03 2002-11-05 Advanced Micro Devices, Inc. Heat removal by removal of buried oxide in isolation areas
US6613643B1 (en) 2000-01-28 2003-09-02 Advanced Micro Devices, Inc. Structure, and a method of realizing, for efficient heat removal on SOI
US6417078B1 (en) 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
EP1852908A1 (de) * 2000-05-03 2007-11-07 Ibis Technology, Inc. Implantationsverfahren mit substöchiometrischen Luftmengen bei verschiedenen Energien
US6593173B1 (en) 2000-11-28 2003-07-15 Ibis Technology Corporation Low defect density, thin-layer, SOI substrates
JP2002289552A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US6846727B2 (en) 2001-05-21 2005-01-25 International Business Machines Corporation Patterned SOI by oxygen implantation and annealing
US6541356B2 (en) * 2001-05-21 2003-04-01 International Business Machines Corporation Ultimate SIMOX
US6855436B2 (en) * 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
US6602757B2 (en) 2001-05-21 2003-08-05 International Business Machines Corporation Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI
US20020190318A1 (en) 2001-06-19 2002-12-19 International Business Machines Corporation Divot reduction in SIMOX layers
US6495429B1 (en) * 2002-01-23 2002-12-17 International Business Machines Corporation Controlling internal thermal oxidation and eliminating deep divots in SIMOX by chlorine-based annealing
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
US6861320B1 (en) * 2003-04-04 2005-03-01 Silicon Wafer Technologies, Inc. Method of making starting material for chip fabrication comprising a buried silicon nitride layer
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
AU2003297191A1 (en) * 2003-12-16 2005-07-14 International Business Machines Corporation Contoured insulator layer of silicon-on-onsulator wafers and process of manufacture
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US7741190B2 (en) * 2007-08-09 2010-06-22 National Semiconductor Corporation Method of selective oxygen implantation to dielectrically isolate semiconductor devices using no extra masks
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
JP5487565B2 (ja) * 2008-06-19 2014-05-07 株式会社Ｓｕｍｃｏ エピタキシャルウェーハおよびその製造方法
JP2010118382A (ja) * 2008-11-11 2010-05-27 Sumco Corp Ｓｉｍｏｘウェーハの結晶欠陥の低減方法
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
FR2961013B1 (fr) 2010-06-03 2013-05-17 Commissariat Energie Atomique Procede pour eliminer des impuretes residuelles extrinseques dans un substrat en zno ou en znmgo de type n, et pour realiser un dopage de type p de ce substrat.
JP5470358B2 (ja) 2011-11-29 2014-04-16 本田技研工業株式会社 磁歪式トルクセンサ、この磁歪式トルクセンサを搭載した電動アシスト自転車及び電動パワーステアリング装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6044935B2 (ja) * 1979-10-21 1985-10-07 ユニ・チヤ−ム株式会社 衛生用吸収材の製造方法
JPS5860556A (ja) * 1981-10-06 1983-04-11 Fujitsu Ltd 半導体装置の製法
US4676841A (en) * 1985-09-27 1987-06-30 American Telephone And Telegraph Company, At&T Bell Laboratories Fabrication of dielectrically isolated devices utilizing buried oxygen implant and subsequent heat treatment at temperatures above 1300° C.
JPS62132344A (ja) * 1985-12-04 1987-06-15 Nec Corp 集積回路用シリコン基板の製造方法

Also Published As

Publication number Publication date
JPS6417444A (en) 1989-01-20
US4975126A (en) 1990-12-04
JP2894562B2 (ja) 1999-05-24
EP0298794A1 (de) 1989-01-11
DE3888883D1 (de) 1994-05-11
FR2616590B1 (fr) 1990-03-02
EP0298794B1 (de) 1994-04-06
FR2616590A1 (fr) 1988-12-16

Similar Documents

Publication Publication Date Title
DE3888883T2 (de) Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht.
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE69221188T2 (de) Feldeffekttransistorstruktur und Verfahren zur Herstellung
DE69217682T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen und integrierten Schaltkreisen mit Verwendung von Seitenwand-Abstandsstücken
DE69333173T2 (de) Verfahren zur Herstellung eines Substrates mit einer Halbleiterschicht auf einem Isolator
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
DE3628488C2 (de) Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen
DE3881004T2 (de) Verfahren zum herstellen von integrierten cmos-anordnungen mit verringerten gate-laengen.
DE3688929T2 (de) Verfahren zum Herstellen von IGFETs mit minimaler Übergangstiefe durch epitaktische Rekristallisation.
DE68920657T2 (de) Verfahren zur Herstellung einer Halbleiter-auf-Isolator-Struktur mit Einfangplätzen.
DE69018744T2 (de) MOSFET aus Silizium mit einer durch eine Germanium-Dotierung verlängerten Lebensdauer.
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
DE3731742A1 (de) Silizium-auf-isolator-halbleiterbauelement und verfahren zum herstellen des bauelements
DE19744687A1 (de) Feldeffekttransistor und Herstellungsverfahren desselben
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE69938381T2 (de) Herstellung einer LDD Struktur für eine Schutzschaltung gegen elektrostatische Entladungen (ESD)
DE3636249A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor
DE102008016426B4 (de) Verfahren zum Erzeugen einer Zugverformung durch Anwenden von Verspannungsgedächtnistechniken in unmittelbarer Nähe zu der Gateelektrode
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE102005054219B4 (de) Verfahren zum Herstellen eines Feldeffekttransistors und Feldeffekttransistor
DE2932928A1 (de) Verfahren zur herstellung von vlsi-schaltungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee