DE3884019T2 - Verfahren zum Herstellen einer Modul-Halbleiter-Leistungsanordnung und hergestellte Anordnung. - Google Patents

Verfahren zum Herstellen einer Modul-Halbleiter-Leistungsanordnung und hergestellte Anordnung.

Info

Publication number
DE3884019T2
DE3884019T2 DE88200374T DE3884019T DE3884019T2 DE 3884019 T2 DE3884019 T2 DE 3884019T2 DE 88200374 T DE88200374 T DE 88200374T DE 3884019 T DE3884019 T DE 3884019T DE 3884019 T2 DE3884019 T2 DE 3884019T2
Authority
DE
Germany
Prior art keywords
plates
connections
plate
chips
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88200374T
Other languages
English (en)
Other versions
DE3884019D1 (de
Inventor
Cristina Natale Di
Luciano Gandolfi
Carlo Minotti
Spatrisano Antonio Perniciaro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Application granted granted Critical
Publication of DE3884019D1 publication Critical patent/DE3884019D1/de
Publication of DE3884019T2 publication Critical patent/DE3884019T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer modularen Halbleiter-Leistungsanordnung und die durch ein solches Verfahren erhaltene Anordnung.
  • Beim Herstellen modularer Halbleiter-Leistungsanordnungen wie bei der Herstellung zahlreicher anderer Bauteile, ist es ein wichtiges Ziel, daß die Produktion äußerst zuverlässiger Erzeugnisse unter Anwendung einfacher und billiger Verfahren gelingt.
  • Die bekannten Halbleiter-Leistungsanordnungen erfordern komplizierte und teure Verfahren, sowohl im Hinblick auf die zu ihrem Bau notwendigen einzelnen Komponenten als auch hinsichtlich ihres Zusammenfügens und ihrer gegenseitigen Isolierung.
  • Einige dieser bekannten Anordnungen sind im US-Patent 4 518 982 beschrieben. Dieses Patent gibt eine ausführliche Beschreibung einer modularen Leistungsanordnung, deren Herstellungsverfahren darin besteht, einen oder mehrere Halbleiterchips auf einen ebenen Teil einer ersten Elektrode zu löten (die auch als Wärmesenke dient), weitere Elektroden (die möglicherweise andere Chips enthalten) mittels eines dielektrischen Klebstoffes auf den erwähnten flachen Teil zu löten, die verschiedenen Chips und Elektroden elektrisch miteinander zu verbinden, die Anordnung in Harz zu einzukapseln und die wärmeableitende Oberfläche mit Hilfe einer weiteren Schicht aus Isoliermaterial elektrisch zu isolieren.
  • Eine andere bekannte Anordnung, die besonders geeignet ist, um bei verschiedenen Stufen während der Herstellung geprüft zu werden, ist in dem Dokument GB-A-1255073 beschrieben. Sie wird hergestellt durch Befestigen einer Halbleiteranordnung an einem vorgeformten Leiternetzwerk flacher Gestalt, das einen aus einem Metallblech hergestellten Zuleitungsrahmen aufweist. Nach Einkapselung der Teile des Aufbaus in mehreren diskreten Schritten werden die Leiter von dem Zuleitungsrahmen abgetrennt.
  • Eine weitere bekannte Anordnung, die sich besonders zur Verminderung der Verdrahtungsinduktivität eignet, ist im Dokument DE-A-33-6979 beschrieben. Ihre Herstellungsschritte umfassen das Anlöten innerer plattenförmiger Teile getrennter Anschlußleiter an eine Schicht aus Aluminiumoxid und das darauffolgende Anlöten von Halbleiteranordnungen und Verbindungsdrähten an die erwähnten plattenförmigen Teile.
  • Der Zweck der vorliegenden Erfindung besteht darin, eine besonders zuverlässige modulare Leistungsanordnung gemäß dem Patentanspruch 1 zu schaffen, die durch ein äußerst einfaches und nicht sehr teures Montageverfahren entsprechend einer sehr flexiblen Herstellungsmethode und mit Bauteilen erhalten wird, die, obwohl in ihrer Zahl äußerst begrenzt, dazu verwendet werden können, verschiedene Schaltungsanordnungen und Layouts zu bilden und dabei immer dieselben Werkzeuge zu benutzen und immer eine gleiche äußere geometrische Konfiguration der erhaltenen Anordnungen einzuhalten.
  • Gemäß einem besonderen Merkmal des Herstellungsverfahrens werden die gegenseitige Isolierung der Elektroden und ihre Einkapselung in einem einzigen Schritt durchgeführt.
  • Das erfindungsgemäße Herstellungsverfahren betrifft eine modulare Halbleiter-Leistungsanordnung, bestehend aus einem oder mehreren Halbleiterchips, einer Metallplatte (11) zum Ableiten der durch den Joule-Effekt erzeugten Wärme, einer Vielzahl von Elektroden, welche die Signal- und Versorgungsanschlüsse der Anordnung bilden, und einer Harzeinkapselung, und ist gekennzeichnet durch die folgenden Schritte:
  • - jeder Chip wird auf eine Platte (33) einer Mehrzahl von Platten (33, 34, 35, 36) elektrisch leitenden Materials gelötet;
  • - die Platten (33, 34, 35, 36) werden auf einer ebenen Fläche angeordnet, die im wesentlichen parallel zu der oben erwähnten wärmeableitenden Platte (II) und dicht an dieser Platte liegt;
  • - aus einer einzigen Platte leitenden Materials wird ein einstückiger Rahmen (51) ausgeschnitten, der zur Bildung der Versorgungs und Signalanschlüsse bestimmt ist, wobei dieses Ausschneiden ermöglicht, daß zwischen den Teilen der Anschlußleiter, die außerhalb der Harzkapselung bleiben sollen, vorläufige mechanische Verbindungen (61) bleiben;
  • - die inneren Enden der Anschlüsse werden an Anschlußpunkte der Chips oder der elekrisch mit den Chips verbundenen Exemplare der erwähnten Anzahl der Platten gelötet;
  • - alle aktiven Teile der Anordnung werden mit isolierendem Harz verkapselt, wobei die äußere Oberfläche der Platte (11) und die zu den vorgenannten vorläufigen Verbindungen (61) gehörenden Teile der Anschlüsse unbedeckt gelassen werden;
  • - die vorübergehenen Verbindungen (61) werden abgeschnitten.
  • Andere, sich auf bevorzugte Ausführungsformen beziehende Lösungen sind des weiteren in den Ansprüchen dargestellt.
  • Die Merkmale der vorliegenden Erfindung gehen deutlicher aus der nachfolgenden Beschreibung und den beigefügten Zeichnungen hervor, die sich auf eine nicht als Einschränkung anzusehende Ausführungsform beziehen und worin:
  • Fig. 1 eine auseinandergezogene Darstellung der Grundplatte und der die Chips tragenden Substrate ist;
  • Figuren 2a und 2b die Grundplatte der Fig. 1 von der Seite und im Querschnitt zeigen;
  • Figuren 3a, 3b und 3c ein Substrat der Fig. 1 in einer Unteransicht, einer Draufsicht und einer Schnittansicht zeigen;
  • Fig. 4 eine Ansicht der Grundplatte der Fig. 1 zeigt, nachdem die Substrate und die Chips mit ihr verbunden worden sind und nachdem die elektrischen Verbindungen zwischen Chips und Metallbelag der Substrate hergestellt worden sind;
  • Fig. 5 den einstückigen Rahmen zum Erhalten der äußeren Anschlüsse und deren Verbindungen mit dem Metallbelag der Substrate zeigt;
  • Fig. 6 eine Draufsicht auf den geebneten Rahmen ist, aus dem der Rahmen nach Fig. 6 erhalten wurde;
  • Fig. 7 eine Ansicht der modularen Anordnung zeigt, nachdem die Harzkapselung durch Giepen durchgeführt worden ist;
  • Figuren 8a, 8b und 8c die fertige Anordnung in einer perspektivischen Darstellung von oben und von unten und in einer Draufsicht zeigen.
  • In der Figur 1 bezeichnet die Eezugszahl 11 die Grundplatte der Anordnung, die, weil sie als Wärmesenke sowie als Träger und Befestigungsmittel für die Anordnung selbst dienen muß, aus einem wärmeleitenden Metall von hoher mechanischer Festigkeit ist. Die in ihr enthaltenen Löcher A dienen dazu, sie mit Hilfe von Schrauben am äußeren Wärmestreuer zu befestigen, während die Nuten V dazu dienen, jede mögliche Verformung der Grundplatte, die sich durch das hohe Festziehmoment ergeben kann, zu absorbieren und dadurch ihre Ubertragung zum mittleren Teil der Platte zu verhindern. Die S-förmigen Ausfassungen M an den Seiten (siehe die in den Figuren 2a und 2b gezeigten Seiten- und Querschnittsansichten der Platte) dienen dazu, einen besseren Widerhalt der späteren Harzkapselung zu gewährleisten, wie es deutlicher in Verbindung mit der Figur 8b erläutert wird. Die Figur 1 zeigt außerdem die Bestandteile 12 und 13, die zwei chiptragende Substrate sind und die mit Hilfe der Lagen aus Lötmittel 14 auf die Grundplatte 11 gelötet werden.
  • Wie in den Figuren 3a, 3b und 3c gezeigt (Unteransicht, Draufsicht und Querschnittsansicht eines Substrats), setzt sich jedes Substrat zusammen aus einer rechteckförmigen dünnen mittleren Schicht 31 aus Aluminiumoxid (weniger als 1mm dick) und dünnen Kupferplatten, die direkt auf ihre beiden Seitenflächen gelötet sind. Genauer gesagt ist auf die Fläche, die der oberen Fläche der Grundplatte 11 zugewandt sein soll, eine einzelne Kupferplatte 32 gelötet, die ebenfalls rechteckige Form, aber etwas kleinere Abmessungen als die Schicht aus Aluminiumoxid hat, während die andere Fläche mit einer rechteckigen Platte 33 zum Tragen der Chips und für die Verbindungen zu einer äußeren Elektrode versehen ist, sowie, beidseitig dieser Platte 33 mit schmäleren Platten (Seitenstreifen) 34, 35 und 36, die sowohl zum Anlöten des Leiters für die Verbindung mit den Chips als auch zum Anlöten anderer äußerer Elektroden bestimmt sind. Die Figur 4 zeigt die Anordnung (41) so, wie sie aussieht, nachdem die beiden Substrate auf die Grundplatte gelötet sind, die Chips auf die größeren oberen Kupferplatten b und f gelötet sind und die elektrischen Verbindungen zwischen den Chips und den Seitenstreifen a, c, d, e, g, h realisiert sind. Die letztgenannten Verbindungen werden durch Ultraschall-Lötung von Aluminiumdraht erhalten. Die Figur 5 zeigt einen Kupferrahmen 51, der dazu bestimmt ist, die äußeren Anschlüsse und die Verbindungen dieser Anschlüsse mit den Seitenstreifen und den Platten f und b der Figur 4 zu bilden. Der Rahmen nach Figur 5 wird erhalten durch Ausstanzen aus einer Kupferplatte und durch anschließendes Biegen der Anschlußteile nach unten, wobei diese Anschlußteile später an die Seitenstreifen und die Platten f und b gelötet werden. Die Figur 6 zeigt eine Draufsicht auf den Rahmen nach Figur 5, wie er nach dem Ausstanzen aus der Kupferplatte und vor dem Umbiegen der Anschlußteile aussieht, die mit h, g, e, d, c, a, f, b bezeichnet sind. Nach dem Umbiegen nach unten werden die Anschlußteile an die betreffenden Streifen h, g, e, d, c, a und an die Platten f und b von 41 gelötet. Nachdem der Rahmen 51 mit der Anordnung 41 verlötet ist, wird die Anordnung eingekapselt durch einen Giepprozeß mit isolierendem Harz (z.B. duroplastischem Epoxyharz), vorzugsweise des beanspruchungsarmen Typs.
  • Nach dem Vergießen sieht die Anordnung so aus, wie es in Figur 7 dargestellt ist. An diesem Punkt ist es zur Fertigstellung der Anordnung notwendig, die äußeren vorläufigen Verbindungen zwischen den Anschlussen, entsprechend den in Figur 6 strichliert dargestellten Teilen (61), abzuschneiden und dann die Signalanschlüsse nach oben in eine Vertikalposition und die Versorgungsanschlüsse einwärts zu biegen. Die fertiggestellte Anordnung hat dann das Aussehen gemäß Figur 8a (perspektivische Ansicht von oben) und gemäß Figur 8b (perspektivische Ansicht von unten), wo 81, 82, 83 und 84 die Signalanschlüsse anzeigen und 85, 86 und 87 die Versorgungsanschlüsse anzeigen.
  • Wie in Figur 8b gezeigt, endet die Harzkapselung von unten gesehen bündig mit der unteren Oberfläche der Grundplatte 11, die somit in direkter Berührung mit der tragenden Metallstruktur befestigt werden kann, auf der sie angeordnet werden soll, so daß eine wirksame Ableitung der Wärme sichergestellt wird. Die gleiche Figur zeigt deutlich die Funktion der S-förmigen Ausfassungen an der Grundplatte (siehe Figuren 1 und 2b). In der Tat sind sie nach Fertigstellung der Anordnung vollständig im Harzkörper eingebettet und bilden so zwei Bereiche zur Verankerung und Gewährleistung eines sicheren Widerhaltes des Harzes.
  • Wie in der Figur 8c gezeigt (Draufsicht auf die Anordnung), kommen nach dem Umbiegen die Anschlußlöcher der drei Versorgungsanschlüsse 85, 86 und 87 genau über den drei im Harz eingebetteten Sechskantmuttern zu liegen, so daß die elektrische Verbindung mit den äußeren Verbindungsstangen ermöglicht Wird.
  • Die vorangehende Beschreibung gibt eine deutliche Vorstellung von der Vielseitigkeit des erfundenen Verfahrens und von der Einfachheit des Montageverfahrens in der Tat ist deutlich, daß:
  • - es mit den Substraten nach Figur 1 und Figur 3 möglich ist, Chips unterschiedlicher Anzahl und Größen zu verwenden, verschiedene Verbindungen der Chips mit den Seitenstreifen zu schaffen und Lötstreifen mit verschiedenen geometrischen Layouts zu erhalten;
  • - der einstückige Rahmen nach Figur 5 und Figur 6 auch in unterschiedlichen geometrischen Layouts hergestellt werden kann, um ihn an verschiedene geometrische Layouts der vorgenannten Lötstreifen und an die verschiedenen elektrischen Funktionen der Anordnung anpassen zu können;
  • - die Prozeduren zum Verlöten der Leiter, welche die Chips mit den Metallstreifen und die äußeren Elektroden mit den chiptragenden Streifen oder Platten verbinden, vereinfacht werden infolge der ebenen Verteilung der Lötpunkte und wegen der Tatsache, daß die inneren Enden der Elektroden verlötet werden, während sie durch die vorgenannten vorläufigen Verbindungen noch fest miteinander verbunden sind;
  • - infolge der Tatsache, daß die Chips auf koplanare Platten gelötet werden, und infolge des Vorhandenseins der vorläufigen Verbindungen zwischen den Elektroden es außerdem möglich ist, die Einkapselung und gegenseitige Isolierung der Elektroden in einem einzigen Schritt durchzuführen.
  • Zusätzlich zu den vorstehend erwähnten Vorteilen besteht ein weiterer Vorteil im Zusammenhang mit der besonderen Struktur des gewählten Substrats zum Anlöten der Chips, sowie im Zusammenhang mit dem Typ des für die Einkapselung benutzten Harzes. In der Tat sind die Substrate, die aus einer Aluminiumoxidschicht mit beidseitig direkt aufgelöteten Kupferplatten bestehen, durch Wärmedehnungskoeffizient gekennzeichnet, die sehr ähnlich denjenigen des Siliziums sind. Dies reduziert die thermomechanische Belastung auf ein Minimum, die ansonsten infolge der Unterschiedlichen Ausdehnungen von Silizium und Kupfer auf die Chips übertragen würden (andere Ausführungsformen ziehen in Betracht, zwischen die Chips und die tragenden Kupferplatten Schichten aus einem Material, wie z.B. Molybdän einzufügen, das einen Dehnungskoeffizienten in der Mitte zwischen denjenigen von Silizium und Kupfer hat, was jedoch die Montage komplizierter macht und die thermischen Kenndaten niedriger macht).
  • Die Verwendung eines Harzes vom beanspruchungsarmen Typ trägt dazu bei, die auf die Chips übertragene mechanische Spannung zu begrenzen, selbst im Falle von Chips sehr großer Abmessungen.
  • Es ist auch klar, daß sich die vorstehend beschriebenen Ausführungsformen in der nachstehenden Weise modifizieren lassen. Beispielsweise können die Drähte, welche die Chips mit den Metallstreifen der Substrate verbinden, durch direkte Lötverbindung zwischen den inneren Anschlußteilen des einstückigen Rahmens und den Chips ersetzt werden, wenn letztere mit benetzbaren Metallbelägen versehen sind. Diese inneren Teile können dann an Verbindungspunkte mit den Chips getötet werden, die sich auf den vorgenannten Platten 33 und Streifen 34, 35, 36 befinden (wie im Fall, der in den Figuren 4 und 5 dargestellt ist) oder die sich auf den gleichen Platten und auf benetzbaren Metallbelägen der Oberfläche der Chips befinden.
  • In ähnlicher Weise können die chiptragenden Substrate Strukturen haben, die sich von den vorstehend beschriebenen Strukturen unterscheiden, und die Isolierung zwischen den Chips und dem Wärmeableiter kann, anstatt durch eine Schicht aus Aluminiumoxid, durch eine Schicht des Verkapselungsharzes selbst erreicht werden, das in diesem Fall hohe Wärmeleitfähigkeit haben sollte.

Claims (5)

1. Verfahren zum Herstellen einer modularen Halbleiter-Leistungsanordnung, die einen oder mehrere Halbleiterchips, eine Metallplatte (11) zum Ableiten von durch den Joule-Effekt erzeugter Wärme, eine Vielzahl die Signal- und Versorgungsanschlüsse der Anordnung bildender Elektroden und eine Harz kapselung aufweist, mit folgenden Schritten:
- jeder Chip wird auf eine Platte (33) einer Mehrzahl von Platten (33, 34, 35, 36) aus elektrisch leitendem Material geschweißt;
- die Platten (33, 34, 35, 36) werden auf einer ebenen Fläche angeordnet, die im wesentlichen parallel zu der oben genannten Wärmeableitungsplatte (11) und dicht an dieser liegt;
- aus einer einzigen Platte aus leitendem Material wird ein einstückiger Rahmen (51) ausgeschnitten, der zum Bilden der Versorgungs- und Signalanschlüsse bestimmt ist, wobei es dieses Ausschneiden gestattet, zwischen denjenigen Teilen der Anschlußleiter, die außerhalb der Harzvkapselung bleiben sollen, vorläufige mechanische Verbindungen (61) bleiben;
- alle aktiven Teile der Anordnung werden mit isolierendem Harz verkapselt, wobei die äußere Oberfläche der Platte (11) und die mit den oben genannten vorläufigen Verbindungen (61) versehenen Teile der Anschlüsse unbedeckt bleiben;
- die vorläufigen Verbindungen (61) werden abgeschnitten, dadurch gekennzeichnet, daß vor dem Schritt der Einkapselung die inneren Enden der Anschlüsse in einer Richtung senkrecht zur Ebene des Rahmens umgebogen werden und an Anschlußpunkte der Chips oder an Platten der besagten Mehrzahl der Platten, die elektrisch mit den Chips verbunden sind, gelötet werden.
2. Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Platten (33, 34, 35, 36) aus Kupfer bestehen, daß die keinen Chip tragenden Exemplare von ihnen (34, 35, 36) streifenförmig sind und daß sie zu einer Platte (12, 13) gehören, die aus drei Schichten besteht, deren erste aus diesen Platten (33, 34, 35, 36) besteht und deren mittlere aus einer Aluminiumoxid-Platte (31) besteht, auf welche jede der Platten direkt aufgelötet ist, und deren dritte aus einer weiteren Platte aus Kupfer (32) besteht, die im wesentlichen gleiche Größe hat oder etwas kleiner ist als die mittlere Schicht und direkt auf sie gelötet ist, und daß das Anlöten der inneren Enden der Anschlüsse an die genannten Verbindungs Punkte vor dem Anlöten von Drähten erfolgt, welche jeden Chip mit den genannten streifenförmigen Platten (34, 35, 36) vebinden.
3. Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, daß die dritte Schicht (32) auf die innere Oberfläche der Platte (11) gelötet wird und daß die Verbindungen zwischen den Chips und den streifenförmigen Platten (34, 35, 36) durch Ultraschall-Lötung von Aluminiumdrähten hergestellt werden.
4. Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, daß sich die genannten Verbindungspunkte an den die Chips tragenden Platten (33) und an Metallbelägen an der Oberfläche der Chips befinden, die benetzbar sind durch das Lot, das zum Anlöten der inneren Enden der Anschlüsse benutzt wird.
5. Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Kapselung und dem Abschneiden der vorläufigen Verbindungen (6l) des einstückigen Rahmens (51) die Anschlüsse, die zum Erfüllen der Funktion der Signalanschlüsse bestimmt sind, in einer Richtung senkrecht zur Grundplatte umgebogen werden, während die Anschlüsse, die zur Durchführung der Funktion der Versorgungsanschlüsse bestimmt sind, über der Kapsel in einer Richtung parallel zur Grundplatte selbst gebogen werden.
DE88200374T 1987-03-09 1988-02-29 Verfahren zum Herstellen einer Modul-Halbleiter-Leistungsanordnung und hergestellte Anordnung. Expired - Fee Related DE3884019T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT19630/87A IT1202657B (it) 1987-03-09 1987-03-09 Procedimento di fabbricazione di un dispositivo modulare di potenza a semiconduttore e dispositivo con esso ottenento

Publications (2)

Publication Number Publication Date
DE3884019D1 DE3884019D1 (de) 1993-10-21
DE3884019T2 true DE3884019T2 (de) 1994-02-03

Family

ID=11159882

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88200374T Expired - Fee Related DE3884019T2 (de) 1987-03-09 1988-02-29 Verfahren zum Herstellen einer Modul-Halbleiter-Leistungsanordnung und hergestellte Anordnung.

Country Status (5)

Country Link
US (4) US4926547A (de)
EP (1) EP0282124B1 (de)
JP (1) JPS6425732A (de)
DE (1) DE3884019T2 (de)
IT (1) IT1202657B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1202657B (it) * 1987-03-09 1989-02-09 Sgs Microelettronica Spa Procedimento di fabbricazione di un dispositivo modulare di potenza a semiconduttore e dispositivo con esso ottenento
DE3837920A1 (de) * 1988-11-09 1990-05-10 Semikron Elektronik Gmbh Halbleiterelement
JP2504610B2 (ja) * 1990-07-26 1996-06-05 株式会社東芝 電力用半導体装置
US5233583A (en) * 1990-12-19 1993-08-03 General Electric Company Tracking and reading system for an optical medium and medium for use therewith
JPH05166969A (ja) * 1991-10-14 1993-07-02 Fuji Electric Co Ltd 半導体装置
US5705848A (en) * 1995-11-24 1998-01-06 Asea Brown Boveri Ag Power semiconductor module having a plurality of submodules
JP3491481B2 (ja) * 1996-08-20 2004-01-26 株式会社日立製作所 半導体装置とその製造方法
US5736432A (en) * 1996-09-20 1998-04-07 National Semiconductor Corporation Lead frame with lead finger locking feature and method for making same
US6534851B1 (en) * 2000-08-21 2003-03-18 Agere Systems, Inc. Modular semiconductor substrates
US8422243B2 (en) * 2006-12-13 2013-04-16 Stats Chippac Ltd. Integrated circuit package system employing a support structure with a recess
CN118053822A (zh) * 2024-04-16 2024-05-17 四川职业技术学院 一种电源管理芯片的封装结构及封装方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1255073A (en) * 1969-05-20 1971-11-24 Ferranti Ltd Improvements relating to electrical circuit assemblies
US4026008A (en) * 1972-10-02 1977-05-31 Signetics Corporation Semiconductor lead structure and assembly and method for fabricating same
US4106052A (en) * 1975-04-19 1978-08-08 Semikron Gesellschaft Fur Gleichrichterbau Und Elektronik M.B.H. Semiconductor rectifier unit having a base plate with means for maintaining insulating wafers in a desired position
JPS5340991A (en) * 1976-09-21 1978-04-13 Hitachi Zosen Corp Device for buffering rocked liquid load incylindrical tank of ship
US4102039A (en) * 1977-02-14 1978-07-25 Motorola, Inc. Method of packaging electronic components
FR2495376A1 (fr) * 1980-12-02 1982-06-04 Thomson Csf Boitiers pour composants semiconducteurs de puissance a cosses de type faston
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
US4518982A (en) * 1981-02-27 1985-05-21 Motorola, Inc. High current package with multi-level leads
GB2099742B (en) * 1981-06-05 1985-07-31 Philips Electronic Associated Bonding metals to non-metals
FR2524707B1 (fr) * 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
US4615031A (en) * 1982-07-27 1986-09-30 International Standard Electric Corporation Injection laser packages
JPS5968958A (ja) * 1982-10-12 1984-04-19 Mitsubishi Electric Corp ゲ−トタ−ンオフサイリスタ組立体
JPS59181627A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体装置の製造方法
JPS6092650A (ja) * 1983-10-27 1985-05-24 Toshiba Corp 半導体装置
US4722060A (en) * 1984-03-22 1988-01-26 Thomson Components-Mostek Corporation Integrated-circuit leadframe adapted for a simultaneous bonding operation
US4675989A (en) * 1984-05-11 1987-06-30 Amp Incorporated Method of making an electrical circuit package
JPS60239051A (ja) * 1984-05-11 1985-11-27 Mitsubishi Electric Corp 半導体装置
US4635356A (en) * 1984-12-28 1987-01-13 Kabushiki Kaisha Toshiba Method of manufacturing a circuit module
IT1185410B (it) * 1985-10-10 1987-11-12 Sgs Microelettronica Spa Metodo e contenitore perfezionato per dissipare il calore generato da una piastrina a circuito integrato
IT1202657B (it) * 1987-03-09 1989-02-09 Sgs Microelettronica Spa Procedimento di fabbricazione di un dispositivo modulare di potenza a semiconduttore e dispositivo con esso ottenento
US4783428A (en) * 1987-11-23 1988-11-08 Motorola Inc. Method of producing a thermogenetic semiconductor device

Also Published As

Publication number Publication date
US5038198A (en) 1991-08-06
IT1202657B (it) 1989-02-09
IT8719630A0 (it) 1987-03-09
EP0282124A2 (de) 1988-09-14
JPS6425732A (en) 1989-01-27
EP0282124A3 (en) 1989-03-22
USRE38037E1 (en) 2003-03-18
DE3884019D1 (de) 1993-10-21
EP0282124B1 (de) 1993-09-15
USRE37416E1 (en) 2001-10-23
US4926547A (en) 1990-05-22

Similar Documents

Publication Publication Date Title
DE2554965C2 (de)
EP0627875B1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE68920923T2 (de) Elektronische Packung mit verbesserter Wärmesenke.
DE3486256T2 (de) Halbleiteranordnung in Druckpackung.
DE1815989A1 (de) Halbleiter-Anordnung
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE19720275A1 (de) Substrat für Halbleiteranordnung, Herstellungsverfahren für dasselbe und das Substrat verwendende gestapelte Halbleiteranordnung
DE19709295A1 (de) Halbleiterbaugruppe
DE4316639C2 (de) Halbleitermodul mit verbesserter Wärmeableitung und Verfahren zu seiner Herstellung
DE3884019T2 (de) Verfahren zum Herstellen einer Modul-Halbleiter-Leistungsanordnung und hergestellte Anordnung.
DE3783076T2 (de) Auf einer oberflaeche montierter hochlast widerstand.
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE112016005807T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE69918644T2 (de) Elektronisches Leistungselement mit Kühlvorrichtung
DE4130899C2 (de) Halbleitervorrichtung
DE112004002702T5 (de) Matrixförmige Halbleiterbaugruppe mit Kühlkörper
DE69105070T2 (de) Verfahren zum Herstellen eines isolierenden Substrats für Halbleiterbauelemente und eine dazu verwendete, mit einem Muster versehene, Metallplatte.
DE102020106247A1 (de) Leadframe-stabilisator für verbesserte leiterplanarität
DE69609921T2 (de) Herstellungsverfahren einer halbleiteranordnung geeignet zur oberflächenmontage
DE69634816T2 (de) Methode zur herstellung eines halbleiterbauteils für oberflächenmontage, geeignet für vergleichsweise hohe spannungen und ein solches halbleiterbauteil
DE69120356T2 (de) Halbleiteranordnung mit mehreren Halbleiterchips
DE102012108610B4 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
DE69712596T2 (de) Oberflächenmontierbare Halbleitervorrichtung
DE1614134B2 (de) Leiterrahmen zur Verwendung bei der automatischen Herstellung von gekapselten, integrierten Halbleiterbauelementen, integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee