DE19720275A1 - Substrat für Halbleiteranordnung, Herstellungsverfahren für dasselbe und das Substrat verwendende gestapelte Halbleiteranordnung - Google Patents

Substrat für Halbleiteranordnung, Herstellungsverfahren für dasselbe und das Substrat verwendende gestapelte Halbleiteranordnung

Info

Publication number
DE19720275A1
DE19720275A1 DE19720275A DE19720275A DE19720275A1 DE 19720275 A1 DE19720275 A1 DE 19720275A1 DE 19720275 A DE19720275 A DE 19720275A DE 19720275 A DE19720275 A DE 19720275A DE 19720275 A1 DE19720275 A1 DE 19720275A1
Authority
DE
Germany
Prior art keywords
lines
insulator
semiconductor
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19720275A
Other languages
English (en)
Other versions
DE19720275B4 (de
Inventor
Jae Won Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19720275A1 publication Critical patent/DE19720275A1/de
Application granted granted Critical
Publication of DE19720275B4 publication Critical patent/DE19720275B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Substrat für eine Halbleiteranordnung, ein Herstellungsverfahren für dasselbe und eine das Substrat verwendende Halbleiteranordnung sowie insbe­ sondere auf ein verbessertes Substrat, ein Herstellungsverfahren für dasselbe und eine gestapelte Halbleiteranordnung, die in der Lage sind, eine hohe Integration zu erzielen und eine Halbleiter­ anordnung dünn und leicht zu gestalten, indem Hohlräume ausge­ bildet werden, um einen Halbleiterchip auf Ober- und Unterseiten des Substrates anzubringen und jede mittels des Substrates fer­ tiggestellte Halbleiteranordnung zu stapeln.
In jüngster Zeit wurden mit der raschen Entwicklung der Halb­ leitertechnologie Anstrengungen unternommen, um möglichst viele Halbleiterchips auf einer gegebenen Fläche zu befestigen. Bei­ spielsweise ist in Fig. 1 eine mit Harz umschlossene Halblei­ teranordnung veranschaulicht, bei der zwei Halbleiterchips vor­ gesehen sind.
Fig. 1 ist ein Längsschnitt, der den Aufbau der mit Harz um­ schlossenen Halbleiteranordnung herkömmlicher Art zeigt. Wie in dieser Zeichnung dargestellt ist, umfaßt die mit Harz umschlos­ sene Halbleiteranordnung erste und zweite Halbleiterchips 1, 1′, die jeweils so angeordnet sind, daß ihre (nicht dargestellten) Chipkissen mit einem freien Raum dazwischen einander gegenüber­ liegen, Kontaktwarzen 3, 3′, die auf jedem Chipkissen des ersten bzw. zweiten Halbleiterchips 1, 1′ gebildet sind, eine Vielzahl von inneren Leitungen 4, von denen jeweils ein Ende mit einer entsprechenden Kontaktwarze 3 des ersten Halbleiterchips 1 verbunden ist, äußere Leitungen 5, die sich von dem anderen Ende der inneren Leitungen 4 erstrecken, eine Vielzahl von zweiten inneren Leitungen 4′, von denen jeweils ein Ende mit einer entsprechenden Kontaktwarze 3′ des zweiten Halbleiterchips 1′ verbunden ist und das andere Ende an eine entsprechende erste innere Leitung 4 angeschlossen ist, und eine Formeinheit, die die ersten und zweiten Halbleiterchips 1, 1′ und die ersten und zweiten inneren Leitungen 4, 4′ umschließt.
Die Herstellung der herkömmlichen, mit Harz umschlossenen Halb­ leiteranordnung mit dem oben beschriebenen Aufbau wird nunmehr in Einzelheiten erläutert.
Zunächst werden die ersten inneren Leitungen 4 über die Kontakt­ warzen 3 an jedem (nicht dargestellten) entsprechenden Kissen angebracht, das auf dem ersten Halbleiterchip 1 ausgebildet ist, und die zweiten inneren Leitungen 4′ werden mittels der Kontakt­ warzen 3′ an den entsprechenden Kissen befestigt, die auf dem zweiten Halbleiterchip 1′ ausgebildet sind. Gemäß dem oben be­ schriebenen Kontaktwarzen-Bond- bzw. -Verbindungsverfahren sind die Kontaktwarzen 3, 3′ auf jedem Kissen jeweils des ersten und zweiten Halbleiterchips 1, 1′ gelegen, die ersten und zweiten inneren Leitungen 4, 4′ sind auf den Oberseiten der Kontakt­ warzen 4, 4′ angebracht, und Wärme wirkt dort ein, um die Kissen, die Kontaktwarzen 3, 3′ und die inneren Leitungen 4, 4′ zu bonden bzw. zu verbinden. Das Verfahren wird mittels einer automatischen Anlage für einen Kontaktwarzen-Bondprozeß ausgeführt.
Nachdem die ersten und zweiten inneren Leitungen 4, 4′ jeweils an den ersten und zweiten Halbleiterchips 1, 1′ angebracht sind, werden sodann die zweiten inneren Leitungen 4′ des zweiten Halb­ leiterchips 4 auf die entsprechenden ersten inneren Leitungen 4 des ersten Halbleiterchips 1 gelegt, und anschließend wird mit­ tels eines Lasers ein Bonden vorgenommen, um die inneren Lei­ tungen 4, 4′ aneinander zu befestigen. Sodann wird eine vorbe­ stimmte Fläche einschließlich der ersten und zweiten Halbleiter­ chips 1, 1′ und der ersten und zweiten inneren Leitungen 4, 4′ mit einem Epoxidharz eingeschlossen, um die Formeinheit 6 zu bilden. Die äußeren Leitungen 5, die vorspringend ausgebildet sind, um sich von den ersten Leitungen 4 aus der Formeinheit 6 zu erstrecken, werden gemäß dem Bestimmungszweck eines Benutzers ausgebildet, was zu einer Fertigstellung der mit Harz umschlos­ senen Halbleiteranordnung führt.
Jedoch liegt bei der mit Harz umschlossenen Halbleiteranordnung eine Einschränkung hinsichtlich der anbringbaren Anzahl von Halb­ leiterchips vor, und die Halbleiteranordnung kann nicht für einen Gebrauch gestapelt werden. Darüberhinaus sind die inneren Leitun­ gen mit Kissen der Halbleiterchips mittels des Kontaktwarzen-Bond­ verfahrens verbunden, was im Vergleich mit dem verbreiteten Draht-Bondverfahren ein aufwendiger Prozeß ist und hohe Ferti­ gungskosten bedingt.
Es ist demgemäß Aufgabe der vorliegenden Erfindung, ein verbes­ sertes Substrat für eine Halbleiteranordnung sowie ein Herstel­ lungsverfahren hierfür anzugeben, bei denen zwei Halbleiterchips in einer einzigen Anordnung angebracht sind, um so eine gesta­ pelte Halbleiteranordnung zu schaffen, die in der Lage ist, eine hohe Integration zu erreichen und die Anordnung dünn und leicht zu gestalten, indem ein Stapeln von jeder fertiggestellten Halb­ leiteranordnung mittels des Substrates möglich ist.
Zur Lösung dieser Aufgabe schafft die vorliegende Erfindung ein Substrat für eine Halbleiteranordnung mit den Merkmalen des Patentanspruches 1 bzw. ein Herstellungsverfahren hierfür mit den Merkmalen des Patentanspruches 7 bzw. eine gestapelte Halbleiter­ anordnung mit den Merkmalen des Patentanspruches 10.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Die vorliegende Erfindung schafft also ein verbessertes Substrat für eine Halbleiteranordnung mit einem isolierenden Körper mit Unter- und Oberseiten, oberen und unteren Hohlräumen, die in den Unter- und Oberseiten des isolierenden Körpers ausgebildet sind, um einen Halbleiter anzubringen, einer Vielzahl von ersten oberen und unteren leitenden Leitungen, die jeweils in den oberen und unteren Hohlräumen ausgebildet sind, und einer Vielzahl von zweiten oberen und unteren leitenden Leitungen, die auf den Ober- und Unterseiten des isolierenden Körpers vorgesehen sind.
Der isolierende Körper ist aus Keramik oder Kunststoff herge­ stellt, und wenigstens ein Justierloch ist in dem isolierenden Körper ausgebildet. Die ersten leitenden Leitungen sind elek­ trisch mit den entsprechenden ersten unteren leitenden Leitungen verbunden.
Zur Lösung obiger Aufgabe ist auch ein verbessertes Herstellungs­ verfahren für ein Substrat für eine Halbleiteranordnung gemäß der vorliegenden Erfindung vorgesehen, wobei das Verfahren die fol­ genden Schritte aufweist: Bilden einer ersten isolierenden Schicht, Ausbilden von Mustern von ersten oberen und unteren leitenden Leitungen auf Oberseiten bzw. Unterseiten der ersten isolierenden Schicht, jeweiliges Stapeln von oberen und unteren zweiten isolierenden Schichten auf den Oberseiten und Unterseiten der ersten isolierenden Schicht, Ausbilden von Mustern von zwei­ ten oberen und unteren leitenden Leitungen auf den oberen und unteren zweiten isolierenden Schichten, elektrisches Verbinden von jeweiligen ersten und zweiten leitenden Leitungen mittels eines leitenden Metallmediums und Ausbilden von oberen und unteren Hohlräumen in den oberen und unteren zweiten isolierenden Schichten, derart, daß die ersten oberen und unteren leitenden Leitungen durch die oberen und unteren zweiten isolierenden Schichten freiliegen.
Gemäß dem Verwendungszweck des Benutzers kann nach dem Herstellen der ersten leitenden Leitungsmuster auf den oberen und unteren Teilen der Prozeß des elektrischen Verbindens der ersten leitenden Leitungsmuster auf den oberen und unteren Teilen weiter ausgeführt werden, und wenigstens ein Justierloch, das die Muster durchsetzt, kann in den ersten und zweiten isolierenden Schichten gebildet werden.
Zur Lösung obiger Aufgabe ist auch eine verbesserte Stapeltyp-Halb­ leiteranordnung vorgesehen, die aufweist: einen isolierenden Körper mit Unter- und Oberseiten, ein Paar von oberen und unteren Hohlräumen, die in den Unter- und Oberseiten des isolierenden Körpers ausgebildet sind, um darauf einen Halbleiterchip anzu­ bringen, eine Vielzahl von ersten leitenden Leitungen, die in den oberen und unteren Hohlräumen ausgebildet sind, eine Vielzahl von zweiten oberen und unteren leitenden Leitungen, deren jede mit einem Ende einer entsprechenden ersten leitenden Leitung verbun­ den und so gestaltet ist, daß sie sich in einer Auswärtsrichtung der Ober- und Unterseiten des isolierenden Körpers erstreckt, erste und zweite Halbleiterchips, die jeweils in den oberen Hohl­ räumen angebracht sind, dritte leitende Leitungen zum elektri­ schen Verbinden der ersten und zweiten Halbleiterchips mit den ersten leitenden Leitungen auf den Ober- und Unterseiten und ein Formharz zum Füllen der oberen und unteren Hohlräume, um die ersten leitenden Leitungen in den Ober- und Unterseiten, die Halbleiterchips und die dritten leitenden Leitungen einzuschließen.
Der isolierende Körper ist aus Keramik oder Kunststoff herge­ stellt, und wenigstens ein Justierloch kann in dem isolierenden Körper ausgebildet sein. Die ersten und zweiten leitenden Lei­ tungen sind auf den oberen und unteren Hohlräumen ausgebildet, und Oberflächen verlaufen durch den isolierenden Körper, um elektrisch miteinander verbunden zu sein.
Die Erfindung schafft also ein Substrat für eine Halbleiteran­ ordnung und ein Herstellungsverfahren hierfür sowie eine Stapel­ typ-Halbleiteranordnung, die das Substrat verwendet, welches aufweist: einen Isolator, obere und untere Hohlräume, die in den oberen und unteren Oberflächen des Isolators ausgebildet sind, eine Vielzahl von ersten oberen und unteren leitenden Leitungen, die jeweils in den oberen und unteren Hohlräumen gebildet sind, und eine Vielzahl von zweiten oberen und unteren leitenden Lei­ tungen, die jeweils mit einem Ende einer entsprechenden ersten oberen und unteren leitenden Leitung verbunden sind und sich in einer Auswärtsrichtung auf den oberen und unteren Oberflächen des Isolators erstrecken. Die Stapeltyp-Halbleiteranordnung wird gebildet, indem die ersten und zweiten Halbleiterchips in den oberen bzw. unteren Hohlräumen befestigt werden, indem weiterhin elektrisch die ersten oberen und unteren leitenden Leitungen und die ersten und zweiten Halbleiterchips durch dritte leitende Leitungen verbunden werden, und indem dann ein Formharz in die oberen und unteren Hohlräume eingefüllt wird, um die ersten oberen und unteren leitenden Leitungen, die Halbleiterchips und die dritten leitenden Leitungen einzuschließen.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Längsschnittdarstellung mit dem Aufbau einer mit Harz abgeschlossenen Halbleiteranordnung gemäß dem Stand der Technik,
Fig. 2A bis 2C-2 Darstellungen eines Substrates für eine Halbleiteranordnung gemäß einem Ausführungsbeispiel der vorlie­ genden Erfindung, wobei Fig. 2A eine Draufsicht, Fig. 2B eine Bodensicht und die Fig. 2C-1 und 2C-2 Längsschnittdarstel­ lungen entlang einer Linie a-a in Fig. 2A sind,
Fig. 3A und 3B bis 3G Längsschnittdarstellungen und Fig. 3A-1 und 3A-2 Draufsichten und Bodensichten für das Herstel­ lungsverfahren für ein Substrat für eine Halbleiteranordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 4A bis 4D Längsschnittdarstellungen, die ein Herstel­ lungsverfahren für eine Stapeltyp-Halbleiteranordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung veranschaulichen, Fig. 5 eine Längsschnittdarstellung einer Stapeltyp-Halbleiter­ anordnung gemäß einem anderen Ausführungsbeispiel der vorliegen­ den Erfindung, und
Fig. 6 eine Längsschnittdarstellung eines Stapelzustandes einer Stapeltyp-Halbleiteranordnung gemäß der vorliegenden Erfindung.
Anhand der beigefügten Zeichnungen werden nunmehr in Einzelheiten ein Substrat für eine Halbleiteranordnung und ein Herstellungs­ verfahren sowie eine das Substrat verwendende Stapeltyp-Halblei­ teranordnung gemäß der vorliegenden Erfindung beschrieben.
Die Fig. 2A bis 2C sind Darstellungen, die ein Substrat für eine Halbleiteranordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung veranschaulichen, wobei Fig. 2A eine Draufsicht, Fig. 2B eine Bodensicht und die Fig. 2C-1 und 2C-2 Längsschnittdarstellungen entlang der Linie a-a in Fig. 2A sind.
Wie in den Fig. 2A und 2B gezeigt ist, sind obere und untere Hohlräume 11a, 11b in einem zentralen Teil auf den oberen und unteren Oberflächen eines planaren Isolators 10, der als ein Substrat dient, ausgebildet. Der Isolator 10 ist aus Keramik- oder Kunststoff-Isoliermaterial hergestellt.
Eine Vielzahl von ersten oberen leitenden Leitungen (im folgenden kurz Leitungen genannt) 12a ist beabstandet unter einem vorbe­ stimmten Intervall auf der Bodenfläche des oberen Hohlraumes 11a vorgesehen, und eine Vielzahl von ersten unteren leitenden Lei­ tungen (im folgenden kurz Leitungen genannt) 12b ist beabstandet unter einem vorbestimmten Intervall auf der Bodenfläche des un­ teren Hohlraumes 11b und symmetrisch bezüglich der ersten oberen Leitungen 12a angeordnet.
Hier können, wie in Fig. 2C-1 gezeigt ist, die ersten oberen und unteren Leitungen 12a, 12b elektrisch durch den Isolator 10 isoliert ausgebildet werden, oder es können, wie in Fig. 2C-2 dargestellt ist, die ersten oberen und unteren Leitungen 12a, 12b elektrisch verbunden werden, indem Durchgangslöcher erzeugt werden, die den Isolator 10 durchsetzen, und die Durchgangslöcher mit einem leitenden Material 13 gefüllt werden.
Darüberhinaus ist auf der oberen Oberfläche des Isolators 10 eine Vielzahl von zweiten oberen leitenden Leitungen (im folgenden kurz Leitungen genannt) 14a, die jeweils mit einem äußeren Ende einer entsprechenden ersten oberen Leitung 12a verbunden sind und sich zu dem Außenrand der oberen Oberfläche des Isolators 10 erstrecken, angeordnet, um dazwischen einen vorbestimmten Raum zu haben, und auf der unteren Oberfläche des Isolators 10 ist eine Vielzahl von zweiten unteren leitenden Leitungen (im folgenden kurz Leitungen genannt) 14b, die jeweils mit einem äußeren Ende einer entsprechenden ersten oberen Leitung 12b verbunden ist, die sich nach außen zum Außenrand der Bodenfläche des Isolators 10 erstreckt, angeordnet, um dazwischen einen vorbestimmten Abstand zu haben und symmetrisch zu den zweiten oberen Leitungen 14a zu sein.
Das heißt, die ersten und zweiten oberen Leitungen 12a, 14a und die ersten und zweiten unteren Leitungen 12b, 14b sind, wie in den Fig. 2A und 2B gezeigt ist, jeweils symmetrisch auf den oberen und unteren Oberflächen des Isolators 10 ausgebildet. Die ersten Leitungen 12a, 12b und die zweiten Leitungen 14a, 14b sind aus einem hochleitenden Metall-Material, wie beispielsweise Aluminium, Blei, Kupfer oder Wolfram, gebildet.
Justierlöcher 15, die vertikal den Isolator 10 durchsetzen, sind an den vier Ecken des Isolators 10 vorgesehen. Die Justier­ löcher 15 sind so gestaltet, daß sie ein Ausrichten oder Justie­ ren jeder Anordnung erleichtern, wenn die erfindungsgemäße Halb­ leiteranordnung gestapelt wird.
Die Fig. 3A und 3B sind Längsschnittdarstellungen, und die Fig. 3A-1 und 3A-2 sind eine Draufsicht bzw. eine Bodensicht, die ein Herstellungsverfahren für ein Substrat für eine Halblei­ teranordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung veranschaulichen, und anhand dieser Zeichnungen wird nunmehr in Einzelheiten die erfindungsgemäße Herstellung eines Substrates erläutert.
Zunächst werden, wie in den Fig. 3A, 3A-1 und 3A-2 gezeigt ist, Muster von oberen und unteren ersten Leitungen 12a, 12b auf den oberen und unteren Oberflächen einer ersten isolierenden Schicht 10a, die aus Keramik oder Kunststoff zusammengesetzt ist, gebildet. Die Muster der ersten oberen und unteren Leitungen 12a, 12b werden gebildet, indem eine leitende Metallschicht photo­ lithographisch auf der ersten isolierenden Schicht 10a erzeugt wird. Fig. 3A ist eine Draufsicht des erfindungsgemäßen Substra­ tes, und die Fig. 3A-1 und 3A-2 sind eine Draufsicht bzw. eine Bodensicht des erfindungsgemäßen Substrates. Hinsichtlich der Muster der oberen und unteren ersten Leitungen 12a, 12b ist eine Vielzahl von ersten Leitungen 12a, 12b vorgesehen, um ein vorbe­ stimmtes Intervall dazwischen bezüglich des Umfanges eines Halb­ leiterchips (nicht gezeigt) zu haben, wenn die Halbleiterchips auf einem zentralen Teil der oberen und unteren Oberflächen der isolierenden Schicht 10a befestigt sind, was ein bevorzugtes, jedoch nicht ausschließliches bzw. begrenzendes Verfahren ist.
Nach einem Herstellen der Muster der oberen und unteren ersten Leitungen 12a, 12b werden, wie in Fig. 3B gezeigt ist, Durch­ gangslöcher, die vertikal die isolierende Schicht 10a durchset­ zen, gebildet und mit einem Aluminium-, Blei-, Kupfer- oder Wolfram-Material 13 gefüllt, wodurch die entsprechenden Muster der ersten oberen und unteren Leitungen 12a, 12b jeweils elek­ trisch verbunden werden. Gemäß dem Verfahren zum Verbinden der ersten oberen und unteren Leitungen 12a, 12b über die Durchgangs­ löcher werden, bevor die Muster der ersten oberen und unteren Leitungen 12a, 12b erzeugt werden, die Durchgangslöcher zuvor an den Stellen gebildet, wo die Muster zu erzeugen sind, und sodann werden die Muster der ersten oberen und unteren Leitungen 12a, 12b darauf gebildet. Dadurch werden die ersten oberen und unteren Leitungen 12a, 12b elektrisch leichter über die Durchgangslöcher verbunden. Jedoch soll darauf hingewiesen werden, daß die ent­ sprechenden Muster der ersten oberen und unteren Leitungen elek­ trisch miteinander verbunden oder voneinander isoliert werden können, was von der beabsichtigten Verwendung des erfindungs­ gemäßen Substrates abhängt, die wiederum von einer geeigneten Anwendung durch den Benutzer abhängig ist. Das heißt, wenn die ersten oberen und unteren Leitungen 12a, 12b jeweils voneinander elektrisch zu isolieren sind, so kann der oben beschriebene Prozeß des Verbindens der ersten oberen und unteren Leitungen über die Durchgangslöcher weggelassen werden.
Dann werden, wie in Fig. 3C gezeigt ist, zweite obere und untere isolierende Schichten 10b, 10c jeweils auf der oberen und unteren Oberfläche der ersten isolierenden Schicht 10a gestapelt, auf der die Muster der ersten oberen und unteren Leitungen 12a, 12b er­ zeugt sind. Die zweiten oberen und unteren isolierenden Schich­ ten 10b, 10c werden aus einem Keramik- oder einem Kunststoff­ material erzeugt, das identisch zu der ersten isolierenden Schicht 10a ist. Wenn hier die erste isolierende Schicht 10a und die zweite obere und untere isolierende Schicht 10b bzw. 10c aus Keramik hergestellt sind, so werden die isolierenden Schich­ ten 10a, 10b, 10c gestapelt, und eine Erwärmung bei etwa 1000 bis 1500°C wirkt dort ein, und die Schichten werden dort schmelzend aneinander angebracht, um einen einzigen Isolatorkörper 10 zu bilden.
Sodann werden, wie in Fig. 3D gezeigt ist, die Muster der zweiten oberen und unteren Leitungen 14a, 14b auf den zweiten oberen bzw. unteren isolierenden Schichten 10b, 10c gebildet. Die Muster der zweiten oberen und unteren Leitungen 14a, 14b werden erzeugt, indem eine leitende Metallschicht auf den zweiten iso­ lierenden Schichten 10b, 10c durch einen Photolithographieprozeß gebildet wird, der auch bei der Herstellung der Muster der ersten Leitungen 12a, 12b angewendet wird. Die zweiten oberen und unte­ ren Leitungen 14a, 14b erstrecken sich zu dem Außenseitenrand der oberen und unteren Oberflächen jeweils des zweiten oberen bzw. unteren Isolators 10b, 10c von der Stelle, an der jede entspre­ chende erste obere und untere Leitung 12a, 12b gebildet ist, und sind so angeordnet, daß dazwischen ein vorbestimmter Abstand besteht.
Wie in Fig. 3E gezeigt ist, sind die ersten und zweiten oberen Leitungen 12a, 14a jeweils elektrisch verbunden, und die ersten und zweiten unteren Leitungen 12b, 14b sind ebenfalls elektrisch verbunden. Zum Verbinden jeder der entsprechenden ersten und zweiten Leitungen 12a, 12b, 14a, 14b werden Durchgangslöcher derart erzeugt, daß die ersten oberen und unteren Leitungen 12a, 12b auf den zweiten oberen und unteren isolierenden Schich­ ten 10b, 10c freiliegen, und mit einem leitenden Metall 42 ge­ füllt, und dadurch werden die ersten Leitungen 12a, 12b elek­ trisch mit den entsprechenden zweiten Leitungen 14a bzw. 14b verbunden.
Dann werden, wie in Fig. 3F gezeigt ist, die zentralen Teile der zweiten oberen und unteren isolierenden Schichten 10b, 10c bis zu der Oberfläche abgetragen bzw. geschliffen, auf der die erste isolierende Schicht 10a gebildet ist, d. h., bis die ersten oberen und unteren Leitungen 12a, 12b freiliegen. Als Ergebnis werden obere und untere Hohlräume 11a, 11b gebildet, um eine Abmessung zu haben, die geeignet ist, darin einen (nicht gezeig­ ten) Halbleiterchip zu befestigen.
Sodann werden Justierlöcher 15, die vertikal den Isolatorkör­ per 10 durchsetzen, gebildet, wo die zweite untere isolierende Schicht 10c, die erste isolierende Schicht 10a und die zweite obere isolierende Schicht 10c gestapelt sind, um den einzigen Isolator 10 zu bilden. Die Justierlöcher 15 werden erzeugt, um jedes Substrat auszurichten, wenn mehrere Substrate erfindungs­ gemäß gestapelt werden.
Die Fig. 4A bis 4D sind Längsschnittdarstellungen, die das erfindungsgemäße Herstellungsverfahren für eine Stapeltyp-Halb­ leiteranordnung veranschaulichen, und es wird, wie in Fig. 4A gezeigt ist, zunächst ein erfindungsgemäßes Substrat vorbereitet. Das Substrat ist identisch zu demjenigen der vorliegenden Erfin­ dung, wie dieses in Fig. 2C-1 veranschaulicht ist.
Dann werden, wie in Fig. 4B gezeigt ist, Halbleiterchips 30, 31 an den Bodenflächen der oberen und unteren Hohlräume des Sub­ strates angebracht, wobei Verbindungs- bzw. Bondglieder 20 als ein Mittel bzw. Haftmedium dienen. Sodann werden, wie in Fig. 4C veranschaulich ist, mittels einer dritten leitenden Leitung (im folgenden kurz Leitung genannt) 40 die Kissen der oberen und unteren Halbleiterchips 30, 31 und die entsprechenden Kissen der ersten oberen bzw. unteren Leitungen 12a, 12b elektrisch verbun­ den. Anschließend wird, wie in Fig. 4D gezeigt ist, ein Formharz in die oberen und unteren Hohlräume 11a, 11b eingefüllt, um Epoxidformen 40 zum Abschließen der oberen und unteren Halblei­ terchips 30, 31, der dritten Leitungen 40 und der ersten oberen und unteren Leitungen 12a, 12b zu bilden, um so die Herstellung der Stapeltyp-Halbleiteranordnung gemäß der vorliegenden Erfin­ dung zu vervollständigen.
In den Fig. 4A bis 4D bestehen die dritten Leitungen 40 aus einem Bonddraht, was aber nicht einschränkend ist, da statt dessen auch eine Kontaktwarze oder eine Lotkugel als ein Material für die dritten Leitungen 40 verwendet werden kann.
Fig. 5 ist eine Längsschnittdarstellung, die eine Stapeltyp-Halb­ leiteranordnung gemäß einem anderen Ausführungsbeispiel der Erfindung zeigt, welche mittels des Substrates hergestellt ist, auf dem entsprechende erste obere und untere Leitungen 12a, 12b elektrisch durch die leitenden Metalle 13 verbunden sind, wie dies in Fig. 2C-1 gezeigt ist.
Fig. 6 ist eine Längsschnittdarstellung, die einen Stapelzustand mehrerer Stapeltyp-Halbleiteranordnungen gemäß der vorliegenden Erfindung veranschaulicht. Wie in dieser Zeichnung gezeigt ist, ist eine leitende Lotpaste 60 auf die zweiten oberen und unteren Leitungen 14a, 14b der Halbleiteranordnung 100 aufgetragen, und sodann sind die Halbleiteranordnungen 100, 110, 120 stapelnd mittels der Lotpaste 60 als einem Verbindungs- bzw. -Bondmedium angebracht. In dem oben beschriebenen Stapelprozeß sind die Halbleiteranordnungen 100, 110, 120 vertikal zueinander mittels der Justierlöcher 15 justiert, die in jeder Halbleiteranord­ nung 100, 110, 120 ausgebildet sind, und sodann in stapelnder Weise angebracht. Bei dem oben beschriebenen Verfahren wird die Stapeltyp-Halbleiteranordnung gemäß der vorliegenden Erfindung gebildet, um hochintegriert zu sein, indem mehrere Halbleiter­ anordnungen abhängig von dem Verwenderzweck gestapelt werden.
Wie oben in Einzelheiten beschrieben ist, werden erfindungsgemäß ein Substrat für eine Halbleiteranordnung, auf dem zwei Halblei­ terchips in einer einzigen Anordnung angebracht werden können, und ein Herstellungsverfahren hiervon vorgesehen, und dadurch kann eine hohe Integration und eine dünne Gestaltung der Anord­ nung erzielt werden, indem die vervollständigten Halbleiter­ anordnungen mittels des Substrates gestapelt werden.

Claims (19)

1. Substrat für Halbleiteranordnung, umfassend:
einen Isolator (10) mit oberer und unterer Oberfläche,
obere und untere Hohlräume (11a, 11b), die jeweils in der oberen und unteren Oberfläche des Isolators (10) gebildet sind,
mehrere erste obere und untere Leitungen (12a, 12b) die jeweils in den oberen und unteren Hohlräumen (11a, 11b) gebildet sind, und
mehrere zweite obere und untere Leitungen (14a, 14b), die jeweils mit einem Ende mit einem entsprechenden Ende der jeweiligen ersten oberen und unteren Leitung (12a, 12b) verbunden sind und sich in einer Auswärtsrichtung von den oberen und unteren Ober­ flächen des Isolators (10) erstrecken.
2. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß der Isolator (10) aus einer Keramik besteht.
3. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß der Isolator (10) aus einem Kunststoff besteht.
4. Substrat nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß wenigstens ein Justierloch (15) in dem Isola­ tor (10) gebildet ist.
5. Substrat nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, daß die entsprechenden ersten oberen und unteren Lei­ tungen (12a, 12b) elektrisch durch ein leitendes Metall verbunden sind.
6. Substrat nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, daß die ersten und zweiten Leitungen (12a, 12b; 14a, 14b) aus einem Material aufgebaut sind, das aus der aus Alumi­ nium, Blei, Kupfer und Wolfram bestehenden Gruppe ausgewählt ist.
7. Herstellungsverfahren für ein Substrat für eine Halbleiter­ anordnung, umfassend die folgenden Schritte:
Bilden einer ersten isolierenden Schicht (10a),
Bilden von Mustern von ersten oberen und unteren Leitungen (12a, 12b) auf jeweils oberen und unteren Oberflächen der ersten isolie­ renden Schicht (10a),
jeweils Stapeln von oberen und unteren zweiten isolierenden Schichten (10b, 10c) auf den oberen und unteren Oberflächen der ersten isolierenden Schicht (10a),
Bilden von Mustern von zweiten oberen und unteren Leitungen (14a, 14b) auf den oberen und unteren zweiten isolierenden Schichten (10b, 10c),
elektrisches Verbinden entsprechender erster und zweiter Leitun­ gen (12a, 12b; 14a, 14b) mittels eines leitenden Metalles (42), und
Bilden von oberen und unteren Hohlräumen (11a, 11b) in den oberen und unteren zweiten isolierenden Schichten (10b, 10c), derart, daß die ersten oberen und unteren Leitungen (12a, 12b) durch die oberen und unteren zweiten isolierenden Schichten (10b, 10c) freiliegen.
8. Verfahren nach Anspruch 7, gekennzeichnet durch den folgen­ den weiteren Schritt:
elektrisches Verbinden entsprechender erster oberer und unterer Leitungen (12a, 12b).
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß ein einen Isolator (10) durchsetzendes Justierloch (15) auf dem Isolator (10) mit der ersten isolierenden Schicht (10a) und den zweiten oberen und unteren isolierenden Schichten (10b, 10c) gebildet wird.
10. Stapeltyp-Halbleiteranordnung, umfassend:
einen Isolator (10),
obere und untere Hohlräume (11a, 11b), die in der oberen und unteren Oberfläche des Isolators (10) gebildet sind,
mehrere erste obere und untere Leitungen (12a, 12b), die jeweils in den oberen und unteren Hohlräumen (11a, 11b) gebildet sind, und
mehrere zweite obere und untere Leitungen (14a, 14b), die jeweils mit einem Ende eines entsprechenden Endes der ersten oberen bzw. unteren Leitungen (12a, 12b) verbunden sind und sich jeweils in einer Auswärtsrichtung auf oberen und unteren Oberflächen des Isolators (10) erstrecken,
erste und zweite Halbleiterchips (30, 31), die jeweils in den oberen und unteren Hohlräumen (11a, 11b) befestigt sind,
dritte Leitungen (40), die elektrisch die ersten und zweiten Halbleiterchips (30, 31) und die ersten oberen und unteren Lei­ tungen (12a, 12b) verbinden, und
ein Formharz (50), das in die oberen und unteren Hohlräume (11a, 11b) gefüllt ist, um die ersten oberen und unteren Leitungen (12a, 12b), die Halbleiterchips (30, 31) und die dritten Leitun­ gen (40) einzuschließen.
11. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeich­ net, daß der Isolator (10) aus einer Keramik besteht.
12. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeich­ net, daß der Isolator (10) aus einem Kunststoff besteht.
13. Halbleiteranordnung nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß wenigstens ein Justierloch (15) in dem Isolator (10) ausgebildet ist.
14. Halbleiteranordnung nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß die ersten und zweiten Leitungen (12a, 12b; 14a, 14b) aus einem Material zusammengesetzt sind, daß aus der Aluminium, Blei, Kupfer und Wolfram umfassenden Gruppe ausge­ wählt ist.
15. Halbleiteranordnung nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, daß die ersten oberen und unteren Leitun­ gen (12a, 12b) elektrisch durch ein leitendes Metall (42) ver­ bunden sind.
16. Halbleiteranordnung nach Anspruch 15, dadurch gekennzeich­ net, daß das leitende Metall aus einem Material zusammengesetzt ist, das aus der Aluminium, Blei, Kupfer und Wolfram umfassenden Gruppe ausgewählt ist.
17. Halbleiteranordnung nach einem der Ansprüche 10 bis 16, dadurch gekennzeichnet, daß jede dritte Leitung (40) aus einem Draht aufgebaut ist.
18. Halbleiteranordnung nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß jede dritte Leitung (40) aus einer Kontaktwarze aufgebaut ist.
19. Halbleiteranordnung nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß jede dritte Leitung (40) aus einer Lotkugel aufgebaut ist.
DE19720275A 1996-05-17 1997-05-14 Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung Expired - Fee Related DE19720275B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR16646/96 1996-05-17
KR1019960016646A KR0179921B1 (ko) 1996-05-17 1996-05-17 적측형 반도체 패키지

Publications (2)

Publication Number Publication Date
DE19720275A1 true DE19720275A1 (de) 1997-11-20
DE19720275B4 DE19720275B4 (de) 2008-06-26

Family

ID=19459009

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19720275A Expired - Fee Related DE19720275B4 (de) 1996-05-17 1997-05-14 Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung

Country Status (5)

Country Link
US (1) US6153928A (de)
JP (1) JP2819284B2 (de)
KR (1) KR0179921B1 (de)
CN (1) CN1065660C (de)
DE (1) DE19720275B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19801312A1 (de) * 1998-01-15 1999-07-22 Siemens Ag Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE10353139A1 (de) * 2003-11-14 2005-06-02 Fachhochschule Stralsund Packagesystem für modulare Systemaufbauten
DE102005008600A1 (de) * 2005-02-23 2006-08-31 Infineon Technologies Ag Chipträger, System aus einem Chipträger und Halbleiterchips und Verfahren zum Herstellen eines Chipträgers

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100302593B1 (ko) 1998-10-24 2001-09-22 김영환 반도체패키지및그제조방법
JP3576030B2 (ja) * 1999-03-26 2004-10-13 沖電気工業株式会社 半導体装置及びその製造方法
US6982478B2 (en) * 1999-03-26 2006-01-03 Oki Electric Industry Co., Ltd. Semiconductor device and method of fabricating the same
US6636334B2 (en) * 1999-03-26 2003-10-21 Oki Electric Industry Co., Ltd. Semiconductor device having high-density packaging thereof
TW417839U (en) * 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
US6344687B1 (en) * 1999-12-22 2002-02-05 Chih-Kung Huang Dual-chip packaging
TWI249712B (en) * 2001-02-28 2006-02-21 Hitachi Ltd Memory card and its manufacturing method
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
KR100422359B1 (ko) * 2002-03-07 2004-03-11 주식회사 하이닉스반도체 원통형 반도체 패키지 및 그를 이용한 케이블형 패키지 모듈
EP1351301B1 (de) * 2002-04-03 2009-06-17 Panasonic Corporation Eingebautes Halbleitermodul im Millimeterwellenband
US6710246B1 (en) * 2002-08-02 2004-03-23 National Semiconductor Corporation Apparatus and method of manufacturing a stackable package for a semiconductor device
KR100475716B1 (ko) * 2002-08-13 2005-03-10 매그나칩 반도체 유한회사 복합 반도체 장치의 멀티 반도체 기판의 적층 구조 및 그방법
US6740546B2 (en) * 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
US6723585B1 (en) 2002-10-31 2004-04-20 National Semiconductor Corporation Leadless package
US6781243B1 (en) * 2003-01-22 2004-08-24 National Semiconductor Corporation Leadless leadframe package substitute and stack package
US20060201709A1 (en) * 2003-04-07 2006-09-14 Mciver Chandler H Low profile small outline leadless semiconductor device package
TW200514484A (en) * 2003-10-08 2005-04-16 Chung-Cheng Wang Substrate for electrical device and methods of fabricating the same
TWI228303B (en) * 2003-10-29 2005-02-21 Advanced Semiconductor Eng Semiconductor package, method for manufacturing the same and lead frame for use in the same
JP4285364B2 (ja) * 2004-08-20 2009-06-24 パナソニック株式会社 立体回路モジュールとこれを用いた携帯端末機器および立体回路モジュールの製造方法
FR2877537B1 (fr) * 2004-10-29 2007-05-18 Thales Sa Boitier microelectronique multiplans
US7309914B2 (en) * 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
WO2007053606A2 (en) * 2005-11-01 2007-05-10 Sandisk Corporation Multiple die integrated circuit package
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
EP1813951A1 (de) * 2006-01-30 2007-08-01 Infineon Technologies SensoNor AS Trägheitsmesseinheit und Verpackungen dafür
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
KR100782774B1 (ko) * 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
CN101296566B (zh) * 2007-04-29 2011-06-22 鸿富锦精密工业（深圳）有限公司 电气元件载板及其制造方法
US20110024890A1 (en) 2007-06-29 2011-02-03 Stats Chippac, Ltd. Stackable Package By Using Internal Stacking Modules
US20090127686A1 (en) * 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
US8035210B2 (en) * 2007-12-28 2011-10-11 Stats Chippac Ltd. Integrated circuit package system with interposer
CN101471331A (zh) * 2007-12-28 2009-07-01 鸿富锦精密工业（深圳）有限公司 组合式晶片模组封装结构和方法
US7919871B2 (en) * 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
KR101461630B1 (ko) * 2008-11-06 2014-11-20 삼성전자주식회사 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
TWI372454B (en) * 2008-12-09 2012-09-11 Advanced Semiconductor Eng Quad flat non-leaded package and manufacturing method thereof
US8264074B2 (en) * 2010-09-10 2012-09-11 General Electric Company Device for use as dual-sided sensor package
US9674938B2 (en) 2010-11-03 2017-06-06 3M Innovative Properties Company Flexible LED device for thermal management
KR20130143061A (ko) * 2010-11-03 2013-12-30 쓰리엠 이노베이티브 프로퍼티즈 컴파니 와이어 본드 프리 다이를 사용한 가요성 led 디바이스
KR20130143067A (ko) 2010-11-03 2013-12-30 쓰리엠 이노베이티브 프로퍼티즈 컴파니 가요성 led 디바이스 및 제조 방법
WO2012112873A2 (en) 2011-02-18 2012-08-23 3M Innovative Properties Company Flexible light emitting semiconductor device
US9236547B2 (en) 2011-08-17 2016-01-12 3M Innovative Properties Company Two part flexible light emitting semiconductor device
WO2013085497A1 (en) 2011-12-06 2013-06-13 Intel Corporation Semiconductor chip stacking assemblies
WO2014188632A1 (ja) * 2013-05-23 2014-11-27 パナソニック株式会社 放熱構造を有する半導体装置および半導体装置の積層体
US9947635B1 (en) * 2016-10-14 2018-04-17 Advanced Semiconductor Engineering, Inc. Semiconductor package, interposer and semiconductor process for manufacturing the same
CN107393836B (zh) * 2017-06-19 2020-04-10 矽力杰半导体技术(杭州)有限公司 芯片封装方法及封装结构
KR20210071452A (ko) * 2019-12-06 2021-06-16 현대자동차주식회사 네트워크 시스템, 차량 및 그 제어방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5866344A (ja) * 1981-10-16 1983-04-20 Hitachi Ltd 集積回路パツケ−ジ
JPS61285740A (ja) * 1985-06-12 1986-12-16 Sumitomo Electric Ind Ltd 高密度実装形セラミツクｉｃパツケ−ジ
JPH01283973A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd 光検出素子用実装装置
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH0430561A (ja) * 1990-05-28 1992-02-03 Hitachi Ltd 半導体集積回路装置およびその実装構造
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
JP2816244B2 (ja) * 1990-07-11 1998-10-27 株式会社日立製作所 積層型マルチチップ半導体装置およびこれに用いる半導体装置
JPH04127461A (ja) * 1990-09-18 1992-04-28 Nec Corp 樹脂封止型半導体装置
US5432681A (en) * 1993-04-30 1995-07-11 The United States Of America As Represented By The Secretary Of The Air Force Density improvement for planar hybrid wafer scale integration
JP3230348B2 (ja) * 1993-09-06 2001-11-19 ソニー株式会社 樹脂封止型半導体装置及びその製造方法
JP2522182B2 (ja) * 1993-10-07 1996-08-07 日本電気株式会社 半導体装置
US5633530A (en) * 1995-10-24 1997-05-27 United Microelectronics Corporation Multichip module having a multi-level configuration
US5798564A (en) * 1995-12-21 1998-08-25 Texas Instruments Incorporated Multiple chip module apparatus having dual sided substrate
KR100232214B1 (ko) * 1996-06-19 1999-12-01 김영환 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19801312A1 (de) * 1998-01-15 1999-07-22 Siemens Ag Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
US6380616B1 (en) 1998-01-15 2002-04-30 Infineon Technologies Ag Semiconductor component with a number of substrate layers and at least one semiconductor chip, and method of producing the semiconductor component
DE10353139A1 (de) * 2003-11-14 2005-06-02 Fachhochschule Stralsund Packagesystem für modulare Systemaufbauten
DE10353139B4 (de) * 2003-11-14 2008-12-04 Fachhochschule Stralsund Stapelbares modulares Gehäusesystem und ein Verfahren zu dessen Herstellung
DE102005008600A1 (de) * 2005-02-23 2006-08-31 Infineon Technologies Ag Chipträger, System aus einem Chipträger und Halbleiterchips und Verfahren zum Herstellen eines Chipträgers
DE102005008600B4 (de) * 2005-02-23 2012-02-23 Infineon Technologies Ag Chipträger, System aus einem Chipträger und Halbleiterchips und Verfahren zum Herstellen eines Chipträgers und eines Systems
DE102005008600B9 (de) * 2005-02-23 2012-06-21 Infineon Technologies Ag Chipträger, System aus einem Chipträger und Halbleiterchips und Verfahren zum Herstellen eines Chipträgers und eines Systems

Also Published As

Publication number Publication date
JP2819284B2 (ja) 1998-10-30
CN1065660C (zh) 2001-05-09
KR970077556A (ko) 1997-12-12
JPH1056128A (ja) 1998-02-24
DE19720275B4 (de) 2008-06-26
US6153928A (en) 2000-11-28
KR0179921B1 (ko) 1999-03-20
CN1166058A (zh) 1997-11-26

Similar Documents

Publication Publication Date Title
DE19720275A1 (de) Substrat für Halbleiteranordnung, Herstellungsverfahren für dasselbe und das Substrat verwendende gestapelte Halbleiteranordnung
DE60030931T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE3586732T2 (de) Verfahren zum herstellen einer dreidimentionaler halbleiteranordung.
DE10132024B4 (de) Halbleiter-Bauteil und Verfahren zu dessen Herstellung
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE69211821T2 (de) Innere Leiterstruktur einer Halbleiteranordnung
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102009055691B4 (de) Leistungshalbleitermodul
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE69233232T2 (de) Elektrischer Verbindungskörper und Herstellungsverfahren dafür
DE19742360A1 (de) Gehäuse für gestapelten Halbleiterchip und Verfahren zum Herstellen desselben
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
DE69816630T2 (de) Durchkontaktierungsanordnung mit isolierten drahtanschlüssen und bauteilsperren
DE102008051965A1 (de) Bauelement mit mehreren Halbleiterchips
DE1298630B (de) Integrierte Schaltungsanordnung
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE102005001851A1 (de) Mehrchippackung und Herstellungsverfahren
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE2451211A1 (de) Dichte packung fuer integrierte schaltungen
DE102004041088A1 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip
DE102013103351B4 (de) Elektronikmodul
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131203