DE3882322T2 - Statischer Speicher in Schottky-Technologie. - Google Patents
Statischer Speicher in Schottky-Technologie.Info
- Publication number
- DE3882322T2 DE3882322T2 DE88308978T DE3882322T DE3882322T2 DE 3882322 T2 DE3882322 T2 DE 3882322T2 DE 88308978 T DE88308978 T DE 88308978T DE 3882322 T DE3882322 T DE 3882322T DE 3882322 T2 DE3882322 T2 DE 3882322T2
- Authority
- DE
- Germany
- Prior art keywords
- memory cell
- transistor
- region
- metal
- cell according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 36
- 230000003068 static effect Effects 0.000 title claims description 12
- 238000005516 engineering process Methods 0.000 title description 3
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 2
- 239000010936 titanium Substances 0.000 claims 2
- 229910052719 titanium Inorganic materials 0.000 claims 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 1
- 150000003609 titanium compounds Chemical class 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910008479 TiSi2 Inorganic materials 0.000 description 6
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910020968 MoSi2 Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Description
- Die Erfindung betrifft allgemein Halbleiterspeicher-Anordnungen und insbesondere Strukturen von statischen 4-Transistor/2-Widerstand-RAM-Speichern sowie Verfahren zu deren Herstellung.
- Der derzeitige Stand der Technik bezüglich des Zellenaufbaus von statischen RAM-Speichern (SRAM) ist in zwei Kategorien gespalten. Sechs-Transistor (6-T)- und Vier-Transistoren/Zwei-Transistoren (4-T/2-R)-Zellen. Aufgrund ihrer kleineren Fläche ist die 4-T/2-R-Zelle bei Anwendungen hoher Dichte eher erwünscht.
- Ein wesentlicher Nachteil bei den statischen 4-T/2-R-RAM-Speichem war jedoch deren hoher Bereitschafts-Energieverbrauch. Der Bereitschafts-Energiebedarf kann dadurch verringert werden, daß der Widerstand in dem Speicherzellenaufbau erhöht wird. Der für große Speicher verwendete Widerstand sollte zumindest bei einem Gigaohm liegen, was zu einer Übertragung von einer Bereitschaftsleistung von etwa fünf Milliwatt für einen statischen Ein-Megabit-RAM-Speicher führt. Bei der Verwendung eines Widerstandes von 100 Gigaohm wird der Bereitschafts- Energiebedarf auf etwa 50 Mikrowatt herabgesetzt.
- Für die Herstellung derart großer Widerstände in dem Zellenaufbau eines statischen RAM-Speichers sind andere Mittel als die herkömmlichen, zur Herstellung von Widerständen dienenden Techniken erforderlich, bei denen beerdigte Übergangsschichten verwendet werden, da bei der Verwendung der herkömmlichen Techniken zur Erzeugung hinreichend hoher Widerstände eine große Fläche benötigt wird. In jüngster Zeit wurde versucht, nicht-dotiertes Polysilizium zur Herstellung der Widerstände zu verwenden. Der Widerstand von Polysilizium ist jedoch äußerst empfindlich gegenüber verschiedenen Faktoren wie der Korngröße, einer thermischen Behandlung nach dem Aufbringen des Polysiliziums und Verunreinigungen, die absichtlich und unbeabsichtigt in das Polysilizium- Material eingeführt wurden. Die Empfindlichkeit gegenüber diesen Faktoren beeinträchtigt die Reproduzierbarkeit des Polysilizium-Transistors insbesondere bei höheren Widerständen. Tatsächlich ist es nicht ungewöhnlich, bei Polysilizium-Widerständen einen Widerstands-Abweichungsfaktor von Fünf zu erhalten. Damit ist die Polysilizium-Widerstands-Technologie nicht zur Herstellung von einen hohen Widerstand aufweisenden Anordnungen zur Verwendung in dem Zellenaufbau eines statischen 4-T/2-R-RAM-Speichers geeignet, wo ein gewisser Genauigkeitsgrad gefordert ist.
- Damit ergab sich ein Bedarf nach einer Technologie, mit der mit einem hohen Wert behaftete Widerstände für einen Zellenaufbau eines statischen RAM- Speichers ohne Vergrößerung der Zellenfläche hergestellt werden können.
- Gemäß einem Aspekt der Erfindung schafft diese eine statische Speicherzelle mit
- einem auf ein Signal einer Wort-Leitung ansprechenden Übertragungstransistor, durch den der Zustand der Speicherzelle mit einer Bit-Leitung in Verbindung gebracht wird, und
- einem Verriegelungsschaltkreis, der gespeiste und kreuzgekoppelte erste und zweite Transistoren zum Verriegeln eines in der Speicherzelle zu speichernden Datenbits enthält,
- die dadurch gekennzeichnet ist, daß
- die Speisung durch in Sperrichtung vorgespannte Schottky-Dioden erfolgt, die zwischen die Transistoren und eine angelegte erste vorbestimmte Spannung (Vdd) geschaltet sind.
- Gemäß einem weiteren Aspekt der Erfindung wird ein Verfahren zur Bildung der Speicherzelle in einem Halbleitersubstrat geschaffen, das die folgenden Schritte aufweist:
- Bilden erster und zweiter Transistoren und eines Übertragungstransistors, der mit dem ersten Transistor oder dem zweiten Transistor verbunden ist, in dem Halbleitersubstrat,
- Bilden einer Wannenzone von einem ersten Leitfähigkeitstyp in dem Halbleitersubstrat,
- Bilden einer Metallschicht über dem Halbleitersubstrat,
- Ätzen der Metallschicht zur Bildung von Schottky-Dioden in Verbindung mit der Wannenzone und zur Bildung von Zwischenverbindungen zwischen den Schottky- Dioden und den ersten und zweiten Transistoren, und
- Schaffen von Verbindungen zwischen dem ersten und dem zweiten Transistor zur Bildung eines Verriegelungsschaltkreises, Schaffen von Stromversorgungs- Verbindungen zu den Schottky-Dioden zur Speisung der ersten und zweiten Transistoren und Schaffen einer Wort-Leitung und einer Bit-Leitung, die mit dem Übertragungstransistor verbunden sind.
- Bei einer Speicherzelle gemäß der Erfindung wird eine in Sperrichtung vorgespannte Schottky-Diode dazu verwendet, einen hohen Widerstand zwischen einem Paar von Verriegelungstransistoren und Vdd zu erzeugen. Die Schottky-Dioden sind in der Lage, einen effektiven Widerstand über 500 Gigaohm bei fünf Volt anzunehmen, und der durch die in Umkehrrichtung vorgespannten Schottky-Dioden erzeugte Widerstand kann dadurch eingestellt werden, daß bei der Metall/Halbleiter-Schnittstelle eine dotierte Zone geschaffen wird. Indem das zur Bildung der Diode verwendete Material variiert wird, kann ein weiter Bereich von effektiven Widerständen erhalten werden.
- Dieser Aspekt der Erfindung bringt den technischen Vorteil mit sich, daß ein großer Widerstand in einem sehr kleinen Flächenbereich geschaffen werden kann, wodurch Speicheranordnungen höherer Dichte möglich sind. Darüber hinaus wird mit der Erfindung ein großer Widerstand erzielt, dessen Wert genau gesteuert werden kann.
- Gemäß einem weiteren Aspekt der Erfindung wird das zur Bildung der Schottky- Diode verwendete Metallsilicid auch dazu verwendet, die Struktur der lokalen Zwischenverbindung zu bilden. Dies bringt den technischen Vorteil mit sich, daß die Widerstandslast ohne zusätzliche lithographische Schritte gebildet werden kann.
- Die Erfindung und deren Vorteile werden anhand der folgenden Beschreibung in Verbindung mit den Zeichnungen näher beschrieben; in diesen zeigen:
- Fig. 1 ein Schaltschema einer Speicherzelle der Erfindung, bei der in Sperrichtung vorgespannte Schottky-Dioden als Widerstandselemente verwendet werden,
- Fig. 2 eine erste Stufe bei der Bildung der Schottky-Barriere-Last,
- Fig. 3 eine zweite Stufe bei der Bildung der Schottky-Barriere-Last,
- Fig. 4 eine dritte Stufe bei der Bildung der Schottky-Barriere-Last, und
- Fig. 5 eine vierte Stufe bei der Bildung der Schottky-Barriere-Last.
- Zum besseren Verständnis der Erfindung wird nun auf die Figuren 1-5 der Zeichnung Bezug genommen, wobei für gleiche und einander entsprechende Teile der verschiedenen Zeichnungen gleiche Zeichen verwendet werden.
- Figur 1 zeigt ein Schaltdiagramm der Speicherzelle der Erfindung. Die Speicherzelle 10 weist eine Quelle hoher Spannung Vdd, im allgemeinen fünf Vo1t, auf, die mit der Anode 12 einer ersten Schottky-Diode 14 und der Anode 16 einer zweiten Schottky-Diode 18 verbunden ist. Die Katode 20 der ersten Schottky-Diode 14 ist mit dem Drain-Anschluß 22 eines ersten Transistors 24, dem Gate-Anschluß 26 eines zweiten Transistors 28 und dem Source-Anschluß 30 eines dritten Transistors 32 verbunden. Die Katode 34 der zweiten Schottky- Diode 18 ist mit der Basis 36 des ersten Transistors 24, dem Drain-Anschluß 38 des zweiten Transistors 28 und dem Source-Anschluß 40 eines vierten Transistors 42 verbunden. Eine Quelle niedriger Spannung Vss, im allgemeinen Massespannung, ist mit den Source-Anschlüssen 44 und 46 des ersten Transistors 24 bzw. des zweiten Transistors 28 verbunden. Eine Wort-Leitung 48 ist mit den Gate-Anschlüssen 50 und 52 des dritten Transistors 32 bzw. des vierten Transistors 42 verbunden. Eine Bit-Leitung 54 ist mit dem Drain-Anschluß 56 des dritten Transistors 32 verbunden, und eine invertierte Bit-Leitung 58 ist mit dem Drain-Anschluß 60 des vierten Transistors 42 verbunden.
- Im Betrieb ist die Speicherzelle 10 Teil einer Speicheranordnung von gleichartig ausgelegten Speicherzellen. Obwohl die aktiven Schaltelemente der Speicherzelle 10 als NMOS-Transistoren dargestellt sind, kann eine gleichartige Speicherzelle unter Verwendung von P-Kanal-MOS-Transistoren oder bipolaren Transistoren aufgebaut sein.
- In der Speicherzelle 10 arbeiten der dritte Transistor 32 und der vierte Transistor 42 als Übertragungstore, die dazu dienen, die Ausgänge der Zelle von der Bit-Leitung 54 und der invertierten Bit-Leitung 58 zu isolieren oder mit diesen zu verbinden. Diese Transistoren werden durch die Wort-Leitung 48 ein- und abgeschaltet, die eine Speicherzelle 10 zum Auslesen oder Einschreiben auswählt. Werden die Wort-Leitungen 48 eingeschaltet (eine logisch hohe Spannung), so sind die dritten und vierten Transistoren 32 und 42 in der Lage, einen Strom zwischen ihren jeweiligen Drain- und Source-Anschlüssen zu führen.
- Um Daten in die Zelle einzuschreiben, wird die Wort-Leitung 48 eingeschaltet, um zu ermöglichen, daß die dritten und vierten Transistoren 32 und 42 leiten. Nimmt man einen Wert Eins (eine logisch hohe Spannung) der Bit-Leitung und damit einen Wert Null der invertierten Bit-Leitung an, so ist der erste Transistor 24 abgeschaltet und der zweite Transistor 28 eingeschaltet. Daher ist der Drain-Anschluß 38 des zweiten Transistors 28 an Vss angelegt, während der Drain-Anschluß 22 des ersten Transistors 24 an die logisch hohe Spannung auf der Bit-Leitung 54 angelegt ist. Sind die dritten und vierten Transistoren 32 und 42 abgeschaltet, so verbleibt die Speicherzelle 10 in diesem Zustand, wobei die Daten darin gehalten werden.
- Zum Auslesen der Zelle wird die Wort-Leitung 48 wieder eingeschaltet, wodurch ein Leiten von den Drain-Anschlüssen 22 und 38 zu der Bit-Leitung 54 und der nicht-invertierenden Bit-Leitung 58 ermöglicht wird. Ein Leseverstärker (nicht gezeigt) ist mit der Bit-Leitung 54 und der invertierten Bit-Leitung 58 verbunden, um den Status der Spannungen an den Drain-Anschlüssen 22 und 38 abzulesen. Ein Logikpegel, der die in der Zelle gehaltenen Daten repräsentiert, wird an dem Ausgang des Leseverstärkers erzeugt.
- Die Dioden 14 und 18 werden als Speisewiderstände für die ersten und zweiten Transistoren 24 und 28 verwendet. Der effektive Widerstand der in Sperrichtung vorgespannten Dioden 14 und 18 beeinflußt unmittelbar die Übertragung der Bereitschafts-Stromversorgung zu dem statischen SRAM. Eine Schottky-Diode verhält sich bei einer Vorspannung in Sperrichtung etwas wie ein regulärer P/N-Übergang mit Ausnahme ihres höheren Verluststromes. Der Verlust der Schottky-Diode hängt von der eigenleitenden Sperrschicht zwischen Metall und Silizium und von dem elektrischen Feld (oder der Spannung) über der Sperrschicht ab. Die Gleichung, die die Verluststromdichte eines in Sperrichtung vorgespannten Übergangs für eine Sperrspannung Vr beschreibt, die größer als 3kT/q (kT/q = 0,026 V bei Raumtemperatur) ist, ist gegeben durch:
- Jr = AT² exp(-qEo/kT) exp[+q(qF/4πes)1/2/kT]
- worin A = Mengenkonstante
- T = Temperatur
- E0 = Sperrschichthöhe oder Differenz zwischen der Metall-Austrittsarbeit und der Silizium-Elektronenaffinität
- F = elektriche Feldstärke
- es = Dilektrizitatskonstante von Silizium
- Damit ist es möglich, ein bestimmtes Metall mit einer entsprechenden Sperrschichthöhe auszuwählen, so daß der effektive Widerstand bei Vr gleich fünf Volt innerhalb des gewünschten Bereiches liegt.
- In der Tabelle I sind Grenzschichthöhen für einige herkömmliche Silicide aufgelistet. Tabelle I Silicid Sperrschichthöhe
- Die in der Tabelle 1 aufgelisteten Sperrschichthöhen der Silicide können dadurch geringfügig eingestellt werden, daß das elektrische Feld variiert wird. Das elektrische Feld kann entweder mit einer Vorspannung oder dadurch variiert werden, daß eine dünne Schicht aus Halbleitermaterial mit einer steuerbaren Anzahl von Dotierstoffen auf einer Halbleiter-Oberfläche zum Beispiel durch Ionenimplantation eingeführt wird, wie dies in Verbindung mit Figur 4 gezeigt wird. Typischerweise wird die effektive Sperrschicht der in Sperrichtung vorgespannten Schottky-Diode durch 0,2 Volt in Silizium und durch über 0,3 Volt in Galliumarsenid verringert.
- Zum Beispiel kann TiSi&sub2; dazu verwendet werden, eine Schottky-Barriere zu bilden, die als ein Speisewiderstand in einer statischen SRAM-Zelle verwendet wird. Die Höhe der eigenleitenden Sperrschicht von TiSi&sub2; beträgt 0,6 Volt, und die Sperrstromdichte Jr kann aus der obigen Gleichung errechnet werden, wobei sich etwa 1 x 10&supmin;³ Ampere/cm² ergibt.
- Bei der Verwendung eines Kontaktes von einem Mikrometer mal einem Mikrometer beträgt der Sperrstrom etwa 1 x 10&supmin;¹¹ Ampere. Bei fünf Volt ist der Verlustwiderstand gleich 500 Gigaohm. Bei einer geringfügigen Verringerung der Sperrschichthöhe auf 0,56 Volt ist der Widerstand annähernd gleich 100 Gigaohm bei fünf Volt für die gleiche Kontaktfläche. Die Sperrschichthöhe kann beispielsweise durch eine Implantation von Arsen bei einer Konzentration von etwa 2 x 10¹² Ionen/cm² verringert werden. Alternativ kann, wie in Tabelle I gezeigt, MoSi² dazu verwendet werden, eine Schottky-Barriere mit einer Sperrschichthöhe von 0,56 Volt zu bilden, wobei in diesem Falle kein Implantat erforderlich ist.
- Unter Bezugnahme auf Figur 2 wird nun das Verfahren zur Bildung einer Schottky-Diode in Verbindung mit einem MOS-Transistor dargestellt. In einem P-Silizium-Substrat 64 wird eine N-Wannenzone 62 gebildet. Unter Verwendung eines LOCOS (local oxidation of silicon)-Verfahrens oder anderer allgemein bekannter Techniken werden Isolierzonen 68 mit einem Oxid 70 gebildet.
- Ein dotiertes Polysilizium-Gate 72 wird auf der Gate-Oxidschicht 66 über dem Substrat 64 gebildet. Es ist festzustellen, daß bei der Verwendung einer CMOS-Peripherie in der Speicheranordnung die N-Wannenzone als Teil des normalen Verfahrens gebildet werden kann; daher ist ein zusätzlicher Maskierungsschritt nicht erforderlich.
- Anhand von Figur 3 wird nun eine zweite Stufe bei der Bildung der Schottky- Diode dargestellt. Auf dem dotierten Polysilizium-Gate 72 werden Seitenwandoxidzonen 74 gebildet, und die verbleibende Gate-Oxidschicht 66, die nicht von dem dotierten Polysilizium-Gate 72 oder den Seitenwandoxidzonen 74 bedeekt ist, wird durch geeignetes Ätzen wie ein CHF&sub3;+C&sub2;F&sub6;-Plasmaätzen entfernt. Eine Photoresist-Maske 76 wird über dem Bereich gebildet, der für die Schottky- Last zu verwenden ist, und N+-Source/Drain-Zonen 78 werden durch Implantation auf dem freigelegten Siliziumsubstrat 64 und der N-Wanne 62 gebildet.
- Anhand von Figur 4 wird eine dritte Stufe des erfindungsgemäßen Verfahrens dargestellt. Die Photoresist-Maske 76 wird entfernt, und das Implantat zur Einstellung der Sperrschichthöhe wird ausgeführt, falls erforderlich. Wird das Implantat zur Einstellung der Sperrschichthöhe ausgeführt, so wird dort eine dotierte Zone 80 gebildet, wo die Schottky-Diode anzuordnen ist. Da die Energie und die Dosis, die erforderlich sind, um das Implantat zur Einstellung der Sperrschichthöhe auszuführen, relativ gering sind, ist es nicht erforderlich, die anderen aktiven Flächen zu maskleren, während das Implantat ausgeführt wird.
- In Figur 5 ist eine vierte Stufe zur Bildung der Schottky-Diode dargestellt, bei der eine TiSi&sub2;-Schicht verwendet wird, um die Schottky-Diode und eine lokale Zwischenverbindung zu bilden. Eine Schicht aus Ti wird auf der Oberfläche der Anordnung aufgebracht. Durch Erhitzen der Anordnung bis annähernd 675ºC in einem Ofen reagiert das Ti mit dem Silizium, um TiSi&sub2;-Bereiche 82 zu bilden. Über dem Feldoxid 70 werden jedoch TiN-Bereiche 84 gebildet. Die TiSi&sub2;-Bereiche 82 und TiN-Bereiche 84 werden gemustert und geätzt, um die Struktur der lokalen Zwischenverbindung zu bilden. Eine Schottky-Diode 86 wird zwischen und über der N-Wanne 62 und der TiSi&sub2;-Schicht 82 gebildet.
- Das TiN-Nebenprodukt kann dadurch entfernt werden, daß eine Lösung von NH&sub4;OH oder ein anderes geeignetes Ätzmittel verwendet wird. Da es wünschenswert ist, eine Zwischenverbindung zwischen der Schottky-Diode 86 und einem der N+-Source/Drain-Bereiche 78 aufrechtzuerhalten, sollte der dazwischenliegende TiN-Bereich 84 vor dem Ausführen der TiN-Ätzung maskiert werden.
- Somit bringt die Erfindung den technischen Vorteil mit sich, daß eine sehr große Widerstandslast in einem sehr kleinen Bereich erzeugt wird. Darüber hinaus kann die Widerstandslast dadurch sehr genau getrimmt werden, daß die Fläche des N-Wannenbereichs 62, die zur Bildung der Schottky-Diode 86 verwendet wird, dotiert wird. Die Erfindung bringt also den Vorteil mit sich, daß die Diode in Verbindung mit Verfahrensschritten gebildet werden kann, die dazu eingesetzt werden, andere Bereiche der Speicheranordnung zu bilden; damit wird die Komplexität der Ausbildung der Anordnung nicht erhöht.
Claims (14)
1. Statische Speicherzelle mit
einem auf ein Signal einer Wort-Leitung (48) ansprechenden
Übertragungstransistor (32), durch den der Zustand der Speicherzelle mit
einer Bit-Leitung (54) in Verbindung gebracht wird, und
einem Verriegelungsschaltkreis, der gespeiste und kreuzgekoppelte erste
und zweite Transistoren (24, 28) zum Verriegeln eines in der
Speicherzelle zu speichernden Datenbits enthält,
dadurch gekennzeichnet, daß
die Speisung durch in Sperrichtung vorgespannte Schottky-Dioden (14, 18)
erfolgt, die zwischen die Transistoren und eine angelegte erste
vorbestimmte Spannung (Vdd) geschaltet sind.
2. Speicherzelle nach Anspruch 1, bei der jede der Schottky-Dioden (14, 18)
eine Halbleiterzone (62) von einem ersten Leitfähigkeitstyp und eine
Metallzone (82) enthält, die mit der Halbleiterzone in Kontakt ist.
3. Speicherzelle nach Anspruch 2, bei der die Metallzone (82) ein
Metallsilicid enthält.
4. Speicherzelle nach Anspruch 3, bei der das Metallsilicid (82) ein
Titansilicid enthält.
5. Speicherzelle nach Anspruch 2, 3 oder 4, bei der jede der Schottky-Dioden
(14, 18) eine dotierte Zone (80) in der Halbleiterzone (62) enthält, um die
Höhe der Schottky-Barriere einzustellen.
6. Speicherzelle nach einem der vorhergehenden Ansprüche, bei der der erste
Transistor (24) von der Bit-Leitung (54) und der zweite Transistor (58) von
einer invertierten Bit-Leitung (58) gesteuert ist.
7. Speicherzelle nach einem der Ansprüche 2 bis 6, bei der die Metallzone eine
Titanverbindung enthält.
8. Speicherzelle nach einem der Ansprüche 2 bis 7, bei der eine Erweiterung
der Metallzonen die Schottky-Diode mit dem Verriegelungs-Schaltkreis
verbindet.
9. Speicherzelle nach Anspruch 8, bei der die Erweiterung Titannitrid
enthält.
10. Speicherzelle nach Anspruch 9, bei der die Metallzone Titansilicid
enthält.
11. Verfahren zur Bildung einer Speicherzelle nach einem der vorhergehenden
Ansprüche in einem Halbleitersubstrat (64), das die folgenden Schritte
aufweist:
Bilden erster und zweiter Transistoren (24, 28) und eines
Übertragungstransistors (32, 42), der mit dem ersten Transistor oder dem zweiten
Transistor verbunden ist, in dem Halbleitersubstrat,
Bilden einer Wannenzone (62) von einem ersten Leitfähigkeitstyp in dem
Halbleitersubstrat,
Bilden einer Metallschicht (82) über dem Halbleitersubstrat,
Ätzen der Metallschicht zur Bildung von Schottky-Dioden (14, 18) in
Verbindung mit der Wannenzone und zur Bildung von Zwischenverbindungen
zwischen den Schottky-Dioden und den ersten und zweiten Transistoren,
und
Schaffen von Verbindungen zwischen dem ersten Transistor und dem zweiten
Transistor zur Bildung eines Verriegelungsschaltkreises, Schaffen von
Stromversorgungs-Verbindungen zu den Schottky-Dioden zur Speisung der
ersten und zweiten Transistoren und Schaffen einer Wort-Leitung (48) und
einer Bit-Leitung (54, 58), die mit dem Übertragungstransistor (32, 42)
verbunden sind.
12. Verfahren nach Anspruch 11, bei dem überdies eine dotierte Zone (80) an
der Oberfläche der Wannenzone so gebildet wird, daß die Höhe der Barriere der
Schottky-Dioden verringert wird.
13. Verfahren nach Anspruch 11, bei dem die Metallschicht Titan und der
Halbleiter Silizium enthält, und das überdies den Schritt eines Erhitzens des
Titaniums enthält, um über Zonen der Halbleiteroberfläche Titaniumsilicid zu
bilden.
14. Verfahren nach Anspruch 11, das überdies die folgenden Schritte enthält:
Bilden einer Oxidzone (70), die die Oberfläche der Wannenzone von der
Oberfläche des Substrats trennt,
Erhitzen der Metallschicht, um eine solche Reaktion zwischen der
Metallschicht und dem Substrat und Wannenzonen herbeizuführen, daß
anstelle der Metallzone eine Metallsilicidzone gebildet wird,
Maskieren der Isolierzonen, um Zwischenverbindungen zwischen den
Schottky-Dioden und den ersten und zweiten Transistoren festzulegen, und
Ätzen nicht maskierter Abschnitte des Metalls auf der Isolierzone.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10299687A | 1987-09-30 | 1987-09-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3882322D1 DE3882322D1 (de) | 1993-08-19 |
DE3882322T2 true DE3882322T2 (de) | 1993-10-21 |
Family
ID=22292810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE88308978T Expired - Fee Related DE3882322T2 (de) | 1987-09-30 | 1988-09-28 | Statischer Speicher in Schottky-Technologie. |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0310351B1 (de) |
JP (1) | JPH01122156A (de) |
KR (1) | KR0128509B1 (de) |
DE (1) | DE3882322T2 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5182627A (en) * | 1991-09-30 | 1993-01-26 | Sgs-Thomson Microelectronics, Inc. | Interconnect and resistor for integrated circuits |
US5665993A (en) * | 1994-09-29 | 1997-09-09 | Texas Instruments Incorporated | Integrated circuit including a FET device and Schottky diode |
WO2006021827A1 (en) * | 2004-08-23 | 2006-03-02 | Goran Krilic | Single-ended optically biased three transistor fully static ram cell |
US8437176B2 (en) | 2006-10-11 | 2013-05-07 | Goran Krilic | Optical refreshing of loadless for transistor SRAM cells |
JP4633125B2 (ja) * | 2008-01-11 | 2011-02-16 | 富士通セミコンダクター株式会社 | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5643750A (en) * | 1979-09-18 | 1981-04-22 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor integrated circuit |
JPS6052520B2 (ja) * | 1981-12-29 | 1985-11-19 | 富士通株式会社 | 半導体記憶装置 |
JPS5968891A (ja) * | 1982-10-12 | 1984-04-18 | Toshiba Corp | 半導体メモリ |
US4845674A (en) * | 1984-01-11 | 1989-07-04 | Honeywell, Inc. | Semiconductor memory cell including cross-coupled bipolar transistors and Schottky diodes |
US4635230A (en) * | 1984-12-18 | 1987-01-06 | Advanced Micro Devices, Inc. | Emitter coupled logic bipolar memory cell |
IT1186490B (it) * | 1985-12-23 | 1987-11-26 | Sgs Microelettronica Spa | Diodo schottky integrato |
JPS63257264A (ja) * | 1987-04-15 | 1988-10-25 | Hitachi Ltd | 半導体集積回路装置 |
-
1988
- 1988-09-28 DE DE88308978T patent/DE3882322T2/de not_active Expired - Fee Related
- 1988-09-28 EP EP88308978A patent/EP0310351B1/de not_active Expired - Lifetime
- 1988-09-29 JP JP63245848A patent/JPH01122156A/ja active Pending
- 1988-09-29 KR KR1019880012597A patent/KR0128509B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0310351B1 (de) | 1993-07-14 |
DE3882322D1 (de) | 1993-08-19 |
KR0128509B1 (ko) | 1998-04-04 |
JPH01122156A (ja) | 1989-05-15 |
EP0310351A1 (de) | 1989-04-05 |
KR890005879A (ko) | 1989-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69227138T2 (de) | Gestapelte CMOS Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE69226405T2 (de) | Geschichtete CMOS SRAM Zelle mit polysilizium-Lasttransistoren | |
DE69728259T2 (de) | Siliciumkarbid-cmos und herstellungsverfahren | |
DE69023765T2 (de) | Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten Feldeffekttransistoren mit Wolfram-Gitter und sich daraus ergebende Struktur. | |
DE3886074T2 (de) | Herstellung einer Halbleiterstruktur. | |
DE69132305T2 (de) | EPROM-Matrix mit virtueller Erdung | |
DE69016393T2 (de) | Halbleiterspeichervorrichtung und seine Herstellung. | |
DE2317577C2 (de) | Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen | |
DE69032735T2 (de) | Verfahren zum Herstellen von Hochspannungs- und Niederspannungs-CMOS-Transistoren in einem einzigen integrierten Schaltungs-Chip | |
DE69026503T2 (de) | Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten selbstjustierten Feldeffekttransistoren aus Polisilizium und sich daraus ergebende Struktur | |
DE69121629T2 (de) | Dünnfilmtransistor mit Schottky-Sperrschicht | |
DE69132387T2 (de) | Verfahren zum Herstellen einer Feldeffektanordnung mit Kanal aus polykristallinem Silizium | |
EP0101000B1 (de) | Integrierte Bipolar- und Mos-Transistoren enthaltende Halbleiter-schaltung auf einem Chip und Verfahren zu ihrer Herstellung | |
DE69419806T2 (de) | Herstellungsverfahren von Kontakten mit niedrigem Widerstand an den Übergang zwischen Gebieten mit verschiedenen Leitungstypen | |
DE4443968A1 (de) | Halbleitereinrichtung und Verfahren zum Herstellen derselben | |
DE69010034T2 (de) | Halbleiteranordnung mit einer Schutzschaltung. | |
DE69027953T2 (de) | Halbleiterspeichervorrichtung | |
WO1997008747A1 (de) | Verfahren zur herstellung einer eeprom-halbleiterstruktur | |
DE19520958A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE69228786T2 (de) | Verbindungsleitung und Widerstand für intergrierte Schaltungen | |
DE2950906A1 (de) | Speicherzelle fuer einen statischen speicher und eine derartige zelle enthaltender statischer speicher | |
DE69215429T2 (de) | Dünnfilm-Feldeffekttransistor und statische und Herstellungsmethode dafür | |
DE69408248T2 (de) | Bipolares Halbleiterbauelement und Herstellungsverfahren | |
DE3329224A1 (de) | Integrierte halbleiterschaltungsvorrichtung | |
DE3650186T2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |