DE3850793T2

DE3850793T2 - Phasenkomparatorschaltung.

Info

Publication number: DE3850793T2
Application number: DE3850793T
Authority: DE
Inventors: Fumitaka Asami
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-03-19
Filing date: 1988-03-17
Publication date: 1994-11-24
Anticipated expiration: 2008-03-18
Also published as: JPS63229912A; KR880012017A; KR910003028B1; EP0283275A2; JP2608555B2; US4904948A; EP0283275A3; DE3850793D1; EP0283275B1

Description

Die vorliegende Erfindung betrifft eine Phasenkomparatorschaltung, insbesondere eine Phasenkomparatorschaltung zum Vergleichen der Phasen von zwei Eingangssignalen und zum Ausgeben von zwei Ausgangssignalen in Übereinstimmung mit dem Ergebnis des Vergleichs.
Eine Phasenkomparatorschaltung wird beispielsweise in einer PLL-Schaltung (phasenstarre Regelkreis-Schaltung) eingesetzt, welche die Phasen von zwei Eingangssignalen vergleicht und in Übereinstimmung mit einer Phasendifferenz zwischen den zwei Eingangssignalen der Phasenkomparatorschaltung zwei Ausgangssignale ausgibt. Eine bestehende Phasenkomparatorschaltung ist dafür ausgelegt, eine ideale Charakteristik bei ihren zwei Ausgangssignalen zu erzielen. Wenn bei dieser idealen Charakteristik eine Phasendifferenz zwischen den zwei Eingangssignalen auftritt, werden die Ausgangssignale nicht ausgegeben, und somit wird der Pegel beider Ausgangssignale zu einem logisch niedrigen Pegel.
Im allgemeinen weist jedoch eine gefertigte praktische Phasenkomparatorschaltung aufgrund von Variationen in den Elementen oder Teilen der Phasenkomparatorschaltung die vorstehende ideale Charakteristik nicht auf, und somit entsteht bei der PLL-Schaltung ein Problem dahingehend, daß deren zwei Ausgangssignale nicht ausgeben werden, wenn die zwei Eingangssignale phasengleich sind. Das Problem der bestehenden Phasenkomparatorschaltung wird nachstehend im Detail erläutert.
Die US-A-4 378 509 offenbart eine Phasenkomparatorschaltung gemäß dem Oberbegriff des beigefügten Patentanspruchs 1. Nach diesem Dokument wird die Rücksetzsignal-Erzeugungsschaltung durch ein UND-Gatter, welches die Ausgangssignale des ersten und des zweiten Flipflops empfängt, und durch eine Verzögerungsschaltung gebildet.
Tietze & Schenk, "Halbleiter-Schaltungstechnik", Springer Verlag, Berlin 1983, Seiten 824 bis 827, offenbart einen Phasenkomparator mit ähnlichen Aufbau, bei dem aber die Rücksetzsignal-Erzeugungsschaltung nur von einem UND-Gatter gebildet wird. Es wird offenbart, daß ein Nachteil dieser Schaltung die Abwesenheit von Ausgangsimpulsen ist, wenn die Eingangssignale in der Phase sehr nahe zusammenliegen.
Der vorliegenden Erfindung gemäß ist eine Phasenkomparatorschaltung für den Vergleich einer Phase eines ersten Eingangssignals mit einer Phase eines zweiten Eingangssignals, und die Ausgabe eines ersten Ausgangssignals und eines zweiten Ausgangssignals in Übereinstimmung mit einer Phasendifferenz zwischen dem ersten Eingangs Signal und dem zweiten Eingangssignal bereitgestellt, wobei die Phasenkomparatorschaltung aufweist:
eine erste Flipflopschaltung für den Empfang des ersten Eingangssignals und die Ausgabe des ersten Ausgangssignals;
eine zweite Flipflopschaltung für den Empfang des zweiten Eingangssignals und die Ausgabe des zweiten Ausgangssignals;
eine Rücksetzsignal-Erzeugungsschaltung, die mit der ersten und der zweiten Flipflopschaltung verbunden ist und mit dem ersten und dem zweiten Ausgangssignal der ersten und der zweiten Flipflopschaltung versorgt wird, um in Übereinstimmung mit dem ersten und dem zweiten Ausgangssignal ein Rücksetzsignal zu erzeugen und an die erste und die zweite Flipflopschaltung anzulegen, wobei das Rücksetzsignal zum Zurücksetzen der ersten und der zweiten Flipflopschaltung verwendet wird, und sowohl Impulse des ersten als auch des zweiten Ausgangssignals ausgegeben werden, wenn das erste und das zweite Eingangssignal phasengleich sind;
dadurch gekennzeichnet, daß :die erste Flipflopschaltung ein invertiertes Ausgangssignal des ersten Ausgangssignals, und die zweite Flipflopschaltung ein invertiertes Ausgangssignal des zweiten Ausgangssignals ausgibt;
und dadurch, daß die Rücksetzsignal-Erzeugungsschaltung eine Halteschaltung ist, welche mit dem ersten und dem zweiten invertierten Ausgangssignal zusätzlich zu dem ersten und dem zweiten Ausgangssignal versorgt wird, und welche aus einer ersten, einer zweiten, einer dritten und einer vierten NAND-Gatterschaltung besteht; bei der :ein erster Eingang der ersten NAND-Gatterschaltung mit dem ersten Ausgangssignal versorgt wird, und ein zweiter Eingang der ersten NAND-Gatterschaltung mit dem zweiten Ausgangssignal versorgt wird;
ein erster Eingang der zweiten NAND-Gatterschaltung mit einem Ausgangssignal der ersten NAND-Gatterschaltung versorgt wird, und ein zweiter Eingang der zweiten NAND-Gatterschaltung mit einem Ausgangssignal der vierten NAND-Gatterschaltung versorgt wird;
ein erster Eingang der dritten NAND-Gatterschaltung mit dem ersten invertierten Ausgangssignal versorgt wird, und ein zweiter Eingang der dritten NAND-Gatterschaltung mit dem zweiten invertierten Ausgangssignal versorgt wird;
ein erster Eingang der vierten NAND-Gatterschaltung mit einem Ausgangssignal der dritten NAND-Gatterschaltung versorgt wird, und ein zweiter Eingang des vierten NAND-Gatterschaltung mit einem Ausgangssignal der zweiten NAND-Gatterschaltung versorgt wird; und
das Ausgangssignal der vierten NAND-Gatterschaltung das an die erste und die zweite Flipflopschaltung angelegte Rücksetzsignal ist.
Somit stellt die vorliegende Erfindung eine Phasenkomparatorschaltung mit zwei Flipflopschaltungen und einer Halteschaltung bereit, welche ein erstes Ausgangssignal und ein zweites Ausgangssignal ausgibt, wenn ein erstes und ein zweites Eingangssignal phasengleich sind, so daß sowohl das erste als auch das zweite Ausgangs Signal nicht gleichzeitig in einem Zustand hoher Impedanz sind; d. h., ein Blindsektor der Phasenkomparatorschaltung ist beseitigt.
Im Rahmen eines Beispiels wird Bezug auf die beigefügten Zeichnungen genommen, in welchen:- Fig. 1 ein Blockschaltbild ist, das eine bestehende PLL- Schaltung darstellt, die eine Phasenkomparatorschaltung verwendet;
Fig. 2 ein Schaltbild ist, das eine bestehende Phasenkomparatorschaltung darstellt:
Fig. 3 ein Graph, der ein Eingangssignal eines Tiefpaßfilters (LPF) in einer PLL-Schaltung darstellt, die eine bestehende Phasenkomparatorschaltung nach Darstellung in Fig. 2 verwendet;
Fig. 4 ein Graph ist, der ein Ausgangssignal einer bestehenden PLL-Schaltung darstellt, die eine bestehende Phasenkomparatorschaltung gemäß der Darstellung in Fig. 3 verwendet und einen Blindsektor aufweist;
Fig. 5 ein Grund-Blockschaltbild ist, das eine Phasenkomparatorschaltung darstellt, die die vorliegende Erfindung verkörpert;
Fig. 6 ein Schaltbild ist, das ein Beispiel einer Phasenkomparatorschaltung in Übereinstimmung mit der vorliegenden Erfindung darstellt;
Fig. 7 ein Zeitdiagramm ist, um die Betriebsweise der Phasenkomparatorschaltung nach der Darstellung in Fig. 6 zu erläutern;
Fig. 8 ein Graph ist, der ein Eingangssignal eines LPF's in einer PLL-Schaltung darstellt, welche die Phasenkomparatorschaltung nach der Darstellung in Fig. 6 verwendet; und
Fig. 9 ein Graph ist, der ein Ausgangssignal einer PLL- Schaltung darstellt, welche die Phasenkomparatorschaltung nach der Darstellung in Fig. 6 verwendet.
Für ein besseres Verständnis der bevorzugten Ausführungsformen, werden zuerst eine Phasenregelschaltung (PLL) mit einer Phasenkomparatorschaltung und die Probleme nach dem Stand der Technik erläutert.
Fig. 1 ist ein Blockschaltbild, das eine PLL-Schaltung mit einer Phasenkomparatorschaltung darstellt. Nach Darstellung von Fig. 1 wird ein Referenzsignal fr an eine Phasenkomparatorschaltung als ein erstes Eingangssignal A der Phasenkomparatorschaltung angelegt, und ein erstes Ausgangssignal OA und ein zweites Ausgangssignal OB der Phasenkomparatorschaltung werden an eine Ladungspumpenschaltung 4 angelegt. Die Ladungspumpenschaltung 4 enthält eine Inverterschaltung 41, einen P-MOS-Transistor 42 und einen N-MOS-Transistor 43. Das erste Ausgangssignal OA ist über die Inverterschaltung 41 an ein Gate des Transistors 42 angelegt, eine hohe Energieversorgungsspannung VDD ist an ein Drain des Transistors 42 angelegt, und das zweite Ausgangssignal OB ist direkt an ein Gate des Transistors 43 angelegt. Ein Drain des Transistors 43 ist mit einer Source des Transistors 41 und einem Tiefpaßfilter (LPF) 5 als ein Ausgang der Ladungspumpenschaltung 4 verbunden, und eine niedrige Energieversorgungsspannung VSS ist an eine Source des Transistors 43 angelegt.
Ein Ausgangssignal des LPF's 5 ist an einen spannungsgesteuerten Oszillator (VCO) 6 angelegt, und ein Ausgangssignal des VCO 6 wird als ein Ausgangssignal der PLL-Schaltung ausgegeben. Dieses Ausgangssignal der PLL-Schaltung ist an eine Frequenzteilerschaltung 7 angelegt, und ein Ausgangssignal der Frequenzteilerschaltung 7 ist an die Phasenkomparatorschaltung als das zweite Eingangssignal B angelegt.
Bei der vorstehenden PLL-Schaltung wird das als das erste Eingangssignal A an die Phasenkomparatorschaltung angelegte Referenzsignal fr mit dem an die Phasenkomparatorschaltung als das zweite Eingangssignal B angelegten Ausgangssignal der Frequenzteilerschaltung 7 verglichen, und die Impulsbreite sowohl des ersten als auch des zweiten Ausgangssignals OA, OB der Phasenkomparatorschaltung wird in Übereinstimmung mit einer Phasendifferenz zwischen den zwei Eingangssignalen A, B verändert. Wenn beispielsweise eine Phase des ersten Eingangssignals A der des zweiten Eingangssignals B voreilt, wird das Ausgangssignal der Ladungspumpenschaltung 4 auf einen niedrigen Pegel (eine negative Spannung) hin verändert, und eine Impulsbreite des niederpegeligen Ausgangssignals wird durch den Wert der Phasendifferenz zwischen den zwei Eingangssignalen A, B bestimmt. Wenn umgekehrt ein Phase des zweiten Eingangssignals B der des ersten Eingangssignals A voreilt, wird das Ausgangssignal der Ladungspumpenschaltung 4 auf einen hohen Pegel (ein positive Spannung) hin verändert, und eine Impulsbreite des hochpegeligen Ausgangssignals wird durch den Wert der Phasendifferenz zwischen den zwei Eingangssignalen A, B bestimmt. Wenn eine Phase des ersten Eingangssignals A dieselbe wie die des zweiten Eingangssignals B ist, werden das erste und das zweite Ausgangssignal OA, OB der Phasenkomparatorschaltung nicht ausgegeben, und somit wird das Ausgangssignal der Ladungspumpenschaltung 4 in einen Zustand hoher Impedanz versetzt.
Somit gibt die Ladungspumpe 4 hochpegelige, niederpegelige oder Ausgangssignale mit hoher Impedanz in Übereinstimmung mit der Phasendifferenz zwischen dem ersten Eingangssignal A und dem zweiten Eingangssignal B aus. Das Ausgangssignal der Ladungspumpe 4 wird durch das LPF 5 geglättet und der Gleichstromanteil der Ladungspumpe 4 wird erzeugt und an den VCO 6 angelegt. Eine Oszillationsfrequenz des VCO 6 wird durch den Gleichstromanteil des Ausgangssignals der Ladungspumpe 4 bestimmt. Das Ausgangssignal des VCO 6 wird über den Frequenzteiler 7, durch den das Ausgangssignal des VCO 6 in einem vorgegebenen Verhältnis geteilt wird, als das zweite Eingangssignal B an die Phasenkomparatorschaltung zurückgeführt. Folglich erhält das zweite Eingangssignal B der Phasenkomparatorschaltung dieselbe Frequenz und dieselbe Phase wie das Referenzsignal fr, und das Ausgangssignal des VCO 6, welches nicht durch die Frequenzteilerschaltung 7 geteilt wird, wird als das Ausgangssignal der Phasenregelschaltung ausgegeben.
Fig. 2 ist ein Schaltbild, welches eine bestehende Phasenkomparatorschaltung darstellt. Der Typ der in Fig. 2 dargestellten Phasenkomparatorschaltung wird allgemein, z. B. für eine PLL-Schaltung eingesetzt und weist fünf NOR-Gatterschaltungen NR&sub1; bis NR&sub5; und vier UND-Gatterschaltungen AN&sub1; bis AN&sub4; mit invertierten Eingangsanschlüssen auf. Die NOR- Gatterschaltung NR&sub5; besitzt vier Eingangsanschlüsse, und die UND-Gatterschaltungen AN&sub3;, AN&sub4; besitzen jeweils drei invertierte Eingangsanschlüsse. Diese bestehende Phasenkomparatorschaltung ist ein typisches Beispiel für die vorstehend beschriebene Phasenkomparatorschaltung. Wenn sich nämlich in dieser bestehenden Phasenkomparatorschaltung eine Phase des ersten Eingangssignals A von der des zweiten Eingangssignals B unterscheidet, werden das erste und das zweite Ausgangssignal OA, OB davon unter Steuerung der Impulsbreite der Signale OA, OB in Übereinstimmung mit der Phasendifferenz zwischen dem ersten und dem zweiten Eingangssignal A, B ausgegeben, wenn jedoch das erste Eingangssignal A mit dem zweiten Eingangssignal phasengleich ist, werden das erste und das zweite Ausgangssignal OA, OB nicht ausgegeben.
Fig. 3 ist ein Graph, der ein Eingangssignal eines LPF's einer PLL-Schaltung darstellt, die den Typ der in Fig. 2 gezeigten Phasenkomparatorschaltung verwendet.
In Fig. 3 stellt die Ordinate eine Eingangsspannung des LPF's 5 dar, und die Abszisse stellt eine Phasendifferenz zwischen den zwei Eingangssignalen A, B dar. Ferner stellt in Fig. 3 eine unterbrochene Linie ein Eingangssignal des LPF's 5 in einer PLL-Schaltung dar, die eine Phasenkomparatorschaltung mit idealer Charakteristik verwendet. Wenn keine Phasendifferenz zwischen den Eingangssignalen A, B vorliegt, d. h., die zwei Eingangssignale A, B gleichphasig sind, ist ein Eingangssignal des LPF 5's als ein Zustand hoher Impedanz definiert, und wenn eine Phasendifferenz zwischen den Eingangssignalen A, B vorliegt, ändert sich ein Eingangssignal des LPF 5's zwischen einer positiven Spannung und einer negativen Spannung in Übereinstimmung mit der dazwischen bestehenden Phasendifferenz. Wenn beispielsweise eine Phase des ersten Eingangssignals A der des zweiten Eingangssignals B voreilt, ändert sich das Eingangssignal des LPF's 5 in Übereinstimmung mit der Phasendifferenz zwischen den zwei Eingangssignalen A, B auf eine negative Spannung. Wenn umgekehrt eine Phase des zweiten Eingangssignals B der des ersten Eingangssignals A voreilt, ändert sich das Eingangssignal des LPF's 5 in Übereinstimmung mit der Phasendifferenz zwischen den zwei Eingangssignalen A, B auf eine positive Spannung. Wenn eine Phase des ersten Eingangssignals A dieselbe wie die des zweiten Eingangssignal B ist, befindet sich das Eingangssignal des LPF's 5 im Zustand hoher Impedanz.
Man beachte, daß in einer gefertigten Phasenkomparatorschaltung das Eingangssignal des LPF's 5 aufgrund von Variationen der Elemente oder Teile der Phasenkomparatorschaltung so sein kann, wie sie durch eine durchgezogene Linie dargestellt ist.
Das heißt, bei der bestehenden Phasenkomparatorschaltung werden die zwei Ausgangssignale OA, OB der Phasenkomparatorschaltung nicht ausgegeben, wenn die Eingangssignale A, B gleichphasig sind, und demzufolge ist, wenn Streuungen der Elemente oder Teile der Phasenkomparatorschaltung vorliegen, eine Abgrenzung zwischen der Ausgabe nur des einen Signals der zwei Ausgangssignale OA, OB und einer Ausgabe nur des anderen Signals der zwei Ausgangssignale OA, OB nicht deutlich, und es besteht ein Blindsektor BS, bei dem beide Ausgangssignale OA, OB der Phasenkomparatorschaltung nicht ausgegeben werden.
Wie es vorstehend beschrieben wurde, ist in einer PLL- Schaltung, die eine derartige bestehende Phasenkomparatorschaltung mit dem Blindsektor BS verwendet, die Präzision eines Ausgangssignals der PLL-Schaltung reduziert und eine Wellenform davon ist nicht stabil, und es kann deshalb daraus kein stabiles hochqualitatives Ausgangssignal erzeugt werden.
Fig. 4 ist ein Graph, welcher ein Ausgangssignal einer PLL-Schaltung darstellt, die eine bestehende Phasenkomparatorschaltung nach Darstellung von Fig. 2 verwendet, und die einen Blindsektor aufweist.
Nach Fig. 4 ist offensichtlich, daß das Ausgangssignal der PLL-Schaltung, welche die bestehende Phasenkomparatorschaltung verwendet, eine Menge an Rauschen enthält, das Frequenzmodulationen des Blindsektors BS in der Phasenkomparatorschaltung nach Fig. 2 entspricht. Demzufolge ist es für die PLL-Schaltung, die eine derartige existierende Phasenkomparatorschaltung verwendet, schwierig, ein stabiles und hochqualitatives Ausgangssignal zu erzeugen.
Als nächstes wird unter Bezugnahme auf Fig. 5 ein Grund- Blockschaltbild der vorliegenden Erfindung beschrieben.
Nach Darstellung von Fig. 5 weist eine Phasenkomparatorschaltung eine erste Flipflopschaltung 1, eine zweite Flipflopschaltung 2 und eine Halteschaltung 3 auf. Die Phasenkomparatorschaltung vergleicht eine Phase des ersten Eingangssignals A mit der eines zweiten Eingangssignals B und gibt ein erstes Ausgangssignal OA und ein zweites Ausgangssignal OB in Übereinstimmung mit dem Ergebnis des Vergleichs der zwei Eingangssignale A, B aus. Die erste Flipflopschaltung 1 empfängt das erste Eingangssignal A und gibt das erste Ausgangssignal OA und ein invertiertes Signal Oa des ersten Ausgangssignals OA aus. Die zweite Flipflopschaltung 1 empfängt das zweite Eingangssignal B und gibt das zweite Ausgangssignal OB und ein invertiertes Signal Ob des zweiten Ausgangssignals OB aus. Die Halteschaltung 3 ist mit der ersten und der zweiten Flipflopschaltung 1, 2 verbunden und empfängt die Ausgangssignale OA, OB und die invertierten Ausgangssignale Oa, Ob der ersten und der zweiten Flipflopschaltung 1, 2 und legt in Übereinstimmung mit den Ausgangssignalen OA, OB und den invertierten Ausgangssignalen Oa, Ob ein Rücksetzsignal RS an die erste und die zweite Flipflopschaltung 1, 2 an. Daher werden das erste und das zweite Ausgangssignal OA, OB durch Anlegen des Rücksetzsignals RS an die erste und die zweite Flipflopschaltung 1, 2 ausgegeben, wenn das erste und das zweite Eingangssignal A, B gleichphasig sind.
Fig. 6 ist ein Schaltbild, das ein Beispiel einer Phasenkomparatorschaltung darstellt, welche die vorliegende Erfindung enthält.
Nach Darstellung von Fig. 6 weist diese Ausführungsform einer Phasenkomparatorschaltung zwei D-Flipflopschaltungen 1, 2 und eine Halteschaltung 3 mit ersten, zweiten, dritten und vierten NAND-Gatterschaltungen NG&sub1;, NG&sub2;, NG&sub3;, NG&sub4; auf. Die Phasenkomparatorschaltung vergleicht eine Phase des ersten Eingangssignals A mit der eines zweiten Eingangssignals B und gibt ein erstes Ausgangssignal OA und ein zweites Ausgangssignal OB in Übereinstimmung mit einer Phasendifferenz zwischen dem ersten Eingangssignal A und dem zweiten Eingangssignal B aus.
Ein D-Anschluß D&sub1; der ersten Flipflopschaltung 1 wird mit einer Energieversorgungsspannung VDD versorgt, sein Taktimpulsanschluß CK&sub1; wird mit dem ersten Eingangssignal A, und sein Rücksetzanschluß R&sub1; wird mit einem Rücksetzsignal RS versorgt. In ähnlicher Weise wird ein D-Anschluß D&sub2; der zweiten Flipflopschaltung 2 mit der Energieversorgungsspannung VDD versorgt, sein Taktimpulsanschluß CK&sub2; wird mit dem zweiten Eingangssignal B, und sein Rücksetzanschluß R&sub2; wird mit dem Rücksetzsignal RS versorgt.
Ein Anschluß der ersten NAND-Gatterschaltung NG&sub1; ist mit einem Ausgangsanschluß Q1A der ersten Flipflopschaltung 1 verbunden und empfängt das erste Ausgangssignal OA der Phasenkomparatorschaltung, der andere Anschluß der NAND-Gatterschaltung NG&sub1; ist mit einem Ausgangsanschluß Q2B der zweiten Flipflopschaltung 2 verbunden und empfängt das zweite Ausgangssignal OB der Phasenkomparatorschaltung. Ferner wird ein Anschluß der zweiten NAND-Gatterschaltung NG&sub2; mit einem Ausgangssignal der ersten NAND-Gatterschaltung NG&sub1; versorgt.
Ein Anschluß der dritten NAND-Gatterschaltung NG&sub3; ist mit einem invertierten Ausgangsanschluß Q1a der ersten Flipflopschaltung 1 verbunden, und der andere Anschluß der dritten NAND-Gatterschaltung NG&sub3; ist mit einem invertierten Ausgangsanschluß Q2b der zweiten Flipflopschaltung 2 verbunden. Man beachte, daß der invertierte Ausgangsanschluß Q1a der ersten Flipflopschaltung 1 ein erstes invertiertes Signal Oa ausgibt, welches ein invertiertes Signal des ersten Ausgangssignals OA ist, und daß der invertierte Ausgangsanschluß Q2b der zweiten Flipflopschaltung 2 ein zweites invertiertes Signal Ob ausgibt, welches ein invertiertes Signal des zweiten Ausgangssignals OB ist. Ferner wird ein Anschluß der vierten NAND-Gatterschaltung NG&sub4; mit einem Ausgangssignal der zweiten NAND-Gatterschaltung NG&sub2; versorgt, und der andere Anschluß der vierten NAND-Gatterschaltung NG&sub4; wird mit einem Ausgangssignal der dritten NAND-Gatterschaltung NG&sub3; versorgt. Ein Ausgangsanschluß der vierten NAND-Gatterschaltung NG&sub4; ist mit dem anderen Eingangsanschluß der zweiten NAND-Gatterschaltung NG&sub2;, dem Rücksetzanschluß R&sub1; der ersten Flipflopschaltung 1 und dem Rücksetzanschluß R&sub2; der zweiten Flipflopschaltung 2 verbunden, so daß das erste und das zweite Flipflop 1, 2 mit dem Rücksetzsignal RS, welches das Ausgangssignal der vierten NAND-Gatterschaltung NG&sub4; ist, versorgt werden.
Fig. 7 ist ein Zeitdiagramm für die Erläuterung des Betriebs der Phasenkomparatorschaltung nach der Darstellung in Fig. 6. In Fig. 7 bezeichnet das Bezugszeichen (a) das erste Eingangs Signal A, das Bezugszeichen (b) bezeichnet das zweite Eingangssignal B, das Bezugszeichen (c) bezeichnet das erste Ausgangs Signal OA, das Bezugszeichen (d) bezeichnet das zweite Ausgangssignal OB und das Bezugszeichen (e) bezeichnet das Rücksetzsignal RS.
Zuerst wird, wie im Abschnitt α in Fig. 7 dargestellt, dann, wenn eine Phase des Eingangssignals A der des zweiten Eingangssignals B voreilt, das erste Eingangssignal A an den Taktimpulsanschluß CK&sub1; der ersten Flipflopschaltung 1 angelegt, und das erste Ausgangssignal OA wird durch die erste Flipflopschaltung 1 verzögert und von seinem Ausgangsanschluß Q1A ausgegeben. Als nächstes wird das zweite Eingangssignal B an den Taktimpulsanschluß CK&sub2; der zweiten Flipflopschaltung 2 angelegt, und das zweite Ausgangssignal OB wird durch die zweite Flipflopschaltung 2 verzögert und von seinem Ausgangsanschluß Q2B ausgegeben.
Man beachte, daß in der Halteschaltung 3 dann, wenn sowohl das erste als auch das zweite Ausgangs Signal OA, OB auf niedrigen Pegel liegen (sowohl das erste als auch das zweite invertierte Ausgangssignal Oa, Ob auf hohem Pegel liegen), die niederpegeligen Signale OA, OB jeweils an die Eingangsanschlüsse der ersten NAND-Gatterschaltung NG&sub1; angelegt werden, so daß das Ausgangssignal der ersten NAND-Gatterschaltung NG&sub1; auf einen hohen Pegel geändert wird. Ferner werden die hochpegeligen Signale Oa, Ob jeweils an die Eingangsanschlüsse der dritten NAND-Gatterschaltung NG&sub3; angelegt, so daß das Ausgangssignal der dritten NAND-Gatterschaltung NG&sub3; auf einen niedrigen Pegel geändert wird.
Wenn das Ausgangssignal der dritten NAND-Gatterschaltung NG&sub3; auf dem niedrigen Pegel liegt, befindet sich ein Ausgangssignal, welches das Rücksetzsignal RS der vierten NAND- Gatterschaltung NG&sub4; ist, auf einem hohen Pegel, unabhängig von dem an den einen Anschluß der vierten NAND-Gatterschaltung NG&sub4; angelegten Signalpegel, wenn das niederpegelige Signal an den anderen Anschluß der vierten NAND- Gatterschaltung NG&sub4; angelegt ist. Ferner werden die zwei Eingangsanschlüsse der zweiten NAND-Gatterschaltung NG&sub2; jeweils mit den hochpegeligen Signalen versorgt, das Ausgangssignal der zweiten NAND-Gatterschaltung NG&sub2; ändert sich auf einen niedrigen Pegel, und der eine Eingangsanschluß der vierten NAND-Gatterschaltung NG&sub4; wird mit dem niederpegeligen Signal versorgt, so daß die Halteschaltung 3 stabilisiert wird. Folglich bleibt das Rücksetzsignal RS auf hohem Pegel gehalten, und somit werden der Rücksetzanschluß R&sub1; des ersten Flipflops 1 und der Rücksetzanschluß R&sub2; des zweiten Flipflops 2 mit dem hochpegeligen Rücksetzsignal RS versorgt.
Wenn das erste Ausgangssignal OA von dem niedrigen zu einem hohen Pegel ansteigt, und wenn das zweite Ausgangssignal OB von dem niedrigen zu einem hohen Pegel nach einer spezifischen Zeit in Übereinstimmung mit einer Phasendifferenz zwischen dem ersten und dem zweiten Ausgangssignal OA, OB ansteigt, ändert sich das Rücksetzsignal RS von dem hohen Pegel zu einem niedrigen Pegel. Wenn sich nämlich das an einen Anschluß der ersten NAND-Gatterschaltung NG&sub1; angelegte erste Ausgangssignal OA von dem hohen Pegel auf den niedrigen Pegel ändert, und wenn sich das erste an einem Anschluß der dritten NAND-Gatterschaltung NG&sub3; angelegte erste invertierte Ausgangssignal Oa von dem hohen Pegel auf den niedrigen Pegel ändert, dann ändert sich das Ausgangssignal der dritten NAND- Gatterschaltung NG&sub3; von dem niedrigen Pegel zu einem hohen Pegel. Desweiteren ändert sich nach einer spezifischen Zeit, wenn sich das an den anderen Anschluß der ersten NAND-Gatterschaltung NG&sub1; angelegte zweite Ausgangssignal OB von dem niedrigen Pegel zu dem hohen Pegel ändert und sich das zweite an den anderen Anschluß der dritten NAND-Gatterschaltung NG&sub3; angelegte invertierte Ausgangssignal Ob von dem hohen Pegel auf den niedrigen Pegel ändert, das Ausgangssignal der ersten NAND-Gatterschaltung NG&sub1; von dem hohen Pegel auf einen niedrigen Pegel und das Ausgangssignal der zweiten NAND-Gatterschaltung NG&sub2; ändert sich von dem niedrigen Pegel auf einen hohen Pegel, so daß sich das Ausgangssignal (das Rücksetzsignal RS) der vierten NAND-Gatterschaltung NG&sub4; von dem hohen Pegel auf einen niedrigen Pegel ändert.
Man beachte, daß dann, wenn sich das Rücksetzsignal RS von dem hohen Pegel auf den niedrigen Pegel ändert, d. h., die an den Rücksetzanschluß R&sub1; der Flipflopschaltung 1 und an den Rücksetzanschluß R&sub2; der Flipflopschaltung 2 angelegten Signale sich von dem hohen Pegel auf den niedrigen Pegel ändern, sowohl jeweils die erste als auch die zweite Flipflopschaltung 1, 2 zurückgesetzt werden, das erste und das zweite Ausgangssignal OA, OB sich wieder von dem hohen Pegel auf den niedrigen Pegel ändern, und das erste und das zweite invertierte Ausgangssignal Oa, Ob sich wieder von dem niedrigen Pegel auf den hohen Pegel ändern. Ferner ändert sich, wenn sich das erste und das zweite Ausgangssignal OA, OB auf den niedrigen Pegel ändern und sich das erste und das zweite invertierte Ausgangssignal Oa, Ob auf den hohen Pegel ändern, das Rücksetzsignal RS von dem niedrigen Pegel auf den hohen Pegel, wie es vorstehend beschrieben wurde.
In der vorstehenden Ausführungsform der Phasenkomparatorschaltung werden die Ausgangssignale OA, OB beispielsweise um ein paar Nanosekunden bis zu Dutzenden von Nanosekunden durch die erste und die zweite Flipflopschaltung 1, 2 und die vier NAND-Gatterschaltungen NG&sub1;, NG&sub2;, NG&sub3;, NG&sub4; der Halteschaltung 3 verzögert. Wie es in einem Abschnitt b von Fig. 7 dargestellt ist, ist dann, wenn eine Phase des zweiten Eingangssignals B der des ersten Eingangssignals A voreilt, die Betriebsweise der Phasenkomparatorschaltung die umgekehrte der vorstehend beschriebenen Betriebsweise, bei der die Phase des ersten Eingangssignals A der des zweiten Eingangssignals B voreilt. Es kann nämlich in der vorstehend beschriebenen Betriebsweise, wenn die Phase des ersten Eingangssignals A der des zweiten Eingangssignals B voreilt, das erste Ausgangssignal OA als das zweite Ausgangssignal OB gelesen werden, und das erste invertierte Ausgangssignal Oa kann als das zweite Ausgangssignal Ob gelesen werden, wenn die Phase des zweiten Eingangssignals B der des ersten Eingangssignals A voreilt.
Als nächstes wird wie es in einem Abschnitt γ von Fig. 7 dargestellt ist, nachstehend eine Betriebsweise der Phasenkomparatorschaltung beschrieben, wenn eine Phase des ersten Eingangssignals A dieselbe wie die des zweiten Eingangssignals B ist, d. h., wenn das erste und das zweite Eingangssignal A, B gleichphasig sind.
Zuerst wird in der Halteschaltung 3, wenn das erste und das zweite Ausgangssignal OA, OB auf niedrigen Pegel liegen, d. h., wenn das erste und das zweite invertierte Ausgangssignal Oa, Ob auf einem hohen Pegel liegen, das Rücksetzsignal RS auf dem hohen Pegel beibehalten, wie vorstehend beschrieben, und der Rücksetzanschluß R&sub1; des ersten Flipflops 1 und der Rücksetzanschluß R&sub2; des zweiten Flipflops 2 werden mit dem hochpegeligen Rücksetzsignal RS versorgt.
Wenn das an die Eingangsanschlüsse der ersten NAND-Gatterschaltung NG&sub1; angelegte erste und das zweite Ausgangssignal OA, OB gleichzeitig von dem niedrigen Pegel auf den hohen Pegel ansteigen, ändert sich das Ausgangssignal der ersten NAND-Gatterschaltung NG&sub1; von dem hohen Pegel auf den niedrigen Pegel. Daher ändert sich das an einen Anschluß der zweiten NAND-Gatterschaltung NG&sub2; angelegte Signal von dem hohen Pegel auf den niedrigen Pegel, so daß sich das Ausgangssignal der zweiten NAND-Gatterschaltung NG&sub2; von dem niedrigen auf den hohen Pegel ändert. Wenn ferner das an die Eingangsanschlüsse der dritten NAND-Gatterschaltung NG&sub3; angelegte erste und das zweite invertierte Ausgangssignal Oa, Ob gleichzeitig von dem hohen Pegel auf den niedrigen Pegel fallen, ändert sich das Ausgangssignal der dritten NAND-Gatterschaltung NG&sub3; von dem niedrigen Pegel auf den hohen Pegel. Demzufolge werden beide Eingangsanschlüsse der vierten NAND- Gatterschaltung NG&sub4; jeweils mit hochpegeligen Signalen versorgt, so daß sich das Ausgangssignal (das Rücksetzsignal RS) vom hohen Pegel auf den niedrigen Pegel ändert.
Wenn sich das Rücksetzsignal RS, wie vorstehend beschrieben, von dem hohen Pegel auf den niedrigen Pegel ändert, d. h., das an den Rücksetzanschluß R&sub1; des ersten Flipflops 1 und an den Rücksetzanschluß R&sub2; des zweiten Flipflops 2 angelegte Signal ändert sich von dem hohen Pegel auf den niedrigen Pegel, werden die erste und die zweite Flipflopschaltung 1, 2 zurückgesetzt und darüber hinaus ändern sich das erste und das zweite Ausgangssignal OA, OB von dem hohen Pegel auf den niedrigen Pegel und das erste und das zweite invertierte Ausgangssignal Oa, Ob von dem niedrigen Pegel auf den hohen Pegel. Wenn sich das erste und das zweite Ausgangssignal OA, OB auf dem niedrigen Pegel und das erste und das zweite invertierte Ausgangssignal Oa, Ob auf dem hohen Pegel befinden, ändert sich das Rücksetzsignal RS von dem niedrigen Pegel auf den hohen Pegel.
Bei dieser Ausführungsform werden jeweils sowohl das erste Ausgangssignal OA als auch das zweite Ausgangssignal OB ausgegeben, wenn das erste Eingangssignal A und das zweite Eingangssignal B gleichphasig sind. Man beachte, daß das erste Eingangssignal A und das zweite Eingangssignal B beispielsweise eine Impulsbreite von wenigen Nanosekunden bis Dutzenden von Nanosekunden aufweisen, die durch die Verzögerung definiert ist, welche in Übereinstimmung mit der Verzögerungszeit der ersten und der zweiten Flipflopschaltung 1, 2 und der vier NAND-Gatterschaltungen NG&sub1;, NG&sub2;, NG&sub3;, NG&sub4; der Halteschaltung 3 entstanden ist.
Fig. 8 ist ein Graph, der ein Eingangssignal eines LPF's in einer PLL-Schaltung darstellt, welche die Phasenkomparatorschaltung nach Darstellung in Fig. 6 verwendet. Die Ordinate stellt die Eingangsspannung eines LPF's 5 dar, und die Abszisse stellt die Phasendifferenz zwischen den zwei Eingangssignal A, B an. Ferner stellt in Fig. 8 eine unterbrochene Linie ein Eingangssignal des LPF's 5 in der PLL- Schaltung dar, die eine Phasenkomparatorschaltung mit idealer Charakteristik verwendet.
Wie gezeigt gibt es auf beiden Seiten der idealen Kurve der in Fig. 8 dargestellten unterbrochenen Linie eines Eingangssignals des LPF's 5 in der PLL-Schaltung, welche die Phasenkomparatorschaltung von Fig. 6 verwendet, keinen Blindsektor, bei dem sowohl das erste als auch das zweite Ausgangssignal OA, OB nicht ausgegeben werden. Deshalb werden sowohl das erste Ausgangssignal OA als auch das zweite Ausgangssignal OB ausgegeben, auch wenn das erste Ausgangssignal A und das zweite Eingangssignal B gleichphasig sind, so daß die Abgrenzungslinie sauber ist. Es ist nämlich möglich, zu erkennen, ob das erste Eingangssignal A und das zweite Eingangssignal B gleichphasig sind, indem die Eingangsspannung des LPF's 5, die durch die durchgezogenen Linien in Fig. 8 dargestellt wird, verglichen wird.
Wie vorstehend beschrieben, kann in einer PLL-Schaltung, welche die Phasenkomparatorschaltung der vorliegenden Erfindung verwendet, die Präzision eines Ausgangssignals der PLL- Schaltung erhöht werden und eine Wellenform davon kann stabilisiert werden, und darüber hinaus kann ein hochqualitatives Ausgangssignal erzeugt werden.
Fig. 9 ist ein Graph, der ein Ausgangssignal einer PLL- Schaltung, welche die Phasenkomparatorschaltung nach Darstellung von Fig. 6 verwendet, darstellt. Die Ordinate stellt eine Ausgangsspannung eines VCO 6, und die Abszisse stellt eine von der PLL-Schaltung erzeugte Frequenz dar.
Nach der Darstellung von Fig. 9 ist es möglich, daß die PLL-Schaltung, welche die Phasenkomparatorschaltung der vorliegenden Erfindung verwendet, ein hoch präzises, hoch stabiles und hoch qualitatives Ausgangssignal erzeugen kann.
Die Phasenkomparatorschaltung in Übereinstimmung mit der vorliegenden Erfindung ist nicht nur auf die Verwendung in einer PLL-Schaltung eingeschränkt, sondern kann auch für verschiedene andere Schaltungen verwendet werden.

Claims

1. Phasenkomparatorschaltung zum Vergleichen einer Phase eines ersten Eingangssignals (A) mit einer Phase eines zweiten Eingangssignals (B), und zum Ausgeben eines ersten Ausgangssignals (OA) und eines zweiten Ausgangssignals (OB) in Übereinstimmung mit einer Phasendifferenz zwischen dem ersten Eingangssignal (A) und dem zweiten Eingangssignal (B), wobei die Phasenkomparatorschaltung aufweist:

eine erste Flipflopschaltung (1) für den Empfang des ersten Eingangssignals (A) und die Ausgabe des ersten Ausgangssignals (OA);

eine zweite Flipflopschaltung (2) für den Empfang des zweiten Eingangssignals (B) und die Ausgabe des zweiten Ausgangssignals (OB);

eine Rücksetzsignal-Erzeugungsschaltung (3), die mit der ersten und der zweiten Flipflopschaltung (1, 2) verbunden ist und mit dem ersten und dem zweiten Ausgangssignal (OA, OB) der ersten und der zweiten Flipflopschaltung (1, 2) versorgt wird, um in Übereinstimmung mit dem ersten und dem zweiten Ausgangssignal (OA, OB) ein Rücksetzsignal (RS) zu erzeugen und an die erste und die zweite Flipflopschaltung (1, 2) anzulegen, worin das Rücksetzsignal (RS) zum Zurücksetzen der ersten und der zweiten Flipflopschaltung (1, 2) verwendet wird, und sowohl Impulse des ersten als auch des zweiten Ausgangssignals (OA, OB) ausgegeben werden, wenn das erste und das zweite Eingangssignal (A, B) phasengleich sind; dadurch gekennzeichnet, daß :die erste Flipflopschaltung (1) ein invertiertes Ausgangssignal (Oa) des ersten Ausgangssignals (OA) und die zweite Flipflopschaltung (2) ein invertiertes Ausgangssignal (Ob) des zweiten Ausgangssignals (OB) ausgibt;

und dadurch, daß die Rücksetzsignal-Erzeugungsschaltung (3) eine Halteschaltung ist, welche mit dem ersten und dem zweiten invertierten Ausgangssignal (Oa, Ob) zusätzlich zu dem ersten und dem zweiten Ausgangssignal (OA, OB) versorgt wird, und welche durch eine erste, eine zweite, eine dritte und eine vierte NAND-Gatterschaltung (NG&sub1;, NG&sub2;, NG&sub3;, NG&sub4;) gebildet wird; wobei :ein erster Eingang der ersten NAND-Gatterschaltung (NG&sub1;) mit dem ersten Ausgangssignal (OA) versorgt wird, und ein zweiter Eingang der ersten NAND-Gatterschaltung (NG&sub1;) mit dem zweiten Ausgangssignal (OB) versorgt wird;

ein erster Eingang der zweiten NAND-Gatterschaltung (NG&sub2;) mit einem Ausgangssignal der ersten NAND-Gatterschaltung (NG&sub1;) versorgt wird, und ein zweiter Eingang des zweiten NAND-Gatterschaltung (NG&sub2;) mit einem Ausgangssignal der vierten NAND-Gatterschaltung (NG&sub4;) versorgt wird;

ein erster Eingang der dritten NAND-Gatterschaltung (NG&sub3;) mit dem ersten invertierten Ausgangssignal (Oa) versorgt wird, und ein zweiter Eingang der dritten NAND-Gatterschaltung (NG&sub3;) mit dem zweiten invertierten Ausgangssignal (Ob) versorgt wird;

ein erster Eingang der vierten NAND-Gatterschaltung (NG&sub4;) mit einem Ausgangssignal der dritten NAND-Gatterschaltung (NG&sub3;) versorgt wird, und ein zweiter Eingang des vierten NAND-Gatterschaltung (NG&sub4;) mit einem Ausgangssignal der zweiten NAND-Gatterschaltung (NG&sub2;) versorgt wird; und

das Ausgangssignal der vierten NAND-Gatterschaltung (NG&sub4;) das an die erste und die zweite Flipflopschaltung (1, 2) angelegte Rücksetzsignal (RS) ist.

2. Phasenkomparatorschaltung nach Anspruch 1, bei der die erste und die zweite Flipflopschaltung (1, 2) jeweils aus D-Flipflop-Schaltungen bestehen.

3. Phasenkomparatorschaltung nach Anspruch 2, bei der die erste Flipflopschaltung (1) einem D-Anschluß (D&sub1;) hat, der mit einer Energieversorgungsspannung (VDD) versorgt wird, einen Taktimpulsanschluß, der mit dem ersten Eingangssignal (A) versorgt wird, und einen Rücksetzanschluß, der mit dem Rücksetzsignal RS versorgt wird; und die zweite Flipflopschaltung (2) einem D-Anschluß (D&sub2;) hat, der mit einer Energieversorgungsspannung (VDD) versorgt wird, einen Taktimpulsanschluß, der mit dem zweiten Eingangssignal (B) versorgt wird, und einen Rücksetzanschluß, der mit dem Rücksetzsignal RS versorgt wird.

4. Phasenkomparatorschaltung nach Anspruch 1, 2 oder 3, bei der die Komparatorschaltung in einer phasenstarren Regelkreis-Schaltung verwendet wird.

5. Phasenkomparatorschaltung nach Anspruch 4, bei der die Phasenkomparatorschaltung eine Ladungspumpenschaltung (4), ein Tiefpaßfilter (5), einen spannungsgesteuerten Oszillator (6) und eine Frequenzteilerschaltung (7) aufweist.