DE3328420C2 - - Google Patents
Info
- Publication number
- DE3328420C2 DE3328420C2 DE3328420A DE3328420A DE3328420C2 DE 3328420 C2 DE3328420 C2 DE 3328420C2 DE 3328420 A DE3328420 A DE 3328420A DE 3328420 A DE3328420 A DE 3328420A DE 3328420 C2 DE3328420 C2 DE 3328420C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- output
- input
- voltage
- phase comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung geht aus von einer PLL-Schaltungsanordnung nach
dem Oberbegriff des Patentanspruchs 1.
Eine solche PLL-Schaltungsanordnung ist aus der GB 20 12 129 A
bekannt. Bei der bekannten Anordnung enthält die Sig
nalverknüpfungsanordnung zwei ungleiche Abschnitte, von
denen der eine das Steuersignal für den einen spannungsge
steuerten Oszillator in ausschließlicher Abhängigkeit von
dem Ausgangssignal des zugehörigen Phasenkomparators erzeugt,
während der andere Abschnitt das Steuersignal für
den anderen spannungsgesteuerten Oszillator in Abhängigkeit
von den Ausgangssignalen beider Phasenkomparatoren erzeugt.
Bei diesem Stand der Technik vorhandene Schaltungsunsymmetrien
beeinflussen die angestrebte Genauigkeit aufgrund des
nicht unterdrückten Einflusses von Temperaturänderungen und
Schaltungsparametern.
Aus der Druckschrift DE 29 05 002 A1 ist eine Longtail-
Schaltung mit zwei Isolierschicht-Feldeffekttransistoren,
aus der Druckschrift DE 29 50 480 A1 eine Schaltungsanordnung
mit unsymmetrischer Longtail-Paarung von Feldeffekt
transistoren bekannt. Unter "Longtail-Anordnungen eines
Feldeffekttransistorpaares versteht man eine Schaltung, bei
der die Source-Elektroden der beiden Feldeffekttransistoren
miteinander und mit einer Quelle für einen Gleich- oder Ruhestrom,
den sogenannten Tailstrom verbunden sind, während
an die Gateelektroden jeweils eine Eingangsspannung angelegt
wird und von den Drainelektroden Ströme entnommen werden,
der Summe gleich dem Tailstrom ist und die sich im
Gegentakt abhängig von der Differenz zwischen Eingangs
spannungen ändern. In beiden Druckschriften ist die Tempe
raturabhängigkeit von Transistorkennwerten angesprochen und
dargelegt, daß insbesondere bei integrierten Schaltkreisen,
wo verschiedene Transistoren zwangsläufig im wesentlichen
gleiche Temperatur aufweisen, bei den in diesen Druck
schriften beschriebenen Schaltungen Temperatureinflüsse un
terdrückt werden können.
Aufgabe der Erfindung ist es, eine PLL-Schaltungsanordnung
der eingangs angegebenen Art so auszugestalten, daß Drift
erscheinungen aufgrund von Temperatur- oder Spannungsände
rungen sowie Änderungen der Leerlauffrequenz und der Emp
findlichkeit weitestgehend unterdrückt werden.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden
Teile des Patentanspruchs 1 gelöst.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unter
ansprüchen gekennzeichnet.
Wie sich aus der folgenden Beschreibung eines Ausführungs
beispiels der Erfindung ergeben wird, läßt sie sich leicht
in Form einer monolithisch integrierten Halbleiterschaltung
ausbilden, die wirtschaftlich hergestellt werden kann und
eine große Zuverlässigkeit aufweist.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels
unter Bezug auf die Zeichnungen näher erläutert. Es
zeigt
Fig. 1(a) und 1(b) Aufzeichnungsformate auf einer Floppy-
Disk zur Erläuterung eines Anwendungsfalls für die
Erfindung,
Fig. 2 ein Blockschaltbild einer PLL-Schaltungsanordnung
gemäß einer Ausführungsform der Erfindung,
Fig. 3(a) ein Schaltbild der Zählerschaltung von Fig. 2,
Fig. 3(b) verschiedene Elemente von Fig. 2 im einzelnen,
und
Fig. 4 ein Impulsdiagramm zur Erläuterung der Arbeitsweise
der beschriebenen Ausführungsform der Erfindung.
Bevor ein Ausführungsbeispiel der Erfindung beschrieben
wird, soll zunächst kurz ein bevorzugter Anwendungsfall,
nämlich die Erzeugung präziser Datenfenster zur Trennung
von Taktbits und Datenbits aus einem von einer Floppy-Disk
gelesenen Signal erläutert werden. Gegenwärtig werden nahezu
ausschließlich das sogenannte IBM-Format und ähnliche Formate
zur Datenspeicherung auf Floppy-Disk verwendet, so
daß diese der nachfolgenden Erläuterung zugrundegelegt werden.
Die Fig. 1(a) und 1(b) zeigen unter anderem einen Datenpuls,
wie er mittels eines Floppy-Disk-Laufwerks von einer
8-Zoll-Floppy-Disk gelesen wird. Fig. 1(a) zeigt den Fall
einer Speicherung mit einfacher Dichte (FM) auf der
Floppy-Disk. In diesem Fall tritt alle 4 µs einer Bitzelle
des gelesenen Datenpulses ein Taktimpuls auf. Ein
VFO erzeugt aus dem Datenpuls ein Datenfenstersignal,
das zusammen mit dem Datenpuls einer UND-Verknüpfung
unterzogen wird, um so gesonderte Datemimpulse wieder
zugewinnen. Fig. 1(b) zeigt den Fall der Speicherung
mit doppelter Dichte (MFM), bei der Taktimpulse nur auftreten,
wenn benachbarte Bits 0 sind. Auch in diesem
Fall erzeugt ein VFO ein Datenfenstersignal aus dem ge
lesenen Datenpuls, das gemeinsam mit dem Datenpuls zum
Zweck der Datenwiedergewinnung einer UND-Verknüpfung
unterzogen wird. Wenn eine 5-Zoll-Floppy-Disk (eine
sogenannte Mini-Floppy) verwendet wird, dann ist die
Periode der Bitzellen doppelt so lang wie bei der 8-Zoll-
Floppy-Disk.
Wenn die Impulse eines vom Floppy-Disk-Laufwerk gelesenen
Datenpulses eine genaue Standardlage innerhalb der Bitzellen
haben, wie dies in den Fig. 1(a) und 1(b) gezeigt
ist, dann kann das Datenfenstersignal mit Hilfe eines
Monoflops (monostabile Kippstufe) oder ähnlicher Schaltungen
relativ leicht erzeugt werden. In der Realität besteht
aber die Möglichkeit, daß die einzelnen Impulse bei
einer 8-Zoll-Floppy-Disk um etwa ±350 ns und bei einer
Mini-Floppy um etwa ±700 ns schlimmstenfalls gegenüber
der Standardlage verschoben sind. Diese Erscheinung ist
als "Peak Shift" bekannt und beruht auf einer gegenseitigen
Beeinflussung benachbarter Impulse, wenn Daten von einem magnetischen
Medium gelesen werden. Die PLL-Schaltungsanordnung
dient dazu, aus einem gelesenen Datenpuls,
bei dem ein solcher "Peakt Shift" auftritt, ein richtiges
Datenfenstersignal zu erzeugen, so daß tatsächlich nur
Datenimpulse abgeleitet werden. Jede Floppy-Disk trägt
gleichmäßig beabstandete Impulse, die sogenannten Syn
chronisierugnsfelder, die zum Zweck der Synchronisation
in den Kopfteil von Sektoren geschrieben sind. Daher tritt
in diesen Feldern kein "Peak Shift" auf.
Fig. 2 zeigt ein Ausführungsbeispiel der Erfindung.
Die Schaltung von Fig. 2 enthält eine Zählerschaltung
301, den als Quarzoszillator ausgebildeten Bezugs
oszillator 107′, einen Phasenkomparator 304, ein Schalter
glied 305, Tiefpaßfilter 306 und 307, eine erste Signalver
knüpfungseinrichtung 101′, in Form eines Addierers, einen Phasen
schieber 310, ein Differenzierglied 311, einen Frequenzteiler 312,
den Phasenkomparator 106′ als zweiten Phasenkomparator sowie
eine zweite Signalverknüpfungseinrichtung 103′ ebenfalls
in Form eines Addierers. Die Zählerschaltung 301
wird von der Anstiegsflanke jedes Datenimpulses, der
von einem nicht gezeigten Floppy-Disk-Laufwerk gelesen
und an den Eingang 319 angelegt wird, gesetzt und zählt
dann die vom Bezugsoszillator 107′ abgegebenen Impulse,
bis ein bestimmter Zählerstand erreicht ist und die
Zählerschaltung 301 unter Abgabe eines Impulses zurückgesetzt
wird. Das Schalterglied 305 wählt eines der
Filter 306 und 307 abhängig davon aus, ob an einen Eingang
320 ein Synchronisationsfeldsignal oder ein Daten
feldsignal angelegt wird. Die beiden Filter besitzen
unterschiedliche Durchlaßbänder. Wenn das Synchroni
sationsfeldsignal anliegt, wird das Filter 306, das
ein breiteres Durchlaßband besitzt, ausgewählt. Der Addierer
101′ bildet die Summe aus dem Ausgangssinal entweder
des ersten Filters 306 oder des zweiten Filters 307
und dem Ausgangssignal des dritten Tiefpaßfilters 105′
und legt die Summe an den Steuereingang des VCO 102′
an, um dessen Schwingungsfrequenz zu steuern. Das
Differenzierglied 311 erzeugt einen schmalen Impuls, wenn
die Abfallflanke das Signal von einem Verknüpfungsglied
303 eintritt. Der zweite Addierer 103′, der dieselben
Eigenschaften wie der Addierer 101′ besitzt, addiert die
von der Bezugsspannungsquelle 108′ erzeugte Bezugsspannung
Vr zum Ausgangssignal vom dritten Filter 105′, um mit der
Summe den zweiten VCO 104′ zu steuern, der
die gleichen Eigenschaften wie der erste VCO 102′ besitzt.
Der beschriebene neue Schaltungsaufbau umfaßt eine erste
PLL-Schaltung, die den Phasenkomparator 304, das erste
Filter 306 oder das zweite Filter 307 und den ersten VCO
102′ enthält, sowie eine zweite PLL-Schaltung, die den
zweiten Phasenkomparator 106′, das dritte Filter 105′ und
den zweiten VCO 104′ umfaßt.
Bei dem beschriebenen Aufbau der PLL-Schaltungsanordnung
wird in der zweiten PLL-Schaltung das Ausgangssignal
des VCO 104′ mit dem des Frequenzteilers 312
phasenverkettet. Der Frequenzteiler 312 teilt die Frequenz
des Ausgangssignals vom Bezugsoszillator 107′ auf einen
niedrigeren Wert und liefert ein Signal der für den ersten
VCO 102′ gewünschten Leerlauffrequenz. Wenn die zweite
PLL-Schaltung im Zustand dieser Phasenverkettung ist,
dann ist die Frequenz des einen Eingangssignals des
Phasenkomparators 106′ natürlich gleich derjenigen des
anderen Eingangssignals, und die Phasendifferenz zwischen
diesen beiden Eingangssignalen wird konstant gehalten.
Das bedeutet, daß der zweite VCO 104′ mit der Leerlauf
frequenz schwingt. Selbst wenn sich die Parameter dieses
zweiten VCO aufgrund von Änderungen der Speisespannung,
der Umgebungstemperatur, Alterungseinflüssen oder einer
Streuung der Konstanten der Bauteile oder anderer Faktoren
ändern sollten, wird das Ausgangssignal des dritten Filters
105′ aufgrund der Gegenkopplungsschleife so gesteuert,
daß der VCO 104′ ständig mit der Leerlauffrequenz schwingt.
Wenn die Bezugsspannungsquelle 108′ an den einen Eingang
des Addierers 103′ die Bezugsspannung Vr, die beispielsweise
gleich der halben Speisespannung ist, angelegt und
das Ausgangssignal des dritten Filters 105′ an den
einen Eingang des ersten Addierers 101′ angelegt wird,
wie dies in Fig. 2 gezeigt ist, dann muß der erste VCO
102′ dann ebenfalls auf der Leerlauffrequenz schwingen,
wenn das Ausgangssignal vom ersten Filter 306 oder das
vom zweiten Filter 307 gleich der Bezugsspannung Vr ist.
Solange die Addierer 101′ und 103′ sowie die VCOs 102′
und 104′ genau übereinstimmen, ergibt sich ein spannungs
gesteuerter Oszillator, der völlig driftfrei und völlig
frei von einer Anfangsabweichung ist, selbst wenn die
VCOs eine derart mangelende Stabilität aufweisen, daß
sie allein nicht verwendet werden könnten. Dieser spannungs
gesteuerte Oszillator schwingt auf der Leerlauffrequenz,
wenn die Bezugsspannung Vr als Steuerspannung angelegt
wird. Hierdurch wird der VCO 102′ in der ersten PLL-
Schaltung stabilisiert.
Fig. 3(a) zeigt die Zählerschaltung 301 von Fig. 2
im einzelnen. Diese Zählerschaltung 301 erhält den ge
lesenen Datenpuls (Fig. 4(a)) und liefert Impulse, deren
Impulsbreite ein Viertel der Länge einer Bitzelle beträgt
(Fig. 4(b)). Flipflops 3012 und 3013 und ein Verknüpfungsglied
3014 erzeugen an der Anstiegsflanke jedes gelesenen
Datenimpulses am Eingang 319 einen kurzen Impuls, der
einen Frequenzteiler 3011 und ein Flipflop 3015 rück
setzt. Ein Eingang 3018 ist mit dem Bezugsoszillator 107′
verbunden. Die Frequenz des Ausgangssignals des Bezugs
oszillators 107′ wird vom Frequenzteiler 3011 auf einen
niedrigeren Wert geteilt. Mit jedem Impuls dieser niedrigeren
Frequenz liefert der Frequenzteiler 3011 einen
Übertragungsimpuls, durch das ein Flipflop 3015 gesetzt
wird.
Die beschriebene Schaltung stellt einen Monoflop (mono
stabile Kuppstufe) dar, die in stabiler Weise Impulse
einer genauen Impulsbreite erzeugt. Das Aus
gangssignal von der Zählerschaltung 301 wird dem Phasen
komparator 304 zugeführt und in bezug auf die Phase mit
dem Ausgangssignal des Verknüpfungsglieds 303 verglichen.
Während der Synchronisationsfeldzeitabschnitte ist das
Ausgangssignal des Verknüpfungsglieds 303 dasjenige des
VCO 102′ (Fig. 4(c)) und während Datenfeldzeitabschnitten
dasjenige von Fig. 4(d). Das sich ergebende Phasendifferenzsignal
wird vom Schalterglied 305 während Synchroni
sationsfeldzeitabschnitten dem ersten, schnell antwortenden
Tiefpaßfilter 306 und während Datenfeldzeitabschnitten
dem zweiten langsam antwortenden Tiefpaßfilter 307
zugeführt, damit unerwünschte hohe Frequenzkomponenten
unterdrückt werden. Das Ausgangssignal des einen oder des
anderen Filters liegt an dem Addierer 101′, um die
Schwingungsfrequenz des VCO 102′ zu steuern. Das andere
Eingangssignal des Addierers 101′ kommt von der zweiten
PLL-Schaltung und hat die oben beschriebene Wirkung. Die
Ausgangsspannung der Filter 306 oder 307 nimmt im stationären
Zustand den Wert Vr an, so daß die Leerlauffrequenz
die Fensterfrequenz wird. Der Absolutwert des in das
Tiefpaßfilter hinein oder aus ihm herausfließenden
Stroms kann dadurch unveränderlich konstant gehalten
werden, daß der Spannungswert Vr auf den mittleren Wert
zwischen der Ausgangsspannung, die sich ergibt, wenn der
Ausgang des Phasenvergleichers 304 den einer logischen 1
entsprechenden Zustand annimmt und der Ausgangsspannung
die sich ergibt, wenn der Ausgang des Phasenkomparators
304 den einer logischen 0 entsprechenden Zustand annimmt,
eingestellt wird. Da die Ausgangsspannung des Filters
im stationären Zustand nahe an die Spannung Vr gebracht
werden kann, kann eine an den Ausgang des Phasenvergleichers
304 angeschlossene Ladungspumpschaltung auf aktive Filter
verzichten, die bei bekannten Vorrichtungen als Tiefpaß
filter verwendet werden. Dies macht die Herstellung des
Oszillators in Form einer integrierten Schaltung sehr
einfach. Das Ausgangssignal vom VCO 102′ wird in einer
Schleife über das Verknüpfungsglied 303 zum Phasenkomparator
304 zurückgeführt. Auf diese Weise können stabile
und präzise Fensterimpulse erzeugt werden.
Bei einer bekannten Anordnung wird ein Monoflop als Ausgangs
wellenformer verwendet, um die Impulse von Fig. (d)
so zu verzögern, daß sie in die Mitte der jeweiligen
Fensterimpulse (Fig. 4(c)) gerückt werden. Bei der beschriebenen
Ausführungsform der Erfindung erfolgt die
Wellenformung auf eine andere Weise. Genauer gesagt erzeugt
das Differenzierglied 311 an den Abfallflanken der
Impulse von Fig. 4(d) kurze Impulse (Fig. 4(g)) und kann
unter Einschluß der Flipflops 3012, 3013 und des Ver
knüpfungsglieds 3014 von Fig. 3(a) leicht hergestellt
werden. Der gelesene Datenpuls erhält den Verlauf von
Fig. 4(g), ohne eine Verzögerungsschaltung durchlaufen
zu haben, so daß verzichtet werden kann. Damit
bei dieser Ausführungsform der Erfindung jeder gelesene
Datenimpuls (Fig. 4(g)) in die Mitte eines jeweiligen
Fensterimpulses gebracht wird, wird die Phase der Fenster
impulse vom Phasenschieber 310 um einen Winkel von 90°
oder 270° verschoben (Fig. 4(f)). Dieser Phasenschieber
310 kann leicht dadurch realisiert werden, daß ein 1/2-
Frequenzteiler mittels eines Master-Slave-Flipflops gebildet
wird, da die Phasen der Ausgangssignale des
Masterteils und des Slaveteils 90° phasenversetzt sind.
Die Signalverläufe der Fig. 4(c) und 4(f) können leicht
dadurch erhalten werden, daß man das Ausgangssignal vom
Masterteil des Master-Slave-Flipflops zurück zum Ver
knüpfungsglied 303 führt und das invertierte Ausgangssignal
des Slaveteils dieses Master-Slave-Flipflops an
den Ausgangsanschluß 321 gibt.
Alle Teile der neuen Vorrichtung mit Ausnahme der Tief
paßfilter 306, 307 und 105′, der Addierer 101′ und 103′,
der Bezugsspannungquelle 108′, der VCOs 102′, 104′ und
des Bezugsoszillators 107′ können aus digitalen Schaltungen
bestehen. Es ist keinerlei extern an der integrierten
Halbleiterschaltung anzubringendes Teil erforderlich.
Die VCOs brauchen, wie oben beschrieben, nicht besonders
genau oder stabil zu sein.
Die Schaltungsteile beginnend mit dem Phasenkomparator
304 und endend mit dem VCO 102′ sowie die Schaltungsteile
beginnend mit dem Phasenkomparator 106′ und endend mit
dem VCO 104′ können einfach ausgebildet und in Form
einer integrierten Schaltung hergestellt werden, wie die
nachfolgend beschrieben wird.
Es sei auf Fig. 3(b) Bezug genommen. Dort sind die
Phasenkomparatoren 304, 106′, das Schalterglied 305,
die Tiefpaßfilter 306, 307, 105′, die Addierer 101′, 103′,
die VCOs 102′, 104′ und der Phasenschieber 310 im einzelnen
gezeigt. Die mit gestrichelten Linien umrundeten Blöcke
sind mit denselben Bezugszahlen wie die entsprechenden
Blöcke in Fig. 2 bezeichnet, mit Ausnahme eines Tief
paßfilters 309, das den beiden Filtern 306 und 307
entspricht. Das Filter 309 enthält einen Teil, der einem
den beiden Filtern 306 und 307 gemeinsamen Teil entspricht.
Da der Phasenschieber 310 in erwähnter Weise durch den
Slaveteil des Master-Slave-Flipflops 1022 im VCO 102′
realisiert werden kann, ist das Flipflop 1022 durch eine
gestrichelte Linie unterteilt. Da der Phasenkomparator
106′ und der Addierer 103′ genau den gleichen Innenaufbau
wie der Phasenkomparator 304 bzw. der Addierer 101′ aufweisen,
sind erstere nur als Blöcke dargestellt. Ent
sprechendes gilt hinsichtlich des VCO 104′, dessen Aufbau
einer Kombination aus dem VCO 102′ und dem Phasenschieber
310 entspricht.
Die Anschlüsse 3041, 3042, 117 und 1021 sind mit der
Zählerschaltung 301, dem Verknüpfungsglied 303, dem
Frequenzteiler 312 bzw. einem Eingang des Verknüpfungsglieds
303 verbunden. Die Kombination von UND-Gliedern
G₁ und G₂, an die Transistoren T₀₁ und T₀₂ angeschlossen
sind, sowie die Kombination von UND-Gliedern G₃ und G₄,
an die Transistoren T₀₃ und T₀₄ angeschlossen sind,
werden abhängig davon, ob an dem Anschluß 320 ein
Synchronisationsfeldsignal oder ein Datenfeldsignal
anliegt, aktiv geschaltet. Dies führt dazu, daß wahlweise
die Kombination der Transistoren T₀₁ und T₀₂ oder diejenige
der Transistoren T₀₃ und T₀₄ leitet, so daß das Phasen
differenzsignal entweder einem schnell antwortenden
Tiefpaßfilter, enthaltend Widerstände R₂₀₁, R₂₀₄ und
den Kondensator C₂₀₂, oder einem langsam antwortenden
Tiefpaßfilter, enthaltend Widerstände R₂₀₂, R₂₀₃, R₂₀₄
und Kondensatoren C₂₀₁, C₂₀₂, zugeführt wird. Die
Drainsröme von Transistoren T₁′ und T₂ werden in den
Addierern 101′ und 103′ aufsummiert und der Summenstrom
mittels eines Transistors T₁₃′ zur Steuerung des jeweiligen
VCOs in eine Spannung umgesetzt. Wenn die Transistoren
T₁₃′, T₃, T₄, T′, . . . T₆, T₁₄, T₁₅, T₁₆, . . . T₁₇ gleiche
Konstanten aufweisen, dann ist ihr Drainstrom im Sättigungszustand
gleich demjenigen des Transistors T₁₃′. Der
Drainstrom dieser Transistoren kann also durch die Gate
spannung der Transistoren T₁′ und T₂′ gesteuert werden.
Die Transistoren T₇, T₁₀, T₈, T₁₁, . . . T₉, T₁₂ bilden
Inverter, von denen eine ungeradzahlige Anzahl von
Stufen zur Bildung eines Ringoszillators zusammengeschaltet
ist, dessen Schwingungsfrequenz durch den ihnen zugeführten
Strom mittels der Gatespannung der Transistoren T₁′ und
T₂′ gesteuert wird. Zu diesem Zweck sind die Transistoren
T₃ bis T₆ und T₁₄ bis T₁₇ als strombegrenzende Stelltransistoren
mit den Sourceelektroden der Transistoren T₇
bis T₉ und T₁₀ bis T₁₂ verbunden. Das Ausgangssignal des
Ringoszillators wird über den Pufferverstärker 205 dem
Flipflop 1022 zugeführt, so daß die Frequenz halbiert und
das Tastverhältnis modifziert werden. Dadurch, daß der
Ausgang 1021 des Masterteils des Flipflops 1022 verwendet
wird, bedarf es keines zusätzlichen Phasenschiebers. Da
der VCO 102′ in zuvor beschriebener Weise stabilsiert
ist, kann auch ein Ringoszillator eingesetzt werden, dessen
Instabilität andernfalls nicht akzeptabel wäre.
Die Ringoszillatoren können einfach dadurch erstellt
werden, daß eine ungerade Anzahl von Inverterstufen in Reihe
geschaltet wird, wobei der Ausgang des letzteren Inverters mit dem Eingang des ersten verbunden wird,
wobei der Ausgang des letzten Inverters mit dem Eingang des ersten verbunden wird.
Die Ringoszillatoren besitzen keine
Teile, wie Kondensatoren, die außen an der integrierten
Halbleiterschaltung befestigt werden müßten, so daß sie
leicht in Form einer integrierten Schaltung ausgebildet
werden können. Die Bezugsspannungsquelle 108′ enthält
die Widerstände R₁₁ und R₁₂ zum Teilen der Speisespannung
auf einen Bezugsspannungswert. Solange die relative
Genauigkeit zwischen den Werten dieser beiden Widerstände
gut ist, werden sie genau einen gewünschten Bruchteil
der Speisespannung liefern, so daß sie leicht in
eine integrierte Halbleiterschaltung eingesetzt werden
können. Eine untere Verwendung von Z-Dioden oder ähnlichem
gebildete Bezugspannung könnte natürlich ebenfalls eingesetzt
werden.
105′ bezeichnet das dritte Tiefpaßfilter. Der Strom I₀
einer Stromquelle 1054 wird von einem Transistor T₂₂
in eine Spannung umgesetzt, die als Gatespannung an
Transistoren T₂₆ und T₂₈ anliegt und deren Kanalströme
begrenzt. Wenn die Transistoren T₂₂, T₂₆ und T₂₈ dieselben
Konstanten besitzen, dann sind ihre Ströme auf I₀ be
grenzt. Ein Transistor T₂₃ setzt den Strom I₀ vom Tran
sistor T₂₆ in eine Gatespannung für einen Transistor T₂₄
um. Wenn die Transistoren T₂₃, T₂₄ und ein Transistor
T₂₅ dieselben Konstanten besitzen, dann werden auch die
Ströme durch die Transistoren T₂₄ und T₂₅ auf I₀ begrenzt
sein. Der Transistor T₂₅ und ein Transistor T₂₇ bilden
einen Schalter, der als Ladungspumpschaltung bezeichnet
wird und die gleiche Funktion wie die Kombination der
Transistoren T₀₁ und T₀₃ und die Kombination der Transistoren
T₀₂ und T₀₄ im Schalterglied 305 aufweist. Das Phasen
differenzsignal vom Phasenkomparator 106′ führt zu einer
Aufladung oder Entladung eines Kondensators C₁₁′, wodurch
die an den zweiten Addierer 103′ angelegte Spannung gesteuert
wird. Als Folge davon wird die Ausgangsphase des
VCO 104′ vorgerückt oder verzögert.
Das Tiefpaßfilter 105′ wird von dem Transistor T₂₄ oder
T₂₈, dem Widerstand R₁₄′ und dem Kondensator C₁₁ gebildet.
Da die Ströme der Transistoren T₂₄ und T₂₈ auf I₀ begrenzt
sind, hängt die vom Transistor T₂₅ oder T₂₇ zum Wider
stand R₁₄′ und zum Kondensator C₁₁ übertragene Ladung nicht
von der Klemmenspannung des Kondensators C₁₁, das heißt nicht von der
Eingangsspannung des Addierers 103′ ab. Selbst wenn sich
also die Klemmspannung des Kondensators C₁₁′ infolge
von Änderungen der Konstanten des VCO 104′ wesentlich
verändert, bleiben das Ansprechverhalten und ähnliches
der zweiten PLL-Schaltung im wesentlichen unverändert.
Wie ein Vergleich der Fig. 3(b) mit Fig. 2 zeigt, sind
die Punkte, von denen die Signale für den ersten Addierer
101′ bzw. den zweiten Addierer 103′ abgenommen werden,
verschieden. Der Widerstand R₁₄′ ist eingesetzt, um die
Arbeitsweise der zweiten PLL-Schaltung zu stabilisieren,
so daß dieser Widerstand bei der Betrachtung des Prinzips
der Schaltung von Fig. 3(d) außer Betracht bleiben
kann. Vielmehr können dabei die beiden Punkte als identisch
angesehen werden.
Nahezu alle Teile von Fig. 3(b) können in Form einer
integrierten CMOS-Schaltung hergestellt werden. Natürlich
können bipolare Halbleiter oder andere Halbleitervor
richtungen ebenfalls verwendet werden. Die verbleibenden
7 Widerstände und 3 Kondensatoren werden auf folgende
Weise ebenfalls in die integrierte Schaltung eingesetzt.
Die Widerstände R₁₁ und R₁₂ können in die integrierte
Schaltung eingesetzt werden, solange sichergestellt ist,
daß die relative Genauigkeit ihrer Werte ausreichend ist.
Die für den Kondensator C₁₁′ und den Widerstand R₁₄′
erforderliche Genauigkeit ist relativ klein, so daß diese
Elemente ebenfalls in die integrierte Schaltung eingesetzt
werden können. In ähnlicher Weise ist die Genauigkeit,
die für die Widerstände und die Kondensatoren im
Filter 309 zu fordern ist, nicht besonders hoch, so daß
auch diese in die integrierte Schaltung eingesetzt werden
können. Die Filterkonstante muß jedoch abhängig von der
Art, das heißt den Abmessungen etc., der angeschlossenen
Floppy-Disk verändert werden, so daß es aus diesen Gründen
wünschenswert sein kann, diese Elemente extern an die
integrierte Schaltung anzubringen. Die jeweilige Schwin
gungsfrequenz der VCOs 102′ und 104′ kann um den Rezi
prokwert des Frequenzteilungsfaktors eines Frequenzteilers
erhöht werden, der an den Anschluß 313 in Fig. 9 angeschlossen
wird, und die Zeitkonstante des dritten Filters
105′ kann dadurch reduziert werden, daß der gesamte oder
ein Teil des Frequenzteilers 312 mit dem Anschluß 313
in Reihe geschaltet wird und der Bezugsoszillator 107′
direkt oder ein übrigbleibender Teil des Frequenzteilers
112′ mit dem zweiten Phasenkomparator 106′ verbunden wird.
Dies erlaubt die Miniaturisierung des Kondensators C₁₁′,
des Widerstands R₁₄′ und anderer Elemente, was die Her
stellung des erfindungsgemäßen Oszillators in Form einer
integrierten Schaltung erleichtert.
Die beschriebene PLL-Schaltungsanordnung erfordert
einen aufwendigen und stabilen Bezugsozillator 107′,
etwa einen Quarzoszillator. Bekannte Schaltungen bedürfen
keines solchen Bezugsoszillators zum Lesen der auf der
Floppy-Disk gespeicherten Daten, sie benötigen ihn aller
dings zum Datenschreiben. Bei der praktischen Realisierung
der vorliegenden Erfindung kann der zum Datenschreiben
vorhandene Quarzoszillator ebenfalls für das
Lesen verwendet werden, so daß hierdurch weder ein komplizierter
Aufbau, noch eine Erhöhung der Herstellungskosten
bedingt ist. Man könnte annehmen, daß die neue Schaltung
komplexer als die bekannte ist, und daß die Herstellungskosten
durch die Hinzufügung der zweiten PLL-Schaltung
erhöht werden. Tatsächlich ist das Gegenteil der Fall.
Da die Anzahl extern anzubringender Teile erheblich reduziert
ist, sind die von hierfür erforderlichen Anschlußfeldern
eingenommene Fläche sowie die für mit Eingängen
und Ausgängen verbundenen Puffertransistoren erforderliche
Fläche erheblich verringert. Diese eingesparten
Flächen nehmen einen größeren Teil einer integrierten
Halbleiterschaltung ein und sind im allgemeinen erheblich
größer als die gesamte für die zweite PPL-Schaltung er
forderliche Fläche. Daher können mit der Erfindung die
Herstellungskosten für die integrierte Schaltung sogar
verringert werden. Die erhebliche Verringerung der Anzahl
extern angebrachter Teile erlaubt darüberhinaus eine Ver
ringerung der Teilekosten, der Zusammenbaukosten, des
Verkapselungsraums sowie eine Erhöhung der Zuverlässigkeit.
Die VCOs brauchen keine Einstellung während des Zusammen
baus, da die Leerlauffrequenz automatisch eingestellt wird.
Bei der Erfindung zielt durch das Hinzufügen der zweiten PLL-
Schaltung eine Stabilisierung der Schaltungsteile ein
schließlich der VCOs, so daß keine mit hoher Genauigkeit
hergestellten Schaltungsteile erforderlich sind und die
Schaltungsteile leicht in Form einer integrierten Halb
leiterschaltung ausgeführt werden können. Ferner kann die
Schaltung in Form einer digitalen Schaltung dadurch ausge
führt werden, daß in optimaler Weise von einem Bezugs
frequenzsignal, das von einem Quarzoszillaltor erzeugt
wird, Gebrauch gemacht wird und ein herkömmliches Mono
flop durch eine Zählerschaltung ersetzt wird. Die Folge
ist, daß die Schaltung bei Verringerung der Anzahl von
Bauteilen genauer arbeitet.
Eine auf dem Konzept der vorliegenden Erfindung beruhende
PLL-Schaltungsanordnung kann in großem Ausmaß
in Form einer integrierten Halb
leiterschaltung ausgebildet werden, wodurch die Auslegung
von Instrumenten und Geräten vereinfacht wird, die Zuver
lässigkeit von Geräten erhöht wird, die für den Zusammen
bau erforderliche Anzahl von Schritten verringert wird,
die Geräte miniaturisiert werden und die Herstellungskosten
verringert werden.
Es sei angemerkt, daß die Erfindung auch in Verbindung
mit für Hard-Disk und für andere PLL-Schaltungen in
Form integrierter Halbleiterschaltungen anwendbar ist.
Claims (5)
1. PLL-Schaltungsanordnung mit
einem ersten PLL-Schaltungskreis mit einem ersten Phasenkomparator (106′), an dessen einen Eingang ein fre quenzstabiler Bezugsoszillator (107′, 312) angeschlossen ist, mit einer Transistoren enthaltenden Signalverknüp fungsanordnung (103′, 101′), die einen mit dem Ausgang des ersten Phasenkomparators (106′) verbundenen ersten Eingang aufweist, mit einem ersten spannungsgesteuerten Oszillator (104′), dessen Steuereingang mit einem ersten Ausgang der Signalverknüpfungsanordnung (103′, 101′) verbunden ist und dessen Ausgang auf den ersten Phasenkomparator (106′) rückgekoppelt ist, und mit
einem zweiten PLL-Schaltungskreis mit einem zweiten, in seinen Kennwert mit dem ersten übereinstimmenden span nungsgesteuerten Oszillator (102′), dessen Steuereingang mit einem zweiten Ausgang der Signalverknüpfungsanordnung verbunden ist, und einem zweiten Phasenkomparator (304), der mit einer Folge von Datenimpulsen beaufschlagt wird, bei der die Signalverknüpfungsanordnung (103′, 101′) an einem zweiten Eingang des Ausgangssignals des zweiten Phasenkomparators (304) empfängt und das Ausgangssignal des zweiten spannungsgesteuerten Oszillators (102′) auf den zweiten Phasenkomparator (304) rückgekoppelt ist,
dadurch gekennzeichnet,
daß die Signalverknüpfungsanordnung aus einer ersten und einer zweiten Signalverknüpfungseinrichtung (103′ bzw. 101′) besteht, deren jede zweite Eingänge und einen Ausgang aufweist, von denen der erste Eingang der ersten Signalverknüpfungs einrichtung (103′) den ersten Eingang der Signalverknüp fungsanordnung, der erste Eingang der zweiten Signalver knüpfungseinrichtung (101′) den zweiten Eingang der Signal verknüpfungsanordnung, der Ausgang der ersten Signalver knüpfungseinrichtung den ersten Ausgang der Signalverknüp fungsanordnung und der Ausgang der zweiten Signalverknüp fungseinrichtung den zweiten Ausgang der Signalverknüp fungsanordnung darstellen,
daß der zweite Eingang der ersten Signalverknüpfungseinrichtung (103′) mit einem Bezugssignal (Vr) beaufschlagt ist,
daß der zweite Eingang der zweiten Signalverknüpfungseinrichtung (101′) mit dem ersten Eingang der ersten Signalverknüpfungseinrichtung (103′) verbunden ist,
daß beide Signalverknüpfungseinrichtungen je zwei Transistoren (T1′, T2′) enthalten, deren Steuerelektroden die beiden Eingänge bilden und die in Reihe mit einem Lastelement (T13′) an eine Spannungsquelle geschaltet sind derart, daß das Steuersignal für den spannungsgesteuerten Oszillator (104′, 102′) in Form einer dem Summenstrom der Transistoren entsprechendne Spannung an den Ausgang abgegeben wird, und
daß die Spannung des Bezugssignals (Vr) einer Teil spannung der Spannungsquelle (VDD, VSS) entspricht.
einem ersten PLL-Schaltungskreis mit einem ersten Phasenkomparator (106′), an dessen einen Eingang ein fre quenzstabiler Bezugsoszillator (107′, 312) angeschlossen ist, mit einer Transistoren enthaltenden Signalverknüp fungsanordnung (103′, 101′), die einen mit dem Ausgang des ersten Phasenkomparators (106′) verbundenen ersten Eingang aufweist, mit einem ersten spannungsgesteuerten Oszillator (104′), dessen Steuereingang mit einem ersten Ausgang der Signalverknüpfungsanordnung (103′, 101′) verbunden ist und dessen Ausgang auf den ersten Phasenkomparator (106′) rückgekoppelt ist, und mit
einem zweiten PLL-Schaltungskreis mit einem zweiten, in seinen Kennwert mit dem ersten übereinstimmenden span nungsgesteuerten Oszillator (102′), dessen Steuereingang mit einem zweiten Ausgang der Signalverknüpfungsanordnung verbunden ist, und einem zweiten Phasenkomparator (304), der mit einer Folge von Datenimpulsen beaufschlagt wird, bei der die Signalverknüpfungsanordnung (103′, 101′) an einem zweiten Eingang des Ausgangssignals des zweiten Phasenkomparators (304) empfängt und das Ausgangssignal des zweiten spannungsgesteuerten Oszillators (102′) auf den zweiten Phasenkomparator (304) rückgekoppelt ist,
dadurch gekennzeichnet,
daß die Signalverknüpfungsanordnung aus einer ersten und einer zweiten Signalverknüpfungseinrichtung (103′ bzw. 101′) besteht, deren jede zweite Eingänge und einen Ausgang aufweist, von denen der erste Eingang der ersten Signalverknüpfungs einrichtung (103′) den ersten Eingang der Signalverknüp fungsanordnung, der erste Eingang der zweiten Signalver knüpfungseinrichtung (101′) den zweiten Eingang der Signal verknüpfungsanordnung, der Ausgang der ersten Signalver knüpfungseinrichtung den ersten Ausgang der Signalverknüp fungsanordnung und der Ausgang der zweiten Signalverknüp fungseinrichtung den zweiten Ausgang der Signalverknüp fungsanordnung darstellen,
daß der zweite Eingang der ersten Signalverknüpfungseinrichtung (103′) mit einem Bezugssignal (Vr) beaufschlagt ist,
daß der zweite Eingang der zweiten Signalverknüpfungseinrichtung (101′) mit dem ersten Eingang der ersten Signalverknüpfungseinrichtung (103′) verbunden ist,
daß beide Signalverknüpfungseinrichtungen je zwei Transistoren (T1′, T2′) enthalten, deren Steuerelektroden die beiden Eingänge bilden und die in Reihe mit einem Lastelement (T13′) an eine Spannungsquelle geschaltet sind derart, daß das Steuersignal für den spannungsgesteuerten Oszillator (104′, 102′) in Form einer dem Summenstrom der Transistoren entsprechendne Spannung an den Ausgang abgegeben wird, und
daß die Spannung des Bezugssignals (Vr) einer Teil spannung der Spannungsquelle (VDD, VSS) entspricht.
2. PLL-Schaltungsanordnung nach Anspruch 1, bei der
das Bezugssignal eine Spannung gleich der halben Spannung
der Spannungsquelle ist.
3. PLL-Schaltungsanordnung nach Anspruch 1
oder 2, dadurch gekennzeichnet, daß die
Transistoren MOS-Transistoren sind.
4. PLL-Schaltungsanordnung nach Anspruch 3, dadurch
gekennzeichnet, daß der erste und der zweite
spannungesteuerte Oszillator (104′, 102′) jeweils ein
Ringoszillator aus CMOS-Transistoren ist, der an die Span
nungsquelle angeschlossen ist.
5. PLL-Schaltungsanordnung nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet,
daß ein erstes Filter (105′) vorgesehen ist, dessen Eingang
mit dem Ausgang des ersten Phasenkomparators (106′) verbunden
ist und das einen ersten mit dem ersten Eingang der ersten
Signalverknüpfungseinrichtung (103′) verbundenen Ausgang
und einen zweiten mit dem zweiten Eingang der zweiten
Signalverknüpfungseinrichtung (101′) verbundenen Ausgang
aufweist, daß ein zweites Filter (106, 307, 309) vorgesehen
ist, dessen Eingang mit dem Ausgang des zweiten Phasenkomparators
(304) verbunden ist und dessen Ausgang mit dem ersten
Eingang der zweiten Signalverknüpfungseinrichtung verbunden
ist, daß das erste Filter einen Widerstand R14 und
einen über den Widerstand als Antwort auf das Ausgangssignal
des ersten Phasenkomparators (106′) lad- und entladbaren
Kondensator (11′) enthält und daß der Verbindungspunkt
zwischen dem Widerstand und dem Kondensator mit dem zweiten
Eingang der zweiten Signalverknüpfungseinrichtung und der
andere, mit dem Kondensator verbundene Anschluß des
Widerstands mit dem ersten Eingang der ersten Signalver
knüpfungseinrichtung verbunden ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57136684A JPS5927615A (ja) | 1982-08-05 | 1982-08-05 | 電圧制御発振回路 |
JP57136683A JPH0712146B2 (ja) | 1982-08-05 | 1982-08-05 | Vfo回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3328420A1 DE3328420A1 (de) | 1984-02-09 |
DE3328420C2 true DE3328420C2 (de) | 1991-07-18 |
Family
ID=26470191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833328420 Granted DE3328420A1 (de) | 1982-08-05 | 1983-08-05 | Spannungsgesteuerter oszillator und verwendung desselben bei einem frequenzvariablen oszillator fuer ein plattenspeicherlaufwerk |
Country Status (2)
Country | Link |
---|---|
US (1) | US4567448A (de) |
DE (1) | DE3328420A1 (de) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0171022A3 (de) * | 1984-07-31 | 1988-02-03 | Yamaha Corporation | Signalverzögerungsvorrichtung |
US4766397A (en) * | 1985-02-01 | 1988-08-23 | Advanced Micro Devices, Inc. | Phase detector and phase-locked loop apparatus |
JPH0752838B2 (ja) * | 1985-03-20 | 1995-06-05 | 株式会社日立製作所 | 集積回路 |
US4675617A (en) * | 1986-02-03 | 1987-06-23 | Martin Kenneth W | Stable voltage controlled oscillator |
JPH0787332B2 (ja) * | 1986-07-18 | 1995-09-20 | 株式会社東芝 | フイルタ回路の時定数自動調整回路 |
US4712076A (en) * | 1986-10-27 | 1987-12-08 | Magnetic Peripherals Inc. | Circuit for phase locking a clock signal to a series of pulses |
EP0307595A1 (de) * | 1987-09-11 | 1989-03-22 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Erzeugung zweier eng benachbarter Frequenzen |
EP0344368A1 (de) * | 1988-05-31 | 1989-12-06 | Hewlett-Packard Limited | Verzögerungsschaltung |
US4988960A (en) * | 1988-12-21 | 1991-01-29 | Yamaha Corporation | FM demodulation device and FM modulation device employing a CMOS signal delay device |
JPH02244820A (ja) * | 1989-03-16 | 1990-09-28 | Oki Electric Ind Co Ltd | Pll回路 |
US5140202A (en) * | 1989-06-05 | 1992-08-18 | Hewlett-Packard Company | Delay circuit which maintains its delay in a given relationship to a reference time interval |
JPH04129070A (ja) * | 1989-12-05 | 1992-04-30 | Seiko Epson Corp | 情報記録媒体の再生側信号処理装置 |
US5072195A (en) * | 1990-04-05 | 1991-12-10 | Gazelle Microcircuits, Inc. | Phase-locked loop with clamped voltage-controlled oscillator |
US5038115A (en) * | 1990-05-29 | 1991-08-06 | Myers Glen A | Method and apparatus for frequency independent phase tracking of input signals in receiving systems and the like |
KR940011376B1 (ko) * | 1992-04-03 | 1994-12-07 | 삼성전자 주식회사 | Vtr의 캐리어 주파수 자동 조정 회로 |
US5237290A (en) * | 1992-05-08 | 1993-08-17 | At&T Bell Laboratories | Method and apparatus for clock recovery |
US5646562A (en) * | 1993-07-21 | 1997-07-08 | Seiko Epson Corporation | Phase synchronization circuit, one-shot pulse generating circuit and signal processing system |
US5537305A (en) * | 1994-10-11 | 1996-07-16 | Telephonics Corporation | Synchronously tuned power converter method and apparatus |
US5789986A (en) * | 1996-07-17 | 1998-08-04 | Sun Microsystems, Inc. | Frequency controlled bias generator for stabilizing clock generation circuits |
US5748044A (en) * | 1996-10-11 | 1998-05-05 | Silicon Motion, Inc. | Dual VCO phase-locked loop |
US6060931A (en) * | 1998-05-06 | 2000-05-09 | Stahl; George J. | Repetitive pulse generator with wide pulse duration, amplitude, frequency and duty cycle characteristics |
DE19830260A1 (de) * | 1998-07-07 | 2000-01-13 | Alcatel Sa | Taktgenerator und Synchronisierungsverfahren |
US6175280B1 (en) | 1998-07-30 | 2001-01-16 | Radio Adventures Corporation | Method and apparatus for controlling and stabilizing oscillators |
JP3645194B2 (ja) * | 2001-04-06 | 2005-05-11 | Necマイクロシステム株式会社 | ディジタルvfo装置 |
US6538516B2 (en) * | 2001-05-17 | 2003-03-25 | Fairchild Semiconductor Corporation | System and method for synchronizing multiple phase-lock loops or other synchronizable oscillators without using a master clock signal |
DE10238029A1 (de) * | 2002-08-20 | 2004-03-04 | Infineon Technologies Ag | Phasenregelkreis |
US6812758B2 (en) * | 2003-02-12 | 2004-11-02 | Sun Microsystems, Inc. | Negative bias temperature instability correction technique for delay locked loop and phase locked loop bias generators |
US6794949B1 (en) * | 2003-03-28 | 2004-09-21 | Freescale Semiconductor, Inc. | Frequency generating device and method thereof |
NL1031209C2 (nl) * | 2006-02-22 | 2007-08-24 | Enraf Bv | Werkwijze en inrichting voor het nauwkeurig vaststellen van het niveau L van een vloeistof met behulp van naar het vloeistofniveau uitgestraalde radarsignalen en door het vloeistofniveau gereflecteerde radarsignalen. |
NL1034327C2 (nl) * | 2007-09-04 | 2009-03-05 | Enraf Bv | Werkwijze en inrichting voor het binnen een bepaald meetbereik vaststellen van het niveau L van een vloeistof met behulp van naar het vloeistofniveau uitgestraalde radarsignalen en door het vloeistofniveau gereflecteerde radarsignalen. |
US8224594B2 (en) * | 2008-09-18 | 2012-07-17 | Enraf B.V. | Apparatus and method for dynamic peak detection, identification, and tracking in level gauging applications |
US8271212B2 (en) * | 2008-09-18 | 2012-09-18 | Enraf B.V. | Method for robust gauging accuracy for level gauges under mismatch and large opening effects in stillpipes and related apparatus |
US8659472B2 (en) * | 2008-09-18 | 2014-02-25 | Enraf B.V. | Method and apparatus for highly accurate higher frequency signal generation and related level gauge |
US9046406B2 (en) | 2012-04-11 | 2015-06-02 | Honeywell International Inc. | Advanced antenna protection for radars in level gauging and other applications |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3328718A (en) * | 1966-07-27 | 1967-06-27 | Melpar Inc | Precise tuning voltage supply for variable frequency oscillator |
NL174417C (nl) * | 1976-08-20 | 1984-06-01 | Philips Nv | Fasevergrendellus met omschakelbaar lusfilter. |
DE2826900B2 (de) * | 1977-06-20 | 1981-05-07 | Hitachi, Ltd., Tokyo | Spannungsabgestimmter Oszillator |
US4131861A (en) * | 1977-12-30 | 1978-12-26 | International Business Machines Corporation | Variable frequency oscillator system including two matched oscillators controlled by a phase locked loop |
US4201947A (en) * | 1978-02-10 | 1980-05-06 | Rca Corporation | Long-tailed-pair connections of MOSFET's operated in sub-threshold region |
US4236050A (en) * | 1978-06-30 | 1980-11-25 | Mca Discovision, Inc. | System for recovering information from a movable information storage medium having a pilot signal with an aligned phase angle in adjacent tracks |
US4188588A (en) * | 1978-12-15 | 1980-02-12 | Rca Corporation | Circuitry with unbalanced long-tailed-pair connections of FET's |
US4358741A (en) * | 1979-09-17 | 1982-11-09 | Ilc Data Device Corporation | Micro time and phase stepper |
-
1983
- 1983-08-04 US US06/520,270 patent/US4567448A/en not_active Ceased
- 1983-08-05 DE DE19833328420 patent/DE3328420A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
US4567448A (en) | 1986-01-28 |
DE3328420A1 (de) | 1984-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3328420C2 (de) | ||
DE3116603C2 (de) | ||
DE10157786B4 (de) | Verarbeitung von digitalen Hochgeschwindigkeitssignalen | |
DE102006047958B4 (de) | Generator für eine exakte Dreieckssignalform | |
DE69604647T2 (de) | Spannungsgesteuerter Oszillator und Phasenregelschaltung mit diesem Oszillator | |
DE2109936C3 (de) | Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite | |
DE19602845C2 (de) | Halbleitereinrichtung, die einen einem externen Betriebsfaktor entsprechenden internen Betriebsfaktor stabil ungeachtet einer Schwankung des externen Betriebsfaktors verwirklicht | |
DE3486098T2 (de) | Pulsverzoegerungsschaltung. | |
DE69130043T2 (de) | Elektronische Anordnung mit einem Bezugsverzögerungsgenerator | |
DE69623770T2 (de) | Phasenschieber und verfahren zur phasenverschiebung | |
DE60217739T2 (de) | Schneller spannungsgesteuerter Oszillator mit hoher Störunterdrückung der Stromversorgung und breitem Betriebsbereich | |
DE3872275T2 (de) | Cmos-referenzspannungsgeneratoreinrichtung. | |
DE19624270C2 (de) | Komplementärtaktgenerator zum Erzeugen von Komplementärtakten | |
DE3924593A1 (de) | Verzoegerungseinrichtung | |
DE3836805A1 (de) | Isolationsverstaerker mit genauem spannungs/arbeitszyklus-konverter, niedriger brummspannung, grosser bandbreite und ladungsabgeglichenem demodulator | |
DE19838096A1 (de) | Fraktionaler Phasenregelkreis | |
DE69500243T2 (de) | Phasenvergleicher für ein digitales Signal und ein Taktsignal, und entsprechender Phasenregelkreis | |
DE19537203A1 (de) | Leseverstärker | |
DE68927158T2 (de) | PLL-Synthetisierer | |
DE69612650T2 (de) | Rauscharmer niederspannungsphasenregelkreis | |
DE69612651T2 (de) | Phazenregelkreis mit einem grossen frequenzbereich und sehr niedrigem rauschen | |
DE2951022A1 (de) | Schaltungsanordnung zur erzeugung von taktimpulsen bei der regenerierung von rechteckimpulsen | |
DE10130123A1 (de) | Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale | |
DE2648560A1 (de) | Synchronisierung von taktsignalen mit eingangssignalen | |
DE102006030941A1 (de) | Spannungsgesteuerter Oszillator mit Tastverhältnis-Korrektur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: KABUSHIKI KAISHA SUWA SEIKOSHA EPSON CORP., SHINJU |
|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: KABUSHIKI KAISHA SUWA SEIKOSHA SEIKO EPSON K.K., S |
|
8127 | New person/name/address of the applicant |
Owner name: SEIKO EPSON CORP. KABUSHIKI KAISHA SUWA SEIKOSHA, |
|
D2 | Grant after examination | ||
8380 | Miscellaneous part iii |
Free format text: DIE ENTGEGENGEHALTENE DRUCKSCHRIFT "GB 20 84 415 A" AENDERN IN "GB 20 12 129 A" |
|
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Free format text: HOFFMANN, E., DIPL.-ING., PAT.-ANW., 82166 GRAEFELFING |