DE3818546A1 - Pulsgeneratorschaltung - Google Patents

Pulsgeneratorschaltung

Info

Publication number
DE3818546A1
DE3818546A1 DE3818546A DE3818546A DE3818546A1 DE 3818546 A1 DE3818546 A1 DE 3818546A1 DE 3818546 A DE3818546 A DE 3818546A DE 3818546 A DE3818546 A DE 3818546A DE 3818546 A1 DE3818546 A1 DE 3818546A1
Authority
DE
Germany
Prior art keywords
output
pulse
value
counter
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3818546A
Other languages
English (en)
Other versions
DE3818546C2 (de
Inventor
Kikuo Muramatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3818546A1 publication Critical patent/DE3818546A1/de
Application granted granted Critical
Publication of DE3818546C2 publication Critical patent/DE3818546C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Feedback Control In General (AREA)
  • Microcomputers (AREA)
  • Manipulation Of Pulses (AREA)

Description

Die Erfindung betrifft eine Pulsgeneratorschaltung und insbesondere eine Pulssignalgeneratorschaltung in einem Mikrocomputersystem, die ein Pulssignal als Ausgangssignal des Systems erzeugt.
Das Pulssignal, das beispielsweise durch Pulsbreiten- bzw. Pulsdauermodulation (PDM) erzeugt wird und abwechselnd einen hohen oder niedrigen Pegel besitzt, wird in verschiedener Form als Steuersignal beispielsweise für ein Betätigungsglied verwendet.
Zum besseren Verständnis des Ausgangspunkts der Erfindung wird bereits an dieser Stelle auf die Zeichnungen Bezug genommen.
In Fig. 1 ist exemplarisch ein Blockschaltbild einer herkömmlichen Pulsgeneratorschaltung in einem Ein-Chip- Mikrocomputer dargestellt, in dem hauptsächlich Realzeitverarbeitung durchgeführt wird und der in der US-PS 43 26 247 beschrieben ist.
Mit dem Bezugszeichen 1 ist eine Zentralprozessoreinheit CPU des Mikrocomputers bezeichnet, die verschiedene Datenausgangssignale an einen Datenbus 3 abgibt und von diesem Datenbus Daten einführt.
Mit dem Bezugszeichen 2 ist ein Zähler gekennzeichnet, der über den Datenbus 3 mit der CPU 1 verbunden ist. An einem Takteingang CK wird dem Zähler 2 ein Takt als Zählerobjekt zugeführt, der von einer Taktgeneratorschaltung 4, die im nachfolgenden beschrieben wird, erzeugt wird. Der Takt beginnt beispielsweise auch den Zählvorgang, so daß der gezählte Wert, wenn er einen vorbestimmten Wert erreicht hat, überläuft und auf 0 zurückgesetzt wird und ein vorbestimmtes Signal an die CPU 1 abgibt.
Mit dem Bezugszeichen 4 ist eine Taktgeneratorschaltung gekennzeichnet, die einen Taktimpuls für den Mikrocomputer erzeugt und ihn an die CPU 1 und über die Taktleitung 5 an den Zähler 2 abgibt.
Mit dem Bezugszeichen 6 ist ein Vergleichswertregister gekennzeichnet, das über den Datenbus 3 mit der CPU 1 verbunden ist. Der Vergleichswert zur Bestimmung der Zeit zum Umwandeln eines Pegels des Ausgangsimpulses wird beim Vergleichswertregister 6 durch die CPU 1 eingestellt.
Mit dem Bezugszeichen 7 ist ein Digitalvergleicher gekennzeichnet. Dem Digitalvergleicher 1 wird an einem ersten Eingang ein Zählwert vom Zähler 2 und an einem zweiten Eingang der in dem obenbeschriebenen Vergleichswertregister 6 eingestellten Vergleichswert zugeführt, und er vergleicht die beiden digitalen Eingangssignale, und gibt ein Koinzidenzsignal CO an einen Puffer-Port (Puffer-Anschluß) 8 ab, wenn die beiden Eingangssignale miteinander koinzident sind.
Am Puffer-Port 8 wird durch die CPU 1 das Datensignal eingestellt, nämlich auf eine logische "1" oder "0", entsprechend dem hohen oder niedrigen Pegel des letztlich auszugebenden Pulsausgangssignals, und der Puffer- Port 8 gibt das eingestellte Datensignal an eine Ausgangs- Latch-Schaltung (Ausgangs-Selbsthalteschaltung) 9 ab, wenn das Koinzidenzsignal CO von dem Digitalkomparator 7 abgegeben wird.
Die Ausgangs-Latch-Schaltung 9 hält das von dem Puffer- Port 8 abgegebene Datensignal und führt es einer Ausgangsklemme OT zu, die entsprechend dem Datensignal einen Ausgangspegel des Pulssignals abgibt, der hohen oder niedrigen Pegel aufweist.
Im nachfolgenden wird die Arbeitsweise der herkömmlichen Pulsgeneratorschaltung unter Bezugnahme auf das Zeitablaufdiagramm in Fig. 2 beschrieben.
Der Zähler 2 zählt jeweils die von der Taktgeneratorschaltung 4 gelieferten Taktsignale und erhöht den Zählwert nacheinander bei jedem Takt und der Zählwert des Zählers 2 wiederholt, wie es in der oberen Hälfte von Fig. 2 dargestellt ist, diesen Vorgang so, daß der Wert 0 auf den vorbestimmten Wert erhöht wird, der Wert dann überläuft und der Zählwert auf 0 zurückgesetzt wird.
Wenn sich der Ausgangsimpuls an der Ausgangsklemme OT auf niedrigem Pegel befindet, wie es links in Fig. 2 dargestellt ist, wird, um die Zeit (T 23 in Fig. 2) zu bestimmen, zu der der Ausgangsimpuls von der Ausgangsklemme OT in einen hohen Pegel umgewandelt wird, der Vergleichswert von der CPU 1 (zum Zeitpunkt T 21 in Fig. 2) über den Datenbus 3 im Vergleichswertregister 6 eingestellt. Zusätzlich dazu liegt der Vergleichswert natürlich zwischen dem Zählwert 0 und dem Überlaufwert des Zählers 2.
Darüber hinaus werden in den Puffer-Port 8 Daten eingeschrieben, im konkreten Fall eine logische "1", um den Pegel des auszugebenden Impulses nach der Pegelumwandlungszeit T 23 des Ausgangsimpulses zu bestimmen, der durch den vorbestimmten Vergleichswert (die Zeit T 22 in Fig. 2) bestimmt wird.
Damit wird die Initialisierung der Zeit und des Pegels zum Umwandeln des Pegels des Ausgangsimpulses beendet. Zusätzlich dazu wird die Initialisierung durch ein Signal gestartet, das aufgrund eines Übertrags des Zählers 2 von der CPU 1 abgegeben wird.
Wenn nach der obenbeschriebenen Initialisierung der Zählwert des Zählers 2 den im Vergleichswertregister 6 (zum Zeitpunkt T 23 in Fig. 2) eingestellten Vergleichswert erreicht, stellt der digitale Komparator 7 die Koinzidenz der beiden Werte fest und gibt das Koinzidenzsignal CO an den Puffer-Port 8 ab. Damit wird das in den Puffer-Port 8 eingeschriebene Datum "1" durch die Ausgangs-Latch-Schaltung 9 gehalten und ein dem Datum entsprechendes Signal mit hohem Pegel wird von der Ausgangsklemme OT abgegeben. In anderen Worten, der Ausgangsimpuls von der Ausgangsklemme OT wird vom niedrigen Pegel in hohen Pegel umgewandelt.
Die obenbeschriebene herkömmliche Pulsgeneratorschaltung weist verschiedene Probleme auf.
Allgemein erfordert das Pulssignal je nach Betriebsart eine Veränderung in der Zyklusdauer und der Pulsbreite, was bei der herkömmlichen Pulsgeneratorschaltung problematisch ist.
Das erste Problem besteht darin, daß es für die Umwandlung des Pegels des Pulsausgangssignals erforderlich ist, auf jeden Fall den Vergleichswert in das Vergleichswertregister 6 und das Datum in den Puffer-Port 8 einzuschreiben, bevor die Pegelumwandlung durchgeführt wird, wie es in Fig. 2 dargestellt ist. Da diese beiden Vorgänge durch die CPU mittels Software durchgeführt werden, hängt die für die Ausführung erforderliche Zeit von der Programmverarbeitungsgeschwindigkeit der CPU 1 ab. Wenn damit das Pulssignal, nach der Umwandlung von einem zum anderen Pegel, wieder in den anderen Pegel umgewandelt wird, wird eine bestimmte Zeitdauer benötigt. In anderen Worten, die von der Ausgangsklemme OT abgegebene Impulsbreite kann nicht kleiner sein als die Summe der Zeit, die zum Einschreiben des Vergleichswerts durch die CPU 1 in das Vergleichswertregister 6 und das Einschreiben des Datums in den Puffer-Port 8 benötigt wird. Wenn beispielsweise in Fig. 3 der Vergleichswert V 31 zum Zeitpunkt T 31 in das Vergleichswertregister 6 und das Datum "1" zum Zeitpunkt T 32 in den Puffer-Port 8 eingeschrieben wird, so wird der Pegel des Pulses zum Zeitpunkt T 33 vom niedrigen in den hohen Pegel umgewandelt. Selbst wenn danach der Pegel des Ausgangspulses sofort wieder auf den niedrigen Pegel umgewandelt wird, ist das Einschreiben des Vergleichswerts V 32 in das Vergleichswertregister 6 erst zum Zeitpunkt T 34 und das des Datums "0" in den Puffer-Port 8 erst zum Zeitpunkt T 35 abgeschlossen. Damit ist es unmöglich, vor dem Zeitpunkt T 35 den Ausgangsimpuls auf den niedrigen Pegel umzuwandeln. In anderen Worten, die Zeitdauer, d. h. die Impulsbreite, in der die Pegelumwandlung, nach der Umwandlung des Pegels von einem zum anderen Pegel, wieder zum einen Pegel durchgeführt wird, kann nicht kleiner sein als die Zeitdauer vom Zeitpunkt T 33 bis T 35, wie es in Fig. 3 dargestellt ist.
Das zweite Problem besteht darin, daß der Zählanfangswert und der Überlaufwert des Zählers 2 fest sind. In dem Fall, in dem die Pegelumwandlung des Ausgangspulses bei einer Zyklusdauer durchgeführt wird, die von der vom Zählbeginn des Zählers 2 bis zum Zeitpunkt, an dem der Zähler 2 überläuft und zurückgesetzt wird, verschieden ist, ist es erforderlich, in jeder Zyklusdauer des Pulsausgangssignals den, im Vergleichswertregister 6 zu setzenden Vergleichswert zu berechnen. Wenn damit die Zyklusdauer des Pulsausgangssignals relativ kurz ist, nimmt die Gesamtzeit bezüglich der CPU 1 zu, was zu einer Verminderung des Durchsatzes des gesamten Mikrocomputers führt.
Demgegenüber besteht die Aufgabe der Erfindung darin, eine Pulsgeneratorschaltung zu schaffen, bei der in gewünschter Weise die kleinste Breite des Pulsausgangssignals eingestellt werden kann, ohne daß dies durch die Software-Verarbeitungsgeschwindigkeit der CPU begrenzt wird.
Eine weitere Aufgabe der Erfindung besteht darin, eine Pulsgeneratorschaltung zu schaffen, bei der die Zeitdauereinstellung des Pulsausgangssignals durch die CPU unabhängig von der Software durchgeführt werden kann.
Eine weitere wesentliche Aufgabe der Erfindung besteht darin, eine Pulsgeneratorschaltung zu schaffen, bei der der Ausgangspegel des Pulssignals, insbesondere dann, wenn der Wechsel vom hohen zum niedrigen Pegel und umgekehrt oft wiederholt wird, eingestellt werden kann, ohne daß dies von der Software abhängig ist.
Die erfindungsgemäße Pulsgeneratorschaltung weist auf: einen Zähler, der den Takt zählt und der dann zurückgesetzt wird, wenn ein vorbestimmter Zählwert erreicht wird, ein Register, das abwechselnd einen ersten Vergleichswert zur Bestimmung der Zeit der Vorderflanke eines Elementarpulses des auszugebenden Pulssignals und einen zweiten Vergleichswert zur Bestimmung der Zeit der Rückflanke dieses Elementarpulses einstellt, einen digitalen Vergleicher, der den Zählwert des Zählers mit dem Vergleichswert des Registers so vergleicht, daß ein Koinzidenzsignal ausgegeben wird, wenn beide Werte miteinander übereinstimmen sowie eine Ausgangspegelspeichereinrichtung, in der vorher entsprechend dem Pegel des auszugebenden Pulssignals Daten gespeichert werden und die dann, wenn das Koinzidenzsignal des digitalen Vergleichers gegeben wird, diese gespeicherten Daten ausgibt. Die erfindungsgemäße Pulsgeneratorschaltung weist weiterhin auf: ein Pufferregister, das den für das Register zu setzenden zweiten Vergleichswert speichert und wenn das Koinzidenzsignal vom digitalen Komparator gegeben wird, den zweiten Vergleichswert im Register einstellt sowie eine Steuerschaltung, die es ermöglicht, daß das Register den ersten Vergleichswert, das Pufferregister den zweiten Vergleichswert und die Ausgangspegelspeichereinrichtung die Daten bezüglich jedes Elementarpulses des auszugebenden Pulssignals speichert.
Ausführungsformen der Erfindung werden anhand der Zeichnungen näher beschrieben. Es zeigen:
Fig. 1 ein Blockschaltbild einer herkömmlichen Pulsgeneratorschaltung;
Fig. 2 und 3 Zeitablaufdiagramme zur Erläuterung der Betriebsweise der herkömmlichen Pulsgeneratorschaltung;
Fig. 4 ein Blockschaltbild einer Ausführungsform der erfindungsgemäßen Pulsgeneratorschaltung und
Fig. 5, 6 und 7 Zeitablaufdiagramme zur Erläuterung der Betriebsweise der in Fig. 4 dargestellten erfindungsgemäßen Ausführungsform.
Bei der in Fig. 4 dargestellten Ausführungsform ist die Pulsgeneratorschaltung zusammen mit einem Mikrocomputer in einem Chip aufgebaut. Dabei sind die einzelnen Bauteile, soweit sie gleich sind, mit den gleichen Bezugszeichen wie in Fig. 1 gekennzeichnet.
Mit dem Bezugszeichen 1 ist eine Zentralprozessoreinheit CPU des Mikrocomputers gekennzeichnet, die verschiedene Datensignale an den Datenbus 3 abgibt und von diesem Datensignale übernimmt.
Mit dem Bezugszeichen 2 ist ein Zähler gekennzeichnet, der über den Datenbus 3 mit der CPU 1 verbunden ist und in dem ein Zählanfangswert als ein Nachladewert von der CPU 1 eingestellt wird. Wenn der Zählwert des Zählers 2 einen Überlaufwert erreicht, wird von der Überlaufklemme OVF ein Überlaufunterbrechungssignal OVF 1 an den Zähler 2 und an ein Verknüpfungsglied 10 G und die CPU 1 abgegeben. Der Zähler 2 ist auch über das Verknüpfungsglied 10 G mit dem Pufferzähler 10 so verbunden, daß das Überlaufunterbrechungssignal OVF 1 dem Verknüpfungsglied 10 G zugeführt wird, um dieses zu öffnen, wobei ein in dem Pufferzähler 10 gespeicherter Wert im Zähler 2 als Nachladewert eingestellt wird.
Mit dem Bezugszeichen 4 ist eine Taktgeneratorschaltung gekennzeichnet, die den Grundtakt (internen Takt) für den Mikrocomputer erzeugt und diesen der CPU 1 und über eine Taktleitung 5 einer Taktschaltung 11 zuführt.
Mit dem Bezugszeichen 6 ist ein Vergleichswertregister gekennzeichnet, das über den Datenbus 3 mit der CPU 1 verbunden ist und in dem ein erster Vergleichswert V 1 zur Bestimmung der Pegelumwandlungszeit des Pulssignals von der CPU 1 eingestellt wird. Über ein Verknüpfungsglied 14 G ist das Vergleichswertregister 6 mit einem Pufferregister 14, das später beschrieben wird, so verbunden, daß dann, wenn das Koinzidenzsignal CO von einem digitalen Komparator 7 gegeben wird, das Verknüpfungsglied 14 G öffnet und der im Pufferregister 14 gespeicherte zweite Vergleichswert V 2 im Register 6 eingestellt wird.
Den digitalen Komparator 7 wird an einem ersten Eingang der Vergleichswert des Zählers 2 und an einem zweiten Eingang der erste Vergleichswert V 1 oder der zweite Vergleichswert V 2, die im Vergleichswertregister 6 gesetzt sind, zugeführt. Der digitale Komparator 7 vergleicht beide digitalen Eingangssignale und gibt das Koinzidenzsignal CO ab, wenn diese beiden miteinander übereinstimmen, wobei das Koinzidenzsignal CO als Taktverschiebesignal einem Schieberegister 15 mit Rückkopplungsschleife, zu dem Verknüpfungsglied 14 G als Steuersignal und der CPU 1 als Vergleichswert- Unterbrechungssignal CO 1 zugeführt wird.
Das Schieberegister 15 mit Rückkopplungsschleife besteht beispielsweise in der dargestellten erfindungsgemäßen Ausführungsform aus 4 Stufen Q 0 bis Q 3, in denen das Datensignal, das heißt eine logische "1" oder eine "0" entsprechend dem hohen oder niedrigen Pegelsignal des auszugebenden Pulssignals beispielsweise in jeder Stufe alternativ durch die CPU 1 eingestellt wird. Das Schieberegister 15 gibt einen Wert einer der 4 Stufen an die Ausgangsklemme OT ab, so daß zu jedem Zeitpunkt, zu dem dem Schieberegister 15 das Koinzidenzsignal CO als Schiebetakt von dem digitalen Komparator 7 zugeführt wird, der Inhalt der entsprechenden Stufen Q 0 bis Q 3 nacheinander in Schleifenform verschoben wird, um damit den Inhalt der neuen Stufe an die Ausgangsklemme OT abzugeben.
Der Taktschaltung 11 wird an ihrer internen Taktklemme INT der von der Taktgeneratorschaltung 4 abgegebene Takt und an ihrer externen Taktklemme EXT der von der Takteingangsklemme 13 der externen Taktgeneratorschaltung (nicht dargestellt) zugeführte Takt zugeführt und sie liefert entweder den internen Takt oder den externen Takt an einen Vorteiler 12.
Der Vorteiler 12 ist ein Frequenzteiler, der den eingegebenen Takt in die für den Zähler 2 erforderliche Frequenz einteilt, wobei die Teilfrequenz an den Zähler 2 abgegeben wird.
Im nachfolgenden wird nun die Betriebsweise der obenbeschriebenen erfindungsgemäßen Pulsgeneratorschaltung anhand der in Fig. 5 dargestellten Zeitablauffolge beschrieben. Zusätzlich zu der in Fig. 2 dargestellten Zeitablauffolge zeigt die in Fig. 5 dargestellte Zeitablauffolge den Fall, in dem der Nachladewert des Zählers 2 auf N eingestellt und nicht verändert wird.
Der Zähler 2 wird durch die CPU 1 auf einen Zählanfangswert eingestellt und der Nachladewert wird im Pufferzähler 10 eingestellt. Der Zähler 2 zählt die jeweils vom Frequenzteiler 12 abgegebenen Takte, wobei der Zählwert bei jedem Takt um 1 erhöht wird. Der Zählwert des Zählers 2 nimmt, wie es in der oberen Hälfte von Fig. 5 dargestellt ist, vom Nachladewert N bis zum Überlaufwert zu und läuft zu einem Zeitpunkt über, an dem das Überlaufunterbrechungssignal OVF 1 vom Zähler 2 an das Verknüpfungsglied 10 G abgegeben wird, so daß der Zähler 2 mit einem neuen Nachladewert vom Puffer- Zähler 10 (in Fig. 5 ist dieser auf den Konstantwert N fixiert) eingestellt wird, wodurch der Vorgang des Einstellens auf den Nachladewert wiederholt wird.
Damit ist die Zählzyklusdauer des Zählers 2, die Zeitdauer, in der der Nachladewert im Anfangszustand von der CPU 1 und danach von dem Pufferzähler 10 in den Zähler 2 nachgeladen wird, so daß der Zähler 2 überläuft, wobei die Zyklusdauer eine Grundzeitdauer der erfindungsgemäßen Pulsgeneratorschaltung ist.
Das Überlaufunterbrechungssignal OVF 1, das dann abgegeben wird, wenn der Zähler 2 überläuft, wird auch an die CPU 1 abgegeben, damit die CPU 1 einen im Pufferzähler 10 zu setzenden Nachladewert des Zählers 2 berechnet, wenn eine Änderung gewünscht wird und das Ergebnis der Rechnung in den Pufferzähler 10 schreibt.
Wenn beispielsweise das Pulsausgangssignal an der Ausgangsklemme OT sich zum Anfangszeitpunkt auf niedrigem Pegel befindet, wie es in Fig. 5 dargestellt ist, setzt das Schieberegister 15 an der Stufe Q 3 eine logische "0". Um die Zeit (T 54 in Fig. 5) zu bestimmen, an dem der Ausgangspuls an der Ausgangsklemme OT auf hohen Pegel umgewandelt werden soll, wird von der CPU 1 über den Datenbus 3 der erste Vergleichswert - zum Zeitpunkt T 51 in Fig. 5 - direkt im Vergleichswertregister 6 gesetzt, wobei der Vergleichswert V 1 natürlich zwischen dem Nachladewert N des Zählers 2 und dem Überlaufwert liegt.
Der zweite Vergleichswert V 2 wird von der CPU 1 über den Datenbus 3 - zum Zeitpunkt T 52 in Fig. 5 - im Pufferregister 14 gesetzt, um den Zeitpunkt zu bestimmen, an dem der Pegel des vom ersten Vergleichswert V 1 umgewandelten Ausgangspulses an der Ausgangsklemme OT wieder auf den niedrigen Pegel umgewandelt wird, wobei der zweite Vergleichswert V 2 selbstverständlich zwischen dem Nachladewert N des Zählers 2 und dem Überlaufwert liegt.
Darüber hinaus werden in das Schieberegister 15 Daten eingeschrieben, konkret eine logische "1" oder "0" (eine logische "1" im Falle von Fig. 5), um den Pegel des auszugebenden Pulses nach der Zeit T 54 des Umwandelns des Pegels durch den obenbeschriebenen ersten Vergleichswert V 1 bestimmten Ausgangspulses zu bestimmen und konkret eine logische "1" oder "0" (eine logische "0" im Falle von Fig. 5), um den Pegel des auszugebenden Pulses nach der Zeit T 55 des Umwandelns des Pegels des durch den obenbeschriebenen zweiten Vergleichswert V 2 (die Zeit T 53 in Fig. 5) bestimmten Ausgangspulses zu bestimmen.
Damit ist die Anfangseinstellung der Pegelumwandlung des Ausgangspulses beendet.
Der interne Takt, der durch die Taktgeneratorschaltung 4 erzeugt wird, oder der externe Takt, der durch eine externe Taktgeneratorschaltung (nicht dargestellt) erzeugt wird, wird über die Taktschaltung 11 dem Frequenzteiler 12 zugeführt, der den Eingangstakt in die für den Zähler 2 gewünschte Frequenz teilt und die den geteilten Takt dem Zähler 2 zuführt.
Wenn der Zählwert des Zählers 2 den im Vergleichswertregister 6 (zum Zeitpunkt T 54 in Fig. 2) eingestellten Vergleichswert erreicht, wird vom digitalen Komparator 7 das Koinzidenzsignal CO abgegeben. Da das Koinzidenzsignal CO dem Schieberegister 15 als Schiebetakt zugeführt wird, wird das Schieberegister um eine Stufe verschoben, so daß das in der Stufe Q 2 eingeschriebene Datum "1" ausgegeben wird. Das Datum "1" wird an die Ausgangsklemme OT abgegeben, durch ein Signal mit hohem Pegel, entsprechend dem Datum "1" an der Ausgangsklemme OT abgegeben und von einem niedrigen Pegel in den hohen Pegel umgewandelt wird.
Das vom digitalen Komparator 7 ausgegebene Koinzidenzsignal CO wird dem Verknüpfungsglied 14 G als Steuersignal zugeführt. Damit wird das Verknüpfungsglied 14 G so geöffnet, daß der im Pufferregister 14 gespeicherte zweite Vergleichswert V 2 im Vergleichswertregister 6 gesetzt wird.
Wenn der Zählwert des Zählers 2 den zweiten Vergleichswert V 2 erreicht, fallen der Zählwert des Zählers 2 und der Inhalt des Vergleichswertregisters 6 wieder miteinander zusammen, wodurch der digitale Vergleicher 7 wieder das Koinzidenzsignal CO abgibt. Damit wird, wie in der oben beschriebenen Weise, das Schieberegister um eine weitere Stufe verschoben und gibt den Inhalt (eine logische "0") der Stufe Q 1 ab, wodurch der Ausgangspuls an der Ausgangsklemme OT auf niedrigen Pegel umgewandelt wird.
Damit ist die Dauer des hohen Pegels des Ausgangspulses, in anderen Worten die Pulsbreite, die Zeitdauer zwischen dem Zeitpunkt T 54 und T 55, wobei jedoch keine Softwareverarbeitung durch die CPU 1 dazwischen existiert. In anderen Worten, die Zeitdauer zwischen der Zeit T 54 und T 55 kann auf eine Zyklusdauer des Taktes als Taktobjekt für den Zähler 2 reduziert werden. Noch detaillierter, der Frequenzteiler 12 teilt die Frequenz des internen Takts oder des externen Takts in vernünftiger Weise, wodurch die minimale Pulsbreite des Ausgangspulses an der Ausgangsklemme OT steuerbar ist.
Zusätzlich dazu wird das Koinzidenzsignal CO zum zweiten Mal von dem digitalen Komparator 7 abgegeben, wodurch der Vergleichswert V 2 wieder vom Pufferregister 14 an das Vergleichswertregister 6 abgegeben und darin gesetzt wird, so daß dann, wenn die Zeit für den nächsten Ausgang mit hohem Pegel gesetzt wird, ein neuer erster Vergleichswert von der CPU 1 direkt in das Vergleichsregister 6 eingeschrieben wird.
Fig. 6 zeigt ein Zeitablaufdiagramm für den Fall, in dem der Puls wiederholt ausgegeben wird, während die Betriebsart, wie etwa Pulsbreitenmodulation verändert wird.
Bei der in Fig. 6 dargestellten Ausführungsform sind der Nachladewert N für den Zähler 2 der erste Vergleichswert V 1 für das Vergleichswertregister 6 konstant und der zweite Vergleichswert für das Pufferregister 14 wird verändert und nimmt allmählich zu, wie es durch die Werte V 21, V 22 und V 23 dargestellt ist. In anderen Worten, zum Zeitpunkt T 60 werden beispielsweise (Q 0, Q 1, Q 2, Q 3) = ("1", "0", "1", "0") in das Schieberegister 15 so eingeschrieben, daß das Ausgangssignal abwechselnd einen hohen und niedrigen Pegel aufweist. Die CPU 1 schreibt den ersten Vergleichswert V 1 in das Vergleichswertregister 6, entsprechend dem Überlaufunterbrechungssignal OVF 1, das dann gegeben wird, wenn der Zähler 2 überläuft (die Zeitpunkte T 61, T 65 und T 69 in Fig. 6) und die Vergleichswerte V 21, V 22 und V 23 werden nacheinander in die Pufferregister 14 eingeschrieben (zu den Zeitpunkten T 62, T 66, T 70 in Fig. 6).
Damit wiederholt der Zähler 2 den Überlauf zur selben Zyklusdauer (die zum Berechnen der Werte zwischen dem Nachladewert N und den Überlaufwert erforderliche Zeit). Der Puls mit hohem Pegel wird an den Anfangspunkten T 63, T 67 bzw. T 71 der gleichen Zählwerte (der erste Vergleichswert V 1) zwischen dem entsprechenden Überlauf erzeugt. Der entsprechende Puls dauert bis zum Zeitpunkt T 64, T 68 bzw. T 72, an dem der Zählwert des Vergleichswertregister 6 mit dem im Puffer-Register 14 gespeicherten Vergleichswert V 21, V 22 bzw. V 23 übereinstimmt.
Eine derartige Verarbeitung verlängert allmählich die Breite der Dauer des hohen Pegels des Ausgangspulses, so daß die Breite zwischen den entsprechenden Hochpegeldauern des Ausgangsimpulses, d. h. die Zeitdauer zwischen der Zeit T 63 und T 64, T 67 und T 68 bzw. T 71 und T 72 allmählich länger wird.
Fig. 7 zeigt das Ablaufdiagramm für den Fall, bei dem die CPU 1 den in den Pufferzähler 10 einzuschreibenden Nachladewert verändert. Zusätzlich dazu werden bei dieser Ausführungsform die in das Vergleichswertregister 6 und das Pufferregister 14 eingeschriebenen ersten und zweiten Vergleichswerte V 1 und V 2 konstant gemacht.
In anderen Worten, am Anfang werden zum Zeitpunkt T 80 die Daten, beispielsweise (Q 0, Q 1, Q 2, Q 3) = ("1", "0", "1", "0"), so daß der hohe und der niedrige Pegel des Ausgangssignals alternieren, in das Schieberegister 15 eingeschrieben. Die CPU 1 schreibt die ersten und zweiten Vergleichswerte V 1 und V 2, die beide konstant sind, nacheinander zu den vorbestimmten Zeitpunkten (in Fig. 7 nicht dargestellt) in das Vergleichswertregister 6 und das Pufferregister 14, entsprechend dem Überlaufunterbrechungssignal OVF 1, das dann gegeben wird, wenn der Zähler 2 überläuft.
Die CPU 1 schreibt auch in den Pufferzähler 10 die fortlaufend ansteigenden Nachladewerte N 1, N 2, N 3 zu den vorbestimmten Zeitpunkten T 81, T 83, T 85und T 87 ein, die etwas vor den entsprechenden Überlaufzeitpunkten liegen.
Damit wiederholt der Zähler 2 den Überlauf an fortwährend abnehmenden Zyklendauern, wobei eine Zeitdauer mit P 1 gekennzeichnet ist, die zum Zählen vom Nachladewert N 1 bis zum Überlaufwert erforderlich ist, mit P 2 vom Nachladewert N 2 bis zum Überlaufwert und mit P 3 vom Nachladewert N 3 bis zum Überlaufwert. Der Puls mit hohem Pegel wird zu den Zeitpunkten T 82, T 84, T 86 . . . als Anfangspunkt erzeugt, wenn der Zählwert des Zählers 2 den ersten Vergleichswert V 1 zwischen den entsprechenden Überlaufwerten erreicht. In diesem Fall nimmt die Zeitdauer zwischen dem entsprechenden Anfangszeitpunkt und dem vorhergehenden Überlaufzeitpunkt des Zählers 2 fortlaufend ab.
Damit wird der in dem Pufferzähler 10 von der CPU 1 gespeicherte Nachladewert verändert, um ein leichtes Verändern der Zyklusdauer des Ausgangspulses zu ermöglichen.
Bei der obenbeschriebenen Ausführungsform wurde der Betrieb für den Fall erläutert, bei dem der im Pufferzähler 10 eingestellte Nachladewert konstant ist, so daß die im Vergleichswertregister 6 und Pufferregister 14 eingestellten ersten und zweiten Vergleichswerte verändert werden und für den Betrieb im umgekehrten Falle, bei dem die im Vergleichswertregister 6 und Pufferregister 14 eingestellten ersten und zweiten Vergleichswerte konstant sind, so daß der im Pufferregister 10 eingestellte Nachladewert verändert wird. Selbstverständlich ist es auch möglich, beide Werte gleichzeitig zu ändern.
Darüber hinaus kann die erfindungsgemäße Pulsgeneratorschaltung selbstverständlich in der gleichen Weise in einem Ein-Chip-Mikrocomputer untergebracht werden wie bei der herkömmlichen Ausführungsform und sie kann auch getrennt konstruiert und mit der CPU im Betriebsfall verbunden werden.
Wie aus der obigen Beschreibung ersichtlich ist, wird in der erfindungsgemäßen Pulsgeneratorschaltung dann, wenn durch die Feststellung der Koinzidenz durch den digitalen Komparator der Pegel des Ausgangspulses von einem zum anderen Pegel umgewandelt wird, ein Vergleichswert zur Bestimmung der Zeit der nächsten Pegelumwandlung vom Pufferregister an das Vergleichswertregister abgegeben, wodurch die erneute Umwandlung des Pegels des Ausgangspulses unabhängig von der Verarbeitung der CPU als Steuerschaltung durchgeführt wird. Damit ist es möglich, die Impulsbreite, das heißt die Impulsdauer extrem zu vermindern. Da auch der Zählanfangswert des Zählers zur Bestimmung der Zyklusdauer des Ausgangspulses jederzeit eingestellt werden kann, kann die Pulszyklusdauer leicht verändert werden.
Änderungen und Ausgestaltungen der beschriebenen Ausführungsformen sind für den Fachmann ohne weiteres möglich und fallen in den Rahmen der Erfindung.

Claims (3)

1. Pulsgeneratorschaltung mit einem Zähler, der den Takt zählt und zurückgesetzt wird, wenn der gezählte Wert (Zählwert) einen vorbestimmten Wert erreicht, einer Registereinrichtung zum Setzen eines Vergleichswerts, einem Digitalkomparator, der den Zählwert mit dem Vergleichswert im Register vergleicht und, wenn die beiden Werte übereinstimmen, ein Koinzidenzsignal abgibt, durch das eine Pegelumwandlung des Ausgangspulses an der Ausgangsklemme erfolgt, dadurch gekennzeichnet,
daß in dem Register (6) abwechselnd ein erster Vergleichswert (V 1) zur Bestimmung des Zeitpunkts der Vorderflanke des Grundpulses des auszugebenden Pulssignals und ein zweiter Vergleichswert (V 2) zur Bestimmung des Zeitpunkts der Rückflanke des Grundpulses gesetzt wird
und daß weiterhin vorgesehen sind:
eine Ausgangspegel-Speichereinrichtung (15), in der vorher Datensignale entsprechend des Pegels des auszugebenden Pulssignals gespeichert werden und die - bei Auftreten des Koinzidenzsignals - vom Digitalkomparator (7) den zweiten Vergleichswert (V 2) im Register (6) speichert,
eine Steuerschaltung (14 G), die ermöglicht, daß im Register (6) der erste Vergleichswert (V 1), im Pufferregister (14) der zweite Vergleichswert (V 2) und in der Ausgangspegel-Speichereinrichtung (15) das Datensignal für jeden Grundpuls des auszugebenden Pulssignals gespeichert wird.
2. Pulsgeneratorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß vorgesehen ist:
ein Pufferzähler (10), der einen Anfangswert des Zählers (2) zur Bestimmung jeder Zyklusdauer des auszugebenden Pulssignals speichert und den gespeicherten Wert dem Zähler (2) zuführt, wenn dieser den vorbestimmten Wert erreicht,
und eine Steuerschaltung (10 G), die ermöglicht, daß der Zähleranfangswert für jeden Grundpuls des auszugebenden Pulssignals im Pufferzähler (10) gespeichert wird.
3. Pulsgeneratorschaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Ausgangspegel-Speichereinrichtung ein Schieberegister (15) ist, in dem der Speicherinhalt in Schleifenform verschoben wird.
DE3818546A 1987-09-14 1988-05-31 Pulsgeneratorschaltung Granted DE3818546A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62230617A JPH077904B2 (ja) 1987-09-14 1987-09-14 パルス発生回路

Publications (2)

Publication Number Publication Date
DE3818546A1 true DE3818546A1 (de) 1989-03-23
DE3818546C2 DE3818546C2 (de) 1989-10-26

Family

ID=16910572

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3818546A Granted DE3818546A1 (de) 1987-09-14 1988-05-31 Pulsgeneratorschaltung

Country Status (3)

Country Link
US (1) US4805199A (de)
JP (1) JPH077904B2 (de)
DE (1) DE3818546A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4015854A1 (de) * 1990-05-17 1991-11-21 Ako Werke Gmbh & Co Pulsbreiten-modulationsschaltung
DE102004014158B4 (de) * 2003-08-06 2007-02-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Vorrichtung zur Lautstärkesteuerung
DE10195741B3 (de) * 2001-01-17 2013-06-13 Mitsubishi Denki K.K. Impulsgenerator mit variabler Frequenz

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01246050A (ja) * 1988-03-28 1989-10-02 Fanuc Ltd 機械位置検出装置
JP2570845B2 (ja) * 1988-05-27 1997-01-16 セイコーエプソン株式会社 情報処理装置
JP2581218B2 (ja) * 1988-07-13 1997-02-12 日本電気株式会社 カウンタ回路
US4995060A (en) * 1988-09-19 1991-02-19 Dynetics Engineering Corporation Card counter with card counting preset data entry system method
US5048064A (en) * 1988-11-04 1991-09-10 General Signal Corporation Vital rate decoder
US5060244A (en) * 1989-07-28 1991-10-22 Texas Instruments Incorporated Method and apparatus for indicating when the total in a counter reaches a given number
US4978845A (en) * 1989-09-28 1990-12-18 Dynetics Engineering Corporation Card counter with self-adjusting card loading assembly and method
JPH0828659B2 (ja) * 1989-11-29 1996-03-21 沖電気工業株式会社 分周比切り替えが可能な分周装置
JPH07120929B2 (ja) * 1990-10-29 1995-12-20 三菱電機株式会社 パルス発生回路
JP2561750B2 (ja) * 1990-10-30 1996-12-11 三菱電機株式会社 パルス発生回路
US5123034A (en) * 1991-05-20 1992-06-16 Tektronix, Inc. Automatic anomalous event detection
US5257299A (en) * 1991-06-04 1993-10-26 The Langston Corporation Method and system for counting irregularly shaped moving articles
US5540102A (en) * 1992-09-23 1996-07-30 Kindrick; Dudley System for displaying the amount of fluid dispensed from a hand-held sprayer
US5371772A (en) * 1993-09-14 1994-12-06 Intel Corporation Programmable divider exhibiting a 50/50 duty cycle
US5987618A (en) * 1994-03-25 1999-11-16 Packard Bell Nec Programmable hardware timer including two programmable hardware downcounters wherein the second downcounter counts in multiples of the first downcounter
JP3220029B2 (ja) * 1996-11-11 2001-10-22 日本電気株式会社 入力信号読み取り回路
JP3082721B2 (ja) * 1997-09-19 2000-08-28 日本電気株式会社 タイマ装置
US6483850B1 (en) 1998-06-03 2002-11-19 Cisco Technology, Inc. Method and apparatus for routing cells having different formats among service modules of a switch platform
US6463485B1 (en) * 1998-06-03 2002-10-08 Cisco Technology, Inc. System for providing cell bus management in a switch platform including a write port cell count in each of a plurality of unidirectional FIFO for indicating which FIFO be able to accept more cell
US6438102B1 (en) 1998-06-03 2002-08-20 Cisco Technology, Inc. Method and apparatus for providing asynchronous memory functions for bi-directional traffic in a switch platform
JP4524724B2 (ja) * 2001-01-19 2010-08-18 ルネサスエレクトロニクス株式会社 入出力装置
EP1724923B1 (de) * 2005-05-20 2008-02-06 Agilent Technologies, Inc. Signal Generator
US10416703B2 (en) * 2017-08-10 2019-09-17 Ambiq Micro, Inc. Counter/timer array for generation of complex patterns independent of software control

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326247A (en) * 1978-09-25 1982-04-20 Motorola, Inc. Architecture for data processor
DE3119650A1 (de) * 1980-05-22 1982-05-13 Barr & Stroud Ltd., Glasgow, Scotland Funktionsgenerator
EP0076129A2 (de) * 1981-09-26 1983-04-06 Mitsubishi Denki Kabushiki Kaisha Impulssignalgenerator mit variablem Tastverhältnis
DE2746743C2 (de) * 1977-10-18 1986-04-17 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren und Anordnung zur computergesteuerten Erzeugung von Impulsintervallen

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3621403A (en) * 1969-03-28 1971-11-16 Magnovox Co The Digital frequency modulated sweep generator
US3629710A (en) * 1970-12-16 1971-12-21 Beckman Instruments Inc Digitally controlled pulse generator
US3836858A (en) * 1971-06-30 1974-09-17 Nippon Denso Co Pulse width setting apparatus
JPS5012055A (de) * 1973-05-31 1975-02-07
US3937932A (en) * 1974-04-15 1976-02-10 Barber-Colman Company Digital frequency generator
JPS6025929B2 (ja) * 1978-01-25 1985-06-21 ソニー株式会社 Pwm変調回路
US4330571A (en) * 1978-12-26 1982-05-18 Lockheed Corporation Method of applying corrosion preventive coating to metallic cable
US4365202A (en) * 1980-08-25 1982-12-21 Rca Corporation Duty cycle generator with improved resolution
JPS58182924A (ja) * 1982-04-21 1983-10-26 Hitachi Ltd 信号発生回路
JPH0614610B2 (ja) * 1984-12-17 1994-02-23 沖電気工業株式会社 パルス幅制御回路
NL8501202A (nl) * 1985-04-26 1986-11-17 Philips Nv Teller-comparator-schakeling en microprocessor met multiple simultaan aan te sturen uitgangen.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2746743C2 (de) * 1977-10-18 1986-04-17 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren und Anordnung zur computergesteuerten Erzeugung von Impulsintervallen
US4326247A (en) * 1978-09-25 1982-04-20 Motorola, Inc. Architecture for data processor
DE3119650A1 (de) * 1980-05-22 1982-05-13 Barr & Stroud Ltd., Glasgow, Scotland Funktionsgenerator
EP0076129A2 (de) * 1981-09-26 1983-04-06 Mitsubishi Denki Kabushiki Kaisha Impulssignalgenerator mit variablem Tastverhältnis

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4015854A1 (de) * 1990-05-17 1991-11-21 Ako Werke Gmbh & Co Pulsbreiten-modulationsschaltung
DE4015854C3 (de) * 1990-05-17 2000-01-27 Ako Werke Gmbh & Co Pulsbreiten-Modulationsschaltung
DE10195741B3 (de) * 2001-01-17 2013-06-13 Mitsubishi Denki K.K. Impulsgenerator mit variabler Frequenz
DE102004014158B4 (de) * 2003-08-06 2007-02-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Vorrichtung zur Lautstärkesteuerung

Also Published As

Publication number Publication date
DE3818546C2 (de) 1989-10-26
JPS6473812A (en) 1989-03-20
US4805199A (en) 1989-02-14
JPH077904B2 (ja) 1995-01-30

Similar Documents

Publication Publication Date Title
DE3818546C2 (de)
DE2756890C2 (de) Schaltungungsanordnung zur Steuerung der Datenübertragung zwischen einer zentralen Verarbeitungseinheit und einer Mehrzahl peripherer Einheiten
DE2731336C2 (de) Taktsystem
DE2917017A1 (de) Erzeugung von takt- bzw. zeitsignalen
DE2162486A1 (de) Digital gesteuerter Impulsgenerator
DE2846877A1 (de) Elektronisches steuersystem
DE2418653B2 (de) Vorrichtung zum Anzeigen eines Extremwertes einer Folge von Digitalwerten
DE2838549A1 (de) Impulsbreitenmesschaltung
DE4129657C2 (de) Programmierbare Frequenzteiler-Einrichtung
DE3246432C2 (de)
DE2536625C2 (de) Paritätsprüfschaltung für ein binär zählendes Register
DE69317986T2 (de) Schnelle Zähler zum alternativen Auf- und Abzählen von Impulsfolgen
DE3234575A1 (de) Verfahren und anordnung zum messen von frequenzen
DE1201406B (de) In seinem Teilerfaktor einstellbarer digitaler Frequenzteiler
EP1315337A2 (de) Bus-Interface
DE2805075C2 (de)
DE3007824A1 (de) Programmierbarer frequenzteiler
DE3541759A1 (de) Signalgesteuertes wellenform-aufzeichnungsgeraet
DE3743434C2 (de)
DE2938228C2 (de) Verfahren und Schaltung zur Synchronisation
DE2111670A1 (de) Anordnung fuer die Anzeige der mittleren Rate des Auftretens eines ein Ereignis anzeigenden Signals
DE2242935B2 (de) Digital-analog-signalkonverterschaltung
DE3105067C2 (de) Anordnung zum Steuern der Korrektur einer Zeitanzeige
DE2613930A1 (de) Digitaler phasenregelkreis
DE4100866C1 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee