DE3787137T2 - Halbleiteranordnung. - Google Patents
Halbleiteranordnung.Info
- Publication number
- DE3787137T2 DE3787137T2 DE87901126T DE3787137T DE3787137T2 DE 3787137 T2 DE3787137 T2 DE 3787137T2 DE 87901126 T DE87901126 T DE 87901126T DE 3787137 T DE3787137 T DE 3787137T DE 3787137 T2 DE3787137 T2 DE 3787137T2
- Authority
- DE
- Germany
- Prior art keywords
- receiver
- transmission line
- line
- driver
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 230000005540 biological transmission Effects 0.000 claims description 87
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000010408 film Substances 0.000 description 9
- 230000001154 acute effect Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910001174 tin-lead alloy Inorganic materials 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
- H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf eine Halbleiteranordnung, insbesondere auf eine Halbleiteranordnung, in welcher eine große Anzahl von integrierten Hochgeschwindigkeitsschaltungen (Hochgeschwindigkeits-ICs), die aus Logikschaltungen für digitale Hochgeschwindigkeitssignale zusammengesetzt sind, auf einer Leiterplatte montiert ist.
- Im allgemeinen ist es bei dieser Art einer Halbleiteranordnung, wenn die auf der Leiterplatte montierten integrierten Schaltungen Hochgeschwindigkeits-ICs sind, notwendig, eine Impedanzanpassung an verschiedenen Punkten an den auf die Leiterplatte gedruckten Transmissionsleitungen vorzunehmen, um die Transmission der von den treiberseitigen ICs gesendeten Hochgeschwindigkeitssignale (beispielsweise Signale, die bei einer hohen Geschwindigkeit vom Niederpegel zum Hochpegel wechseln) zu den empfängerseitigen ICs derart zu ermöglichen, daß die Signalwellenformen nicht zerstört werden.
- Fig. 1 zeigt das Konzept eines bekannten Beispiels dieser Art einer Halbleiteranordnung, bei welcher eine einzelne treiberseitige IC 6, die auf einer Leiterplatte 10 montiert ist, zwei empfängerseitige ICs 7 und 8 treibt (das heißt, es gibt zwei Ausgangslastfaktoren). Das von einem Paketanschluß 61 (einem der Paketanschlüsse der treiberseitigen IC 6) für einen Signalausgang in der treiberseitigen IC 6 übertragene Hochgeschwindigkeitssignal geht durch eine Transmissionsleitung, die durch eine auf die Leiterplatte 10 gedruckte Mikrostreifenleitung 91 gebildet wird, um die Signaldaten aufeinanderfolgend zu den empfängerseitigen ICs 7 und 8 zu senden, und wird schließlich vom zwischen dem Ende der Transmissionsleitung und Erde angeschlossenen Abschlußwiderstand absorbiert.
- In der Figur ist die Bezugszahl 62 ein treiberseitiger IC-Chip, sind 71 und 72 Paketanschlüsse bzw. ein Chip der empfängerseitigen IC 7, und sind 81 und 82 Paketanschlüsse bzw. ein Chip der empfängerseitigen IC 8. Es ist zu beachten, daß in der Figur der Kürze halber ein Beispiel der Verbindung von zwei empfängerseitigen ICs 7 und 8 mit einer Leitung zum Übertragen von Hochgeschwindigkeitssignalen gezeigt ist, die von einer einzelnen treiberseitigen IC 6 gesendet werden, tatsächlich jedoch eine große Anzahl von empfängerseitigen ICs mit der Transmissionsleitung verbunden ist, und diese empfängerseitigen ICs ihrerseits als treiberseitige ICs für ICs funktionieren, die aufeinanderfolgend in Kaskade auf der Leiterplatte angeordnet sind.
- Wie in der Figur gezeigt, werden ferner in der Halbleiteranordnung des bekannten Beispiels, wenn die empfängerseitigen ICs 7 und 8 mit der Mikrostreifenleitung 91 verbunden sind, die als Transmissionsleitung (sogenannte Hauptleitung) dient, die Mikrostreifenleitungen 92 und 93 (das heißt, verzweigten Transmissionsleitungen), die (als sogenannte Eingangsleitungen) von der Mikrostreifenleitung 91 abzweigen, auf die gleiche Weise wie die Mikrostreifenleitung 91 durch auf die Leiterplatte 10 gedruckte Verdrahtung gebildet. Die Enden dieser Mikrostreifenleitungen 92 und 93 sind mit Paketanschlüssen der empfängerseitigen ICs 7 bzw. 8 verbunden, wobei jeder dieser Paketanschlüsse einer der Vielzahl von Paketanschlüssen der empfängerseitigen ICs ist (die als Eingangsstift dient).
- Insbesondere wenn diese ICs wie oben erwähnt Hochgeschwindigkeits-ICs sind, wird bei der Bildung der Transmissionsleitung durch gedruckte Verdrahtung auf der Leiterplatte eine Impedanzanpassung im Entwurf der Transmissionsleitung speziell berücksichtigt. In der obigen Struktur werden die charakteristischen Impedanzen Z&sub0; jeder der Mikrostreifenleitungen 91, 92 und 93 alle ausgebildet, um beispielsweise 50 Ohm zu betragen (der Wert der charakteristischen Impedanz wird auf Basis der Breite der gedruckten Verdrahtung, der dielektrischen Konstante und der Dicke des für die Leiterplatte verwendeten Isolators, etc., bestimmt), und der Abschlußwiderstand 95 wird ebenfalls auf 50 Ohm gesetzt.
- Wenn die Längen der Mikrostreifenleitungen 92 und 93, die jeweils von der Mikrostreifenleitung 91 abzweigen und in jede der empfängerseitigen ICs 7 und 8 führen, l&sub1; bzw. l&sub2; betragen, falls der Grad der Hochgeschwindigkeit der durch dieselben gesendeten Signale, wie nachstehend weiter klargelegt, in einem Bereich liegt, in dem das Vorliegen der verzweigten Mikrostreifenleitungen 92 und 93 mit den Längen von l&sub1; bzw. l&sub2; tolerierbar ist, besteht in dieser Konstruktion kein spezielles Problem bei der Übertragung der Signale auf Grund der Ausbildung des oben erwähnten bekannten Beispiels, wenn hingegen die gesendeten Signale an Geschwindigkeit zunehmen, wird es unmöglich, die Existenz der verzweigten Mikrostreifenleitungen 92 und 93 in bezug auf derartige Hochgeschwindigkeitssignale zu vernachlässigen, wobei das Vorliegen hiervon die Ursache einer Fehlanpassung der Transmissionsleitungen wird.
- Als weitere Erläuterung dieses Punkts zeigt Fig. 2 eine äquivalente Schaltung der Halbleiteranordnung des in der oben erwähnten Fig. 1 gezeigten bekannten Beispiels. Der Kürze halber bestehen die treiberseitige IC 6 und die empfängerseitigen ICs 7 und 8 aus den Ein-Eingangsgates 65, 75 und 85. Ferner sind die Eingangsimpedanzen jeder der empfängerseitigen ICs 7 und 8 verglichen mit der Impedanz der Transmissionsleitung (50 Ohm) ausreichend hoch. Die Bezugszahl 95 zeigt einen Abschlußwiderstand (50 Ohm). Der Verbindungspunkt der Transmissionsleitungen 91 und 92 ist als Punkt A gezeigt.
- Es wird nun angenommen, daß ein Spannungswellenformsignal, das vom Pegel L auf den Pegel H steigt, zum Zeitpunkt t&sub0; von der treiberseitigen IC 6 gesendet wird, wie in Fig. 3(a) gezeigt, und daß das Signal mit dieser Anstiegsflankenwellenform den Verzweigungspunkt zur empfängerseitigen IC 7, das heißt den oben erwähnten Punkt A, nach der Zeit T&sub1; erreicht. Wenn ja, wird die linke Seite von Punkt A in Fig. 2 eine 50 Ohm Transmissionsleitung und die rechte Seite von Punkt A eine 25 Ohm Transmissionsleitung (das heißt, die verzweigte Transmissionsleitung 92 (50 Ohm) und die Transmissionsleitung (50 Ohm) auf der rechten Seite von Punkt A (Seite des Abschlußwiderstands) sind parallelgeschaltet), wodurch zu einem Zeitpunkt t&sub1; nach der Zeit T&sub1;, da das von der treiberseitigen IC gesendete Signal verzweigt ist, die Spannung des Punktes A nur auf den Zwischenpegel des Pegels H des gesendeten Signals steigt.
- Ein Teil der von Punkt A durch eine Mikrostreifenleitung 92 mit einer Länge l&sub1; zur empfängerseitigen IC 7 gehenden Signale wird an der Eingangs Seite der empfängerseitigen IC 7 reflektiert und geht wieder durch die Mikrostreifenleitung 92 mit einer Länge l&sub1; zurück, um zu Punkt A zurückzukehren. Die Signale werden zu den Mikrostreifenleitungen 91 und 92 übertragen, ein Teil der Signale wird jedoch wiederum durch eine Fehlanpassung am Punkt A zur Mikrostreifenleitung 92 reflektiert. Das gleiche wiederholt sich anschließend.
- Auf diese Weise hat die Spannungswellenform von Punkt A einen Zwischenpegelteil über eine Zeit entsprechend der Zeit T&sub2;, in der ein Teil der Signale über die Mikrostreifenleitung 92 hin- und her wandert (das heißt die Länge 21&sub1; der Transmissionsleitung zurücklegt), wie in Fig. 3(b) gezeigt. Insbesondere kann die Zeit T&sub2;, während der sich der Zwischenpegel zeigt, für Hochgeschwindigkeitssignale mit einer raschen Anstiegszeit (akuten Vorderflanken) der Spannungswellenform nicht ignoriert werden (beispielsweise kann dies dazu führen, daß ein Hochpegel fälschlich für einen Niederpegel gehalten wird, und einen Fehlerbetrieb bewirken). Selbstverständlich gilt, je kleiner der Wert von l&sub1; (je kürzer die Länge der verzweigten Mikrostreifenleitung 92), desto mehr kann die Zeit T&sub2; verkürzt werden, während der sich der Zwischenpegel zeigt, es gibt jedoch auch Grenzen, wie weit gedruckte Verdrahtungstechniken bei der Verkürzung von l&sub1; gehen können. Insbesondere besteht bei Hochgeschwindigkeitssignalen mit einer akuten Vorderflanke (oder Hinterflanke), wie oben erwähnt, insofern das Problem, als die Störung der Signalwellenform auf Grund der verzweigten Mikrostreifenleitung 92, das heißt, der als Eingangsleitung zur empfängerseitigen IC 7 verwendeten Leitung (d. h. der verzweigten Transmissionsleitung), nicht ignoriert werden kann.
- Es ist zu beachten, daß, obwohl oben auf die verzweigt angeschlossene Mikrostreifenleitung 92 hinsichtlich der empfängerseitigen IC 7 bezuggenommen wurde, klarerweise ein ähnliches Problem bei der verzweigt angeschlossenen Mikrostreifenleitung 93 hinsichtlich der anderen empfängerseitigen IC 8 besteht.
- Um die obigen Probleme zu lösen, hat der Anmelder früher, wie in Fig. 4 gezeigt, eine Halbleiteranordnung vorgeschlagen, bei welcher die Paketanschlüsse einer empfängerseitigen IC (beispielsweise durch das Symbol 2 angegeben), in die von der treiberseitigen IC 1 gesendete Signale eingegeben werden, aus einem Paar von externen Anschlüssen 211 und 212 sowie einem internen Anschluß 213 zusammengesetzt sind, der das Paar von externen Anschlüssen 211 und 212 im Paket verbindet, und bei welcher das Paar von externen Anschlüssen 211 und 212 mit der treiberseitigen Transmissionsleitung 41 bzw. der abschlußseitigen Transmissionsleitung 42 verbunden ist (siehe Japanische ungeprüften Patentanmeldung (Kokai) Nr.61-152047).
- Es ist zu beachten, daß Fig. 4 den Fall einer einzelnen treiberseitigen IC 1 zeigt, die auf einer Leiterplatte 10 montiert ist und zwei empfängerseitige ICs 2 und 3 treibt, und daß an der empfängerseitigen IC 3 die Paketanschlüsse auch aus den oben erwähnten externen Anschlüssen 311 und 312 sowie dem internen Anschluß 313 zusammengesetzt sind. Das Paar von externen Anschlüssen 311 und 312 ist, von der empfängerseitigen IC 3 gesehen, mit der treiberseitigen Transmissionsleitung bzw. der abschlußseitigen Transmissionsleitung verbunden. Es ist zu beachten, daß in der Figur an der empfängerseitigen IC 2 22 andere Paketanschlüsse als die oben erwähnten Paketanschlüsse für einen Signaleingang bezeichnet (beispielsweise Paketanschlüsse für eine Verbindung mit der Energiequelle oder für einen Signalausgang), 23 ein Chip ist, 25 eine am Chip 23 vorgesehene Kontaktstelle darstellt und 24 ein den internen Anschluß 213 und die Kontaktstelle 25 verbindender Draht ist. Ferner sind an der empfängerseitigen IC 3 Paketanschlüsse 32 wie die oben erwähnten Paketanschlüsse 22, ein Chip 33, eine Kontaktstelle 35 und ein Draht 34 vorgesehen. Außerdem wirkt die treiberseitige IC 1 in einigen Fällen als empfängerseitige IC in bezug auf die treiberseitige IC der früheren Stufe. In einem derartigen Fall sind die Paketanschlüsse, in die Signale von der treiberseitigen IC der vorhergehenden Stufe eingegeben werden, aus einem Paar von externen Anschlüssen 121 und 122 sowie einem internen Anschluß 123 zusammengesetzt, der diese externen Anschlüsse im Paket verbindet.
- Fig. 5 zeigt eine äquivalente Schaltung der in der oben erwähnten Fig. 4 dargestellten Halbleiteranordnung, bei welcher ersichtlich ist, daß die treiberseitige IC 1 und die empfängerseitigen ICs 2 und 3 aus den Ein-Eingangsgates 15, 20 und 30 zusammengesetzt sind. Die von einem Paketanschluß 11 der treiberseitigen IC übertragenen Hochgeschwindigkeitssignale gehen durch eine Transmissionsleitung, die aus der auf die Leiterplatte 10 gedruckten Mikrostreifenleitung 4 zusammengesetzt ist. Die Signalinformationen werden durch die wie oben erwähnt zusammengesetzten Paketanschlüsse (211, 213, 212; 311, 313, 312) aufeinanderfolgend zu den empfängerseitigen ICs 2 und 3 gesendet, und schließlich werden die Signale an einem zwischen dem Ende der Transmissionsleitung 4 und Erde angeschlossenen Abschlußwiderstand 45 (beispielsweise 50 Ohm) absorbiert. Die charakteristische Impedanz Z&sub0; der die Transmissionsleitung 4 umfassenden Mikrostreifenleitung wird beispielsweise mit 50 Ohm ausgebildet. Ferner werden die Impedanzen der mit der Transmissionsleitung verbundenen Paketanschlüsse (211, 213, 212; 311, 313, 312) in diesem Fall unter Berücksichtigung der Impedanzanpassung an die Transmissionsleitung mit 50 Ohm ausgebildet.
- Es wurde berücksichtigt, daß durch Ausbilden der Konstruktion auf diese Weise die Störungen in der Signalwellenform sogar bei Hochgeschwindigkeitssignalen mit akuten Vorderflanken eliminiert werden können, indem die die Paketanschlüsse der empfängerseitigen ICs enthaltende Transmissionsleitung zur Leitung mit angepaßter Impedanz gemacht wurde.
- Sogar bei einer Halbleiteranordnung mit einer derartigen Struktur sind jedoch die Intervalle zwischen den oben erwähnten internen Anschlüssen 213 und 313 und den Kontaktstellen 25 und 35, die auf den IC-Chips 23 und 33 vorgesehen sind, durch Drähte 24 bzw. 34 verbunden. Daher werden die Teile nach dem Verbindungspunkt der internen Anschlüsse 213 und 313 und der Drähte 24 und 34 die oben erwähnten verzweigten Transmissionsleitungen, und auf Grund des Vorliegens der verzweigten Transmissionsleitungen besteht weiterhin die Möglichkeit einer Fehlanpassung. In Abhängigkeit vom Grad der Geschwindigkeit der Hochgeschwindigkeitssignale können weiterhin Störungen der Signalwellenform auftreten, und es kann kein stabiler Betrieb sichergestellt werden, wobei so weiterhin Probleme bestehen.
- Die vorliegende Erfindung wurde zur Lösung der oben erwähnten Probleme gemacht und basiert auf der Idee der Minimierung der verzweigten Transmissionsleitungen, die von der Transmissionsleitung abzweigen, die als sogenannte "Hauptleitung" dient, um sogenannte "Eingangs-Leitungen zu bilden, die mit den Schaltungselementen der empfängerseitigen ICs verbunden sind und die "Haupt"-Transmissionsleitung wie sie ist aufeinanderfolgend bis zu den an den empfängerseitigen IC-Paketen vorgesehenen Chips führen. Dies eliminiert die Schwierigkeit der Bildung der "Eingangs"-Transmissionsleitungen und kann ferner die Störungen der Signalwellenform sogar bei Super-Hochgeschwindigkeitssignalen mit akuten Anstiegsflanken eliminieren, indem die Gesamttransmissionsleitung zur Leitung mit angepaßter Impedanz gemacht wird, wodurch eine Stabilisierung des Betriebs von Super- Hochgeschwindigkeits-ICs erleichtert wird.
- Gemäß der vorliegenden Erfindung ist eine Halbleiteranordnung vorgesehen, welche eine treiberseitige integrierte Schaltung umfaßt, die mit zumindest zwei empfängerseitigen integrierten Schaltungen durch eine Transmissionsleitung elektrisch verbunden ist, die die empfängerseitigen integrierten Schaltungen der Anordnung jeweils miteinander verbindet, wobei die genannte treiberseitige integrierte Schaltung, wenn sie in Verwendung steht, ein Treibsignal an jede der genannten empfängerseitigen integrierten Schaltungen über die genannte Transmissionsleitung sendet, dadurch gekennzeichnet, daß die genannten integrierten Schaltungen über an jeder empfängerseitigen integrierten Schaltung der Anordnung vorgesehene Kontakteinrichtungen in Serie miteinander verbunden sind, wobei jede der genannten Kontakteinrichtungen über ein Paar von Paketanschlüssen der betreffenden Schaltung über aufeinanderfolgende Abschnitte der genannten Transmissionsleitung derart angeschlossen ist, daß das genannte Treibsignal über die Kontakteinrichtungen jeder empfängerseitigen integrierten Schaltung übertragen wird.
- Gemäß der obigen Konstruktion gehen von einer Treiberschaltung gesendete Signale durch eine treiberseitige Transmissionsleitung aufeinanderfolgend durch einen der Paketanschlüsse des an der empfängerseitigen integrierten Schaltung vorgesehenen Paares, die Kontaktstelle auf dem Chip sowie den anderen der Paketanschlüsse des mit dem Kontaktstelle verbundenen Paares und dann durch die abschlußseitige Transmissionsleitung, die mit dem anderen Paketanschluß verbunden ist, um aufeinanderfolgend zu den folgenden integrierten Schaltungen gesendet zu werden. Ferner weisen im Fall der integrierten Endstufen-Schaltung, von der Treiberschaltung gesehen, die Kontaktstellen auf dem Chip einen mit diesen verbundenen Abschlußwiderstand anstelle des anderen der Paketanschlüsse auf.
- Da die Gesamttransmissionsleitung, die den empfängerseitigen IC-Chip erreicht, als in der Impedanz angepaßte Leitung ausgebildet wird, gibt es, sogar wenn die durch die Leitung gesendeten Signale Super-Hochgeschwindigkeitssignale mit akuten Vorderflanken sind, überhaupt keine Störung in der Wellenform, können die empfängerseitigen ICs stabil betrieben werden und besteht keine Möglichkeit eines Fehlbetriebs mehr.
- Es wird nun anhand von Beispielen auf die beigeschlossenen Zeichnungen bezuggenommen, in denen:
- Fig. 1 (oben beschrieben) eine schematische Darstellung einer bekannten Halbleiteranordnung zeigt;
- Fig. 2 (oben beschrieben) eine äquivalente Schaltung der Anordnung von Fig. 1 zeigt;
- Fig. 3 (teilweise oben beschrieben) ein Wellenformdiagramm zur Erläuterung der Unterschiede der Signalwellenformen ist, die in den erfindungsgemäßen und den bekannten Halbleiteranordnungen übertragen werden;
- Fig. 4 (oben beschrieben) eine schematische Darstellung einer früher vorgeschlagenen Halbleiteranordnung ist;
- Fig. 5 (oben beschrieben) eine eine äquivalente Schaltung der Anordnung von Fig. 4 zeigt;
- Fig. 6 eine Halbleiteranordnung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
- Fig. 7 eine äquivalente Schaltung der Anordnung von Fig. 6 zeigt;
- Fig. 8 eine Draufsicht zeigt, welche die Montage der empfängerseitigen IC in der Anordnung von Fig. 6 zeigt;
- Fig. 9 eine vergrößerte Draufsicht auf Hauptteile von Fig. 8 zeigt;
- Fig. 10 eine Längsschnittansicht der in Fig. 8 gezeigten empfängerseitigen IC zeigt;
- Fig. 11 eine Draufsicht zeigt, die ein Beispiel des in Fig. 9 gezeigten Teils veranschaulicht;
- Fig. 12 eine Schnittansicht gemäß der Linie A-A in Fig. 11 ist;
- Fig. 13 eine Schnittansicht gemäß der Linie B-B von Fig. 11 ist;
- Fig. 14, 15 und 16 jeweils Draufsichten zeigen, die andere Beispiele des in Fig. 9 dargestellten Teils veranschaulichen;
- Fig. 17, 18 und 19 Ansichten zur Verwendung bei der Erläuterung eines Herstellungsverfahrens einer die vorliegende Erfindung verkörpernden Halbleiteranordnung zeigen; und
- Fig. 20 und 21 Ansichten zur Verwendung bei der Erläuterung eines weiteren Herstellungsverfahrens einer die vorliegende Erfindung verkörpernden Halbleiteranordnung zeigen.
- Wie in Fig. 6 gezeigt, gehen in einer die vorliegende Erfindung verkörpernden Halbleiteranordnung mit einer einzelnen treiberseitigen IC 1, die auf einer Leiterplatte 10 montiert ist und zwei empfängerseitige ICs 2 und 3 treibt, von einem der Paketanschlüsse 11 der Treiber-IC 1 übertragene Hochgeschwindigkeitssignale durch die Transmissionsleitung, die aus der auf die Leiterplatte 10 gedruckten Mikrostreifenleitung 4 zusammengesetzt ist, um die Signalinformationen aufeinanderfolgend zu den empfängerseitigen ICs 2 und 3 zu übertragen. Die Signale werden schließlich an einem zwischen dem Ende der Transmissionsleitung 4 und Erde angeschlossenen Abschlußwiderstand 45 (50 Ohm) absorbiert. Es ist zu beachten, daß in der Fig. 13, 23 und 33 Chips der ICs 1, 2 bzw. 3 darstellen.
- Ferner sind 211 und 212 ein Paar von Paketanschlüssen mit externen Enden, die mit der Transmissionsleitung 41 an der Treiberseite und der Transmissionsleitung 42 an der Abschlußseite verbunden sind, von der empfängerseitigen IC 2 gesehen. Das Paar von Paketanschlüssen 211 und 212 ist an ihren internen Enden mit Enden der Bonddrähte 241 bzw. 242 verbunden. Die anderen Enden der Bonddrähte 241 und 242 sind mit einem Paar von Kontaktstellen 251 und 252 verbunden, die auf dem Chip 23 vorgesehen sind. Ferner ist das Paar von Kontaktstellen 251 und 252 direkt durch eine Verbindung 250 mit einem zurückgefalteten Teil elektrisch miteinander verbunden. Die Bezugszahl 22 zeigt andere Paketanschlüsse an der empfängerseitigen IC 2 als die Paketanschlüsse 211 und 212, die für einen Signaleingang verwendet werden (beispielsweise Paketanschlüsse für eine Verbindung mit der Energiequelle oder für einen Signalausgang).
- Auf die gleiche Weise sind 311 und 312 ein Paar von Paketanschlüssen, die jeweils mit der Transmissionsleitung an der Treiberseite und der Transmissionsleitung an der Abschlußseite, von der oben erwähnten empfängerseitigen IC 3 gesehen, verbunden sind. Das Paar von Paketanschlüssen 311 und 312 ist an ihren internen Enden mit einem auf dem Chip 33 vorgesehenen Paar von Kontaktstellen 351 und 352 über die Bonddrähte 341 bzw. 342 verbunden. Das Paar von Kontaktstellen 351 und 352 ist durch eine Verbindung 350 mit einem zurückgefalteten Teil elektrisch miteinander verbunden. Wenn die empfängerseitige IC 3 die Endstufen-IC ist, ist der Paketanschluß 312 direkt mit dem Abschlußwiderstand 45 verbunden.
- Es ist zu beachten, daß es sogar bei der treiberseitigen IC 1 Fälle gibt, in denen sie als empfängerseitige IC in bezug auf die treiberseitige IC der vorhergehenden Stufe wirkt. In einem derartigen Fall ist das Paar von Paketanschlüssen, in die Signale von der treiberseitigen IC der vorhergehenden Stufe eingegeben werden, mit 121 und 122 angegeben. Es ist zu beachten, daß anstatt der Verwendung des oben erwähnten Paares von Kontaktstellen (beispielsweise 251 und 252) als Kontaktstellen, mit denen das vorstehend angegebene Paar von Paketanschlüssen verbunden ist, eine gemeinsame Kontaktstelle eingesetzt werden kann, wie in Fig. 15 gezeigt.
- In einer die vorliegende Erfindung verkörpernden Halbleiteranordnung ist, als Paketanschlüsse der empfängerseitigen IC, in die von der treiberseitigen IC gesendete Signale durch eine Transmissionsleitung eingegeben werden, ein Paar von Paketanschlüssen mit externen Enden vorgesehen, die mit der Transmissionsleitung an der Treiberseite bzw. der Transmissionsleitung an der Abschlußseite, von der empfängerseitigen IC gesehen, verbunden sind. Die internen Enden des Paares von Paketanschlüssen sind mit Kontaktstellen auf den Chips verbunden (wenn die empfängerseitige IC die Endstufen-IC ist, weisen die Kontaktstellen auf dem Chip den mit diesen verbundenen Paketanschluß auf, der mit der treiberseitigen Transmissionsleitung und dem Abschlußwiderstand verbunden ist), wodurch eine Transmissionsleitung ohne Verzweigungen bis zum im Paket der empfängerseitigen IC vorgesehenen Chip gebildet wird.
- Fig. 7 zeigt eine äquivalente Schaltung der in der oben erwähnten Fig. 6 dargestellten Halbleiteranordnung. Der Kürze halber sind die treiberseitige IC 1 und die empfängerseitigen ICs 2 und 3 als durch die Ein-Eingangsgates 15, 20 bzw. 30 gebildet gezeigt.
- Die charakteristische Impedanz Z&sub0; der die Transmissionsleitung 4 umfassenden Mikrostreifenleitung wird beispielsweise mit 50 Ohm ausgebildet. Ferner können in diesem Fall die Impedanzen des Paares von mit der Transmissionsleitung verbundenen Paketanschlüssen bzw. außerdem die Impedanzen der das Paar von Paketanschlüssen mit den Kontaktstellen auf dem Chip verbindenden Bonddrähte unter Berücksichtigung der Impedanzanpassung an die Transmissionsleitung auch mit etwa 50 Ohm ausgebildet werden.
- Durch die obige Konstruktion wird die Gesamttransmissionsleitung, die bis zu den Chips in den empfängerseitigen ICs verläuft, eine in der Impedanz angepaßte Leitung, wodurch alle Störungen in den Wellenformen von durch die Leitung übertragenen Signalen eliminiert werden, sogar wenn die Signale Super-Hochgeschwindigkeitssignale mit akuten Vorderflanken sind (beispielsweise wird die Spannungswellenform von Punkt B entsprechend Punkt A in Fig. 2 wie in Fig. 3(C) gezeigt). Demgemäß ist es möglich, die empfängerseitigen ICs stabil zu betreiben (beispielsweise eine Oszillation zu verhindern) und raschere Betriebsgeschwindigkeiten und Genauigkeit sicherzustellen.
- Fig. 8 bis Fig. 10 (wobei Fig. 9 eine vergrößerte Ansicht von Hauptteilen in Fig. 8 ist) zeigen detaillierter ein Beispiel des Montagezustands in den empfängerseitigen ICs. Fig. 10 zeigt die Montage einer empfängerseitigen IC 2 auf einer Leiterplatte 10.
- Das heißt, das Paket der empfängerseitigen IC 2 ist aus einer Metallbasis 261, einem unteren Rahmen 262 und einem oberen Rahmen 27, der aus herkömmlicher Keramik gebildet ist, und einer Abdeckung 28 zusammengesetzt. Der IC- Chip 23 ist in einem Hohlraum 29 montiert. Andererseits wird eine als Transmissionsleitung dienende Mikrostreifenleitung 4 durch gedruckte Verdrahtung auf der Leiterplatte 10 gebildet. Auf der anderen Seite der Leiterplatte 10 ist eine Grundseiten-Metallfläche 43 gebildet.
- Als Paketanschlüsse für den Signaleingang, die als Eingabe von der Transmissionsleitung 4 übertragene Signale empfangen, ist das Paar von Paketanschlüssen 211 und 212 mit externen Enden vorgesehen, die mit der Transmissionsleitung 41 auf der Treiberseite bzw. der Transmissionsleitung 42 auf der Abschlußseite verbunden sind, wie oben erwähnt. In diesem Fall sind die Teile des Paares von Paketanschlüssen 211 und 212, die im Paket vorliegen, (internen Anschlüsse) 211' und 212' als Metallschichten (Metallmuster) am unteren Rahmen 262 gebildet. Andererseits sind die Teile des Paares von Paketanschlüssen 211 und 212, die außerhalb des Pakets vorliegen, (externen Anschlüsse) durch Anschlußleitungen gebildet, deren beide Enden an die Mikrostreifenleitung 4 bzw. die internen Anschlüsse 211' bzw.
- 212' gelötet sind. Diese internen Anschlüsse können geeignet aus Stiften, Metallmustern, Anschlußleitungen, etc., zusammengesetzt sein und selbstverständlich auch miteinander eine Einheit bilden.
- Die internen Enden der internen Anschlüsse 211' und 212' sind mit den Enden der Bonddrähte 241 bzw. 242 verbunden. Die anderen Enden der Bonddrähte 241 und 242 sind mit dem Paar von Kontaktstellen 251 und 252 verbunden, die auf dem Chip 23 vorgesehen sind. Ferner ist das Paar von Kontaktstellen 251 und 252 direkt durch eine Verbindungsleitung 250 mit einem zurückgefalteten Teil elektrisch verbunden.
- Es ist zu beachten, daß die anderen Paketanschlüsse 22 als die sogenannten Signaleingangs-Paketanschlüsse, in die Signale von der Transmissionsleitung eingegeben werden, (beispielsweise die Paketanschlüsse zur Verbindung mit der Energiequelle oder für einen Signalausgang) wie im Stand der Technik aus einem einzelnen externen Anschluß und einem internen Anschluß zusammengesetzt sind. Die Paketanschlüsse 22 sind über die Bonddrähte 243 mit vorherbestimmten Kontaktstellen 253 auf dem Chip verbunden.
- Fig. 11 ist eine Draufsicht, die detailliert ein Beispiel eines Chipeingabeteils zeigt, der das Muster des aktiven Elements (Transistors) enthält, das mit den Kontaktstellen 251 und 252 auf einem in Fig. 9 dargestellten Chip 23 enthält. Fig. 12 und Fig. 13 sind Schnittansichten gemäß den Linien A-A bzw. B-B. In dem in Fig. 11 und 13 gezeigten Beispiel ist die das Paar von Kontaktstellen 251 und 252 verbindende Verbindungsleitung 250 als Mikrostreifenleitung gebildet, die eine charakteristische Impedanz (in diesem Fall 50 Ohm) gleich der charakteristischen Impedanz der Transmissionsleitung aufweist.
- Aus diesem Grund ist auf einem ersten Isolierfilm 236, der auf einem Siliziumsubstrat 230 gebildet ist, ein Grundschichtmuster 256 an dem Teil gebildet, der unter der Verbindungsleitung 250 liegt. Ein zweiter Isolierfilm 237 ist auf dem Grundschichtmuster 256 gebildet, und die Verbindungsleitung (Signalleitung) 250 ist darauf gebildet. In diesem Fall kann, indem beispielsweise die dielektrische Konstante des Isolierfilms 237 zwischen der Verbindungsleitung 250 und dem Unterschichtmuster 256 auf 4, seine Dicke h auf 2 um und die Breite w der Verbindungsleitung 250 mit 4 um ausgebildet wird, die charakteristische Impedanz der als Verbindungsleitung 250 verwendeten Mikrostreifenleitung auf 50 Ohm gestellt werden. Es ist zu beachten, daß in Fig. 11 231 und 232 Isolationszonen, 233 eine Basis-Diffusionszone des Transistors, 234 eine Emitter-Diffusionszone und 235 eine Kollektor-Diffusionszone angeben. Ferner sind, wie durch die Schnittansicht von Fig. 13 gezeigt, die die Verbindungsleitung 250 und das aktive Element (in diesem Fall die Basis-Diffusionszone 233 des Transistors) verbindenden Leitungen 254 durch in den Isolierfilmen 237 und 236 gebildete Durchgangslochkontakte 255 mit der Basis-Diffusionszone 233 des Transistors verbunden.
- Im oben erwähnten Beispiel wird, um die charakteristische Impedanz der Verbindungsleitung 250 auf einen vorherbestimmten Wert (in diesem Fall 50 Ohm) zu setzen, ein Unterschichtmuster 256 aus Aluminium oder einem anderen Metall oder polykristallinem Silizium, etc., im Isolierfilm unter der Verbindungsleitung 250 gebildet, in einem weiteren Beispiel ist es jedoch möglich, das Unterschichtmuster 256 wegzulassen, das Siliziumsubstrat 230 selbst auf das Erdpotential zu setzen (hierfür kann beispielsweise die Bildung einer vorherbestimmten Verunreinigungszone an der Oberfläche des Siliziumsubstrats 230 unterhalb der Verbindungsleitung 250 vorgesehen und die Verunreinigungszone zum Erdpotential gemacht werden) und die Breite der Verbindungsleitung 250 sowie die Dicke des Isolierfilms zwischen der Verbindungsleitung 250 und dem Siliziumsubstrat 230 auf einen geeigneten Wert zu setzen, wodurch die Verbindungsleitung 250 zu einer Mikrostreifenleitung mit einer vorherbestimmten charakteristischen Impedanz (in diesem Fall 50 Ohm) gemacht werden kann.
- Ferner zeigt Fig. 14 ein Beispiel eines Musters im Fall der Bildung der Verbindungsleitung 250, die das oben erwähnte Paar von Kontaktstellen 251 und 252 verbindet, ohne Berücksichtigung der Anpassung der charakteristischen Impedanz an die genannte Transmissionsleitung. Dies wird in dem Fall angewendet, in dem, wie in der genannten Fig. 14 gezeigt, die Verbindungsleitungen 250 und 254 eine kürzere Länge aufweisen und es möglich ist, die Wirkungen der Verbindungsleitung 250 in den verwendeten ICs zu ignorieren.
- Fig. 15 zeigt ein Beispiel eines Musters in dem Fall, in dem das Paar von Kontaktstellen 251 und 252, an die das Paar von Bonddrähten 241 und 242 angeschlossen ist, die sich vom Paar von internen Anschlüsse 211' und 212' erstrecken, als einzelne gemeinsame Kontaktstelle 25 ausgebildet ist. Auch in diesem Fall kommt es zu einer ähnlichen Funktion wie im Fall der Bildung des oben erwähnten Paares von Kontaktstellen.
- Es ist zu beachten, daß in der vorliegenden Erfindung auch die Verbindungsleitung 250 oder die Verbindungsleitung 254 zum Verbinden der oben erwähnten gemeinsamen Kontaktstelle 25 und des aktiven Elements (beispielsweise Transistors), das im Chip 23 gebildet ist, notwendig ist, es jedoch wie oben angegeben möglich ist, indem die Transmissionsleitung wie sie ist zu den im Paket der empfängerseitigen ICs vorgesehenen Chips geführt wird, die Verbindungsleitung 254 so kurz wie minimal erforderlich zu machen, und die Wirkungen können sogar bei einer in der vorliegenden Erfindung verwendeten Super-Hochgeschwindigkeits-IC ignoriert werden.
- Wenn, wie oben erwähnt, die empfängerseitige IC, bei der die vorliegende Erfindung verwendet wird, eine Endstufen-IC ist, von der Treiberschaltung gesehen, ist der Paketanschluß, der mit der treiberseitigen Transmissionsleitung und dem Abschlußwiderstand verbunden ist, an die Kontaktstellen am Chip angeschlossen. In diesem Fall kann, wie in Fig. 16 gezeigt, der Abschlußwiderstand 45 beispielsweise am Rahmen 262 im Paket als Dünnfilmwiderstand oder Chipwiderstand gebildet sein, der mit der Kontaktstelle 251 beispielsweise über den Bonddraht 241 verbunden ist. Ferner kann der als Abschlußwiderstand 45 dienende Dünnfilmwiderstand oder Chipwiderstand, der mit der oben erwähnten Kontaktstelle 251 verbunden ist, an der Paketoberfläche gebildet werden, wobei beispielsweise die Oberfläche der Abdeckung 28, etc., verwendet wird.
- Fig. 17, 18 und 19 zeigen das Herstellungsverfahren einer Halbleiteranordnung, bei der die vorliegende Erfindung verwendet wird, im Fall eines TAB-Anschlußbondverfahrens. Zuerst wird, wie in Fig. 17 gezeigt, eine vorherbestimmte Metallschicht auf einen Harzfilm 29 aufgebracht. Die Metallschicht wird geätzt, wodurch ein vorherbestimmtes Muster von Anschlüssen (TAB-Anschlüssen) 244 gebildet wird. Als nächstes wird eine vorherbestimmte Öffnung 291 im Harzfilm 29 gebildet. Fig. 18 zeigt eine Schnittansicht gemäß der Linie C-C von Fig. 17. Wie in Fig. 18 klar ersichtlich, ist ein Ende jedes TAB-Anschlusses 244 mit einer Kontaktstelle (beispielsweise 251) auf dem Chip 23 verbunden. Tests, etc., am IC-Chip 23 können durch die anderen Enden 244' der TAB-Anschlüsse 244 durchgeführt werden. Als nächstes werden die TAB-Anschlüsse 244 entlang der in Fig. 17 und 18 gezeigten strichlierten Linie D eingeschnitten. Der Chip 23 mit den auf diese Weise erzeugten TAB-Anschlüssen 244 wird auf die Montageposition (beispielsweise die Metallbasis 261) des Pakets haftend aufgebracht, wie in Fig. 19 gezeigt. Ferner werden die Endteile der eingeschnittenen Seite der TAB-Anschlüsse 244 mit den internen Anschlüssen (beispielsweise 211') verbunden, die im Paket durch eine Zinn oder Zinn-Blei-Legierung 245 gebildet sind.
- Fig. 20 und die vergrößerte Ansicht der Hauptteile derselben in Fig. 21 zeigen die Zusammensetzung einer die vorliegende Erfindung verkörpernden Halbleiteranordnung im Fall von Bonden mit aufgesetztem Bondhöcker. Die Kontakt stellen (z. B. 251), die beispielsweise aus Gold auf einem Chip 23 gebildet sind, weisen darauf gebildete Höcker 257 beispielsweise aus einer Zinn-Blei-Legierung auf. Die internen Anschlüsse, die am Paketrahmen 262 (beispielsweise 211') und auf dem IC-Chip 23 gebildet sind, werden durch die Höcker 257 verbunden.
- Es ist klar, daß eine die vorliegende Erfindung verkörpernde Halbleiteranordnung auch beim TAB-Anschlußbondverfahren oder Bonden mit aufgesetztem Bondhöcker verwendet werden kann. Die internen Enden des Paares von Paketanschlüssen, die an ihren externen Enden mit der treiberseitigen Transmissionsleitung und der abschlußseitigen Transmissionsleitung verbunden sind, sind mit den Kontaktstellen auf dem Chip verbunden. Wenn der IC-Chip an der Abschlußstufe, von der Treiberschaltung gesehen, vorliegt, sind das interne Ende des mit der treiberseitigen Transmissionsleitung verbundenen Paketanschlusses und der Abschlußwiderstand mit der Kontaktstelle auf dem Chip verbunden.
- In einer die vorliegende Erfindung verkörpernden Halbleiteranordnung können die verzweigten Transmissionsleitungen, die von der "Haupt"-Transmissionsleitung abzweigen und in die empfängerseitigen ICs führen, minimiert werden (das heißt, wie in Fig. 9 und Fig. 14 bis 16 gezeigt, auf nur die Verbindungsleitungen 250, die Paare von Kontaktstellen verbinden, oder die minimale Verbindungsleitung 254 zum Verbinden der gemeinsamen Kontaktstelle 25 und des aktiven Elements (beispielsweise Transistors) an der integrierten Schaltung), so daß es möglich ist, eine IC leicht auf einer Leiterplatte zu montieren, ohne eine Verkürzung der verzweigten Transmissionsleitung in Betracht ziehen zu müssen.
- Ferner ist es in einer derartigen Vorrichtung möglich, die Gesamttransmissionsleitung, die den Chip in der empfängerseitigen IC erreicht, zu einer in der Impedanz angepaßten Leitung zu machen, und so, sogar wenn die durch die Leitung ges endeten Signale Super-Hochgeschwindigkeitssignale mit akuten Vorderflanken sind, die Störung der Wellenformen und einen Fehlerbetrieb der Super-Hochgeschwindigkeits-IC zu eliminieren sowie so auch einen stabileren, rascheren Betrieb zu ermöglichen.
- Als Bezugsgröße gilt, wenn die Anstiegszeit oder Abfallzeit des von diesem Transmissionsleitungs-Typ übertragenen Eingangsimpulses t ist, t » 2 · (l&sub1; + l&sub2;)/vs (worin l&sub1; die Drahtbondlänge ist, l&sub2; die interne Chipverdrahtung bedeutet und vs die Geschwindigkeit der Transmission elektrischer Signale ist).
- Hier ist es als Bedingung für ein Ignorieren der Wirkungen auf die Wellenformcharakteristiken notwendig, (l&sub1; + l&sub2;) der oben erwähnten Gleichung ausreichend klein zu machen. Bei der derzeitigen Produktion gilt jedoch allgemein die Beziehung l&sub1; » l&sub2;. Es ist äußerst wichtig, die Drahtbondlänge l&sub1; zu eliminieren, um die volle Leistung der IC zu nutzen.
- Als Beispiel, wenn l&sub1; = 2 mm, l&sub2; = 0,2 mm und vs = 1 · 10&sup8; m/s, zwischen dem Fall, in dem die Drahtbondlänge l&sub1; eine Wirkung wie im oben erwähnten Stand der Technik hat, und dem Fall, in dem die Drahtbondlänge l&sub1; keine Wirkung hat und nur die interne Chipverdrahtung l&sub2; (entsprechend der oben erwähnten Verbindungsleitung 254) berücksichtigt wird, wie in einer die vorliegende Erfindung verkörpernden Vorrichtung, besteht ein Verhältnis von ungefähr 11 : 1 zwischen den oben erwähnten Zeiten t, so daß der Betrieb der Super-Hochgeschwindigkeits-IC wesentlich verbessert werden kann. LISTE DER BEZUGSSYMBOLE treiberseitige IC empfängerseitige IC IC-Chips Paketanschlüsse interne Anschlüsse Siliziumsubstrat Isolationszonen Basis-Diffusionszonen Isolierschichten Bonddrähte TAB-Anschluß Kontaktstellen Verbindungsleitung Verbindungsleitung, die die Verbindungsleitung 250 und das aktive Element (Transistor) verbindet Durchgangslochkontakt Unterschichtmuster Höcker Metallbasis unterer Rahmen oberer Rahmen Abdeckung Harzfilm Transmissionsleitung (Mikrostreifenleitung) treiberseitige Transmissionsleitung, von empfängerseitiger IC 2 gesehen abschlußseitige Transmissionsleitung, von empfängerseitiger IC 2 gesehen Unterseiten-Metallfläche Abschlußwiderstand treiberseitige IC empfängerseitige ICs Paketanschlüsse IC-Chips Transmissionsleitungen (Mikrostreifenleitungen) Transmissionsleitungen, die von Transmissionsleitung 91 abzweigen Abschlußwiderstand Leiterplatte
Claims (10)
1. Halbleiteranordnung, welche eine treiberseitige
integrierte Schaltung (1) umfaßt, die mit zumindest zwei
empfängerseitigen integrierten Schaltungen (2, 3) durch eine
Transmissionsleitung (4) elektrisch verbunden ist, die die
empfängerseitigen integrierten Schaltungen (2, 3) der
Anordnung jeweils miteinander verbindet, wobei die genannte
treiberseitige integrierte Schaltung (1), wenn sie in
Verwendung steht, ein Treibsignal an jede der genannten
empfängerseitigen integrierten Schaltungen (2, 3) über die
genannte Transmissionsleitung sendet, dadurch gekennzeichnet,
daß die genannten integrierten Schaltungen (1, 2, 3) über
an jeder empfängerseitigen integrierten Schaltung (2, 3)
der Anordnung vorgesehene Kontakteinrichtungen (251, 252;
351, 352) in Serie miteinander verbunden sind, wobei jede
der genannten Kontakteinrichtungen (251, 252; 351, 352)
über ein Paar von Paketanschlüssen (211, 212; 311, 312) der
betreffenden Schaltung (2, 3) zwischen aufeinanderfolgenden
Abschnitten der genannten Transmissionsleitung (4) derart
angeschlossen ist, daß das genannte Treibsignal über die
Kontakteinrichtungen (251, 252; 351, 352) jeder
empfängerseitigen integrierten Schaltung (2, 3) übertragen wird.
2. Anordnung nach Anspruch 1, bei welcher die genannten
Kontakteinrichtungen zumindest einer der genannten
empfängerseitigen integrierten Schaltungen (2, 3) eine einzelne
Kontaktstelle (25) umfassen.
3. Anordnung nach Anspruch 1, bei welcher die genannten
Kontakteinrichtungen (251, 252; 351, 352) zumindest einer
der genannten empfängerseitigen integrierten Schaltungen
(2, 3) ein Paar von Kontaktstellen (251, 252; 351, 352)
umfassen, die elektrisch miteinander verbunden sind.
4. Anordnung nach Anspruch 3, bei welcher das genannte
Paar von Kontaktstellen (251, 252; 351, 352) durch eine
Verbindungsleitung (250; 350) miteinander verbunden ist,
die an die genannte Transmissionsleitung (4) in der
Impedanz angepaßt ist.
5. Anordnung nach Anspruch 4, bei welcher ein
Unterschichtmuster (256) in einem Isolierfilm (237) unterhalb
der genannten Verbindungsleitung (250; 350) gebildet ist.
6. Anordnung nach Anspruch 4, bei welcher eine
Siliziumsubstratzone (230) unterhalb der genannten
Verbindungsleitung (250; 350) ein Erdpotential aufweist.
7. Anordnung nach einem der vorhergehenden Ansprüche, bei
welcher die charakteristische Impedanz des genannten Paares
von Paketanschlüssen (211, 212; 311, 312) mit jener der
genannten Transmissionsleitung (4) übereinstimmt.
8. Anordnung nach einem der vorhergehenden Ansprüche, bei
welcher die genannten empfängerseitigen integrierten
Schaltungen (2, 3) zwischen der genannten treiberseitigen
integrierten Schaltung (1) und einem Abschlußwiderstand (45) in
Serie geschaltet sind.
9. Anordnung nach Anspruch 8, bei welcher der genannte
Abschlußwiderstand (45) im oder am Paket der letzten
empfängerseitigen integrierten Schaltung (2, 3) in der Serie
gebildet ist.
10. Anordnung nach Anspruch 8 oder 9, bei welcher die
charakteristische Impedanz des genannten Abschlußwiderstands
(45) mit jener der genannten Transmissionsleitung (4)
übereinstimmt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2418186 | 1986-02-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3787137D1 DE3787137D1 (de) | 1993-09-30 |
DE3787137T2 true DE3787137T2 (de) | 1993-12-09 |
Family
ID=12131167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE87901126T Expired - Fee Related DE3787137T2 (de) | 1986-02-07 | 1987-02-06 | Halbleiteranordnung. |
Country Status (5)
Country | Link |
---|---|
US (1) | US4920406A (de) |
EP (1) | EP0258444B1 (de) |
KR (1) | KR910002302B1 (de) |
DE (1) | DE3787137T2 (de) |
WO (1) | WO1987004855A1 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4920406A (en) * | 1986-02-07 | 1990-04-24 | Fujitsu Limited | Semiconductor device |
US5162896A (en) * | 1987-06-02 | 1992-11-10 | Kabushiki Kaisha Toshiba | IC package for high-speed semiconductor integrated circuit device |
EP0381849A1 (de) * | 1989-02-07 | 1990-08-16 | Asea Brown Boveri Ag | Schnelle Leistungshalbleiterschaltung |
US5006820A (en) * | 1989-07-03 | 1991-04-09 | Motorola, Inc. | Low reflection input configuration for integrated circuit packages |
US5518674A (en) * | 1991-06-28 | 1996-05-21 | Texas Instruments Incorporated | Method of forming thin film flexible interconnect for infrared detectors |
TW214631B (de) * | 1992-02-25 | 1993-10-11 | American Telephone & Telegraph | |
SE508138C2 (sv) * | 1996-12-20 | 1998-08-31 | Ericsson Telefon Ab L M | Metod och anordning för anslutning av elektrisk komponent till kretskort |
SE508139C2 (sv) * | 1996-12-20 | 1998-08-31 | Ericsson Telefon Ab L M | Metod och anordning för anslutning av elektrisk komponent till kretskort |
US7093209B2 (en) * | 2003-09-16 | 2006-08-15 | Advanced Micro Devices, Inc. | Method and apparatus for packaging test integrated circuits |
JP3990674B2 (ja) * | 2004-02-10 | 2007-10-17 | 日本オプネクスト株式会社 | 光送信機 |
GB2523145A (en) * | 2014-02-14 | 2015-08-19 | Nokia Technologies Oy | A circuit board and associated apparatus and methods |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57104235A (en) * | 1980-12-22 | 1982-06-29 | Hitachi Ltd | Semiconductor device |
US4534105A (en) * | 1983-08-10 | 1985-08-13 | Rca Corporation | Method for grounding a pellet support pad in an integrated circuit device |
US4631572A (en) * | 1983-09-27 | 1986-12-23 | Trw Inc. | Multiple path signal distribution to large scale integration chips |
JPS61152047A (ja) * | 1984-12-26 | 1986-07-10 | Fujitsu Ltd | 半導体装置 |
US4920406A (en) * | 1986-02-07 | 1990-04-24 | Fujitsu Limited | Semiconductor device |
-
1987
- 1987-02-06 US US07/124,944 patent/US4920406A/en not_active Expired - Lifetime
- 1987-02-06 DE DE87901126T patent/DE3787137T2/de not_active Expired - Fee Related
- 1987-02-06 WO PCT/JP1987/000079 patent/WO1987004855A1/ja active IP Right Grant
- 1987-02-06 KR KR1019870700895A patent/KR910002302B1/ko not_active IP Right Cessation
- 1987-02-06 EP EP87901126A patent/EP0258444B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE3787137D1 (de) | 1993-09-30 |
US4920406A (en) | 1990-04-24 |
EP0258444B1 (de) | 1993-08-25 |
EP0258444A4 (de) | 1989-04-27 |
EP0258444A1 (de) | 1988-03-09 |
WO1987004855A1 (en) | 1987-08-13 |
KR880701017A (ko) | 1988-04-13 |
KR910002302B1 (ko) | 1991-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2542518C3 (de) | ||
DE19735430B4 (de) | MOS-Transistor | |
DE4301915C2 (de) | Mehrfachchip-Halbleitervorrichtung | |
EP0002751B1 (de) | Schaltkreis zur Einstellung des Widerstandswertes eines Abschlusswiderstandes von Leitverbindungen in Halbleiterstrukturen | |
DE69013254T2 (de) | Halbleiter-IC-Bauelement mit verbesserter Interkonnektionsstruktur. | |
DE3781469T2 (de) | Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur. | |
DE3446614A1 (de) | Integrierte halbleiterschaltung | |
DE3423211C2 (de) | Halbleiterbauteil | |
DE3879333T2 (de) | Halbleiteranordnung mit mehrschichtleiter. | |
DE2920564A1 (de) | Duennfilm-leitungen fuer elektronische schaltkreise | |
DE3787137T2 (de) | Halbleiteranordnung. | |
DE3145039A1 (de) | Integrierte halbleiterschaltung | |
DE19519796C2 (de) | Halbleiterschaltung mit einem Überspannungsschutzkreis | |
DE1956679A1 (de) | Vorrichtung zum Einbau eines Transistors in eine Mikrowellen-Stripline-Schaltung | |
DE4239598A1 (de) | ||
DE4100278A1 (de) | Ic-halbleiterbauteil mit einem paar von signaluebertragungsleitungen | |
EP0495540B1 (de) | Viellagenplatine, insbesondere für Hochfrequenz | |
DE112021002909T5 (de) | Halbleiterbauteil | |
EP0282617A1 (de) | Integrierte Schaltung mit einer elektrisch leitenden Trägerplatte | |
DE69730174T2 (de) | Montagestruktur zur Befestigung eines elektrischen Modules auf einer Platte | |
DE3309223C3 (de) | Integrierte Halbleiterschaltung | |
DE3889584T2 (de) | Ausgangspuffer für MOS-integrierte Halbleiterschaltung. | |
DE2608521A1 (de) | Schaltungsplatte fuer elektronische schaltungen | |
DE69025973T2 (de) | Halbleiteranordnung mit Mehrschichtleiterstruktur | |
DE112018004107T5 (de) | Strommessvorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |