DE3786203T2 - Verfahren und apparat zum testen von eprom-halbleitern waehrend des einbrennvorgangs. - Google Patents

Verfahren und apparat zum testen von eprom-halbleitern waehrend des einbrennvorgangs.

Info

Publication number
DE3786203T2
DE3786203T2 DE8787830271T DE3786203T DE3786203T2 DE 3786203 T2 DE3786203 T2 DE 3786203T2 DE 8787830271 T DE8787830271 T DE 8787830271T DE 3786203 T DE3786203 T DE 3786203T DE 3786203 T2 DE3786203 T2 DE 3786203T2
Authority
DE
Germany
Prior art keywords
components
cards
burn
chamber
slots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8787830271T
Other languages
English (en)
Other versions
DE3786203D1 (de
Inventor
Lucio Cozzi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Application granted granted Critical
Publication of DE3786203D1 publication Critical patent/DE3786203D1/de
Publication of DE3786203T2 publication Critical patent/DE3786203T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868Complete testing stations; systems; procedures; software aspects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2642Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012Marginal testing, e.g. race, voltage or current testing of timing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016Marginal testing, e.g. race, voltage or current testing of retention
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf Herstellungsmethoden für integrierte Schaltungen, insbesondere auf die Qualitätssicherungsprozeduren, die, eingefügt in den Herstellungsablauf, in vieler Hinsicht als integraler Bestandteil des Herstellungsprozesses selbst betrachtet werden können.
  • Speziell betrifft die vorliegende Erfindung eine Vorrichtung und ein Verfahren zum Prüfen der Funktionen und parametrischen Kennwerte von integrierten Schaltungen, insbesondere von integrierten Schaltungen, die Abschnitte eines Nur-Lese-EPROM-Speichers (Abkürzung für Erasable Programable Read-Only Memory) beinhalten.
  • Die Qualität und die Zuverlässigkeit von Halbleiterbauelementen basiert neben der beim Fertigungsprozeß zur Anwendung gelangenden Technologie auf einer Reihe von Prüfungen, denen das Produkt unterzogen wird, bevor es an den Anwender ausgeliefert wird.
  • Eine der Prüfungen, die als eine der schwerwiegendsten betrachtet wird, besteht darin, die Bauelemente besonders hohen Temperaturen auszusetzen, die typischerweise zwischen 85ºC und 150ºC liegen, um innerhalb einer Population von Halbleiterbauelementen die Fälle von Früh ausfallen zu beschleunigen. Diese Prüfung, unter den Fachleuten auf diesem Gebiet auch als "Burn-In" bekannt, dient dem Ziel, das Versagen von solchen Bauelementen zu provozieren oder anderweitig zu stimulieren, die während des Fertigungsprozesses und/oder während der Handhabung von gewissen Mängeln befallen wurden, und deren Aufbau somit einige mit Unsicherheiten behaftete Elemente enthält.
  • Da es die Burn-In-Behandlung erfordert, daß Tausende von Bauelementen in parallele Fassungen eingesteckt werden, die auf geeigneten Karten montiert sind, die sich dazu eignen, für eine beträchtliche Anzahl von Stunden in eine Wärmebehandlungskammer eingeführt zu werden, ist es aus wirtschaftlichen Gründen wünschenswert, eine Reihe von Funktionsprüfungen der Bauelemente während deren "Gefangenschaft" in der Burn-In-Kammer durchzuführen. Dieses Bedürfnis wurde noch verstärkt, als Speicher- und Logikbauelemente in zunehmendem Maße dicht und komplex wurden und somit zunehmend längere Prüfzeiten erforderten.
  • Beispielsweise beträgt die Zeit für den Ablauf eines N²-Testmusters bei einem typischen 16 K-RAM etwa eine Minute; bei einem 64 K-RAM steigt sie auf etwa 30 Minuten an; und bei einem 256 K-RAM beträgt sie 8 Stunden. Derartige Prüfzeiten lassen sich aber andererseits einfach in solche Zeiten einbauen, die zum Bewirken der Burn-In-Behandlung notwendig sind.
  • Eine angemessene Funktionsprüfung während des Burn-In erfordert eine ausgeklügelte Mustererzeugung und anspruchsvolle Steuer- und Datenverarbeitungsmöglichkeiten Prüfprogramme müssen unter der Steuerung einer zentralen Verarbeitungseinheit (CPU) stehen, die in der Lage ist, Eingangs- und Ausgangsgrößen der geprüften Bauelemente zu überwachen, um die Gültigkeit der Prüfungen zu verifizieren.
  • Die Möglichkeit, Funktionsprüfungen vorzunehmen, während die Bauelemente auf hohen Temperaturen gehalten werden, wird besonders wichtig im Fall von EPROM-Bauelementen. Tatsächlich ist die Arbeitstemperatur direkt verantwortlich für die Rekombination oder den Verlust von elektrischen Ladungen, die in dem Permanentspeicherelement geladen sind, welches durch einen Aufbau mit "schwimmendem Gate" repräsentiert wird, wobei es sich um den Ort von Daten handelt, die in dem Bauelement durch Injektion einer gewissen elektrischen Ladung in eine solche schwimmende Struktur, das heißt eine von dem Rest der Schaltung vollständig isolierte Struktur programmiert wurden.
  • Je höher die Temperatur, desto höher die Wahrscheinlichkeit, daß in dem schwimmenden Gate gespeicherte Ladungen genügend Energie aufnehmen, um die Potentialbarriere zu überwinden, welche durch die Isolierung gebildet wird, um so aus ihrem zugewiesenen Ort zu verschwinden und damit die dort gespeicherte Information zu modifizieren.
  • Ferner zeigen EPROM-Bauelemente im Gegensatz zu anderen Bauelementen wie beispielsweise Mikroprozessoren und Schreib-/Lesespeichern (RAM) eine weitere Besonderheit, die für ihre Funktion typisch ist: Sie müssen mit einem spezifischen Inhalt programmiert und dann hinsichtlich ihrer Funktion geprüft werden. Um ihre Funktion mit einem anderen Inhalt zu bestätigen, müssen die selben Bauelemente durch Bestrahlung mit UV(Ultraviolett)-Strahlung etwa 10 - 15 Minuten lang gelöscht werden.
  • Der Artikel mit der Bezeichnung: "New Testing Strategy: Test During Burn-In" von Carl N. Buck, Microelectronics Manufacturing and Testing, November 1985, Seiten 57 und 58, stellt einen Überblick über die Methode der Durchführung der Abschlußprüfung bei Halbleiterbauelementen während einer Burn-In-Behandlung für verschiedene Kategorien von Bauelementen dar, nämlich SRAMs, DRAMs und EPROMs. Ungeachtet der Versuche, die Handhabung während eines Abschluß- Prüfvorgangs für EPROMs zu vereinheitlichen und zu verringern, verbleibt die Arbeit des wiederholten Bewegens der Prüfkarten, auf der die Bauelemente montiert sind, zu einer Löschstation vor der Neuprogrammierung eines anderen Testmusters, welches während der Burn-In-Behandlung zu prüfen ist.
  • Die GB-A 2 168 802 offenbart einen Burn-In-Tester unter Verwendung von Karten zur Aufnahme der zu prüfenden Bauelemente, wobei die Karten eine Prüf-Steuerlogik aufweisen. Von jeder Karte wird lediglich derjenige Teil, auf dem die zu prüfenden Bauelemente montiert sind, in die Erwärmungskammer eingeführt, während der die Prüf-Steuerlogik aufweisende Teil außerhalb verbleibt. Dieser bekannte Burn-In-Tester besitzt keine Mittel zum Löschen von EPROMs in der Erwärmungskammer durch Bestrahlen mit UV-Licht.
  • Dieser Löschvorgang stellt eine starke Belastung in dem Ablauf der letzten Schritte des Produktionsvorgangs dar, welcher auch die Burn-In- Behandlung umfaßt. Nach den herkömmlichen Verfahren ist es notwendig, die Bauelemente aus der Burn-In-Kammer zu entnehmen, um sie der UV-Strahlung auszusetzen, und sie folglich erneut in die Fassungen der Karten einzustecken, die erneut in die Burn-In-Kammern einzuführen sind. Aufgrund dieser Schwierigkeiten wird es üblicherweise bevorzugt, die Burn-In-Prüfung mit einem einzelnen Inhalt der Bauelemente durchzuführen (das heißt, mit einem einzelnen in den Bauelementen programmierten Prüfmuster), was eine offensichtliche Verschlechterung der qualitativen Zielsetzungen der Prüfung selbst darstellt.
  • Es ist das Ziel der vorliegenden Erfindung, die oben angesprochenen Probleme vollständig zu überwinden und eine vollständige Serie von Funktionsprüfungen bewirken zu können, um den Inhalt der in geeigneter Weise programmierten Speicherzellen zu prüfen, von Prüfungen zur Gewinnung der parametrischen (DC) Kennwerte der Bauelemente, von dynamischen Prüfungen zum Verifizieren der Zugriffszeit (TAC) und zum Aufzeichnen der Klassifizierung für eine anschließende Markierung der Bauelemente während deren Verweilzeit im Inneren der Burn-In- Kammer zu schaffen, um auf diese Weise derartige Prüfungen mit der thermischen Burn-In-Behandlung selbst zusammenzufassen. Dieses Ziel wird erreicht durch eine Vorrichtung gemäß Anspruch 1 und durch ein Verfahren gemäß Anspruch 7.
  • Die Erfindung, ihre verschiedenen Aspekte und Vorteile verstehen sich leichter durch die folgende, lediglich beispielhafte und nichtbeschränkende charakteraufweisende Beschreibung einer bevorzugten Ausführungsform der Erfindung, dargestellt anhand einer Reihe beigefügter Zeichnungen. Es zeigen:
  • Fig. 1 eine perspektivische Ansicht von zwei integrierten Burn-In- Funktionsprüf-AC- und -DC-Parameter-Prüfsystemen für EPROM-Halbleiterbauelemente gemäß der vorliegenden Erfindung;
  • Fig. 2 eine vergrößerte Ansicht des Vorderabschnitts eines der Öfen oder der Wärmebehandlungskammern, die in dem erfindungsgemäßen System verwendet werden;
  • Fig. 3 eine Teil-Schnittansicht eines der "Fenster" oder Schlitze in der Vorder- und Rückwand der Öfen zum Einführen von Karten, welche die zu prüfenden Bauelemente enthalten;
  • Fig. 4 eine schematische, perspektivische Ansicht einer der Karten des Systems;
  • Fig. 5 eine schematische, perspektivische Ansicht einer der UV-Lampen enthaltenden Karten in dem erfindungsgemäßen System;
  • Fig. 6 eine schematische und geschnittene Teil-Draufsicht auf einen der in dem erfindungsgemäßen System verwendeten Öfen, wobei die Anordnung verschiedener Karten im Inneren des Ofens dargestellt ist;
  • Fig. 7 ein funktionelles Flußdiagramm des erfindungsgemäßen Verfahrens.
  • Fig. 1 zeigt den allgemeinen Aufbau des Sytems nach der Erfindung. In Fig. 1 sind allgemein mit 1 bzw. 2 bezeichnete, im wesentlichen identische, gesonderte Systeme dargestellt. Jedes gesonderte System besitzt eine geeignete Konsole 4, die einer CPU zugeordnet ist und eine Tastatur 5 sowie einen Monitor 6 enthält. Jedes System umfaßt einen oder mehrere Öfen 3, die mit Heizmitteln sowie mit Mitteln zum Steuern der Temperatur im Inneren der Ofenkammer, vorzugsweise unter Steuerung seitens der CPU, ausgestattet sind. In mindestens einer Wand, vorzugsweise in zwei einander gegenüberliegenden Wänden jedes Ofens, gibt es eine Reihe von "Fenstern" oder Schlitzen, die individuell mit einer Schließeinrichtung ausgestattet sind. Die in der Vorderwand der in Fig. 1 gezeigten Öfen 3 vorhandenen Fenster sind mit 9 bezeichnet, während die Fenster in der Rückwand der Öfen mit 10 bezeichnet sind. Derartige Fenster oder Schlitze 9 und 10 ermöglichen das Einschieben von einer entsprechenden Anzahl von Karten 7 und 8 in das Innere des Ofens 3.
  • Die vergrößerte Darstellung eines einzelnen Ofens 3 in Fig. 2 gestattet die detailliertere Betrachtung der Anordnung derartiger Fenster 9 auf der Vorderseite des Ofens 3 sowie einer Karte 7, die in einen dieser Schlitze eingeschoben ist.
  • Fig. 3 zeigt den Aufbau jedes der Fenster 9 oder 10. Jedes Fenster oder jeder Schlitz ist durch die isolierende Wand des Ofens 13 hindurch gebildet mit Hilfe eines Rahmens ll, der in eine durch die Wand 13 geschnittene geeignete Öffnung eingepaßt ist und eine Öffnung oder eine zentrale Aufnahme mit im wesentlichen rechtwinkeligem Querschnitt aufweist, die sich verjüngend in Dickenrichtung durch den Rahmen erstreckt, um einen Schlitz mit einem pyramidenstumpfförmigen Durchgang zu bilden, deren Hauptbasisfläche mit der äußeren Fläche 14 des Ofens übereinstimmt, und deren kleinere Basisfläche der Innenfläche 15 der Ofenkammerwand entspricht. Die Schließeinrichtung jedes einzelnen Schlitzes kann in vorteilhafter Weise durch zwei Paare von Klappen 12a und 12b gebildet werden, die in geeigneter Weise schwenkbar gelagert und mit elastischen Rückstellmitteln (zum Beispiel Federn) ausgestattet sind, damit sie sich automatisch schließen, wenn durch den Schlitz keine Karte eingeschoben ist. Selbstverständlich können andere automatische Mittel zum Schließen der Öffnung der Schlitze bei Abwesenheit von dort eingeschobenen Karten für diesen Zweck erdacht und eingesetzt werden.
  • Vorzugsweise besteht der Rahmen 11 aus einem wärmeisolierenden Material, um zu vermeiden, daß sich zwischen der Innenkammer des Ofens und der räumlichen Umgebung eine Wärmebrücke bildet.
  • Das System verwendet eine Mehrzahl von Karten 7 mit dem in Fig. 4 dargestellten Aufbau. Eine Karte 7 umfaßt zwei Teile oder Abschnitte; ein erster Teil 16 ist auf seiner einen Seite mit einer Mehrzahl von parallel geschalteten Fassungen versehen, in die eine entsprechende Anzahl von EPROM-Bauelementen 17 eingesteckt werden kann, die einem Burn-In auszusetzen und zu prüfen sind, ein zweiter Teil oder Abschnitt 18 enthält einen Mikroprozessor, der typischerweise durch eine zentrale Verarbeitungseinheit, einen Nur-Lese-Speicher, einen Schreib-/Lese-Speicher sowie Eingangs- und Ausgangs- Schnittstellenstufen (CPU, ROM, RAM, I/O) gebildet wird. Die zwei Teile 16 und 18 sind voneinander durch einen zentralen Körper 19 getrennt, der die Gestalt eines Pyramidenstumpfs mit rechtwinkeliger Basis aufweist und in die Mittelöffnung des Rahmens 11 der Fenster 9 paßt. Ein derartiger zentraler Kuppelkörper 19 wird ebenfalls vorzugsweise aus Isolierstoff hergestellt.
  • Die Karte kann zur Verbesserung ihrer Handhabung mit einem Handgriff 20 versehen sein.
  • Nicht dargestellte Mittel zum Verbinden des Mikroprozessors der Karte mit der CPU des Systems sowie mit der Spannungsversorgung sind ebenfalls innerhalb des Abschnitts 18 jeder Karte untergebracht.
  • Der Aufbau des zweiten Kartentyps, der in der Vorrichtung gemäß der Erfindung verwendet wird, ist in Fig. 5 gezeigt. Dieser zweite Kartentyp umfaßt einen Rahmen 21, der in der Lage ist, eine oder vorzugsweise mehrere UV-Lampen 22 aufzunehmen, die funktionsmäßig in entsprechenden, auf dem Rahmen 21 fixierten Fassungen aufgenommen sind. Ein zentraler Körper 19 in Form eines Pyramidenstumps ähnlich wie bei der in Fig. 4 beschriebenen Systemltarte bildet ein Kopplungsmittel bezüglich der Öffnung der Fenster 10 in der Ofenwand. In demjenigen Teil 23 der Karte, der außerhalb der Ofenkammer verbleibt, wenn die Karte in einen der Schlitze eingeführt ist, befinden sich Stromversorgungs- und Schaltmittel für die UV-Lampen 22 sowie Mittel für die elektrische Verbindung mit dem Rest der Systemschaltung. Auch dieser zweite Kartentyp 8 kann in geeigneter Weise mit einem Handgriff 20 versehen sein.
  • Die relative Anordnung der zwei Kartentypen in dem Ofen, das heißt der die Bauelemente tragenden Karten 7 und der UV-Lampen-Karten 8, ist in Fig. 6 gezeigt.
  • Im wesentlichen ist die relative Anordnung der zwei Kartentypen im Inneren der Ofenkammer derart, daß jede die UV-Lampen tragende Karte 8 zwischen einem Paar von Bauelemente tragenden Karten 7 eingefügt wird, die derart montiert sind, daß sichergestellt ist, daß die auf einer der beiden Seiten jedes Kartenpaars angeordneten Bauelemente 17 den auf der Karte 8 montierten UV-Lampen 22 gegenüberliegen. Vorzugsweise sind die Bauelement-Karten 7 in den Schlitzen der Vorderwand 13 der Öfen gelagert, während die UV-Lampen-Karten 8 in geeigneter Weise durch Schlitze der Rückwand 13' der Öfen eingeschoben sind. Wie man leicht in der schematischen Darstellung nach Fig. 6 erkennt, bleiben der Abschnitt 18 der Bauelement-Karten 7, welcher die Mikroprozessoren enthält, und der Abschnitt 23 der UV-Lampen-Karten 8, welcher die Schaltmittel für die Lampen enthält, außerhalb der heißen Kammer des Ofens.
  • Der in dem externen Abschnitt 18 der Bauelement-Karten 7 enthaltene Mikroprozessor führt unter anderem folgende Funktionen aus:
  • A) Er erstellt in geeigneter Weise die den auf der Karte montierten, zu prüfenden EPROM-Bauelementen zugeführten Signale, um die Programmier- und Verifizierungs-Funktionen des Dateninhalts durch Ausführen vorab festgelegter, verschiedener Prüfmuster vorzunehmen; er klassifiziert die Bauelemente nach Qualitätskategorien in Abhängigkeit der geprüften Leistungsfahigkeiten, und er stellt Zurückweisungen fest;
  • B) Er bildet eine Schnittstelle zu der CPU des Systems, empfängt von dieser Überwachungsbefehle bezüglich der mit den EPROM-Bauelementen durchzuführenden Operationen, leitet zu der CPU des Systems die Ergebnisse dieser Operationen zurück; diese Informationen werden von der CPU für die anschließende Steuerung des "intelligenten" Abräumens der Bauelemente von den Burn-In-Karten gespeichert.
  • Die CPU des Systems sorgt auch für das Senden der Einschalt- und Ausschaltsignale für die auf den verschiedenen Karten 8 montierten UV- Lampen, um die Löschvorgänge der in den geprüften EPROM-Bauelementen programmierten Daten während spezieller Phasen des gesamten Burn-In-Zyklus, wie zur funktionellen Prüfung und zur Bestimmung der parametrischen Kennwerte der Bauelemente.
  • Deshalb führt die CPU des Systems eine allgemeine Überwachungsfunktion des Systems durch, indem sie die ins Auge gefaßte Prüfsequenz während der Burn-In-Wärmebehandlung festlegt. Die CPU zeichnet während des Prüfvorgangs erzeugte Daten auf und verarbeitet sie, und sie ist imstande, das "intelligente" Abräumen der EPROM-Bauelemente von den Prüfkarten am Ende des Zyklus zu leiten, indem die Tätigkeit des Abräum-"Roboters" geleitet wird, der die Bauelemente einzeln von der Karte abzieht, jedes Bauelement in einen klassifizierten Behälter oder ein Rohr einbringt, abhängig von den erfaßten und aufgezeichneten Leistungsüahigkeiten jedes individuellen Bauelements.
  • Derartige Prozeduren für die Klassifizierung von EPROM-Bauelementen entsprechend ihrer Qualität sowie derartige Einrichtungen und Prozeduren zur automatischen Handhabung und Auswahl der Bauelemente sind dem auf diesem Gebiet tätigen Techniker bekannt, so daß sie zur Vermeidung einer Überlastung der vorliegenden Beschreibung nicht beschrieben werden, der Leser stattdessen auf die umfangreiche und leicht verfügbare Literatur zu diesem Thema verwiesen wird.
  • Ein derzeit bevorzugtes Flußdiagramm des Prozessors gemäß der Erfindung ist in Fig. 7 gezeigt. Ein solches Flußdiagramm kann als kennzeichnend für einen End-Produktionsablauf bei der Fertigung von EPROM-Halbleiterbauelementen betrachtet werden.
  • Die einzelnen Bauelemente, deren Speicherzellen sämtlich auf "null" programmiert sind, und die direkt von den Fertigungsstraßen kommen, ohne daß sie irgendeine Qualitätsprüfung durchlaufen haben, werden in Metallrohre (üblicherweise Aluminiumrohre) eingebracht und 72 Stunden lang in einem Ofen bei 170ºC untergebracht.
  • Die die Bauelemente enthaltenden Rohre werden dann zu einer automatischen Maschine zum Bestücken spezieller Burn-In-Karten des erfindungsgemäßen Systems mit den Bauelementen bewegt. Der Bestückungs- Roboter übernimmt es, die Bauelemente in die auf der Karte befindlichen Fassungen einzustecken, und nach dem Einsteckvorgang verifiziert der Karten-Mikroprozessor das Vorhandensein oder das Fehlen von Kurzschlüssen an den Ausgängen der Bauelemente. Bejahendenfalls wird das Bauelement sofort aus der Fassung herausgezogen und bei den Ausschußelementen plaziert.
  • Jede Karte wird, vollständig mit Bauelementen bestückt, in den Burn- In-Ofen eingeführt und an die CPU des Systems angeschlossen. Die auf den Karten befindlichen Bauelemente werden dann bei 125ºC 24 Stunden lang einer dynamischen Burn-In-Behandlung unterzogen, während welcher Zeit die Bauelemente folgende Prüfungen durchmachen:
  • i) Verifizieren, daß sämtliche EPROM-Zellen den Zustand "null" halten;
  • ii) Löschen;
  • iii) Programmieren eines ersten Prüfmusters;
  • iv) Verifizieren des ersten Prüfmusters;
  • v) Wiederholen der Schritte iii) und iv) für eine Anzahl "n" verschiedener Prüfmuster;
  • vi) Programmieren eines speziellen prüfplatinen Musters, um die EPROM-Bauelemente vorzubereiten für die anschließende dynamische Prüfung zwecks Bestimmung der Zugriffszeit (TAC).
  • Die die Bauelemente aufnehmenden Karten werden zu einer automatischen Maschine oder einem automatischen Roboter bewegt, der das Herausziehen der Bauelemente aus den Fassungen der Karten übernimmt und als Funktion der Abstufung oder Klassifizierung, die dem Bauelement zugemessen wurde (abhängig von den Ergebnissen der Prüfungen, denen das Bauelement unterzogen wurde), welche von dem Karten- Mikroprozessor gespeichert worden war, die einzelnen Bauelemente in entsprechend klassifizierten Rohren ablegt.
  • Einer automatischen Prüfvorrichtung können unterschiedliche Lose von Bauelementen, die bereits als Funktion ihrer erwiesenen Leistungsfähigkeiten bezüglich der parametrischen Prüfung und funktionellen Prüfung Massifiziert worden sind, zugeführt werden, um die Zugriffszeit (TAC) zu bestimmen und eine weitere Klassifizierung der Bauelemente nach Qualitätsabstufungen vorzunehmen.
  • Dann werden die Bauelemente gestempelt und gelöscht.
  • An diesem Punkt kann man die Bauelemente als für die Auslieferung fertig betrachten, obschon eine weitere Prüfung der Löschung der Prüfdaten und/oder eine eventuelle zweite Zugriffszeit-Prüfung erfolgen kann.
  • Der beschriebene Ablauf kann selbstverständlich vollständig automatisch vonstatten gehen, indem geeignete Transfereinrichtungen für die Karten und die Rohre zur Verfügung gestellt werden.
  • Der Typ, die Anzahl und das wiederholte Durchlaufen der verschiedenen Prüfungen sowie die Verweilzeiten und die Prüftemperaturen können abweichend von den angegebenen Werten sein, um spezielle Erfordernisse zu erfüllen. In sämtlichen Fällen gestattet die erfindungsgemäße Vorrichtung im wesentlichen das Kombinieren der Burn-In-Prüfung mit dem funktionellen und parametrischen Prüfen von EPROM-Bauelementen, wodurch die Prüfzeiten und die Handhabung der Bauelemente stark reduziert werden, wobei die Durchführung der parametrischen und Funktionsprüfungen der EPROM-Bauelemente möglich ist, während diese der Burn-In-Behandlung unterzogen werden, so daß ein höheres Maß an Produktzuverlässigkeit gewährleistet wird.

Claims (7)

1. Vorrichtung zur Funktionsprüfung und zum Bestimmen der Kennwerte von EPROM-Halbleiterbauelementen während der Burn-In- Wärmebehandlung, mit einer Einrichtung zum Löschen der EPROM-Bauelemente durch Bestrahlen mit UV-Licht, mit einer Einrichtung zum Programmieren der EPROMs, mit einer Einrichtung zum Verifizieren der Programmierung der EPROMs, mit einer Einrichtung zum Durchführen des Burn-Ins der programmierten Bauelemente, mit einer Einrichtung zum Verifizieren des Haltens der programmierten Daten, mit einer Einrichtung zum Messen der parametrischen (DC) und der dynamischen (TAC) Kennwerte der Bauelemente, und mit einer Einrichtung zum Klassifizieren und Handhaben der einzelnen Bauelemente, umfassend:
a) Mindestens eine Burn-In-Kammer (3), die zumindest an einer Wand mit mehreren Schlitzen (9, 10) versehen ist, die automatische Schließmittel (12a, 12b) aufweisen und zur Aufnahme einer Karte (7, 8) geeignet sind;
b) eine Mehrzahl erster Karten (7) zur Aufnahme der zu prüfenden Bauelemente (17), wobei jede der ersten Karten einen ersten Teil (16) aufweist, der mit mehreren parallel geschalteten Buchsen zum Einstecken der Bauelemente (17) ausgestattet ist, und einen zweiten Teil (18) aufweist, der einen Mikroprozessor enthält, wobei ein in die Schlitze passender Kuppelkörper (19) zwischen dem ersten Teil (16) und dem zweiten Teil (18) jeder der ersten Karten (7) vorhanden ist und der zweite Teil (18) der ersten Karten (7) nach Einsetzen der Karte in einen der Schlitze (9) außerhalb der Kammer (3) verbleibt;
c) eine Mehrzahl zweiter Karten (8), die mindestens eine UV- Lampe (22) enthalten, wobei jede der zweiten Karten einen mit mindestens einer UV-Lampe (22) versehenen ersten Teil (21) und einen Schalt- und Stromversorgungsmittel für die Lampe enthaltenden zweiten Teil (23) aufweist, wobei ein in geeigneter Weise in die Schlitze (10) passender Koppelkörper (19) zwischen zwei Teilen (21, 23) jeder von den zweiten Karten (8) vorhanden ist, der zweite Teil (23) jeder der zweiten Karten (8) nach dem Einsetzen der Karte (8) in einen der Schlitze (10) außerhalb der Kammer (3) verbleibt;
d) eine zentrale Verarbeitungseinheit (CPU) (4) des Systems, welche mit dem Mikroprozessor jeder der ersten Karten (7) zur Aufnahme der zu prüfenden Bauelemente sowie mit den Schaltmitteln jeder der zweiten Karten (8), die mindestens eine UV- Lampe (22) enthalten, verbunden ist;
wobei jede der UV-Lampen enthaltenden zweiten Karten (8) funktionell zwischen zwei der ersten Karten (7) zur Aufnahme der zu prüfenden Bauelemente liegt; und
die Mikroprozessoren die Ausführung der folgenden Operationen mit den Bauelementen festlegen: Programmieren, Verifizieren der Programmierung, Verifizieren des Haltens der programmierten Daten, Klassifizierung der Bauelemente hinsichtlich Qualität und Identifizierung der Bauelemente unter Steuerung der zentralen Verarbeitungseinheit des Systems, welche das Schalten der UV-Lampen für Löschvorgänge koordiniert.
2. Vorrichtung nach Anspruch 1, bei der die Schlitze (9, 10) zum Einsetzen der ersten und der zweiten Karten (7,8) durch eine Wand (13) der Burn-In-Kammer (3) mittels eines Rahmens (11) aus Isoliermaterial definiert sind, welcher eine Mittelöffnung (9, 10) mit im wesentlichen rechteckigem Querschnitt und Verjüngung über die Dicke der Wand (13) der Kammer (3) aufweist, um eine Öffnung in Form eines Pyramidenstumpfs mit rechtwinkeliger Basis zu bilden, wobei die Hauptbasis des Pyramidenstumpfs der äußeren Oberfläche (14) der Wand (13) entspricht.
3. Vorrichtung nach Anspruch 2, bei dem die Schlitze (9, 10) mit individuellen automatischen Mitteln (12a, 12b) zum Verschließen des Schlitzes bei Fehlen einer in den Schlitz selbst eingeführten Karte aufweisen.
4. Vorrichtung nach Anspruch 1, bei der die ersten und zweiten Karten (7, 8) mit einem zentralen Kuppelkörper (19) ausgestattet sind, der die Form eines Pyramidenstumpf-Steckers besitzt und zu der Form der Öffnung der Schlitze (9,10) paßt.
5. Vorichtung nach Anspruch 1, bei der der Mikroprozessor, welcher in dem zweiten Teil (18) der ersten Karten (7) zur Aufnahme der zu prüfenden Bauelemente (17), welcher nach dem Einschieben der Karte (7) in einen der Schlitze (9) außerhalb der Burn-In-Kammer (3) verbleibt, untergebracht ist, eine Steuereinheit, einen Nur-Lese- Speicher, einen Schreib-Lese-Speicher und Eingabe- und Ausgabe- Schnittstellenstufen aufweist.
6. Vorrichtung nach Anspruch 1, bei der die ersten Karten (7) zur Aufnahme der Bauelemente (17) über die Schlitze (9) einer Vorderwand (13) der Kammer (3) in das Innere der Burn-In-Kammer (3) eingeführt werden, und die UV-Lampen (22) tragenden zweiten Karten (8) über die Schlitze (10) einer Rückwand (13') der Kammer (3) in das Innere der Burn-In-Kammer (3) eingeführt werden.
7. Verfahren zur Funktionsprüfung und zum Bestimmen der Kennwerte von EPROM-Halbleiterbauelementen während einer Burn-In-Wärmebehandlung, umfassend die folgenden Schritte:
A) Programmieren einer Musters "alles 0" der Zellen der EPROM-Bauelemente, wenn diese von den Fertigungsstraßen übernommen werden;
B) Einbringen der Bauelemente in Rohre und Lagern bei einer Temperatur gleich oder größer 170ºC während mindestens 72 Stunden;
C) Automatisches Bestücken einzelner Bauelemente aus den Rohren auf mit geeigneten Fassungen versehene Karten; Verifizieren der Gültigkeit der während des Schritts A) programmierten Daten und automatisches Zurückweisen von ungültigen Bauelementen;
D) dynamische Burn-In-Behandlung bei einer Temperatur von gleich oder größer 125ºC, durchgeführt in einer Burn-In-Kammer, und Unterziehen der in die auf den Karten befindlichen Fassungen eingesteckten Bauelemente folgenden Prüfungen unter der Steuerung eines Karten-Mikroprozessors ohne Entfernung der Karten aus der Burn-In-Kammer:
i) Verifizieren des Zustands "null" sämtlicher EPROM- Zellen;
ii) Löschen mit Hilfe von UV-Lampen tragenden Karten, die mit den bauelementtragenden Karten im Inneren der Burn-In-Kammer verkämmt angeordnet sind;
iii) Programmieren eines Testmusters;
iv) Verifizierung des Testmusters;
v) Wiederholen der Schritte ii), iii) und iv) für eine Anzahl "n" verschiedener Testmuster;
vi) Klassifizierung der einzelnen Bauelemente nach Maßgabe spezieller Qualitätsklassen;
vii) Programmieren eines speziellen Testmusters für nachfolgende Prüfung;
E) Automatisches Ziehen der Bauelemente aus den Fassungen der Karten und deren Klassifizierung durch automatisches Einbringen der Bauelemente in klassifizierte Rohre nach Maßgabe besonderer Qualitätsabstufungen;
F) Prüfen von dynamischen (TAC) Parametern der Bauelemente und weitere Klassifizierung der Bauelemente als Funktion der bestimmten individuellen dynamischen Kennwerte;
G) Stempeln der Bauelemente und abschließendes Löschen der noch in den Speicherzellen befindlichen Daten.
DE8787830271T 1986-07-22 1987-07-15 Verfahren und apparat zum testen von eprom-halbleitern waehrend des einbrennvorgangs. Expired - Fee Related DE3786203T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT83633/86A IT1201837B (it) 1986-07-22 1986-07-22 Sistema per la verifica della funzionalita' e delle caratteristiche di dispositivi a semiconduttore di tipo eprom durante il "burn-in"

Publications (2)

Publication Number Publication Date
DE3786203D1 DE3786203D1 (de) 1993-07-22
DE3786203T2 true DE3786203T2 (de) 1993-09-23

Family

ID=11323439

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787830271T Expired - Fee Related DE3786203T2 (de) 1986-07-22 1987-07-15 Verfahren und apparat zum testen von eprom-halbleitern waehrend des einbrennvorgangs.

Country Status (5)

Country Link
US (2) US4799021A (de)
EP (1) EP0254691B1 (de)
JP (1) JP2615058B2 (de)
DE (1) DE3786203T2 (de)
IT (1) IT1201837B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10036177A1 (de) * 2000-07-25 2002-02-14 Infineon Technologies Ag Vorrichtung zum Testen von Halbleitereinrichtungen

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY103847A (en) * 1988-03-15 1993-09-30 Yamaichi Electric Mfg Laminated board for testing electronic components
US5030905A (en) * 1989-06-06 1991-07-09 Hewlett-Packard Company Below a minute burn-in
JPH03146884A (ja) * 1989-11-02 1991-06-21 Mitsubishi Electric Corp バーンイン装置
US4985988A (en) * 1989-11-03 1991-01-22 Motorola, Inc. Method for assembling, testing, and packaging integrated circuits
JP2830269B2 (ja) * 1990-01-12 1998-12-02 ソニー株式会社 ディスク装置
US5086271A (en) * 1990-01-12 1992-02-04 Reliability Incorporated Driver system and distributed transmission line network for driving devices under test
US5200885A (en) * 1990-04-26 1993-04-06 Micro Control Company Double burn-in board assembly
US5157829A (en) * 1990-10-02 1992-10-27 Outboard Marine Corporation Method of burn-in testing of circuitry
JP2746763B2 (ja) * 1991-02-18 1998-05-06 シャープ株式会社 バーンイン装置およびこれを用いるバーンイン方法
US5265099A (en) * 1991-02-28 1993-11-23 Feinstein David Y Method for heating dynamic memory units whereby
US5315598A (en) * 1991-04-04 1994-05-24 Texas Instruments Incorporated Method to reduce burn-in time and inducing infant failure
JP2862154B2 (ja) * 1991-07-22 1999-02-24 富士通株式会社 バーンイン装置
US5391984A (en) * 1991-11-01 1995-02-21 Sgs-Thomson Microelectronics, Inc. Method and apparatus for testing integrated circuit devices
US5353254A (en) * 1992-05-21 1994-10-04 Texas Instruments Incorporated Semiconductor memory device having burn-in test circuit
US5390129A (en) * 1992-07-06 1995-02-14 Motay Electronics, Inc. Universal burn-in driver system and method therefor
US5339028A (en) * 1992-07-23 1994-08-16 Texas Instruments Incorporated Test circuit for screening parts
US5402078A (en) * 1992-10-13 1995-03-28 Micro Control Company Interconnection system for burn-in boards
DE59408020D1 (de) * 1993-02-10 1999-05-06 Sieba Ag Vorrichtung zur Prüfung von Modulen
IT1261411B (it) * 1993-03-12 1996-05-23 Texas Instruments Italia Spa Metodo e circuiteria per l'uso di memorie aventi locazioni difettose erelativa apparecchiatura di produzione.
US5375091A (en) * 1993-12-08 1994-12-20 International Business Machines Corporation Method and apparatus for memory dynamic burn-in and test
US5528161A (en) * 1994-09-15 1996-06-18 Venturedyne Limited Through-port load carrier and related test apparatus
US5538141A (en) * 1994-09-27 1996-07-23 Intel Corporation Test flow assurance using memory imprinting
US5724365A (en) * 1996-05-24 1998-03-03 Advanced Micro Devices, Inc. Method of utilizing redundancy testing to substitute for main array programming and AC speed reads
US5927512A (en) * 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US6100486A (en) 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5844803A (en) * 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5915231A (en) * 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) * 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US5883844A (en) * 1997-05-23 1999-03-16 Stmicroelectronics, Inc. Method of stress testing integrated circuit having memory and integrated circuit having stress tester for memory thereof
US7120513B1 (en) 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US5907492A (en) * 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US5940466A (en) * 1997-10-29 1999-08-17 Micron Electronics, Inc. Apparatus for counting parts in a tray
US5996996A (en) * 1998-02-20 1999-12-07 Micron Electronics, Inc. Method of sorting computer chips
US5998751A (en) * 1998-02-20 1999-12-07 Micron Electronics, Inc. Sorting system for computer chips
US6049624A (en) 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
US6512392B2 (en) * 1998-04-17 2003-01-28 International Business Machines Corporation Method for testing semiconductor devices
US6137301A (en) * 1998-05-11 2000-10-24 Vanguard International Semiconductor Company EPROM used as a voltage monitor for semiconductor burn-in
KR100269948B1 (ko) * 1998-08-07 2000-10-16 윤종용 반도체 번-인 공정의 반도체 디바이스 추출/삽입 및자동분류장치
US6563070B2 (en) 1999-03-30 2003-05-13 Micron Technology, Inc. Enhanced grading and sorting of semiconductor devices using modular “plug-in” sort algorithms
US6307388B1 (en) * 2000-02-23 2001-10-23 Unisys Corporation Electromechanical apparatus for testing IC chips using first and second sets of substrates which are pressed together
DE10115280C2 (de) * 2001-03-28 2003-12-24 Infineon Technologies Ag Verfahren zum Klassifizieren von Bauelementen
US7826287B2 (en) * 2006-02-24 2010-11-02 Freescale Semiconductor, Inc. Testing non-volatile memory devices for charge leakage
WO2010005747A2 (en) * 2008-06-16 2010-01-14 Data I/O Corporation Programmer actuator system and method of operation thereof
CN104062471B (zh) * 2014-06-30 2017-01-18 深圳市迈昂科技有限公司 一种灯具老化架、老化方法及老化监控***
JP6274127B2 (ja) * 2015-02-24 2018-02-07 株式会社Jvcケンウッド 不揮発性半導体記憶装置の評価システム、評価方法、及び評価プログラム
JP6274128B2 (ja) * 2015-02-24 2018-02-07 株式会社Jvcケンウッド 不揮発性半導体記憶装置の評価方法、評価システム、及び評価プログラム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969618A (en) * 1974-11-29 1976-07-13 Xerox Corporation On line PROM handling system
NL7416755A (nl) * 1974-12-23 1976-06-25 Philips Nv Werkwijze en inrichting voor het testen van een digitaal geheugen.
US4379259A (en) * 1980-03-12 1983-04-05 National Semiconductor Corporation Process of performing burn-in and parallel functional testing of integrated circuit memories in an environmental chamber
JPS5853775A (ja) * 1981-09-26 1983-03-30 Fujitsu Ltd Icメモリ試験方法
US4636726A (en) * 1982-01-04 1987-01-13 Artronics Corporation Electronic burn-in system
US4578751A (en) * 1982-06-25 1986-03-25 At&T Technologies, Inc. System for simultaneously programming a number of EPROMs
JPS59121698A (ja) * 1982-12-21 1984-07-13 Fujitsu Ltd 消去可能読出し専用記憶素子の試験方法
JPS60145667A (ja) * 1984-01-09 1985-08-01 Mitsubishi Electric Corp 紫外線照射消去形不揮発性メモリの試験方法
DE8424493U1 (de) * 1984-08-16 1985-08-08 Brumm GmbH Elektronik-Gerätebau, 1000 Berlin Prüfadapter
FR2570232A1 (fr) * 1984-09-11 1986-03-14 Thomson Csf Dispositif de traduction de sequence de test en sequence de rodage pour circuit logique et/ou numerique, procede de rodage de circuit logique et/ou numerique et dispositif de rodage de circuit logique et/ou numerique
GB2168802B (en) * 1984-10-06 1988-10-26 David Nicholas Young Heating oven and testing apparatus for semiconductors
GB8425299D0 (en) * 1984-10-06 1984-11-14 Young D N Heating oven
US4713611A (en) * 1986-06-23 1987-12-15 Vtc Incorporated Burn-in apparatus for integrated circuits mounted on a carrier tape

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10036177A1 (de) * 2000-07-25 2002-02-14 Infineon Technologies Ag Vorrichtung zum Testen von Halbleitereinrichtungen
DE10036177C2 (de) * 2000-07-25 2002-07-11 Infineon Technologies Ag Verfahren zum Testen von Halbleitereinrichtungen

Also Published As

Publication number Publication date
EP0254691A3 (en) 1990-02-14
EP0254691A2 (de) 1988-01-27
US4799021A (en) 1989-01-17
US4871963A (en) 1989-10-03
EP0254691B1 (de) 1993-06-16
JP2615058B2 (ja) 1997-05-28
IT8683633A0 (it) 1986-07-22
DE3786203D1 (de) 1993-07-22
IT1201837B (it) 1989-02-02
JPS6352073A (ja) 1988-03-05

Similar Documents

Publication Publication Date Title
DE3786203T2 (de) Verfahren und apparat zum testen von eprom-halbleitern waehrend des einbrennvorgangs.
DE19680913C2 (de) Halbleiterbauelement-Transport- und -Handhabungseinrichtung
EP1097460B1 (de) Integrierte schaltung mit einer selbsttesteinrichtung zur durchführung eines selbsttests der integrierten schaltung
DE69308804T2 (de) Testverfahren für Elemente von integrierten Schaltungen und dazugehöriges integriertes Element
DE102008054071B4 (de) Verfahren zum Betreiben eines Gewebeprozessors und Gewebeprozessor
DE3688612T2 (de) System mit Elektronenstrahlprüfsonde zum Analysieren integrierter Schaltungen.
DE2945377C2 (de)
DE112005000598B4 (de) Verfahren zur Identifizierung einer Zuckerkettenstruktur und Vorrichtung zur Analyse derselben
DE2555439A1 (de) Monolithische hochintegrierte halbleiterschaltung
EP0144078A2 (de) Verfahren und Anordnung zum Prüfen einer Schaltung nach der Abfragepfad-Technik
DE10240877A1 (de) Fehlerklassifikations-/Inspektions-System
DE19957614B4 (de) Verfahren zum Handhaben eines IC-Bausteins
DE3728521A1 (de) Anordnung und verfahren zur feststellung und lokalisierung von fehlerhaften schaltkreisen eines speicherbausteins
DE19851861A1 (de) Fehleranalysespeicher für Halbleiterspeicher-Testvorrichtungen und Speicherverfahren unter Verwendung des Fehleranalysespeichers
DE19525536C2 (de) Verfahren und Vorrichtung zur Feststellung eines Fehlers in einem IC unter Verwendung eines Strahls geladener Teilchen
DE102008054066A1 (de) Verfahren und Vorrichtung zum Bearbeiten von Gewebeproben unter Verwendung eines Sensors
DE19880680B4 (de) Halbleiterbauelement-Testgerät und Verfahren zur Durchführung von Tests in einem solchen
DE69017303T2 (de) Testverfahren für eine integrierte Schaltung mit nichtflüchtiger Speicherzelle fähig zum zeitweiligen Halten von Information.
DE1902318A1 (de) Verfahren zur Herstellung von Erzeugnissen in groesseren Mengen unter Zuhilfenahme eines Rechners
DE10059016A1 (de) Verfahren zur Untersuchung von Löchern unter Verwendung eines Ladungspartikelstrahls
DE69300165T2 (de) Verfahren zur Reparatur defekter Elemente in einem Redundanzspeicher.
EP1331473B1 (de) Verfahren und Vorrichtung für die Probenvorbereitung zur Analyse von biologischen Proben
DE10143722A1 (de) Verfahren und Vorrichtung zur Sortierung von Wafern
WO2004046993A9 (de) Verfahren zum durchführen einer qualitätskontrolle für einen analyseprozess und vorrichtung zum durchführen des verfahrens
DE10115280A1 (de) Verfahren zum Klassifizieren von Bauelementen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee