DE3786046T2 - Verfahren zur herstellung von festkoerpern einrichtungen mit duennen dialektrischen schichten. - Google Patents
Verfahren zur herstellung von festkoerpern einrichtungen mit duennen dialektrischen schichten.Info
- Publication number
- DE3786046T2 DE3786046T2 DE8787901849T DE3786046T DE3786046T2 DE 3786046 T2 DE3786046 T2 DE 3786046T2 DE 8787901849 T DE8787901849 T DE 8787901849T DE 3786046 T DE3786046 T DE 3786046T DE 3786046 T2 DE3786046 T2 DE 3786046T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicon
- amorphous silicon
- polysilicon
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000007787 solid Substances 0.000 title claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 42
- 230000003647 oxidation Effects 0.000 claims description 27
- 238000007254 oxidation reaction Methods 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 26
- 229920005591 polysilicon Polymers 0.000 claims description 26
- 239000000377 silicon dioxide Substances 0.000 claims description 21
- 235000012239 silicon dioxide Nutrition 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 230000015556 catabolic process Effects 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 238000010884 ion-beam technique Methods 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 235000012431 wafers Nutrition 0.000 description 17
- 229910052681 coesite Inorganic materials 0.000 description 10
- 229910052906 cristobalite Inorganic materials 0.000 description 10
- 229910052682 stishovite Inorganic materials 0.000 description 10
- 229910052905 tridymite Inorganic materials 0.000 description 10
- 230000008021 deposition Effects 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910020667 PBr3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- IPNPIHIZVLFAFP-UHFFFAOYSA-N phosphorus tribromide Chemical compound BrP(Br)Br IPNPIHIZVLFAFP-UHFFFAOYSA-N 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32105—Oxidation of silicon-containing layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/966—Selective oxidation of ion-amorphousized layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
- Die vorliegende Erfindung betrifft Festkörpereinrichtungen und insbesondere ein Verfahren zur Herstellung derartiger Einrichtungen mit einer dünnen Schicht Siliciumdioxid als Dielektrikum.
- Auf dem Gebiet der Halbleiter existieren viele Anwendungen für dünne schichten (d.h. < 25 nm) aus Siliciumdioxid, z.B. als dielektrische Kondensatorund Gate-Elektrodenschichten. Während vielzählige Techniken zur Herstellung derartiger Schichten existieren, betrifft die vorliegende Erfindung eine neue, verbesserte Ergebnisse erzeugende Technik.
- Die IEEE Transactions on Electron Devices, Band ED-32, März 1985, New York, USA, Seiten 577 bis 583, beschreibt die Eigenschaften von thermisch aufgewachsenen, auf Polysilicium gebildeten Siliciumdioxidfilmen und diskutiert die Wirkung des Grades an Rauhigkeit an der Oxid-Polysilicium- Grenzfläche. Das Polysilicium ist vorzugsweise anfänglich in einer amorphen Phase gebildet.
- Gemäß der vorliegenden Erfindung wird ein in Anspruch 1 definiertes Verfahren zur Verfügung gestellt.
- Es wurde eine Technik zum Bilden einer dünnen Siliciumdioxidschicht erfunden, in welcher amorphes Silicium unter Bedingungen oxidiert wird, die wenigstens einen Oberflächenabschnitt des Siliciums amorph erhalten, wenn es der Oxidation unterzogen wird um Siliciumdioxid zu bilden. Das amorphe Silicium wird typischerweise durch chemische Gasphasenabscheidung bei einer ausreichend niedrigen Temperatur gebildet, um die Amorphität des abgeschiedenen Siliciums sicherzustellen. Ein die Leitfähigkeit erhöhender Dotierstoff kann bei einer Konzentration von typisch wenigstens 1 Gew.% wahlweise in dem abgeschiedenen Material, vorzugsweise durch Koabscheidung mit dem amorphen Silicium, enthalten sein.
- Die nachstehende detaillierte Beschreibung betrifft eine verbesserte Technik zum Aufwachsen von Siliciumdioxidschichten auf abgeschiedenem Silicium. Die erfindungsgemäße Technik ergibt sich aus der Entdeckung, daß aufgewachsene SiO&sub2;-Schichten von verbesserter dielektrischer Qualität erhalten werden, wenn das abgeschiedene Silicium amorph ist und die Oxidation des amorphen Siliciums schnell erreicht wird, oder es in anderer Weise erreicht wird, die Umwandlung auf wenigstens einem Oberflächenabschnitt des amorphen Siliciums zu Polysiliciuin zu verhindern. Die Anwendung der vorliegenden Technik auf die Herstellung integrierter Schaltungen und anderer Festkörpereinrichtungen ist möglich. Silicium wird als amorph betrachtet, wenn auf atomarem "Level" nur eine Ordnung von kurzer Reichweite vorhanden ist, wobei beliebige resultierende Körnungen bei Bestimmung mit bekannten Röntgenstrahl- oder Elektronenbeugungstechniken eine Größe von weniger als 1 nm haben. Die Wirksamkeit der vorstehenden Kombination der Bedingungen wird mittels des nachstehenden Beispiels erläutert.
- In einer ersten Serie von Experimenten wurde die Durchbruchspannung von oxidiertem Polysilicium mit verschiedenen Dotierstoffpegeln bestimmt. Zu diesem Zweck wurden 400 nm undotierten Polysiliciums auf einer 100 nm dicken Schicht aus SiO&sub2; abgeschieden, die auf sechs Siliciumwafern, jeder mit 5 Inch im Durchmesser, aufgewachsen wurde. Das Polysilicium wurde durch eine chemische Niedrigdruck-Gasphasenabscheidungs-(CVD)-Reaktion von SiH&sub4; bei einer Temperatur im Bereich von 580 bis 590ºC abgeschieden und war beim Abscheiden in einem semiamorphen Zustand. Zwei der Wafer wurden dann PBr&sub3;- Gas bei einer Temperatur von 950ºC über 10 Minuten ausgesetzt, was zu einer Dotierung des Polysiliciums mit 1,5 Gew.% Phosphor führte. Zwei andere Wafer wurden in ähnlicher Weise über 20 Minuten exponiert, was eine 2 Gew.% Phosphordotierung erzeugte, und die letzten beiden Wafer wurden über 30 Minuten ausgesetzt, was eine 2,2 Gew.%-Dotierung erzeugte. In allen Fällen veranlaßte das Aussetzen erhöhter Temperaturen während der Dotierung das Silicium zur Umwandlung in den polykristallinen Zustand.
- Drei der Wafer, einer bei jedem Dotierpegel, wurden in einer Atmosphäre von 10 % O&sub2;, 90 % Ar und 0,1 % C&sub2;H&sub3;Cl&sub3; bei 950ºC über eine Dauer von 18 Minuten Ofen-oxidiert, was eine ungefähr 17 nm dicke SiO&sub2;- Schicht auf der Oberfläche der Polysiliciumschicht auf jedem Wafer erzeugte. Weitere drei der Wafer, einer bei jedem Dotierpegel, wurden unter O&sub2;-Aussetzung über 85 Sekunden bei einer Temperatur von 1000ºC schnell oxidiert, was durch eine Wolfram-Halogen-Blitzlampe erzeugt wurde. Dies erzeugte auf der Polysiliciumoberfläche jedes Wafers eine ungefähr 20 nm dicke Schicht aus SiO&sub2;. Eine zweite, 340 nm dicke und mit ungefähr 1 Gew.% Phosphor dotierte Polysiliciumschicht wurde auf der vorhergeheden, aufgewachsenen 20 nm-SiO&sub2;-Schicht auf jedem der sechs Wafer abgeschieden. Diese zweite Polysiliciumschicht war strukturiert, um Elektroden auszubilden, und eine elektrische Spannung wurde an jede der Polysiliciumschichten angelegt, wodurch ein elektrisches Feld über der aufgewachsenen 20 nm-SiO&sub2;- Schicht erzeugt wurde.
- Die Durchbruchspannung und somit das Durchbruchfeld wurden für jede aufgewachsene SiO&sub2;-Schicht jedes Wafers bestimmt; die Resultate sind in Tabelle 1 dargestellt. Es ist zu beachten, daß das Durchbruchfeld 5,5 MV/cm an Filmdicke nicht überschritt und bei der höchsten Dotierstoffkonzentration signifikant abnahm. Tabelle 1 Durchbruchfeld für oxidiertes Polysilicium Phosphorkonzentration (Gew.%) Ofenoxidierung Durchbruchfeld (MV/cm) Schnelle Oxidierung
- Dieses Beispiel erläutert die verbesserten, gemäß einem Ausführungsbeispiel der erf indungsgemäßen Technik hergestellten dielektrischen Filme. Vier Siliciumwafer hatten eine auf diesen ausgebildete, 100 nm dicke Siliciumdioxidschicht. Auf der Oxidschicht jedes Wafers waren 400 nm amorphen Siliciums abgeschieden, das in situ mit Phosphor durch Koabscheidung des Siliciums und des Phosphors abgeschieden wurde. Die Abscheidung wurde durch chemische Niedrigdruck-Gasephasenabscheidung unter Verwendung von SiH&sub4; und PH&sub3; als Quellengase und eines geringen Betrags an N&sub2; zum Reduzieren der Formierung großer Partikel erreicht. (Die Verwendung anderer Quellengase ist möglich.) Die Abscheidungstemperatur von 570ºC war niedrig genug, um den amorphen Zustand des Siliciums beim Abscheiden sicherzustellen. (Chemische Gasphasenabscheidungstemperaturen unter ungefähr 580ºC bis 590ºC führen typischerweise zu amorphem Silicium.) Die Abscheidungsrate bei einem Druck von 1 Torr (1 mmHg) war 6,5 nm/min. Dies erlaubte eine relativ kurze Abscheidungsdauer, welche die Rekristallisierung des amorphen Siliciums am Boden des Films verhinderte. Zwei erste Wafer wurden mit 1,5 Gew.% Phosphor und zwei zweite Wafer wurden mit 2,4 Gew.% Phosphor durch dieses Verfahren dotiert. Das abgeschiedene Silicium wurde in dem der Abscheidung folgenden amorphen Zustand behalten.
- Das abgeschiedene amorphe Silicium auf zwei der Wafer, einer bei jedein Dotierpegel, wurde wie vorstehend ofen-oxidiert, was im Mittel eine Oxiddicke von ungefähr 19 nm erzeugte. Das abgeschiedene amorphe Silicium auf den verbleibenden zwei Wafern, einer bei jedem Dotierpegel, wurde wie vorstehend schnell oxidiert, was eine Oxiddicke von im Mittel 23 nm erzeugte. Jeder Wafer hatte dann eine obere dotierte Polysiliciumschicht, die auf der aufgewachsenen Oxidschicht abgeschieden war und strukturiert war, um als Elektrode wie vorstehend zu dienen.
- Die resultierenden Durchbruchfelder wurden wie vorstehend ermittelt, und die Ergebnisse sind in Tabelle 2 dargestellt. Tabelle 2 Durchbruchfeld für oxidiertes amorphes Silicium Phosphorkonzentration (Gew.%) Ofenoxidierung Durchbruchfeld (MV/ cm) Schnelle Oxidierung
- Es ist zu erkennen, daß die Kombination schneller Oxidation und amorphen Siliciums zu einem Oxid mit signifikant verbesserter Qualität im Vergleich zu mit der herkömmlichen Technik der Ofen-Oxidierung des Polysiliciums hergestellten Siliciumdioxidfilmen führt und ebenfalls sowohl der schnellen Oxidierung von Polysilicium und der Ofen-Oxidierung amorphen Siliciums überlegen ist. Dies liegt an verbesserter Oberflächenglattheit des schnell oxidierten amorphen Siliciums. Es ist festzuhalten, daß die Verbesserung bei relativ hohen Dotierstoffkonzentrationen, d.h. oberhalb von ungefähr 2 Gew.% bei Phosphor als Dotierstoff, besonders signifikant ist. Die abgeschiedene amorphe Siliciumschicht kann durch ihre gesamte Dicke durch die vorliegende Technik oxidiert werden, oder es kann alternativ nur ein Oberflächenabschnitt oxidiert werden. Durch den vorstehenden schnellen Oxidationsprozeß wurde das amorphe, unter dem Oberflächenabschnitt liegende Siliciummaterial polykristallin. Falls der Oberflächenabschnitt ausreichend oxidiert ist, bevor Kornwachstum des Siliciummaterials auftritt, werden die verbesserten dielektrischen Eigenschaften größtenteils unabhängig von nachfolgendem Kornwachstum in dem darunterliegenden Material erhalten. Transmissionselektronenmikroskopaufnahmen des darunterliegenden Siliciums zeigen, daß die resultierenden Siliciumkörner, wenn die Oberfläche des amorphen Siliciums schnell oxidiert wird, viel uniformer sind im Vergleich zu dem Fall, daß die Oberfläche des Polysiliciums entweder unter den vorstehenden schnellen oder Ofen-Oxidations- Bedingungen oxidiert ist. Es ist ebenfalls festzuhalten, daß, obwohl es bekannt ist, daß höhere Temperaturen dazu tendieren, Kornwachstum zu unterstützen, die "schnelle Oxidation" (bei 1000ºC) so viel kürzer in ihrer Dauer als die "Ofen-Oxidation" (bei 950ºC) in diesem Beispiel war, daß verbesserte dielektrische Qualität erhalten wurde. Dies beruht auf der schnell oxidierten Oberfläche, die eine SiO&sub2;- "Abdeckung" bildete, die die Oberflächenglattheit aufrecht erhielt, selbst wenn einiges Kornwachstum in dem darunterliegenden Silicium auftrat.
- Generell bedeutet "schnelle Oxidation" hier das Durchführen der Oxidation in weniger als 5 Minuten, wie es bei einer Blitzlampenheizvorrichtung erreicht werden kann. Beim Erreichen der schnellen Oxidation sollte der Temperaturanstieg eine Heizrate zur Verfügung stellen, die den Übergang von einer relativ niedrigen Temperatur (d.h. 600ºC) zu einer Oxidationstemperatur von über 950ºC in weniger als 5 Minuten durchführt. Ein typischer Strahlungsheizer (d.h. Blitzlampe) erzeugt diesen Übergang in weniger als 1 Minute, und typischerweise in nur wenigen Sekunden, selbst beim Beginn von Raumtemperatur. Dieser schnelle Übergang hilft signifikant, Polysilicium-Kornwachstum vor dem Formen der Oxid- "Abdeckung" zu vermeiden. Die Zeit bei der Maximaltemperatur ist ebenfalls geringer als 5 Minuten, und in typischen Fällen geringer als 2 Minuten. Der Abfall der Temperatur kann dann, falls erwünscht, relativ lang dauern, da sich die Oxid- "Abdeckung" gebildet hat und die Oberflächenglattheit aufrecht erhält, selbst wenn weiteres Polysiliciumkornwachstum während des Abfalls oder in nachfolgenden Heizschritten auftritt. Die Maximaltemperatur ist bei einer trockenen Sauerstoffumgebung bei Atmosphärendruck typischerweise größer als 950ºC.
- Obwohl vorstehend die Abscheidung amorphen Siliciums erläutert wurde, kann das amorphe Silicium durch andere Techniken gebildet werden. Zum Beispiel kann eine Schicht abgeschiedenen Polysiliciums durch Ionenstrahlschäden amorph gehalten werden. Die Ionenart kann z.B. ein Inertgas (d.h. Argon) oder ein zur Erhöhung der Leitfähigkeit des Siliciums verwendeter Dotierstoff sein. Jedoch muß in manchen Fällen nur ein Oberflächenabschnitt des Polysiliciums aus den vorstehend beschriebenen Gründen amorph gemacht werden. Es wird empfohlen, daß vor dem Oxidieren der amorphe Oberflächenabschnitt wenigstens 10 nm dick ist, um der Sicherstellung der hier beschriebenen Vorteile zu helfen. Die Oxidation wird typischerweise zur Herstellung einer Dicke des Siliciumdioxids von wenigstens 3 nm fortschreiten lassen. Die Oxidation wird typischerweise vor der Oxidierung der gesamten Dicke des abgeschiedenen Siliciums beendet, aber es kann, falls erwünscht, die gesamte Dicke oxidiert werden. Falls die Oxidation bei einer ausreichend niedrigen Temperatur (z.B. bei weniger als ungefähr 580ºC) erreicht wird, kann dann die gesamte Dicke der Siliciumschicht während des Oxidationsprozesses unter der Annahme, daß sie das in dem Zustand vor der Oxidation war, amorph bleiben. Das Aussetzen höherer Temperaturen (z.B. mehr als ungefähr 590ºC) während nachfolgender Prozeßschritte kann dann die Polysiliciumkornformierung in dem Silicium unterhalb des oxidierten Oberflächenbereichs bewirken. Aus den vorstehend beschriebenen Gründen führt ebenfalls in diesem Fall die oxidierte Oberflächen- "Abdeckung" zu verbesserter Oberflächenglattheit und erhöhtem elektrischem Durchbruchfeld.
- Es ist aus den vorstehenden Beispielen zu erkennen, daß die vorliegenden Techniken eine Oxidschicht mit einem elektrischen Durchbruchfeld von typischerweise über 8 MV/cm erzeugen. In einem typischen Fall stellt sich heraus, daß das elektrische Durchbruchfeld von durch die erfindungsgemäße Technik hergestelltem SiO&sub2; wenigstens 10 % größer ist als das einer gleichdicken Schicht aus SiO&sub2;, die auf Polysilicium unter vergleichbaren Oxidationsbedingungen (z.B. die gleichen Zeiten, Temperaturen und Oxidationsumgebung) aufgewachsen wurde. Andere auf dem Gebiet bekannte Schritte (z.B. Aufwachsen oder Abscheiden von Siliciumnitrid auf dem Siliciumdioxid) können zur weiteren Verbesserung verschiedener Eigenschaften der durch die vorliegenden Technik gebildeten Schichten verwendet werden.
Claims (9)
1. Verfahren zur Herstellung einer Festkörpereinrichtung
durch Schritte, welche die Abscheidung einer Schicht
amorphen Siliciums und die Oxidierung wenigstens eines
Abschnittes dieser Schicht umfassen,
dadurch gekennzeichnet,
daß die Oxidierung durch kontinuierliches Anheben der
Temperatur des amorphen Siliciums von 600ºC auf
wengistens 950ºC in einer Sauerstoff enthaltenden
Umgebung in einer Zeitdauer von weniger als 5 Minuten
erreicht wird, um einen Oberflächenabschnitt der Schicht
zu oxidieren, bevor der darunterliegende Abschnitt des
amorphen Siliciums zu Polysilicium umgewandelt ist, wobei
eine glatte Schicht aus Siliciumdioxid mit einem erhöhten
elektrischen Durchbruchfeld auf einer Schicht aus
Polysilicium erhalten wird.
2. Verfahren nach Anspruch 1,
in welchem das amorphe Silicium beim Abscheiden bei einer
Temperatur von weniger als ungefähr 590ºC im amorphen
Zustand ist.
3. Verfahren nach Anspruch 1,
in welchem das amorphe Silicium durch Ionenstrahlschäden
aus abgeschiedenem polykristallinem Silicium gebildet
wird.
4. Verfahren nach Anspruch 1,
in welchem das amorphe Silicium wenigstens 1 Gew.% eines
leitfähigkeitserhöhenden Dotierstoffes enthält, der mit
der Schicht aus Silicium ko-abgeschieden wurde.
5. Verfahren nach Anspruch 1,
in welchem das amorphe Silicium wenigstens 2 Gew.% eines
leitfähigkeitserhöhenden Dotierstoffs enthält.
6. Verfahren nach Anspruch 4 oder 5,
in welchem der Dotierstoff Phosphor ist.
7. Verfahren nach Anspruch 1,
in welchem das Erhitzen die Schicht bei einer Temperatur
von mehr als 950ºC über eine Zeit von weniger als
5 Minuten hält.
8. Verfahren nach Anspruch 1,
in welchem das Erhitzen die Schicht bei einer Temperatur
über 950ºC über eine Zeitdauer hält, die ausreichend kurz
ist, daß die Dicke des oxidierten Abschnitts der Schicht
geringer als 25 nm ist.
9. Verfahren nach Anspruch 1,
in welchem das Erhitzen die Schicht bei einer Temperatur
von über 950ºC über eine Zeitdauer hält, die ausreichend
lang ist, daß die Dicke des oxidierten Abschnitts der
Schicht wenigstens 3 nm ist.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/833,884 US4814291A (en) | 1986-02-25 | 1986-02-25 | Method of making devices having thin dielectric layers |
| PCT/US1987/000272 WO1987005152A1 (en) | 1986-02-25 | 1987-02-06 | Fabrication of solid-state devices having thin dielectric layers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3786046D1 DE3786046D1 (de) | 1993-07-08 |
| DE3786046T2 true DE3786046T2 (de) | 1993-09-09 |
Family
ID=25265516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE8787901849T Expired - Fee Related DE3786046T2 (de) | 1986-02-25 | 1987-02-06 | Verfahren zur herstellung von festkoerpern einrichtungen mit duennen dialektrischen schichten. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4814291A (de) |
| EP (1) | EP0258394B1 (de) |
| JP (1) | JPH0691080B2 (de) |
| KR (1) | KR910002433B1 (de) |
| CA (1) | CA1297764C (de) |
| DE (1) | DE3786046T2 (de) |
| WO (1) | WO1987005152A1 (de) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5851871A (en) * | 1987-12-23 | 1998-12-22 | Sgs-Thomson Microelectronics, S.R.L. | Process for manufacturing integrated capacitors in MOS technology |
| CA2051686C (en) * | 1990-01-22 | 2001-10-23 | Bing Yeh | Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate |
| KR970009976B1 (ko) * | 1991-08-26 | 1997-06-19 | 아메리칸 텔리폰 앤드 텔레그라프 캄파니 | 증착된 반도체상에 형성된 개선된 유전체 |
| JP2855919B2 (ja) * | 1991-10-24 | 1999-02-10 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3313840B2 (ja) * | 1993-09-14 | 2002-08-12 | 富士通株式会社 | 半導体装置の製造方法 |
| US6107105A (en) * | 1994-05-13 | 2000-08-22 | Micron Technology, Inc. | Amorphous tin films for an integrated capacitor dielectric/bottom plate using high dielectric constant material |
| US6770924B1 (en) | 1994-05-13 | 2004-08-03 | Micron Technology, Inc. | Amorphous TiN films for an integrated capacitor dielectric/bottom plate using high dielectric constant materials |
| US5712177A (en) * | 1994-08-01 | 1998-01-27 | Motorola, Inc. | Method for forming a reverse dielectric stack |
| US5665620A (en) * | 1994-08-01 | 1997-09-09 | Motorola, Inc. | Method for forming concurrent top oxides using reoxidized silicon in an EPROM |
| US5665625A (en) | 1995-05-19 | 1997-09-09 | Micron Technology, Inc. | Method of forming capacitors having an amorphous electrically conductive layer |
| US5780342A (en) * | 1996-12-05 | 1998-07-14 | Winbond Electronics Corporation | Method for fabricating dielectric films for non-volatile electrically erasable memories |
| US6017786A (en) * | 1997-12-17 | 2000-01-25 | Advanced Micro Devices, Inc. | Method for forming a low barrier height oxide layer on a silicon substrate |
| US7192829B2 (en) | 1998-07-17 | 2007-03-20 | Micron Technology, Inc. | Methods of forming floating gate transistors |
| US6338987B1 (en) * | 1998-08-27 | 2002-01-15 | Lg.Philips Lcd Co., Ltd. | Method for forming polycrystalline silicon layer and method for fabricating thin film transistor |
| US6177363B1 (en) | 1998-09-29 | 2001-01-23 | Lucent Technologies Inc. | Method for forming a nitride layer suitable for use in advanced gate dielectric materials |
| EP1192646B1 (de) * | 1999-06-25 | 2008-08-13 | Massachusetts Institute Of Technology | Zyklisches thermisches ausheilverfahren zur reduktion von kristallversetzungen |
| US6294447B1 (en) * | 1999-07-12 | 2001-09-25 | Agere Systems Guardian Corp. | Method of making devices having thin dielectric layers |
| US6417070B1 (en) * | 2000-12-13 | 2002-07-09 | International Business Machines Corporation | Method for forming a liner in a trench |
| US6548425B2 (en) * | 2001-05-10 | 2003-04-15 | Macronix International Co. Ltd. | Method for fabricating an ONO layer of an NROM |
| US6566210B2 (en) * | 2001-07-13 | 2003-05-20 | International Business Machines Corporation | Method of improving gate activation by employing atomic oxygen enhanced oxidation |
| DE10148491B4 (de) * | 2001-10-01 | 2006-09-07 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten Halbleiteranordnung mit Hilfe einer thermischen Oxidation und Halbleiteranordnung |
| US7932189B2 (en) * | 2007-01-26 | 2011-04-26 | Freescale Semiconductor, Inc. | Process of forming an electronic device including a layer of discontinuous storage elements |
| US20130162995A1 (en) * | 2011-12-27 | 2013-06-27 | Intermolecular, Inc. | Layer Thickness Measurement |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4062747A (en) * | 1976-06-15 | 1977-12-13 | Bell Telephone Laboratories, Incorporated | Native growth of semiconductor oxide layers |
| US4229232A (en) * | 1978-12-11 | 1980-10-21 | Spire Corporation | Method involving pulsed beam processing of metallic and dielectric materials |
| US4300989A (en) * | 1979-10-03 | 1981-11-17 | Bell Telephone Laboratories, Incorporated | Fluorine enhanced plasma growth of native layers on silicon |
| JPS5676537A (en) * | 1979-11-27 | 1981-06-24 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5772333A (en) * | 1980-10-23 | 1982-05-06 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5946105B2 (ja) * | 1981-10-27 | 1984-11-10 | 日本電信電話株式会社 | バイポ−ラ型トランジスタ装置及びその製法 |
| US4441249A (en) * | 1982-05-26 | 1984-04-10 | Bell Telephone Laboratories, Incorporated | Semiconductor integrated circuit capacitor |
| GB2131407B (en) * | 1982-11-12 | 1987-02-04 | Rca Corp | Method of formation of silicon dioxide layer |
| US4494301A (en) * | 1983-09-01 | 1985-01-22 | Rca Corporation | Method of making semiconductor device with multi-levels of polycrystalline silicon conductors |
| US4544418A (en) * | 1984-04-16 | 1985-10-01 | Gibbons James F | Process for high temperature surface reactions in semiconductor material |
| US4585492A (en) * | 1984-07-30 | 1986-04-29 | International Business Machines Corporation | Rapid thermal annealing of silicon dioxide for reduced hole trapping |
| US4566913A (en) * | 1984-07-30 | 1986-01-28 | International Business Machines Corporation | Rapid thermal annealing of silicon dioxide for reduced electron trapping |
| US4604304A (en) * | 1985-07-03 | 1986-08-05 | Rca Corporation | Process of producing thick layers of silicon dioxide |
-
1986
- 1986-02-25 US US06/833,884 patent/US4814291A/en not_active Expired - Lifetime
-
1987
- 1987-02-06 DE DE8787901849T patent/DE3786046T2/de not_active Expired - Fee Related
- 1987-02-06 JP JP62501411A patent/JPH0691080B2/ja not_active Expired - Lifetime
- 1987-02-06 EP EP87901849A patent/EP0258394B1/de not_active Expired - Lifetime
- 1987-02-06 KR KR1019870700967A patent/KR910002433B1/ko not_active IP Right Cessation
- 1987-02-06 WO PCT/US1987/000272 patent/WO1987005152A1/en active IP Right Grant
- 1987-02-12 CA CA000529555A patent/CA1297764C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR910002433B1 (ko) | 1991-04-22 |
| DE3786046D1 (de) | 1993-07-08 |
| JPH0691080B2 (ja) | 1994-11-14 |
| US4814291A (en) | 1989-03-21 |
| CA1297764C (en) | 1992-03-24 |
| JPS63502470A (ja) | 1988-09-14 |
| WO1987005152A1 (en) | 1987-08-27 |
| EP0258394A1 (de) | 1988-03-09 |
| EP0258394B1 (de) | 1993-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3786046T2 (de) | Verfahren zur herstellung von festkoerpern einrichtungen mit duennen dialektrischen schichten. | |
| DE1614540C3 (de) | Halbleiteranordnung sowie Verfahren zu ihrer Herstellung | |
| DE69414199T2 (de) | Verwendung von negativen Ladungsträgern in der Gitterisolierung, um die Schwellspannung von SOI-Transistoren zu optimieren | |
| DE3541587C2 (de) | Verfahren zur Herstellung eines dünnen Halbleiterfilms | |
| DE69425527T2 (de) | Oxidation von Silizium-Nitrid in der Herstellung von Halbleitenden Anordnungen | |
| DE3787874T2 (de) | Verfahren zur Herstellung eines Bauelementes mit einer tiefen Schicht aus Si02. | |
| DE19963674B4 (de) | Verfahren zur Ausbildung eines Oxynitridgatedielektrikums, Oxynitridgatedielektrikum und darauf angeordneter Gatestapel | |
| DE69525288T2 (de) | Verfahren zur Herstellung von Oxydschichten | |
| DE19627017A1 (de) | Verfahren zur selektiven Ablagerung eines Metallfilms | |
| DE69322565T2 (de) | Diamant-Halbleiteranordnung | |
| DE1589810B2 (de) | Passiviertes halbleiterbauelement und verfahren zu seiner herstellung | |
| DE102004048679B4 (de) | Verfahren zum Herstellen eines Isolator-Dünnfilms sowie Verfahren zum Herstellen eines Halbleiterbauteils | |
| DE2752439A1 (de) | Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung | |
| DE1913718C2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE2655341A1 (de) | Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung | |
| DE1564963B2 (de) | Verfahren zum herstellen eines stabilisierten halbleiter bauelements | |
| DE1148024B (de) | Diffusionsverfahren zum Dotieren eines Silizium-Halbleiterkoerpers fuer Halbleiterbauelemente | |
| DE1163981B (de) | Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang und einer epitaktischen Schicht auf dem Halbleiterkoerper | |
| DE112014003518T5 (de) | Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
| DE10350354B4 (de) | Orientierungs-unabhängige Oxidation von nitriertem Silizium | |
| DE3882801T2 (de) | Halbleiterfeldeffekttransistor mit einer Gitterisolierungsschicht aus monokristallinem Siliziumcarbid. | |
| DE68926591T2 (de) | Mit dem Fermi-Niveau nichtfixierte Oxid-Verbindungshalbleiterstrukturen und Verfahren zu deren Herstellungen | |
| DE68918818T2 (de) | Verfahren zur Herstellung von Halbleiterbauelementen durch selektives, U.V.-unterstütztes Aetzen von Mehrschichten. | |
| DE2316095A1 (de) | Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren | |
| DE1521503A1 (de) | Halbleiteranordnung mit Siliciumnitridschichten und Herstellungsverfahren hierfuer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8328 | Change in the person/name/address of the agent |
Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN |
|
| 8339 | Ceased/non-payment of the annual fee |