JPS63502470A - 誘電体薄層を有する装置の製造方法 - Google Patents

誘電体薄層を有する装置の製造方法

Info

Publication number
JPS63502470A
JPS63502470A JP62501411A JP50141187A JPS63502470A JP S63502470 A JPS63502470 A JP S63502470A JP 62501411 A JP62501411 A JP 62501411A JP 50141187 A JP50141187 A JP 50141187A JP S63502470 A JPS63502470 A JP S63502470A
Authority
JP
Japan
Prior art keywords
layer
silicon
oxidation
amorphous
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62501411A
Other languages
English (en)
Other versions
JPH0691080B2 (ja
Inventor
キム,シー‐チュン
マウリ−,アルヴァロ
スティンバウ,ウィリアム ヘンリ−,ジュニヤ
Original Assignee
アメリカン テレフォン アンド テレグラフ カムパニ−
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフォン アンド テレグラフ カムパニ− filed Critical アメリカン テレフォン アンド テレグラフ カムパニ−
Publication of JPS63502470A publication Critical patent/JPS63502470A/ja
Publication of JPH0691080B2 publication Critical patent/JPH0691080B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32105Oxidation of silicon-containing layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/966Selective oxidation of ion-amorphousized layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 誘電体薄層の製造 見卿1盈 1−1町は亙 本発明は固体装置特に誘電体として二酸化ケイ素の薄層を含むその様な装置の製 造方法に関する。
2・旦米及玉■■肌 二酸化ケイ素の薄層(即ち、〈25ナノメータ)に関しては、半導体技術におけ る数多くの応用例えば蓄電器及びゲート電極誘電体層などが存在する。その様な 層を製造するために数多くの技術が存在するが、本発明は改良された結果をもた らす新規技術に向けられたものである。
発IIすi! 我々は、アモルファスケイ素がそれが酸化を受けて二酸化ケイ素を形成する際に 少なくともケイ素の表面部分をアモルファスに保つ条件下に酸化される薄い二酸 化ケイ素層を形成する技術を発明した。このアモルファスケイ素は、ケイ素が堆 積される際に非晶質性を確実にするに十分な低温において、化学蒸着法により典 型的に形成される。堆積物質中には適宜、典型的には少なくとも1重量%の濃度 で、好ましくはアモルファスケイ素との共堆積により伝導性高揚ドーピング剤が 含まれてよい。
且生煎脱里 以下の具体的説明は堆積ケイ素上に二酸化ケイ素層を成長させるための改良され た技術に関する。本発明の技術は、堆積ケイ素がアモルファスであり、アモルフ ァスケイ素の酸化が迅速に達成されるか、或いはさもなくばアモルファスケイ素 の少なくとも表面部分のポリケイ素への転換を防止するように達成される場合に 、改良された誘電品質の成長SiO□層が得られるという我々の発見から得られ たものである。本発明の技術は集積回路及びその他の固体装置への応用が可能で ある。ケイ素は、公知のX線或いは電子回折技術により決定されるように、原子 レベルにおいて短範囲の秩序のみが存在し、得られる如何なる粒子も1ナノメ一 タ未満の大きさを有する場合にアモルファスであると考えられる。前記条件の組 合せの有効性を以下の実施例により例示する。
実施例■ 最初の一連の実験において、各種ドーピング割合を有する酸化ポリケイ素の絶縁 破壊電圧をめた。この目的のために、400ナノメータのドーピングされていな いポリケイ素を、各々5インチ直径の6個のケイ素ウェハの各々に成長された1 00ナノメータ厚の3402層上に堆積した。このポリケイ素は580〜590 ℃の範囲の温度においてSiH4の低圧化学蒸着(CV D)反応により堆積し 、堆積時には準アモルファス状態にあった。これらのウェハの2個を次いで95 0℃の温度においてPBrzガスに10分間曝露し、1.5重量%のリンによる ポリケイ素のドーピングを行った。2個の他のウェハも同様に20分間B!露し 、2重量%のリンドーピングを得、最後の2個のウェハは30分間曝露して2. 2重量%のドーピングを得た。全ての場合において、ドーピング時の高温への曝 露はケイ素を多結晶状態に転換した。
各ドーピング割合1個ずつの3個のウェハを950℃において10% 02.9 0% Ar及び0.1%CzHzCj! xの雰囲気内において18分間炉酸化 し、各ウェハのポリケイ素層の表面上に約17ナノメータ厚のS+OzNを生成 した。各ドーピング割合1個ずつのもう一組の3個のウェハをクンゲステン−ハ ロゲンフラッシュランプにより形成された1000℃の温度において02に85 秒間曝露することにより迅速に酸化した。これは各ウェハのポリケイ素表面上に 約20ナノメータ厚のSiO□層を生成した。
ポリケイ素340ナノメータ厚の約1重量%リンによりドーピングされた第二の 層を6個のウェハの各々の前記20ナノメータの成長Si02層上に堆積した。
この第二のポリケイ素層をパターニングして電極を形成し、及びポリケイ素層の 各々に電圧をかけて20ナノメ一タ成長SiO□層を横切って電界を生成させた 。
絶縁破壊電圧、従って絶縁破壊電界は各ウェハの各成長SiO□層についてめ、 結果を表1に示す。絶縁破壊電界はフィルム厚のω当り5.5メガボルトを越え ず、又最高ドーピング剤濃度において相当に減少したことに注意されたい。
表 1 酸化ポリケイ素に対する絶縁破壊電界 リン深度 絶縁破壊電界(MV/am)(重量%) 炉酸化 迅速酸化 実施例■ 本実施例は本発明の技術の一つの実施態様による改良された誘電体膜を例示する 。4個のケイ素ウェハ上に100ナノメータ厚の二酸化ケイ素の層を形成した。
各ウェハの酸化物層上にケイ素とリンの共堆積により生成現場(in−situ )でリンをドーピングした400ナノメータのアモルファスケイ素を堆積した。
この、堆積はSiH4及びPHzを原料ガスとして及び少量のNtを大粒子の形 成を減少させるために用いた低圧化学蒸着により達成された(他の原料ガスの使 用も可能である)。堆積時のケイ素のアモルファス状態を確実にするためには、 570℃の堆積温度は十分に低かった(約580〜590℃より低い化学蒸着温 度は典型的にアモルファスケイ素を生ずる)。I Torrの圧力(1,1のH g)の堆積速度は6.5ナノメ一タ/分であった。これは比較的短い堆積時間を 可能にし、これは膜の低部におけるアモルファスケイ素の再結晶を防止した。最 初の2個のウェハは1.5重量%のリンをドーピングし、2番目の2個はこの方 法により2.4重量%のリンをドーピングした。堆積ケイ素は堆積に引続きアモ ルファス状態に維持された。
それぞれのドーピング割合の1個ずつの2個のウェハ上の堆積アモルファスケイ 素を上記の如く炉酸化し、平均約19ナノメータの酸化物厚みを生成した。各々 のドーピング割合の1個ずつの残りの二つのウェハ上の堆積アモルファスケイ素 を上記の如く迅速酸化して平均約23ナノメータの酸化物厚みを生成した。各ウ ェハに次いで成長酸化物層上にドーピングされたポリケイ素頂部層を堆積し、上 記の如くパターニングして電極とした。
酸化アモルファスケイ素に対する絶縁破壊電界リン濃度 絶縁破壊電界(MV/ CIC)(重量%) 炉酸化 迅速酸化 1、5 6.6 8.5 ’2.5 5.8 8.8 迅速酸化とアモルファスケイ素の組合せの結果、従来技術のポリケイ素の炉酸化 により生成された二酸化ケイ素膜に対比して相当に改良された品質を有する酸化 物が得られ、又、ポリケイ素の迅速酸化及びアモルファスケイ素の炉酸化の両者 よりも優れていることが判る。これは迅速酸化されたアモルファスケイ素の改良 された表面平滑性によるものである。この改良が比較的高いドーピング剤濃度に おいて、即ち、ドーピング剤としてのリンの約2重量%を越える割合において特 に有意義であることに注意されたい。堆積されたアモルファスケイ素層は本発明 の技術によりその全厚みに亘って酸化されてよく、或いは又、表面部分のみが酸 化されてもよい。上記迅速酸化方法に際して、表面部分の下にあるアモルファス ケイ素物質は多結晶となった。表面部分がケイ素物質の粒子成長が生ずる前に十 分に酸化されるならば、改良される誘電体特性は引続く下にある物質の粒子成長 とは全く関係なく得られる。下にあるケイ素の透過電子顕微鏡写真は、アモルフ ァスケイ素の表面が迅速に酸化された場合には、ポリケイ素の表面が前記迅速成 いは炉酸化条件下のいづれかにおいて酸化された場合に対比して、得られるケイ 素粒子がはるかに均一であることを示している。又、高温は粒子成長を促進する ことが知られているが、この「迅速酸化J (1000℃において)は本実施例 における[炉酸化J(950℃において)よりも継続時間がはるかに短いので改 良されたiA tit体品賞品質られたことに注意されたい。これは、幾らかの 下にあるケイ素に粒子成長が生じた際に、表面平滑性を均一に保った5iOz  rキャップ」を形成する迅速に酸化された表面によるものである。
−C的に、芸において用いられる「迅速酸化」とはフラッシュランプ加熱装置に おいて達成されるような5分以内に酸化を行うことを意味する。迅速酸化を達成 するに当っては、温度上昇勾配は比較的低4L(例、600℃)から950℃を 越える酸化温度への転移を5分未満内に行う加熱速度を与えるべきである。典型 的な放射加熱機(例、フラッシュランプ)は、この転移を2分未満、典型的には 数秒以内に、室温から開始する場合にも生じさせる。
この迅速転移は酸化物「キャップ」を形成する前の有意的なポリケイ素粒子成長 を避けるのを助ける。最高温度における時間も又5分未満であり、典型的には2 分未満である。温度の下降勾配は、酸化物「キャップ」が形成されており、温度 下降或いは引続く加熱工程において更にポリケイ素粒子の成長が起っても表面平 滑性を維持するので、必要に応じて比較的長くてもよい。最高温度は典型的には 大気圧条件において乾燥酸素に対して950℃を越えるものである。しかしなが ら、スチーム酸化常圧及び/又は加圧圧力を用いて必要とする最大温度を減少す ることができる。その他の酸化剤(例、塩素或いはフッ素)の添加も又必要とす る時間或いは温度を減少させる。酸素を含んでなるプラズマ雰囲気を用いて酸化 プロセスを補助してよい。例えば本出願と共に譲渡された米国特許第4,062 ,747号及び4,300.989号を参照されたい。これらの技術をこの様に 使用して、ポリケイ素粒子形成(アモルファスケイ素からの)が表面部分が酸化 された後まで遅延されるように、酸化温度を十分に減少させることもできる。そ うすると、酸化時間が「迅速酸化」に用いられた時間よりも長くなるが、尚、ポ リケイ素の酸化に対比して改良された誘電品質を達成することができる。例えば 、600℃より低い温度におけるケイ素のプラズマ支援酸化が知られている。本 発明方法に適用するに際して、比較的低い酸化温度の使用は、尚、アモルファス ケイ素の使用可能な厚み(例、5ナノメータより大)までの酸化を可能にしなが ら、ポリケイ素粒子形成及び成長の速度を減少(更には、除去さえも)させる。
アモルファスケイ素の堆積を例示したが、このアモルファスケイ素は他の技術に よって形成されてもよい。例えば、堆積ポリケイ素の層はイオンビーム損傷によ りアモルファスにされる。イオン種は例えば不活性ガス(例、アルゴン)或いは ケイ素の伝導性を高めるために用いられるドーピング剤であってよい。しかしな がら、場合によっては、上記理由によりポリケイ素の表面部分のみがアモルファ ス化されればよい。アモルファス表面部分は、芸で述べられた利益を確実にする のを助けるためには、酸化前に少なくとも10ナノメータであるのがよい。酸化 は典型的には少なくとも3ナノメータの二酸化ケイ素の厚みを生成するまで進行 する。この酸化は典型的には堆積ケイ素の全厚みを酸化する前に停止されるが、 しかし、必要に応じては全厚みが酸化されてもよい。
酸化が十分に低温(例、約580℃未満)で達成されるならば、ケイ素層の全厚 みは酸化前にアモルファス状態にあったと仮定するならば、酸化過程に際してア モルファス状態に留どまるごとができる。引続く操作過程におけるより高温への 曝露(例、約590℃より高温)は次いで酸化表面領域下のケイ素におけるポリ ケイ素粒子形成を起こす。上記理由により、酸化表面「キャンプ」はその場合に も又改良された表面平滑性及び増大した絶縁破壊電界の結果を与える。
上記実施例から、本発明の技術は典型的に8メガボルト/■を越える絶縁破壊電 界を有する酸化物層をもたらすことが判る。典型的な場合において、本発明の技 術により形成される5i02の絶縁破壊電界は、同等の酸化条件(例、同一時間 、温度及び酸化雰囲気)下においてポリケイ素上に成長されたSiOxの等しい 厚みの層に対するよりも少なくとも10%大きいようである。その他の公知の操 作(例、二酸化ケイ素上への窒化ケイ素の成長或いは堆積)を用いて更に本発明 の技術により形成される層の各種特性が改良される。
補正書の(翻訳文)提出書 (特許法第184条の7第1項) 昭和62年10月23日 特許庁長官 小 川 邦 夫 殿 PCT/US87100272 2、発明の名称 誘電体薄層の製造 3、特許出願人 趙A【11匣 16 ケイ素の層を堆積し、及び該層の少なくとも一部を酸化することよりなる 工程により、固体装置を作成する方法において、該層がアモルファスケイ素であ り、及び該酸化がアモルファスケイ素を600℃未満から少なくとも950℃ま で酸素を含む環境内において該アモルファスケイ素の下にある部分がポリケイ素 に転換される前に該層の表面部分を酸化するのに十分に短時間連続的に上昇させ ることにより達成されることにより、増大した絶縁破壊電界を有する二酸化ケイ 素の平滑な層かポリケイ素の層上に得られることを特徴とする方法。
2、該アモルファスケイ素が530℃未満の温度で堆積された時点においてアモ ルファス状態にある請求の範囲第1項記載の方法。
3、該アモルファスケイ素が堆積された多結晶ケイ素のイオンビーム破壊により 形成される請求の範囲第1項記載の方法。
4、該アモルファスケイ素が該ケイ素層と共堆積された少−なくとも1重量%の 伝導性−高揚ドーピング剤を含む請求の範囲第1項記載の方法。
5、該アモルファスケイ素が少なくとも2重量%の伝導性−高揚ドーピング剤を 含む請求の範囲第1項記載の方法。
6、該ドーピング剤がリンである請求の範囲第5項記載の方法。
7、該層の酸化部分が25ナノメ一タ未満の厚みを存する請求の範囲第1項記載 の方法。
8、 該酸化により酸化された該層が蓄電器の誘電体層よりなる請求の範囲第1 項記載の方法。
9、該酸化により酸化された該層が絶縁ゲートフィールド効果トランジスタのゲ ート誘電体よりなる請求の範囲第1項記載の方法。
10、該加熱が該層の温度を5分未満の時間で600℃から950℃まで増大さ せる速度で行われる請求の範囲第1項記載の方法。
11、該加熱が該層を950℃を越える温度に5分未満の時間維持する請求の範 囲第10項記載の方法。
12、該層の酸化部分が少なくとも3ナノメータの厚みを有する請求の範囲第1 項記載の方法。
13、二酸化ケイ素の該層の絶縁破壊電界が少なくとも3メガボルト/■である 請求の範囲第1項記載の方法。
14、二酸化ケイ素の該層の絶縁破壊電界が同様な酸化条件においてポリケイ素 上に成長された同一厚みの二酸化ケイ素の層の絶縁破壊電界よりも少なくとも1 0%多い請求の範囲第1項記載の方法。
国際調査報告 l剛I11+・電−O−^1〉g(−吻elf吻aIIlla、PCT/’JS a7100272)JjNE:(To THE ZN:ERNAT:CNAL  5EARCH:tE?CRT CN

Claims (12)

    【特許請求の範囲】
  1. 1.ケイ素の層を堆積し、及び該層の少なくとも一部を酸化することよりなる工 程により、固体装置を作成する方法において、該層の少なくとも表面部分がアモ ルファスケイ素であり、及び該酸化が酸素を含んでなる環境内において、少なく とも該酸化の初期部分において、該表面部分におけるポリケイ素粒子の形成を抑 制するのに十分短い時間及び十分低い温度で加熱することにより達成されること により、増大した絶縁破壊電界を有する二酸化ケイ素の層が得られることを特徴 とする方法。
  2. 2.該アモルファスケイ素が、580℃未満の温度で堆積された時点において、 アモルファス状態にある請求の範囲第1項記載の方法。
  3. 3.該アモルファスケイ素が堆積された多結晶ケイ素のイオンビーム損傷により 形成される請求の範囲第1項記載の方法。
  4. 4.該アモルファスケイ素が該ケイ素層と共堆積された少なくとも1重量%の伝 導性高揚ドーピング剤を含む請求の範囲第1項記載の方法。
  5. 5.該アモルファスケイ素が少なくとも2重量%の伝導性高揚ドーピング剤を含 む請求の範囲第1項記載の方法。
  6. 6.該ドーピング剤がリンである請求の範囲第5項記載の方法。
  7. 7.堆積ケイ素層の全厚みが該酸化により酸化される請求の範囲第1項記載の方 法。
  8. 8.該層の表面部分のみか該酸化により酵化され、該表面の下にある該層の部分 が該酸化に従うポリケイ素である請求の範囲第1項記載の方法。
  9. 9.該層の酸化部分が25ナノメータ未満の厚みを有する請求の範囲第1項記載 の方法。
  10. 10.該加熱が該層の温度を5分未満の時間で600℃から950℃まで増大さ せる速度で行われる請求の範囲第1項記載の方法。
  11. 11.該加熱が該層を950℃を越える温度に5分未満の時間維持する請求の範 囲第10項記載の方法。
  12. 12.該層の酸化部分が少なくとも3ナノメータの厚みを有する請求の範囲第1 項記載の方法。
JP62501411A 1986-02-25 1987-02-06 誘電体薄層を有する装置の製造方法 Expired - Lifetime JPH0691080B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/833,884 US4814291A (en) 1986-02-25 1986-02-25 Method of making devices having thin dielectric layers
US833,884 1986-02-25
PCT/US1987/000272 WO1987005152A1 (en) 1986-02-25 1987-02-06 Fabrication of solid-state devices having thin dielectric layers

Publications (2)

Publication Number Publication Date
JPS63502470A true JPS63502470A (ja) 1988-09-14
JPH0691080B2 JPH0691080B2 (ja) 1994-11-14

Family

ID=25265516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62501411A Expired - Lifetime JPH0691080B2 (ja) 1986-02-25 1987-02-06 誘電体薄層を有する装置の製造方法

Country Status (7)

Country Link
US (1) US4814291A (ja)
EP (1) EP0258394B1 (ja)
JP (1) JPH0691080B2 (ja)
KR (1) KR910002433B1 (ja)
CA (1) CA1297764C (ja)
DE (1) DE3786046T2 (ja)
WO (1) WO1987005152A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851871A (en) * 1987-12-23 1998-12-22 Sgs-Thomson Microelectronics, S.R.L. Process for manufacturing integrated capacitors in MOS technology
ATE217448T1 (de) * 1990-01-22 2002-05-15 Silicon Storage Tech Inc Nichtflüchtige elektrisch veränderbare eintransistor-halbleiterspeicheranordnung mit rekristallisiertem schwebendem gate
KR970009976B1 (ko) * 1991-08-26 1997-06-19 아메리칸 텔리폰 앤드 텔레그라프 캄파니 증착된 반도체상에 형성된 개선된 유전체
JP2855919B2 (ja) * 1991-10-24 1999-02-10 日本電気株式会社 半導体装置およびその製造方法
JP3313840B2 (ja) 1993-09-14 2002-08-12 富士通株式会社 半導体装置の製造方法
US6107105A (en) * 1994-05-13 2000-08-22 Micron Technology, Inc. Amorphous tin films for an integrated capacitor dielectric/bottom plate using high dielectric constant material
US6770924B1 (en) 1994-05-13 2004-08-03 Micron Technology, Inc. Amorphous TiN films for an integrated capacitor dielectric/bottom plate using high dielectric constant materials
US5712177A (en) * 1994-08-01 1998-01-27 Motorola, Inc. Method for forming a reverse dielectric stack
US5665620A (en) * 1994-08-01 1997-09-09 Motorola, Inc. Method for forming concurrent top oxides using reoxidized silicon in an EPROM
US5665625A (en) * 1995-05-19 1997-09-09 Micron Technology, Inc. Method of forming capacitors having an amorphous electrically conductive layer
US5780342A (en) * 1996-12-05 1998-07-14 Winbond Electronics Corporation Method for fabricating dielectric films for non-volatile electrically erasable memories
US6017786A (en) * 1997-12-17 2000-01-25 Advanced Micro Devices, Inc. Method for forming a low barrier height oxide layer on a silicon substrate
US7192829B2 (en) 1998-07-17 2007-03-20 Micron Technology, Inc. Methods of forming floating gate transistors
US6338987B1 (en) * 1998-08-27 2002-01-15 Lg.Philips Lcd Co., Ltd. Method for forming polycrystalline silicon layer and method for fabricating thin film transistor
US6177363B1 (en) 1998-09-29 2001-01-23 Lucent Technologies Inc. Method for forming a nitride layer suitable for use in advanced gate dielectric materials
DE60045126D1 (de) * 1999-06-25 2010-12-02 Massachusetts Inst Technology Oxidation einer auf einer germaniumschicht aufgebrachten siliziumschicht
US6294447B1 (en) * 1999-07-12 2001-09-25 Agere Systems Guardian Corp. Method of making devices having thin dielectric layers
US6417070B1 (en) * 2000-12-13 2002-07-09 International Business Machines Corporation Method for forming a liner in a trench
US6548425B2 (en) * 2001-05-10 2003-04-15 Macronix International Co. Ltd. Method for fabricating an ONO layer of an NROM
US6566210B2 (en) * 2001-07-13 2003-05-20 International Business Machines Corporation Method of improving gate activation by employing atomic oxygen enhanced oxidation
DE10148491B4 (de) * 2001-10-01 2006-09-07 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Halbleiteranordnung mit Hilfe einer thermischen Oxidation und Halbleiteranordnung
US7932189B2 (en) * 2007-01-26 2011-04-26 Freescale Semiconductor, Inc. Process of forming an electronic device including a layer of discontinuous storage elements
US20130162995A1 (en) * 2011-12-27 2013-06-27 Intermolecular, Inc. Layer Thickness Measurement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676537A (en) * 1979-11-27 1981-06-24 Fujitsu Ltd Manufacture of semiconductor device
JPS5772333A (en) * 1980-10-23 1982-05-06 Fujitsu Ltd Manufacture of semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4062747A (en) * 1976-06-15 1977-12-13 Bell Telephone Laboratories, Incorporated Native growth of semiconductor oxide layers
US4229232A (en) * 1978-12-11 1980-10-21 Spire Corporation Method involving pulsed beam processing of metallic and dielectric materials
US4300989A (en) * 1979-10-03 1981-11-17 Bell Telephone Laboratories, Incorporated Fluorine enhanced plasma growth of native layers on silicon
JPS5946105B2 (ja) * 1981-10-27 1984-11-10 日本電信電話株式会社 バイポ−ラ型トランジスタ装置及びその製法
US4441249A (en) * 1982-05-26 1984-04-10 Bell Telephone Laboratories, Incorporated Semiconductor integrated circuit capacitor
GB2131407B (en) * 1982-11-12 1987-02-04 Rca Corp Method of formation of silicon dioxide layer
US4494301A (en) * 1983-09-01 1985-01-22 Rca Corporation Method of making semiconductor device with multi-levels of polycrystalline silicon conductors
US4544418A (en) * 1984-04-16 1985-10-01 Gibbons James F Process for high temperature surface reactions in semiconductor material
US4566913A (en) * 1984-07-30 1986-01-28 International Business Machines Corporation Rapid thermal annealing of silicon dioxide for reduced electron trapping
US4585492A (en) * 1984-07-30 1986-04-29 International Business Machines Corporation Rapid thermal annealing of silicon dioxide for reduced hole trapping
US4604304A (en) * 1985-07-03 1986-08-05 Rca Corporation Process of producing thick layers of silicon dioxide

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676537A (en) * 1979-11-27 1981-06-24 Fujitsu Ltd Manufacture of semiconductor device
JPS5772333A (en) * 1980-10-23 1982-05-06 Fujitsu Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
DE3786046T2 (de) 1993-09-09
DE3786046D1 (de) 1993-07-08
EP0258394B1 (en) 1993-06-02
WO1987005152A1 (en) 1987-08-27
CA1297764C (en) 1992-03-24
KR910002433B1 (ko) 1991-04-22
EP0258394A1 (en) 1988-03-09
JPH0691080B2 (ja) 1994-11-14
US4814291A (en) 1989-03-21

Similar Documents

Publication Publication Date Title
JPS63502470A (ja) 誘電体薄層を有する装置の製造方法
JP3584129B2 (ja) 半導体素子のキャパシタ製造方法
US5412246A (en) Low temperature plasma oxidation process
US6020247A (en) Method for thin film deposition on single-crystal semiconductor substrates
JPH0869998A (ja) 低温オゾン・プラズマ・アニールによる酸化タンタル薄膜製造方法
JP2002033320A (ja) ドープジルコニアまたはジルコニア様の誘電体膜トランジスタ構造およびその堆積方法
JP2002527904A (ja) 界面を制御するための誘電体フィルムの堆積後処理
JP3355236B2 (ja) 半導体メモリ装置のキャパシタ製造方法
KR100752559B1 (ko) 유전체막의 형성 방법
US5856007A (en) Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices
KR100588888B1 (ko) 절연막으로서 산화 탄탈막을 갖는 커패시터의 제조방법
JPH10270434A (ja) 半導体ウエーハの洗浄方法及び酸化膜の形成方法
KR100393648B1 (ko) 탄탈 산화막의 제조 방법
JP4937771B2 (ja) 成膜方法及びキャパシタ形成方法
KR19990088398A (ko) 예정된종의입자를고체속에위치시키는방법및생성된구조물
JP2800408B2 (ja) 半導体装置の製造方法
KR100388203B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2009054881A (ja) Geチャネル素子およびGeチャネル素子の製造方法
JP2004047633A (ja) 成膜方法及び成膜装置
KR20020035982A (ko) 반도체 소자의 게이트 형성방법
KR960036155A (ko) 피.엘.티. 박막 제조방법
KR100347534B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20030020640A (ko) 반도체장치용 커패시터 제조방법
JPH04196311A (ja) 半導体装置の製造方法
JPH05326397A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term