DE1163981B - Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang und einer epitaktischen Schicht auf dem Halbleiterkoerper - Google Patents

Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang und einer epitaktischen Schicht auf dem Halbleiterkoerper

Info

Publication number
DE1163981B
DE1163981B DEW28884A DEW0028884A DE1163981B DE 1163981 B DE1163981 B DE 1163981B DE W28884 A DEW28884 A DE W28884A DE W0028884 A DEW0028884 A DE W0028884A DE 1163981 B DE1163981 B DE 1163981B
Authority
DE
Germany
Prior art keywords
conductivity type
layer
semiconductor
epitaxial layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEW28884A
Other languages
English (en)
Inventor
Joseph John Kleimack
Howard Hunt Loar
Henry Charles Theuerer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE1163981B publication Critical patent/DE1163981B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Internat. Kl.: HOIl
Deutsche Kl.: 21 g -11/02
Nummer: 1163 981
Aktenzeichen: W 28884 VIII c / 21 g
Anmeldetag: 11. November 1960
Auslegetag: 27. Februar 1964
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiteranordnungen mit pn-übergang, bei dem auf ein Plättchen aus einkristallinem Halbleitermaterial eines Leitfähigkeitstyps eine Halbleiterschicht des gleichen oder entgegengesetzten Leitfähigkeitstyps epitaktisch, d. h. mit der gleichen Kristallorientierung wie das Plättchen, abgeschieden wird.
Die Erzeugung von pn-Übergängen durch thermische Zersetzung und epitaktische Abscheidung von Halbleitermaterial auf ein kristallines Grundmaterial ίο ist bekannt.
Durch die Erfindung wird unter Anwendung der epitaktischen Abscheidung ein vorteilhaftes Verfahren zur Herstellung von Halbleiteranordnungen mit pn-übergang verfügbar gemacht. Das Verfahren nach der Erfindung besteht darin, daß auf ein als Unterlage verwendetes Halbleiterplättchen mit einer hohen Leitfähigkeit die epitaktische Schicht mit niedriger Leitfähigkeit abgeschieden wird, und daß nach dem Abscheiden dieser Schicht ein Aktivator des entgegengesetzten Leitfähigkeitstyps zum Umwandeln eines Teils der Schicht in den entgegengesetzten Leitfähigkeitstyp in die epitaktische Schicht eindiffundiert wird.
Auf diese Weise entsteht eine Halbleiteranordnung mit einem pn-übergang zwischen dem nicht umgewandelten Teil der epitaktischen Schicht und dem durch Eindiffundieren des Aktivators umgewandelten Teil, die bei kleinem Reihenwiderstand wesentlich verbesserte Schaltzeiten aufweist, ohne daß andere Eigenschaften verschlechtert werden.
Zum Aufwachsen der epitaktischen Schicht kann das Halbleiterplättchen in einer Umgebung erhitzt werden, die eine thermisch zersetzliche Verbindung des Halbleitermaterials, Wasserstoff und eine thermische zersetzliche Verbindung eines Aktivators enthält.
Es ist bei Verwendung eines Siliziumplättchens besonders vorteilhaft, wenn das Erhitzen des Siliziumplättchens in einer Umgebung erfolgt, die ein zersetzliches Siliziumhalogenid, Wasserstoff und ein zersetzliches Halogenid eines Aktivators enthält.
Die Reaktionsgleichungen für Silizium-Tetrachlorid und Wasserstoff und für Bortrichlorid und Wasserstoff bei chemischen Oberflächenreaktionen sind bekannt.
Darüber hinaus kann in den Teil der epitaktischen Schicht, der durch die zuvor erfolgte Diffusion den entgegengesetzten Leitfähigkeitstyp besitzt, ein weiterer Aktivator eindiffundiert und dadurch ein Abschnitt dieses Teils in seinem Leitfähigkeitstyp umgewandelt werden.
Verfahren zur Herstellung von Halbleiteranordnungen mit pn-Ubergang und einer epitaktischen Schicht auf dem Halbleiterkörper
Anmelder:
Western Electric Company, Incorporated, New York, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H. Fecht, Patentanwalt, Wiesbaden, Hohenlohestr. 21
Als Erfinder benannt:
Joseph John Kleimack, Scotch Plains, N. J., Howard Hunt Loar, Madison, N. J., Henry Charles Theuerer, New York, N. Y. (V. St. A.)
Beanspruchte Priorität:
V. St. ν. Amerika vom 10. Juni 1960 (Nr. 35 152)
Damit wird die Herstellung von Transistoren möglich, bei denen der zuerst hergestellte pn-übergang den Kollektorübergang und der zweite Übergang den Emitterübergang darstellen. Die epitaktische Schicht kleiner Leitfähigkeit ist dabei in ihrer Dicke sehr genau herstellbar, und es können Transistoren mit kleiner Kollektorkapazität und damit erhöhter Grenzfrequenz hergestellt werden, die bei besserer Spannungsfestigkeit des Kollektors eine gegenüber älteren Diffusionstransistoren auf Grund der kleineren Sättigungsspannung bedeutend verbesserte Schaltgeschwindigkeit besitzen. Dabei ist der Reihenwiderstand des Kollektors wegen des als Unterlage verwendeten Plättchens hoher Leitfähigkeit klein. Gleichzeitig bildet das Plättchen eine mechanisch feste Unterlage.
Im folgenden soll die Erfindung an Hand der Zeichnungen noch im einzelnen erläutert werden.
Fig. 1 ist eine schematische Darstellung einer Form der Apparatur zur Herstellung epitaktisch abgeschiedener Schichten auf Halbleiterunterlagen;
F i g. 2 ist eine perspektivische Ansicht eines HaIbleiterplättchens und der darauf gewachsenen epitaktischen Schicht;
F i g. 3 ist eine perspektivische Ansicht eines verbesserten Transistors vom Mesatyp mit Diffusions-
409 510/397
sperrschicht, hergestellt gemäß dem Verfahren nach der Erfindung;
Fig. 4 ist eine perspektivische Ansicht eines Transistors vom Mesatyp mit Diffusionssperrschicht gemäß bekannter Technik.
Nach dem Verfahren der Erfindung werden verhältnismäßig dünne epitaktische Schichten aus Halbleitersubstanz auf einer einkristallinen Halbleiterunterlage hergestellt. In Fig. 1 wird eine Form der
obere Fläche wird mit 1800-SiIiziumcarbid flachgeschliffen, danach in einer Gegenstrommethode mit einer Mischung von konzentrierter Salpetersäure und 5% Fluorwasserstoffsäure geätzt und anschließend 5 mit Salzsäure gereinigt und mit entionisiertem Wasser gewaschen.
Die Scheibe mit der so präparierten Oberfläche wird auf die Unterlage 20 der Apparatur nach F i g. 1 gebracht und in das Rohr 11 eingebracht. Dann wird
für das Wachstum von halbleitenden Silizium- io zunächst nur ein Strom reinen trockenen Wasser-Schichten benutzten Apparatur gezeigt. Die Appa- stoffes durch das Rohr 11 geschickt und die Temperatur besteht aus einem Quarzrohr 11 mit einem
inneren Durchmesser von 2,54 cm und etwa 30 cm
Länge und mit je einem Ein- und Auslaßrohr für die
des Schichtwachstums zu entfernen.
Als nächstes wird unmittelbar nach dieser Hitzebehandlung die Schichtunterlage auf eine Tempera-
ratur der Scheibe auf 1290° C durch Einschalten der Hochfrequenzspule 24 gebracht. Diese Behandlung wird für einen kurzen Zeitabschnitt von etwa 30 Mi-Einführung von gereinigtem, trockenem Wasserstoff 15 nuten fortgesetzt, um restlichen Sauerstoff von der und Siliziumtetrachloriddampf unter atmosphärischem Oberfläche des Siliziumplättchens vor dem Beginn Druck. Handelsübliches Wasserstoffgas wird durch
den Einlaß 12 eingeführt und strömt durch den
Strömungsmesser und eine Reihe von Reinigern, die
aus einem Behälter 14 mit palladiumüberzogener 20 tür von 1265° C gebracht, und die Ventile werden so Sintertonerde und einer Kühlfalle 15 bestehen. Diese gestellt, daß mit Siliziumtetrachloriddampf gesättigter ist mit einem Linde-Molekularsieb gefüllt und in ein Wasserstoff in das Rohr 11 eintritt. Das Verhältnis Gefäß 16 mit flüssigem Stickstoff eingetaucht. Der des Siliziumtetrachloriddampfes zum Wasserstoffgas Siliziumtetrachloriddampf wird von der Flasche 17 ist etwa 0,02, kann aber auch im Bereich von Bruchgeliefert, die mit flüssigem Siliziumtetrachlorid ge- 25 teilen eines Prozents bis zu etwa 20 «/0 liegen, je nach füllt und in das Gefäß 18 mit flüssigem Stickstoff ein- der Reaktionstemperatur, der Zeit und der Strögetaucht ist. Das HaTbleiterplattchen 19 liegt auf einer mungsgeschwindigkeit.
becherförmigen Siliziumunterlage 20, die von einem Es ist zu beachten, daß die Geschwindigkeit des
Quarzhalter 21 getragen wird, der seinerseits in senk- Schichtwachstums unmittelbar von der Dauer und rechter Stellung durch den Bodenverschluß 22 ge- 30 der Temperatur des Verfahrens abhängt. Im allgehalten wird. Die Unterlage 20 ist mit einer Einlage 23 meinen kann das Schichtwachstum bei Temperaturen von geringem Widerstand versehen, damit der erfor- im Bereich von 850 bis 1400° C durchgeführt werden derliche Heizstrom durch die Hochfrequenzspule 24 und für Zeitdauern von Minuten bis zu Stunden. Für induziert werden kann, welche das Quarzrohr 11 um- langer dauernde Reaktionen ist ein niedriger Tempegibt. Mit dem Wasserzufluß 25 wird die Außenseite 35 raturbereich wünschenswert, um die Diffusion von des Rohres 11 gekühlt, damit eine Verschmutzung Verunreinigungen aus der Unterlage in die epitakvermieden und eine Abscheidung von Silizium auf tische Schicht zu verhindern. Diese Faktoren bestimder Innenseite der Rohrwandung verhindert wird. men die endgültige Schichtdicke. Bei Verwendung Die Regelung und die Messung der Gasströme er- eines Verhältnisses von Siliziumtetrachlorid zu folgen mittels üblicher Ventile, Hähne und Strö- 40 Wasserstoff von 0,02 und einer Strömungsgeschwinmungsmesser, wie angegeben. Der Dampfdruck des digkeit von 11 je Minute für 5 Minuten bei 1265° C
Siliziumtetrachlorids wird durch Regeln der Kühlung der Flasche 17 gesteuert, in welcher das Wasserstoffgas gesättigt wird. In der in flüssigem Stickstoff eingetauchten Flasche 26 wird das Siliziumtetra- 45 chlorid kondensiert.
Der erste Schritt bei der Herstellung eines verbesserten Transistors mit Diffusionssperrschicht ist die Herstellung einer einkristallinen Scheibe aus SiIi-
entsteht eine epitaktische Schicht aus Silizium von etwa 0,008 mm Dicke. Dies entspricht der Schicht 31 auf dem Siliziumplättchen 32 der F i g. 2.
Im allgemeinen wird die Schicht gleichförmig auf allen Flächen des Plättchens abgeschieden. In Verbindung mit dem erfindungsgemäßen Verfahren ist jedoch nur die Schicht auf der oberen, präparierten Fläche 30 des Plättchens von Interesse. Insbesondere
zium, die die Unterlage darstellt, auf welcher die 50 ist die auf der oberen Fläche des Plättchens erzeugte epitaktische Schicht abgeschieden wird. Schicht ein hochwertiges, einkristallines Material,
Wie in F i g. 2 gezeigt, ist die Unterlage eine einkristalline Siliziumscheibe von rechteckiger Form, die ungefähr 1,62 mm2 Fläche und 0,1 mm Dicke be-
welches die gleiche Orientierung wie die Unterlage hat. Dies ist charakteristisch für das mit dem Ausdruck »epitaktisches Wachstum« oder »epitaktische sitzt und aus η-leitendem Material mit einem Wider- 55 Abscheidung« bezeichnete Aufbringen einer Schicht, stand von 0,002 Ohm/cm besteht. Die obere Fläche Die Bildung der Schicht ist somit das Ergebnis der 30 der ursprünglichen Scheibe wird sorgfältig poliert, Wasserstoffreduktion einer zersetzbaren Verbindung geätzt und gereinigt, damit sie eine praktisch unbe- des Halbleitermaterials. Siliziumtetrachlorid ist eine schädigte Kristallfläche darstellt, auf welcher das bevorzugte Verbindung für diesen Zweck in Verbinepitaktische Wachstum erfolgen kann. Obwohl ein 60 dung mit Siliziumunterlagen. Allgemein können die epitaktisches Schichtwachstum gemäß dieser Methode Halogenide von Silizium und Germanium höchst auf jeder der großen kristallographischen Achsen er- vorteilhaft für dieses Schichtwachstum verwendet folgen kann, erfolgt doch die bevorzugte Orientierung werden. Im Besonderen sind Germaniumtetrachlorid für das beschriebene Verfahren längs der (111)-Ebene und -jodid für die Verwendung zum Wachsenlassen weil diese die vorteilhafteste vom Standpunkt der 65 epitaktischer Germaniumschichten geeignet, nachfolgenden Behandlung aus ist. Dementsprechend Der Widerstand der so hergestellten epitaktischen
wird die Scheibe 32 der F i g. 2 aus einem in der Schicht 31 ist im Verhältnis zu dem des Materials der (lll)-Ebene orientierten Block geschnitten. Die Unterlage verhältnismäßig hoch. Bei Abwesenheit
5 6
eines Aktivators während des Schichtwachstums be- Oxyd maskiert, und das Plättchen wird für 30 bis trägt der Widerstand einer η-leitenden gewachsenen 45 Minuten auf 1050° C in einem reinen Sauerstoff-Schicht bis zu 100 Ohm/cm. Wenn eine Schicht mit strom erhitzt, um eine Sperrschicht in einer Tiefe abweichendem Widerstand gewünscht wird, kann das von etwa 0,0019 mm zu erzeugen. Der entstandene im Rohr 11 befindliche Gas mit einer zersetzlichen 5 Schicht-Widerstand beträgt typischerweise etwa Verbindung eines Aktivators versetzt werden. Geeig- 2 bis 3 Ohm je Flächeneinheit,
nete Verbindungen, um p- und η-Leitfähigkeit her- Nach der üblichen Technik, beispielsweise durch vorzurufen, sind Bortribromid bzw. Phosphortrichlo- Aufdampfen und nachfolgendes Einlegieren, werden rid. Im allgemeinen sind die dem Fachmann bekann- Metallelektroden 46, 47 und 48 an dem Bereich ten verschiedenen Verbindungen für Diffusionsstoffe 10 niedrigen Widerstandes 45 der Kollektorzone, der gleichermaßen brauchbar. Außenfläche der Basiszone 41 und der Emitterzone
Nach der Herstellung der Schicht wird die SiIi- 42 angebracht. In diesem Stadium wird die Erhebung
ziumscheibe aus der Apparatur der Fig. 1 entfernt (»Mesa«) 43 durch Ätzen hergestellt, und es werden
und für eines der üblichen Verfahren bereitgestellt, schließlich Stromzuführungen 49 und 50 an der
nach welchem eine Anzahl von Transistorelementen 15 Emitter- und der Basiselektrode durch Heißpressen,
aus der einzelnen Scheibe hergestellt werden. Im wie gezeigt, angebracht.
allgemeinen besteht ein solches Verfahren aus ver- Die Vorteile der Anordnung nach Fig. 3 gegen-
schiedenen Diffusionsstufen mit geeigneter Maskie- über den vorbekannten Bauarten werden durch einen
rung und schließlich der Teilung der Scheibe in Vergleich mit der in F i g. 4 gezeigten Anordnung
einzelne Transistorelemente von etwa 0,65 · 1,0 mm 20 erkannt, welche den typischen, allgemein bekannten
des in F i g. 3 gezeigten Typs. Der einfacheren Be- Transistor mit Diffusionssperrschicht zeigt. Der in
Schreibung halber wird im nachfolgenden indessen F i g. 4 gezeigte Transistor, der vom n-p-n-Mesa-Typ
nur die Herstellung eines einzelnen Elementes behan- ist, hat sich in breitem Maße als anpassungsfähiger
delt. Transistor für eine Vielzahl von Anwendungsmög-
Das Transistorelement 40 der F i g. 3 wird durch 25 lichkeiten sowohl für Schaltzwecke als auch übliche aufeinanderfolgende Diffusionsbehandlungen herge- Verstärker- und Oszillatorschaltungen eingeführt. Es stellt, bei denen eine Basiszone 41 mit p-Leitfähigkeit werden jedoch Systeme entwickelt, welche eine Ver- und eine Emitterzone 42 vom η-Typ erzeugt wird. Zu- besserung der Charakteristik dieses Elementes ernächst wird Bor bei solcher Temperatur und Zeit- fordern, besonders in Richtung auf einen niedrigen dauer eindiffundiert, die ausreichen, um die Schicht 30 Spannungsabfall im Transistor, wenn er sich im bis zu einer Tiefe von etwa 0,0025 bis 0,0038 mm Durchlaßzustand befindet und in Richtung auf die p-leitend zu machen, wobei eine Schicht 44 hohen Geschwindigkeit, mit der ein vollständiger Schalt-Widerstands in der epitaktischen Schicht vom η-Typ Vorgang durchgeführt werden kann,
mit 0,0038 bis 0,0051 mm Dicke übrigbleibt. Die Der größte Teil des Spannungsabfalls im Tran-Dicke dieser Schicht hohen Widerstandes ist jedoch 35 sistor der F i g. 4 von der Kollektorelektrode 66 bis eine Funktion sowohl der ursprünglichen Schichtdicke zur Emitterelektrode 68 rührt aus dem elektrischen als auch der Diffisionsbehandlung. Für einige Anwen- Widerstand des Siliziums selbst her, und der größte dungszwecke kann die Dicke der Schicht hohen Teil dieses Widerstandes entsteht in der Kollektor-Widerstandes kleiner als 0,0012 mm sein. zone 65. Diese Kollektorzone 65 mit einer typischen
Als nächstes wird die p-leitende Oberflächenschicht 40 Dicke von V10 mm soll dem Silizhimplättchen
abgedeckt und anschließend Phosphor eindiffundiert, während des Fabrikationsganges die erforderliche me-
um die Emitterzone 42 mit η-Leitfähigkeit innerhalb chanische Festigkeit geben. Weiterhin besteht es aus
eines begrenzten Teils der Basiszone 41 zu erzeugen. einem Material verhältnismäßig hohen Widerstandes
Die Emitterzone hat eine Tiefe von 0,0015 bis im Vergleich zu den niedrigen Widerständen der
0,0018 mm und eine Breite und Länge von 45 Emitter- und Basiszone. Der Widerstand beträgt ge-
0,05 · 0,5 mm. Die optimale Größe dieser Zone hängt wohnlich etwa 1 Ohm je Zentimeter wegen der elek-
jedoch vom gewünschten Stromdurchlaß der Anord- irischen Anforderungen an die Sperrspannung und
nung ab. Ein Vorteil der gemäß vorliegender Erfin- die Kapazität der Sperrschicht zwischen Basis und
dung hergestellten Anordnungen liegt darin, daß mit Kollektor. Dieser Widerstand wird zeichnerisch durch
kleineren Emitterzonen stärkere Ströme beherrscht 50 das in der Kollektorzone 65 und mit Rc bezeichnete
werden können. Glied1 wiedergegeben.
Im allgemeinen erfolgt die vorstehende Diffusions- Die Schaltgeschwindigkeit dieses Transistors wird behandlung nach Methoden, die in der Technik be- von der zum Abschalten erforderlichen Zeit begrenzt, kannt sind. Die Bordiffusion der Basiszone wird Hier trägt wieder der hohe Widerstand des Kollekdurch Vorabscheidung von Bor aus Bortrioxyd 55 torkörpers stark zur Abschaltzeit bei. Die Kollektor-(B2O3) bei einer Temperatur von 850° C während zone 65 wird mit überschüssigen Defektelektronen 30 Minuten in einer Stickstoffatmosphäre durch- überflutet, während der Transistor »eingeschaltet geführt. Das Bor wandert dann durch eine Wärme- oder in seinem leitenden Zustand ist. Bevor der Tranbehandlung von 90 Minuten bei 1200° C in einer sistor völlig »ab«-geschaltet werden kann, müssen aus Sauerstoff und Stickstoff bestehenden Atmo- 60 diese Defektelektronen, die durch die Pluszeichen in Sphäre, bis in eine Tiefe von 0,0033 bis 0,0038 mm der Kollektorzone dargestellt sind, völlig aus der in den Halbleiterkörper ein. Ein Wert von etwa Kollektorzone von verhältnismäßig hohem Wider-150 Ohm je Flächeneinheit ist typisch für den ent- stand und hoher Lebensdauer herausgeschwemmt standenen Schichtwiderstand. werden. Es ist nun wünschenswert, die Sehalt-
Die Phosphordiffusion der Emitterzone wird in 65 geschwindigkeit und den Spannungsabfall bei Reiheneinem Zonenofen durchgeführt, der einen Phosphor- schaltung zu verbessern, ohne in den übrigen elekpentoxydvorrat auf einer Temperatur von 285° C irischen Eigenschaften des Transistors größere Verenthält. Die Oberfläche des Plättchens ist mit einem änderungen vorzunehmen.
Diese Ziele werden in dem Transistor 40 der F i g. 3 verwirklicht. Die Schicht 44, die auf eine der KoJlektorsperrschicht eng benachbarte Zone begrenzt ist und einen verhältnismäßig hohen und gänzlich gleichförmigen Widerstand hat, hält die Durchschlagspannung der Kollektorsperrschicht auf passender Höhe. Außerdem wird dadurch, daß die KoI-lektorsperrschicht verhältnismäßig dünn ist, das Arbeiten des Transistors mit Hochfrequenz begünstigt. Darüber hinaus erhält der Transistor durch den starken Teil 45 der Kollektorzone von geringem Widerstand die erwünschte mechanische Festigkeit für Fabrikation und Umgang mit dem Transistorelement; gleichzeitig ist die Speicherzeit der Ladungsträger in der Zone 45 sehr klein und damit ist auch die Schaltzeit des Transistors verringert. Die Speicherzeit der Ladungsträger kann durch eine Behandlung des Teiles 45 noch weiter verringert werden, indem man es aus einem Material mit geringerer Lebensdauer der Ladungsträger macht, etwa durch Einführen von Gold. In einigen Fällen kann es vorteilhaft sein, Gold sogar in die epitaktische Schicht einzuführen, um die Lebensdauer zu verringern. Dies erfolgt durch Eindiffusion von Gold bei geeigneter Erwärmung.
Ein weiterer Vorteil des Transistoraufbaus nach F i g. 3 ist der, daß der Transistor 40 für eine Vielzahl von Verwendungszwecken hergestellt werden kann, indem man lediglich die Dicke der epitaktisch gewachsenen Schicht variiert, ohne die Diffusionsbehandlung zu ändern, welche Basis- und Emitterzone erzeugt. Die unkomplizierte Änderung der Schichtdicke bestimmt die endgültige Stärke der Sperrschicht 44 hohen Widerstandes mit Eigenleitfähigkeit, welche wie oben ausgeführt, weitgehend die Durchschlagspannung und die Schaltgeschwindigkeit des Transistors bestimmt.

Claims (5)

Patentansprüche:
1. Verfahren zur Herstellung von Halbleiteranordnungen mit pn-übergang, bei dem auf ein Plättchen aus einkristallinem Halbleitermaterial eines Leitfähigkeitstyps eine Halbleiterschicht des gleichen oder entgegengesetzten Leitfähigkeitstyps epitaktisch abgeschieden wird, dadurch gekennzeichnet, daß auf ein als Unterlage verwendetes Halbleiterplättchen mit einer hohen Leitfähigkeit die epitaktische Schicht mit niedriger Leitfähigkeit abgeschieden wird und daß nach dem Abscheiden dieser Schicht ein Aktivator des entgegengesetzten Leitfähigkeitstyps zum Umwandeln eines TeUs der Schicht in den entgegengesetzten Leitfähigkeitstyp in die epitaktische Schicht eindiffundiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Aufwachsen der epitaktischen Schicht das Halbleiterplättchen in einer Umgebung erhitzt wird, die eine thermisch zersetzliche Verbindung des Halbleitermaterials, eine thermisch zersetzliche Verbindung eines Aktivators und Wasserstoff enthält.
3. Verfahren nach Anspruch 1 und 2 unter Verwendung eines Siliziumplättchens, dadurch gekennzeichnet, daß das Erhitzen des Siliziumplättchens in einer Umgebung erfolgt, die ein zersetzliches Siliziumhalogenid, ein zersetzliches Halogenid eines Aktivators und Wasserstoff enthält.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in den Teil der epitaktischen Schicht, der durch die zuvor erfolgte Diffusion den entgegengesetzten Leitfähigkeitstyp besitzt, ein weiterer Aktivator eindiffundiert und dadurch ein Abschnitt dieses Teils in seinem Leitfähigkeitstyp umgewandelt wird.
5. Gemäß dem Verfahren nach Anspruch 4 hergestellter Transistor, bestehend aus einem einkristallinen Siliziumplättchen mit einer epitaktisch aufgebrachten Siliziumschicht, dadurch gekennzeichnet, daß das Siliziumplättchen eines Leitfähigkeitstyps einen gleichmäßig geringen Widerstand besitzt und als Kollektorzone dient, daß die epitaktische Schicht einen ersten an das Siliziumplättchen angrenzenden Teil mit hohem Widerstand gleichen Leitfähigkeitstyps, einen einmal durch Diffusion umdotierten und als Basiszone dienenden Teil entgegengesetzten Leitfähigkeitstyps mit abgestuftem Widerstand, der an den ersten Teil angrenzt, und einen als Emitterzone dienenden zweimal durch Diffusion umdotierten Teil geringen Widerstandes enthält, der den gleichen Leitfähigkeitstyp wie das Siliziumplättchen aufweist und an die Basiszone angrenzt, und daß Emitter-, Basis- und Kollektorzone mit entsprechenden Anschlüssen versehen sind.
In Betracht gezogene Druckschriften:
Deutsche Patentschriften Nr. 865 160, 883 784;
deutsche Auslegeschrft Nr. 1 033 787;
»IRE Transactions«, CT, 1956, Heft 1, S. 22
bis 25.
Hierzu 1 Blatt Zeichnungen
409 510/397 2.64 © Bundesdruckerei Berlin
DEW28884A 1960-06-10 1960-11-11 Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang und einer epitaktischen Schicht auf dem Halbleiterkoerper Pending DE1163981B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US35152A US3165811A (en) 1960-06-10 1960-06-10 Process of epitaxial vapor deposition with subsequent diffusion into the epitaxial layer

Publications (1)

Publication Number Publication Date
DE1163981B true DE1163981B (de) 1964-02-27

Family

ID=21880976

Family Applications (1)

Application Number Title Priority Date Filing Date
DEW28884A Pending DE1163981B (de) 1960-06-10 1960-11-11 Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang und einer epitaktischen Schicht auf dem Halbleiterkoerper

Country Status (6)

Country Link
US (1) US3165811A (de)
BE (1) BE595672A (de)
CH (1) CH393543A (de)
DE (1) DE1163981B (de)
GB (1) GB972511A (de)
NL (2) NL258408A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1514654A1 (de) * 1965-12-29 1969-04-24 Siemens Ag Verfahren zum Herstellen einer Halbleiterdiode
DE1564940B1 (de) * 1965-12-06 1971-09-16 Texas Instruments Ine , Dallas, Tex (V St A ) Verfahren zur Herstellung einer Halb leiteranordnung sowie danach hergestellte Anordnung, insbesondere Transistor

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL121135C (de) * 1960-01-29
BE623677A (de) * 1961-10-20
BE636317A (de) * 1962-08-23 1900-01-01
NL297821A (de) * 1962-10-08
US3319138A (en) * 1962-11-27 1967-05-09 Texas Instruments Inc Fast switching high current avalanche transistor
US3299330A (en) * 1963-02-07 1967-01-17 Nippon Electric Co Intermetallic compound semiconductor devices
US3328214A (en) * 1963-04-22 1967-06-27 Siliconix Inc Process for manufacturing horizontal transistor structure
US3316131A (en) * 1963-08-15 1967-04-25 Texas Instruments Inc Method of producing a field-effect transistor
US3290539A (en) * 1963-09-16 1966-12-06 Rca Corp Planar p-nu junction light source with reflector means to collimate the emitted light
US3345222A (en) * 1963-09-28 1967-10-03 Hitachi Ltd Method of forming a semiconductor device by etching and epitaxial deposition
US3372069A (en) * 1963-10-22 1968-03-05 Texas Instruments Inc Method for depositing a single crystal on an amorphous film, method for manufacturing a metal base transistor, and a thin-film, metal base transistor
US3343114A (en) * 1963-12-30 1967-09-19 Texas Instruments Inc Temperature transducer
US3327181A (en) * 1964-03-24 1967-06-20 Crystalonics Inc Epitaxial transistor and method of manufacture
US3371213A (en) * 1964-06-26 1968-02-27 Texas Instruments Inc Epitaxially immersed lens and photodetectors and methods of making same
US3341375A (en) * 1964-07-08 1967-09-12 Ibm Fabrication technique
US3436549A (en) * 1964-11-06 1969-04-01 Texas Instruments Inc P-n photocell epitaxially deposited on transparent substrate and method for making same
US3332143A (en) * 1964-12-28 1967-07-25 Gen Electric Semiconductor devices with epitaxial contour
US3421057A (en) * 1965-08-23 1969-01-07 Ibm High speed switching transistor and fabrication method therefor
US3484311A (en) * 1966-06-21 1969-12-16 Union Carbide Corp Silicon deposition process
US3531857A (en) * 1967-07-26 1970-10-06 Hitachi Ltd Method of manufacturing substrate for semiconductor integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE865160C (de) * 1951-03-07 1953-01-29 Western Electric Co Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper
DE883784C (de) * 1949-04-06 1953-06-03 Sueddeutsche App Fabrik G M B Verfahren zur Herstellung von Flaechengleichrichtern und Kristallverstaerkerschichten aus Elementen
DE1033787B (de) * 1955-06-20 1958-07-10 Western Electric Co Verfahren zum Herstellen von Halbleiteranordnungen mit doppelten p-n-UEbergaengen

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2561411A (en) * 1950-03-08 1951-07-24 Bell Telephone Labor Inc Semiconductor signal translating device
US2811653A (en) * 1953-05-22 1957-10-29 Rca Corp Semiconductor devices
US2898248A (en) * 1957-05-15 1959-08-04 Ibm Method of fabricating germanium bodies
FR1193194A (fr) * 1958-03-12 1959-10-30 Perfectionnements aux procédés de fabrication par diffusion des transistors et des redresseurs à jonctions
US2967793A (en) * 1959-02-24 1961-01-10 Westinghouse Electric Corp Semiconductor devices with bi-polar injection characteristics
NL155412C (de) * 1959-04-15
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
US3028529A (en) * 1959-08-26 1962-04-03 Bendix Corp Semiconductor diode
US3100276A (en) * 1960-04-18 1963-08-06 Owen L Meyer Semiconductor solid circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE883784C (de) * 1949-04-06 1953-06-03 Sueddeutsche App Fabrik G M B Verfahren zur Herstellung von Flaechengleichrichtern und Kristallverstaerkerschichten aus Elementen
DE865160C (de) * 1951-03-07 1953-01-29 Western Electric Co Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper
DE1033787B (de) * 1955-06-20 1958-07-10 Western Electric Co Verfahren zum Herstellen von Halbleiteranordnungen mit doppelten p-n-UEbergaengen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1564940B1 (de) * 1965-12-06 1971-09-16 Texas Instruments Ine , Dallas, Tex (V St A ) Verfahren zur Herstellung einer Halb leiteranordnung sowie danach hergestellte Anordnung, insbesondere Transistor
DE1514654A1 (de) * 1965-12-29 1969-04-24 Siemens Ag Verfahren zum Herstellen einer Halbleiterdiode

Also Published As

Publication number Publication date
NL258408A (de)
NL127213C (de)
BE595672A (fr) 1961-02-01
GB972511A (en) 1964-10-14
CH393543A (de) 1965-06-15
US3165811A (en) 1965-01-19

Similar Documents

Publication Publication Date Title
DE1163981B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang und einer epitaktischen Schicht auf dem Halbleiterkoerper
DE2618733C2 (de) Halbleiterbauelement
DE1056747B (de) Verfahren zur Herstellung von mehreren p-n-UEbergaengen in Halbleiterkoerpern fuer Transistoren durch Diffusion
DE2030805A1 (de) Verfahren zur Ausbildung epitaxialer Kristalle oder Plattchen in ausgewählten Bereichen von Substraten
DE2259237A1 (de) Bipolarer transistor mit materialverschiedenem halbleiteruebergang und verfahren zu seiner herstellung
DE1223951B (de) Verfahren zur Herstellung von Halbleiter-bauelementen mit einem oder mehreren PN-UEbergaengen
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE1915549B2 (de) Verfahren zum epitaktischen aufwachsen von siliciumcarbidschichten
DE1298189B (de) Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung
DE1489258B1 (de) Verfahren zum Herstellen einer duennen leitenden Zone unter der Oberflaeche eines Siliciumkoerpers
DE2019655A1 (de) Verfahren zur Halbleiterherstellung und zur Herstellung eines dotierten metallischenLeiters
DE1282796B (de) Integrierte Halbleiteranordnungen und Verfahren zum Herstellen derselben
DE1126515B (de) Verfahren zum Herstellen einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung
DE1296266B (de) Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung
DE4313042A1 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE2153862A1 (de) Verfahren zur Herstellung einer monokristallinen Halbleiter-Auf-Isolator (SOI)-Anordnung
EP0005744B1 (de) Verfahren zum Aufwachsen von Epitaxieschichten auf selektiv hochdotierten Siliciumsubstraten
DE1248168B (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2154386B2 (de) Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch
DE1802849A1 (de) Verfahren zur Herstellung von monolithischen Schaltungen
DE2830035C2 (de) Verfahren, bei arsenhaltigen Oxidfilmen auf einer Halbleitervorrichtung die Verarmung an Arsen zu verhindern
DE2209534A1 (de) Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung
DE1953254A1 (de) Verfahren zur Herstellung von mindestens einer Leistungshalbleitervorrichtung
DE2151346C3 (de) Verfahren zum Herstellung einer aus Einkristallschichtteilen und Polykristallschichtteilen bestehenden Halbleiterschicht auf einem Einkristallkörper
AT229371B (de) Verfahren zur Herstellung einer Halbleiteranordnung