DE3782500T2 - Gemeinsam genutzte speicherschnittstelle fuer datenverarbeitungsanlage. - Google Patents
Gemeinsam genutzte speicherschnittstelle fuer datenverarbeitungsanlage.Info
- Publication number
- DE3782500T2 DE3782500T2 DE8787480027T DE3782500T DE3782500T2 DE 3782500 T2 DE3782500 T2 DE 3782500T2 DE 8787480027 T DE8787480027 T DE 8787480027T DE 3782500 T DE3782500 T DE 3782500T DE 3782500 T2 DE3782500 T2 DE 3782500T2
- Authority
- DE
- Germany
- Prior art keywords
- address
- line
- user
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title description 6
- 230000015654 memory Effects 0.000 claims description 164
- 238000012546 transfer Methods 0.000 claims description 70
- 230000005540 biological transmission Effects 0.000 claims description 19
- 230000007246 mechanism Effects 0.000 claims description 15
- 230000003213 activating effect Effects 0.000 claims description 11
- 238000012360 testing method Methods 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000000295 complement effect Effects 0.000 description 7
- 101100524347 Xenopus laevis req-b gene Proteins 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 101100524346 Xenopus laevis req-a gene Proteins 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Bus Control (AREA)
- Memory System (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Description
- Diese Erfindung umfaßt einen Speicherschnittstellenmechanismus zwischen einem Speicher und einer Mehrzahl von Speicherbenutzereinrichtungen wie Prozessoren und/oder Benutzern mit direktem Speicherzugriff.
- Datenverarbeitungsanlagen enthalten in der Regel einen Speicher, der von einer Mehrzahl von Speicherbenutzereinrichtungen gemeinsam genutzt werden kann. Speicher und Speicherbenutzereinrichtungen sind über eine Speicherschnittstelle verbunden, die eine Mehrzahl von Leitungen und die zugehörige Schaltlogik für die Steuerung der Speichervorgänge enthält. In den Anlagen nach dem bisherigen Stand der Technik werden die Speichervorgänge durch die Speicherbenutzereinrichtungen gesteuert, so daß der Speicher nicht mit seiner höchstmöglichen Geschwindigkeit genutzt werden kann.
- Darüber hinaus sind die herkömmlichen Schnittstellen nicht flexibel, so daß die Speicherbenutzereinrichtungen modifiziert werden müssen, wenn Änderungen am Speicher der Anlage vorgenommen werden sollen.
- Eine Aufgabe der Erfindung besteht in einer einfachen Speicherschnittstelle zwischen einem Speicher und mindestens einer Speicherbenutzereinrichtung, die im Hinblick auf die Leistung des Speichers effizient ist.
- Eine weitere Aufgabe der Erfindung besteht in einer Speicherschnittstelle, die modular ist, so daß ohne Neuentwicklung der gesamten Anlage Benutzereinrichtungen in die Anlage eingefügt werden können.
- Eine weitere Aufgabe der Erfindung besteht in einer Speicherschnittstelle, welche die Ausführung der Auffrischvorgänge ohne Beeinträchtigung der Vorgänge in der Benutzerschnittstelle gestattet.
- Eine weitere Aufgabe dieser Erfindung besteht ist einer Speicherschnittstelle, die einen hohen Grad an Zuverlässigkeit aufweist.
- Die Erfindung ist in Anspruch 1 dargestellt.
- Gemäß dieser Erfindung besteht der Speicherschnittstellenmechanismus zwischen einer Mehrzahl von Speicherbenutzereinrichtungen und einer Speichersteuereinheit, welche die von den Benutzereinrichtungen angeforderten Lese- und Schreibvorgänge im Speicher steuert, aus einem Adreßbus (20) und einem Datenbus (22), die von den Benutzereinrichtungen gemeinsam genutzt werden und von einer zur Durchführung eines Speichervorgangs ausgewählten Benutzereinrichtung genutzt werden, um die Speicheradresse an die Speichersteuereinheit zu senden und die aus dem Speicher gelesenen oder in ihn geschriebenen Daten zu empfangen bzw. zu senden. Der Speicherschnittstellenmechanismus umfaßt weiterhin:
- - eine Speicheranforderungsleitung (11, 12) pro Benutzereinrichtung, die von der Benutzereinrichtung aktiviert wird, wenn sie zur Durchführung eines Lese- oder Schreibvorgangs im Speicher Zugriff auf den Speicher anfordert,
- - eine Leitung (30) für eine letzte Operation, die von den Benutzereinrichtungen gemeinsam genutzt wird und von einer Benutzereinrichtung aktiviert wird, wenn ihre Speicherübertragung abgeschlossen ist,
- - zumindest eine Leitung (15, 16) für eine Adreßbenutzeranzeige pro Benutzereinrichtung,
- - zumindest eine Leitung (17, 18) für eine Datenbenutzeranzeige pro Benutzereinrichtung,
- - zumindest eine Adreßtaktgeberleitung (26), die den Benutzereinrichtungen gemeinsam ist,
- - zumindest eine Datentaktgeberleitung (28), die den Benutzereinrichtungen gemeinsam ist.
- In der Speichersteuereinheit befinden sich Steuermittel (5) für die Speicherschnittstelle. Diese sprechen auf den Status von Speicheranforderungsleitungen an und wählen entsprechend die Anforderung einer Benutzereinrichtung aus, um in den Zeitabschnitten, in denen die gewählte Benutzereinrichtung den Adreßbzw. Datenbus nutzen darf, erstens die Leitung für die Adreßbenutzeranzeige für die gewählte Benutzereinrichtung und zweitens die Leitung für die Datenbenutzeranzeige für die gewählte Benutzereinrichtung zu aktivieren sowie um Adreß- und Datentaktimpulssignale auf den Adreß- und Datentaktgeberleitungen zu senden, welche die Übertragung der Adresse auf dem Adreßbus bzw. der Daten auf dem Datenbus zeitlich steuern.
- Steuermittel für die Benutzerschnittstelle (3-1, 3-2) befinden sich in jeder Benutzereinrichtung. Sie aktivieren die Leitungen für die Benutzeranforderung zur Steuerung der Speicherübertragungen über den Adreß- und Datenbus unter Steuerung durch die Adreß- und Datentaktimpulssignale.
- Fig. 1 zeigt schematisch die Schnittstellenleitungen zwischen zwei Speicherbenutzereinrichtungen und einem Speicher.
- Fig. 2 zeigt das Blockdiagramm der für die Steuerung der Speichervorgänge durch die Schnittstelle benötigten Schaltlogik auf der Benutzerseite der Schnittstelle.
- Fig. 3A bis 3D Zeigen, wenn sie in der in Fig. 3 dargestellten Anordnung zusammengefügt werden, eine detaillierte Darstellung der in Fig. 2 gezeigten Schaltlogik.
- Fig. 4A bis 4B zeigen, wenn sie in der in Fig. 4 dargestellten Anordnung zusammengefügt werden, das Blockdiagramm der für die Steuerung der Speichervorgänge durch die Schnittstelle benötigten Schaltlogik auf der Seite der Speichersteuereinheit der Schnittstelle.
- Fig. 5 zeigt eine detaillierte Darstellung der Verarbeitungs- und Anforderungsschaltung 220 von Fig. 4.
- Fig. 6 zeigt eine detaillierte Darstellung der Status-Signalspeicher 224 von Fig. 4.
- Fig. 7 zeigt eine detaillierte Darstellung des Server-Zählers 238 von Fig. 4.
- Fig. 8 zeigt eine detaillierte Darstellung der Schaltung 244 für die Erzeugung der Adreßbenutzer-Signale von Fig. 4.
- Fig. 9 zeigt eine detaillierte Darstellung der Schaltung 246 für die Erzeugung der Datenbenutzer-Signale von Fig. 4.
- Fig. 10 zeigt eine detaillierte Darstellung der Schaltung 248 für die Adreßtakt-Erzeugung von Fig. 4.
- Fig. 11 zeigt eine detaillierte Darstellung der Schaltung 250 für die Datentakt-Erzeugung 250 von Fig. 4.
- Fig. 12 zeigt eine detaillierte Darstellung der Adreßpfadschaltung 260 von Fig. 4.
- Fig. 13 zeigt eine detaillierte Darstellung der Datenpfadschaltung 258 von Fig. 4.
- Fig. 14 zeigt eine ausführliche Darstellung der RAS-Schaltung 264 von Fig. 4.
- Fig. 15 zeigt das Taktdiagramm für einen einzelnen Lesevorgang.
- Fig. 16 zeigt das Taktdiagramm für einen Leseschleifenvorgang.
- Fig. 17 zeigt das Taktdiagramm für einen einzelnen Schreibvorgang.
- Fig. 18 zeigt das Taktdiagramm für einen Schreibschleifenvorgang.
- Fig. 1 zeigt die Speicherschnittstellenleitungen zwischen Speichersteuereinheit 4 und einer ersten und einer zweiten Speichereinrichtung, die mit "Benutzer 1" bzw. "Benutzer 2" bezeichnet wird. In Fig. 1 sind nur zwei Benutzer dargestellt, es können aber mehr Benutzer vorhanden sein.
- Speichersteuereinheit 4 steuert die Zugriffe auf Speicher 6 in Übereinstimmung mit den Steuer- und Dateninformationen auf den Schnittstellenleitungen 8. Sie enthält herkömmliche Steuermittel, die nicht ausführlich beschrieben werden, für den Zugriff auf einen Speicher sowie die Steuerschaltung 5 für die Speicherschnittstelle, die bei der Beschreibung von Fig. 4 ausführlich dargestellt wird, zur Überwachung der Schnittstellenleitungen gemäß dieser Erfindung.
- Speicher 6 ist mit einem Fehlerkorrekturmechanismus (ECC) 7 ausgestattet, der über Leitung 9 ein Fehleranzeigesignal an die Speichersteuereinheit sendet.
- Die Schnittstellenleitungen umfassen die gepunkteten Linien, über die alle Benutzer gemeinsam verfügen, und Leitungen, die für jeden einzelnen Benutzer spezifisch sind.
- Die benutzerspezifischen Leitungen sind die Anforderungsleitungen 11 und 12, die Leitungen 15 und 16 für die Adreßbenutzeranzeige sowie die Leitungen 17 und 18 für die Datenbenutzeranzeige.
- Die Leitungen 11 und 12 für Anforderung 1 bzw. Anforderung 2 werden von Benutzer 1 bzw. Benutzer 2 aktiviert, wenn diese einen Speicherzugriff für eine Lese- bzw. Schreibübertragung anfordern.
- Die Leitungen 15 und 16 für die Adreßbenutzeranzeige, welche die Speichersteuereinheit 4 mit Benutzer 1 bzw. Benutzer 2 verbinden, werden durch die Steuerschaltung 5 der Speicherschnittstelle aktiviert. Jeweils eine dieser Leitungen wird aktiviert, um Benutzer 1 bzw. Benutzer 2 darüber zu informieren, daß ihm der Adreßbus 20 und die gemeinsamen Steuerleitungen 24, 26 und 30 der Schnittstelle zur Verfügung stehen.
- Die Leitungen 17 und 18 für die Datenbenutzeranzeige, welche die Speichersteuereinheit 4 mit Benutzer 1 bzw. Benutzer 2 verbinden, werden durch die Speichersteuereinheit 4 aktiviert. Jeweils eine dieser Leitungen wird aktiviert, um Benutzer 1 bzw. Benutzer 2 darüber zu informieren, daß ihm der Datenbus 22 der Schnittstelle zur Verfügung steht.
- Die gepunkteten Schnittstellenleitungen, die allen Benutzern gemeinsam zur Verfügung stehen, sind Adreßbusleitungen 20, Datenbusleitungen 22, Leitungen 24 für die Byteauswahl, Adreßtaktgeberleitung 26, Datentaktgeberleitung 28 und Leitung 30 für eine letzte Operation.
- Die Adreßbusleitungen 20 werden von einem Benutzer verwendet, um die Speicheradresse an die Speichersteuereinheit zu senden.
- Die Datenbusleitungen 22 sind bidirektionale Leitungen für den Transport der in den Speicher zu schreibenden oder der aus dem Speicher zu lesenden Daten.
- In einer empfohlenen Realisierung dieser Erfindung, in welcher der Speicher in 4-Byte-Worten organisiert ist, bestehen die Leitungen 24 für die Byteauswahl aus vier Leitungen, mit denen in der Betriebsart WRITE (Schreiben) angegeben wird, welche Bytes in dem adressierten Wort im Speicher zu aktualisieren sind. Diese vier Leitungen sind in der Betriebsart READ (Lesen) inaktiv.
- Datentaktgeberleitung und Adreßtaktgeberleitung 26 bzw. 28 transportieren Daten- und Adreßtaktsignale, die für die Zeitsteuerung der Vorgänge auf dem Adreß- und Datenbus 20 bzw. 22 verwendet werden.
- In der empfohlenen Realisierung dieser Erfindung gibt es nur eine Anforderungsleitung und eine Leitung für die Adreßbenutzeranzeige pro Benutzer sowie nur eine Adreßtaktgeberleitung und eine Datentaktgeberleitung; sofern erforderlich, ist jedoch eine Mehrzahl dieser Leitungen möglich. Beispielsweise können in einigen Fällen, in denen beim Entwurf der Schaltlogik die LSSD-Technologie (Level Scan Sensitive Design - Pegelabtastung) zum Einsatz kommt, jeweils zwei Adreß- und Datentaktgeberleitungen erforderlich sein.
- Einschränkungen der Benutzerzahl sind von der Belastung von Daten- und Adreßbus 20 bzw. 22 abhängig. Die Signale auf den Leitungen für die Adreß- und Datenbenutzeranzeige geben an, welchen Benutzern Adreß- und Datenbus 20 bzw. 22 zu einem gegebenen Zeitpunkt zugeordnet sind.
- Auf der Benutzerseite der Schnittstelle befinden sich die Steuerschaltungen 3-1 und 3-2 zur Überwachung der Schnittstellenleitungen. Diese Schaltung wird später bei der Darstellung von Figur 3 beschrieben.
- Die Benutzer lösen Speichervorgänge durch Aktivierung ihrer Anforderungsleitungen 11 und 12 aus. Die Speichersteuereinheit wählt zu jedem gegebenen Zeitpunkt eine zu bearbeitende Anforderung aus und aktiviert in Abhängigkeit davon, welcher Benutzer gewählt wurde, erstens die Leitung 15 oder 16 für die Adreßbenutzeranzeige und zweitens die Leitung 17 oder 18 für die Datenbenutzeranzeige. Die Übertragung der Adressen und Daten auf den Bussen 20 und 22 wird unabhängig durchgeführt und durch die von der Speichersteuereinheit gesendeten Adreß- und Datentaktsignale auf den Leitungen 26 und 28 zeitlich gesteuert. Der gewählte Benutzer steuert die Zählung der Adreß- und Datenübertragungen, beendet die Übertragung durch Aktivierung der Leitung 30 für eine letzte Operation und wartet anschließend auf die Deaktivierung seiner Leitungen 15 oder 16 und 17 oder 18 für die Adreß- und Datenbenutzeranzeige, bevor er ggf. eine neue Anforderung ausgibt. Wie später noch erläutert wird, erfolgt die Erkennung und Meldung von Fehlern durch den ausgewählten Benutzer.
- Der Hauptvorteil dieser Erfindung besteht darin, daß die Benutzer und der Speicher jeweils über einen eigenen Takt verfügen. Sie müssen nicht synchronisiert werden und können jeweils mit der eigenen Höchstgeschwindigkeit betrieben werden, so daß von jeder Einheit die bestmögliche Leistung erzielt werden kann. Die Daten werden mit der höchstmöglichen Geschwindigkeit im Seiten- Modus in den Speicher geschrieben/daraus gelesen; das heißt, der Speicher wird nicht dadurch gebremst, daß er zur Beendigung der Speicheroperation das nächste Vielfache von Benutzerzyklen abwarten muß.
- Folglich können von ein und demselben Benutzer mehrere Arten von Speicherkarten und verschiedene Speicherkonfigurationen ohne Änderungen an der Hardware und Software des Benutzers betrieben werden. Es kann jede Art von Speicher verwendet werden, sofern die Höchstgeschwindigkeit, mit der die Daten aus dem Speicher abgerufen werden, nicht die Durchsatzrate des Benutzers überschreitet.
- Die Schnittstelle gestattet die bestmögliche Nutzung eines wichtigen Merkmals der dynamischen Speicher, die einen schnelleren Betrieb und Datenzugriff im Seiten-Modus gestatten. Wann immer möglich, werden die Daten in dieser Betriebsart gelesen oder geschrieben. Dies ist für den Benutzer transparent, der lediglich bei jedem von der Speichersteuereinheit auf Leitung 26 gelieferten Adreßtaktsignal die nächste sequentielle Adresse zur Verfügung stellen muß.
- Die Auffrischvorgänge des Speichers sind ebenfalls für die Benutzer transparent. Wenn ein Auffrischvorgang erforderlich ist, während gerade ein Benutzer bedient wird, unterbricht die Speichersteuereinheit für eine gewisse Zeit das Senden der Taktsignale auf den Leitungen 26 und 28; nach der Beendigung des Auffrisch-Vorgangs wird der Speicherbetrieb wieder aufgenommen.
- Die Fehlerverarbeitung durch den Fehlerkorrekturmechanismus 7 des Speichers ist ebenfalls für die Benutzer transparent. Wie beim Auffrischvorgang werden jedesmal, wenn eine erweiterte Korrektur durchgeführt werden soll, von der Speichersteuereinheit keine Taktsignale auf den Leitungen 26 und 28 geliefert, bis der Fehler korrigiert wurde; anschließend wird die Operation wieder aufgenommen.
- Es können alle Arten von Speicheroperationen durchgeführt werden; die Leitungen für die Byteauswahl gestatten es, alle beliebigen oder alle Bytes eines Wortes zur Aktualisierung auszuwählen. Dies kann bei jeder Durchführung eines Schreibvorgangs im Seitenmodus genutzt werden. Der erste und der letzte Schreibvorgang einer Datenbündel-Speicherübertragung können partielle oder volle Schreibvorgänge sein.
- Wie die Beschreibung der Schaltlogik der Schnittstelle verdeutlichen wird, können die Benutzeroperationen im Pipeline-Verfahren durchgeführt werden. Das heißt, am Übergang zwischen zwei Anforderungen beginnt die Bearbeitung der zweiten Anforderung bereits, bevor die Datenübertragung mit dem ersten Benutzer abgeschlossen ist. Hierdurch wird der Gesamt-Speicherdurchsatz verbessert.
- Im folgenden werden die Schaltungen auf der Benutzerseite der Schnittstelle beschrieben.
- Fig. 2 zeigt das Blockdiagramm und den Datenfluß auf der Benutzerseite. Schaltung 40 für die Benutzer-Ablaufsteuerung, die sich in Benutzereinrichtung 1 befinden möge, aktiviert Leitung 11 für Anforderung 1, wenn von Benutzer 1 ein Speicherzugriff angefordert wird. Sobald die Benutzeranforderung bearbeitet werden kann, aktiviert die Speichersteuereinheit rechtzeitig Leitung 15 für die Adreßbenutzeranzeige und Leitung 17 für die Datenbenutzeranzeige und sendet die Adreßtakt- und Datentaktsignale auf den Leitungen 26 und 28, sobald die Benutzeranforderung bearbeitet werden kann.
- Beim Übertragungsbeginn lädt die Ablaufsteuerung 40 den Übertragungsparameter P über Bus 42 und unter Steuerung durch interne Taktsignale auf Leitung 44 in das Erzeugungs- und Steuermittel 46 für die Adresse und in das Steuermittel 48 für die Daten.
- Das Erzeugungs- und Steuermittel 46 für die Adresse enthält den Adreßzähler 50, der bei Übertragungsbeginn mit der Anfangs-Speicheradresse geladen wird, die auf die Stelle zeigt, an der die erste Speicheroperation durchgeführt werden soll. Dieser Zähler wird anschließend mit der Adreßtaktrate erhöht und stellt so auf Bus 20 die Speicheradresse bereit.
- Register 52 für die Byteauswahl liefert auf Bus 24 Signale, die im Lese-Modus sämtlich inaktiv sind und während der ersten und der letzten Übertragung im Schreibmodus auf spezifische Werte gesetzt werden. Mit diesen Signalen werden die zu aktualisierenden Bytes ausgewählt. Während der dazwischenliegenden Übertragungen bei einem Schreibvorgang im Seitenmodus sind alle Leitungen von Bus 24 aktiv, um die vier Bytes der adressierten Wörter auszuwählen.
- Adreßübertragungszähler 54 wird bei Übertragungsbeginn mit der Zahl der vom Benutzer angeforderten Speicherzugriffe geladen, und sein Inhalt wird mit der Adreßtaktrate dekrementiert. Wenn der Zählerinhalt gleich 0 wird, erzeugt er somit ein Signal für das Ende der Datenübertragung auf Leitung 56 und ein Signal für eine letzte Übertragung auf Leitung 58, das dem Byteauswahlregister 52 zur Verfügung gestellt wird, so daß während der letzten Übertragung für die Byteauswahl alle oder nur einige Leitungen von Bus 24 aktiviert werden können, wie zuvor bereits erläutert.
- Zähler 50 und 54 sowie Register 52 in Schaltung 46 sprechen auf das Adreßtaktsignal auf Leitung 26 und auf das Signal auf Leitung 15 für die Adreßbenutzeranzeige an.
- Das Datensteuermittel 48 enthält den Datenübertragungszähler 60, der mit der Speicherübertragungszählung geladen wird, wenn durch den Benutzer eine Speicheroperation angefordert wird. Dann wird diese Zählung mit der Datentaktrate dekrementiert, sobald die Leitung 17 für die Datenbenutzeranzeige aktiv wird. Zähler 60 stellt auf Leitung 62 ein Signal für das Ende der Datenübertragung zur Verfügung.
- Das Signal für das Ende der Adreßübertragung auf Leitung 56 und das Signal für das Ende der Datenübertragung auf Leitung 60 werden der Ablaufsteuerung 40 zur Verfügung gestellt, die daraus auf Leitung 30 das Signal für eine letzte Operation erzeugt.
- Die in den Speicher zu schreibenden Daten oder die aus dem Speicher gelesenen Daten werden im Pufferspeicher 64 gespeichert. Zähler 66, der bei Anforderung einer Speicheroperation durch den Benutzer aus Speicher 64 mit der ersten Adresse des zu übertragenden Bündels geladen wird, wird dann mit der Datentaktrate dekrementiert, wenn das Signal auf Leitung 17 für die Datenbenutzeranzeige aktiv ist, um die jeder Speicheradresse entsprechenden Daten nacheinander zu laden oder zu liefern.
- Der Ausgangsbus 68 des Zählers 66 liefert die Adresse des Speichers 64. Datenbus 22 liefert die aus Speicher 6 gelesenen Daten zum Schreiben in Speicher 64 (Lese-Modus) oder stellt die aus Speicher 64 gelesenen Daten zum Schreiben in Speicher 6 bereit.
- Fig. 3A bis 3D beschreiben den detaillierten Aufbau von Schaltung 46 für die Adreßerzeugung und Steuerung und von Schaltung 48 für die Datensteuerung zusammen mit der Schaltung in Ablaufsteuerung 40, welche das Signal für eine letzte Operation auf Leitung 30 erzeugt (Fig. 3C), sowie die Fehlerprüfschaltung (Fig. 3D), die Bestandteil der Benutzereinrichtung 1 ist.
- Alle Benutzereinrichtungen enthalten Schaltungen, die mit den in Fig. 3A bis 3C dargestellten Schaltungen identisch sind.
- Eine Speicherübertragung (Lesen oder Schreiben) wird von der Benutzer-Ablaufsteuerung 40 ausgelöst, die Leitung 40 für den Übertragungsbeginn aktiviert. Dieses Signal liegt an einem Eingang des UND-Gatters 82, das vorbereitet wird, wenn Adreßbenutzerleitung und Datenbenutzerleitung 15 bzw. 17 inaktiv sind und wenn Leitung 84 aktiv ist. Die Signale auf den Leitungen 15 und 17 werden über die Inverter 86 und 88 an das UND-Gatter 82 angelegt. Das Ausgangssignal des UND-Gatters 82 auf Leitung 90 wird an den Set-Eingang von Signalspeicher 92 angelegt. Die Q-Ausgangsleitung von Signalspeicher 92 ist mit dem Set-Eingang von Signalspeicher 96 und mit dem Reset-Eingang von Signalspeicher 92 verbunden und bildet die Anforderungsleitung 11. Der Reset-Eingang von Signalspeicher 96 wird mit der Leitung 98 für das Übertragungsende verbunden. Das Speicherfolgesignal an der Q-Ausgangsleitung 100 von Signalspeicher 96 ist während der Speicherübertragung aktiv.
- Die komplementäre Q-Ausgangsleitung von Signalspeicher 96 ist Leitung 84, die somit das UND-Gatter 82 vorbereitet, wenn die Leitung für das Übertragungsende aktiviert wurde, so daß eine erneute Anforderung eines Übertragungsbeginns auf Leitung 80 durch Aktivierung der Anforderungsleitung 11 bearbeitet werden kann.
- Bei Empfang des Anforderungssignals auf Leitung 11 aktiviert die Speichersteuereinheit erstens Leitung 15 für die Adreßbenutzeranzeige und zweitens Leitung 17 für die Datenbenutzeranzeige, wie später noch beschrieben; die Adreß- und Datentaktsignale werden auf den Leitungen 26 und 28 bereitgestellt.
- Signalspeicher 92 und 96 werden mit dem internen Taktsignal auf Leitung 44 getaktet. Die Übertragungsparameter werden vom Parameterbus 42-P in Adreßzähler 50, Byteauswahlregister 52, Adreßübertragungszähler 54 und Datenübertragungszähler 60 geladen. Die Steuerung erfolgt durch Ladeimpulse auf den Leitungen 42-A und 42-C, die an den UND-Gattern 102 und 104 anliegen.
- Der Adreßladeimpuls auf Leitung 42-A bereitet UND-Gatter 102 vor, das somit den Adreßparameter von Bus 42-P in Adreßzähler 50 lädt und die vier Stufen von Register 52 auf ausgewählte Werte setzt, die von der Speicheroperation abhängen, wie in der Beschreibung von Fig. 2 erläutert wurde.
- Der Zählerladeimpuls auf Leitung 42-C bereitet UND-Gatter 104 vor, das somit den Zählparameter von Bus 42-P in den Adreßübertragungszähler und Datenübertragungszahler 60 lädt.
- Während dieser Initialisierungsphase wird der Ladevorgang in Zähler 50 und 54 und in Register 52 unter der Steuerung des internen Taktsignals durchgeführt, das auf Leitung 106 liegt. Der Ladevorgang von Zähler 60 wird unter Steuerung des internen Taktsignals durchgeführt, das auf Leitung 108 liegt.
- Das interne Taktsignal auf Leitung 106 wird von ODER-Gatter 110, UND-Gatter 112 und Inverter 114 erzeugt. Inverter 114 invertiert das Signal für die Adreßbenutzeranzeige von Leitung 15 und legt somit ein aktives Signal auf einen Eingang des UND-Gatters 112, wenn Leitung 15 nicht aktiv ist. Wenn UND-Gatter 112 vorbereitet wurde, legt es das interne Taktsignal von Leitung 44 auf einen Eingang des ODER-Gatters 110.
- Das interne Taktsignal auf Leitung 108 wird von ODER-Gatter 116, UND-Gatter 118 und Inverter 120 erzeugt. Inverter 120 invertiert das Signal für die Datenbenutzeranzeige von Leitung 17 und legt somit ein aktives Signal auf einen Eingang des UND-Gatters 118, wenn Leitung 17 nicht aktiv ist. Wenn UND-Gatter 118 vorbereitet wurde, legt es das interne Taktsignal von Leitung 44 auf einen Eingang von ODER-Gatter 116.
- Der Inhalt von Adreßzähler 50 wird mit der Adreßtaktrate inkrementiert, wenn das Signal für die Adreßbenutzeranzeige auf Leitung 15 aktiv wird.
- UND-Gatter 122 wird vorbereitet, wenn das Signal der Speicherablaufsteuerung auf Leitung 100 und das Signal für die Adreßbenutzeranzeige auf Leitung 15 aktiv sind. Wenn das UND-Gatter 122 vorbereitet wurde, legt es das Adreßbenutzer-Taktsignal auf einen Eingang des ODER-Gatters 110. ODER-Gatter 110 legt das Adreßtaktsignal auf seine Ausgangsleitung 106, so daß der Inhalt des Adreßzählers inkrementiert wird, wenn das Signal auf Leitung 17 aktiv ist. Der Inhalt des Adreßzählers wird über das UND-Gatter 124 auf den Adreßbus 20 gelegt; dieses Gatter wird durch das Signal auf Leitung 15 vorbereitet.
- Bei jedem auf Leitung 106 gelegten Adreßtaktsignal stellt das Byteauswahlregister 52 auf Leitung 24 die Signale für die Byteauswahl bereit. Die Signale für die Byteauswahl sind für einen Lesevorgang stets "Null". Während der ersten Übertragung bei einem Schreibvorgang ist zumindest ein Signal "Eins", während der dazwischenliegenden Übertragungen sind sie alle "Eins", und während der letzten Übertragung ist zumindest ein Signal "Eins". Das Setzen von Register 52 während der letzten Übertragung erfolgt durch UND-Gatter 126, das durch das Signal für eine letzte Übertragung auf Leitung 58 vorbereitet wird, Register 52 zu laden.
- Ein Eingang des UND-Gatters 128 ist mit Leitung 15 für die Adreßbenutzeranzeige verbunden; ein anderer Eingang ist über Inverter 130 mit Leitung 56 für das Übertragungsende verbunden. Das Gatter liefert während der Adreßübertragung ein aktives Zählsignal auf Leitung 132, das mittels des auf Leitung 106 gelegten Adreßtaktsignals eine Dekrementierung des Inhalts von Zähler 54 mit der Adreßtaktrate bewirkt. Der Wert des Adreßzählers 54 wird von der Decodierschaltung 134 decodiert. Wenn als Inhalt von Zähler 54 "Eins" festgestellt wird, wird auf die Leitung 58 für eine letzte Übertragung ein aktives Signal gelegt. Wenn als Inhalt von Zähler 54 "Null" festgestellt wird, wird auf Leitung 56 für das Übertragungsende ein aktives Signal gelegt.
- Der Datenbenutzertakt von Leitung 28 wird über UND-Gatter 136 und ODER-Gatter 116 auf Leitung 108 gelegt. UND-Gatter 136 wird vorbereitet, wenn das Signal für die Datenbenutzeranzeige auf Leitung 17 aktiviert wird, um das Datentaktsignal auf einen Eingang des ODER-Gatters 116 zu legen, das somit das Datentaktsignal auf Leitung 108 legt.
- Inverter 140 invertiert das Signal für das Übertragungsende von Leitung 62 und liefert während der Datenübertragung ein aktives Signal, das gemeinsam mit dem Signal für die Datenbenutzeranzeige von Leitung 17 auf UND-Gatter 138 gelegt wird. Das Datenzählsignal auf der Ausgangsleitung 142 des UND-Gatters 138 bewirkt eine Dekrementierung des Inhalts des Datenübertragungszählers mit der Datentaktrate.
- Der Wert von Zähler 60 wird von Schaltung 144 decodiert, die auf Leitung 62 ein aktives Signal erzeugt, wenn als sein Inhalt "Null" festgestellt wird.
- Das Signal für das Ende der Datenübertragung auf Leitung 62 und das Signal für das Ende der Adreßübertragung auf Leitung 56 werden auf das UND-Gatter 146 gelegt, welches das Signal für das Übertragungsende auf Leitung 98 erzeugt.
- Die Datenzählung wird aus UND-Gatter 104 in Zähler 66 geladen (Fig. 3C), dessen Inhalt mittels des Signals auf Leitung 108 mit der Datentaktrate dekrementiert wird. Zähler 66 liefert die Adresse für den Zugriffsspeicher 64. Die Daten werden mittels Bus 22 aus Speicher 64 gelesen oder hineingeschrieben.
- Das Signal für eine letzte Operation auf Leitung 30 wird von Signalspeicher 148 erzeugt (Fig. 3C). Der Set-Eingang von Signalspeicher 148 ist über das ODER-Gatter 152 mit der Ausgangsleitung von UND-Gatter 150 verbunden. Eingänge von UND-Gatter 150 sind Leitung 15 für die Adreßbenutzeranzeige und Leitung 58 für eine letzte Übertragungsoperation. Der Takteingang ist mit Leitung 106 verbunden.
- Der Reset-Eingang von Signalspeicher 148 ist mit der Q-Ausgangsleitung 30 von Signalspeicher 148 verbunden. Dies bewirkt, daß das Signal für eine letzte Operation auf Leitung 30 mit dem folgenden Adreßtakt zurückgesetzt werden und somit den letzten Übertragungszyklus einer Adresse zum Speicher anzeigen kann.
- Wenn nur ein Wort übertragen werden soll, wird das Set-Steuersignal von Signalspeicher 148 durch UND-Gatter 154 über ODER-Gatter 152 bereitgestellt. Ein Eingang von UND-Gatter 154 ist über den Inverter 156 mit der Leitung 15 für die Adreßbenutzeranzeige verbunden, ein zweiter Eingang ist mit Leitung 58 für eine letzte Adreßübertragung verbunden, und ein dritter Eingang ist mit der Parameter-Ladeleitung 42-C verbunden. Leitung 30 für eine letzte Operation wird somit durch den internen Takt aktiviert, bevor das Signal für die Adreßbenutzeranzeige aktiv wird, und sie wird durch den spezifischen Adreßtaktimpuls zurückgesetzt, den sie von der Schnittstellensteuereinheit empfängt.
- Die in Fig. 3D dargestellte Prüfschaltung erzeugt das Prüfsignal für Adressen oder Daten, wie später im Anschluß an die Beschreibung der Funktionsweise der in Fig. 3A bis 3C dargestellten Schaltungen noch erläutert wird.
- Wenn sich die Speichersteuereinheit in Ruhe befindet, antwortet sie auf das Anforderungssignal auf Leitung 11, indem sie Leitung 15 für die Adreßbenutzeranzeige und Leitung 17 für die Datenbenutzeranzeige in einem asynchronen Modus aktiviert.
- Wenn das Signal für die Adreßbenutzeranzeige empfangen wird, legt das UND-Gatter 124 die erste Adresse auf den Adreßbus 20, und das UND-Gatter 127 legt das erste Auswahlmuster für Übertragungsbytes auf Bus 24. Anschließend wird der Benutzer in einen Wartestatus für die Adreßübertragung versetzt.
- Wenn das Signal für die Datenbenutzeranzeige empfangen wird, wird das erste Datenwort auf den Adreßbus 22 gelegt, und der Benutzer wird in einen Wartestatus für die Datenübertragung versetzt.
- Die Speichersteuereinheit überwacht die Adreß- und Datenübertragung durch Erzeugung der beiden Taktsignalsätze auf den Leitungen 26 und 28. Diese beiden Taktsignalsätze sind asynchron und können sich überlappen, da die Speichersteuereinheit zwei Adreßtaktimpulse liefern kann, um zwei aufeinanderfolgende Speicheradressen zu empfangen, während sie nur einen Datentaktimpuls liefert, um ein Datenwort zu empfangen.
- Bei Abschluß der Übertragung muß selbstverständlich die gleiche Zahl Adreß- und Datentaktimpulse geliefert worden sein. Für den Benutzer ist diese Betriebsart völlig transparent. Er inkrementiert seinen Adreßzähler 50 und erzeugt auf Bus 24 das Muster für die Byteauswahl, wenn er einen Adreßtaktimpuls empfängt. Er inkrementiert seine eigene Speicheradresse in Zähler 66 und liefert oder empfängt ein neues Datenwort, wenn er einen Datentaktimpuls empfängt.
- Bei jedem Adreßtakt- und Datentaktimpuls dekrementiert er seinen Adreß- und seinen Datenübertragungszähler 54 bzw. 60.
- Der Benutzer tritt in die Schlußphase ein, wenn das Signal für eine letzte Adreßübertragung auf Leitung 58 aktiv wird. Beim nächsten Adreßtaktimpuls erzeugt er die letzte Speicheradresse und das letzte Muster für die Byteauswahl, das im Schreibmodus bewirkt, daß je nach der vorliegenden Situation 1, 2, 3 oder 4 Bytes in den Speicher geschrieben werden.
- Er aktiviert auch Leitung 30 für eine letzte Operation. Die Speichersteuereinheit sendet den letzten Adreßtaktimpuls, der die Leitung 30 für eine letzte Operation zurücksetzt.
- Die Übertragung der Daten wird auf die gleiche Weise überwacht, bis der Inhalt des Datenübertragungszählers gleich "Null" ist.
- Wenn die beiden Zähler 50 und 60 den Wert "Null" enthalten, wird die Leitung 98 für das Übertragungsende aktiv und setzt dadurch den Signalspeicher 96 zurück.
- Der Benutzer verfolgt seinen Adreß- und Datenbenutzerstatus mittels der in Fig. 3D dargestellten Schaltung. Die Schaltung umfaßt die Signalspeicher 160 und 162, UND-Gatter 164, 166, 168 und 170, ODER-Gatter 172 und Inverter 174 und 176.
- Die beiden Eingänge des UND-Gatters 164 sind mit Leitung 15 für die Adreßbenutzeranzeige bzw. Leitung 100 für die Speicherablaufsteuerung verbunden. Die Ausgangsleitung des UND-Gatters 164 ist mit dem Set-Eingang des Signalspeichers 160 verbunden, der mit dem Signal auf der Leitung 44 für den internen Takt getaktet wird.
- Der Reset-Eingang des Signalspeichers 160 ist über den Inverter 176 mit der Leitung 15 für den Adreßbenutzer verbunden.
- Der komplementäre Q-Ausgang des Signalspeichers 160 ist mit einem Eingang von UND-Gatter 168 verbunden, dessen zweiter Eingang mit der Ausgangsleitung des Inverters 130 in Fig. 3B verbunden ist, die während der Adreßübertragung normalerweise aktiv ist.
- Die beiden Eingänge des UND-Gatters 166 sind mit Leitung 17 für die Datenbenutzeranzeige und Leitung 100 für die Speicherablaufsteuerung verbunden. Die Ausgangsleitung des UND-Gatters 166 ist mit dem Set-Eingang von Signalspeicher 162 verbunden, der mit dem Signal auf der Leitung 44 für den internen Takt getaktet wird.
- Der Reset-Eingang von Signalspeicher 162 ist über Inverter 174 mit Leitung 17 für den Datenbenutzer verbunden.
- Der komplementäre Q-Ausgang von Signalspeicher 162 ist mit einem Eingang von UND-Gatter 170 verbunden, dessen zweiter Eingang mit der Ausgangsleitung von Inverter 140 verbunden ist, die während der Datenübertragung normalerweise aktiv ist.
- Die Ausgangsleitungen der UND-Gatter 168 und 170 sind mit den Eingängen von ODER-Gatter 172 verbunden. Ausgangsleitung 180 von ODER-Gatter 172 ist die Prüfleitung für den Adreß- oder Datenbenutzer.
- Der Status des Adreß- und Datenbenutzers wird in den Signalspeichern 160 und 162 ab dem Zeitpunkt gespeichert, zu dem die Leitung für die Speicherfolge aktiv wird, und bis das Ende der Adreß- und Datenübertragung festgestellt wird. Wenn Signalspeicher 160 oder 162 während dieser Zeit zurückgesetzt wird, wird auf Leitung 180 ein Fehlerzustand gemeldet.
- Im folgenden wird Schaltung 5 für die Steuerung der Speicherschnittstelle anhand der Fig. 4A und 4B beschrieben.
- Ablaufsteuerung 200 spricht auf ein Anforderungssignal an, das auf Leitung 222 von Schaltung 220 erzeugt wird, welche die Signale auf den Leitungen 11 und 12 für Anforderung 1 bzw. Anforderung 2 der Schnittstelle 8 empfängt und verarbeitet, und spricht weiterhin auf Signale auf den Leitungen 226, 228, 230 und 232 an, welche die Art der vom Benutzer angeforderten Speicheroperationen anzeigen. Die Signale auf den Leitungen 226, 228, 230 und 232 werden von den Status-Signalspeichern 224 erzeugt, die auf Zeitsteuerungssignale, auf Leitung 30 für eine letzte Operation und auf die Leitungen 24 für die Byteauswahl ansprechen, wie später in der ausführlichen Darstellung der Status-Signalspeicher 224 noch beschrieben wird.
- Ablaufsteuerung 200 erzeugt Zeitsteuerungssignale auf den Leitungen 201 bis 218 und Zeitsteuerungssignale auf dem Bus 216 für die Zeitsteuerung des Speichers. Signale für die Zeitsteuerung des Speichers werden von der Speichersteuereinheit für die Steuerung der Speicheroperationen verwendet und nicht weiter ausgeführt.
- X1 wird zum Zurücksetzen von "Anforderung 1, gespeichert" bzw. "Anforderung 2, gespeichert" in Abhängigkeit vom ausgewählten Benutzer verwendet. Die Leitungen 11 und 12 für Anforderung 1 bzw. 2 stehen der Schaltung 220 zur Verfügung, die auf den Ausgangsleitungen 234 und 236 die Signale "Anforderung 1, gespeichert" bzw. "Anforderung 2, gespeichert" erzeugt. Das Zeitsteuerungssignal X1, das auf die UND-Gatter 308 und 310 gelegt wird, die durch die Signale für die Anzeige von Adreßbenutzer 1 und Adreßbenutzer 2 auf den Leitungen 15 bzw. 16 vorbereitet werden, wird verwendet, um die Signalspeicher 300 bzw. 302 in Abhängigkeit vom ausgewählten Benutzer zurückzusetzen.
- Die Signale für gespeicherte Anforderungen werden zum Server- Zähler 238 geleitet, der auf das Zeitsteuerungssignal X4 auf Leitung 204 anspricht und das Signal "Benutzer 1 ausgewählt" auf Leitung 240 oder das Signal "Benutzer 2 ausgewählt" auf Leitung 242 erzeugt. Nur eine dieser Leitungen kann jeweils aktiv sein, und wenn keine Anforderungsleitungen aktiviert sind, wird vorausgesetzt, daß Leitung 240 für "Benutzer 1 ausgewählt" aktiviert ist.
- Schaltung 244 für die Erzeugung des Signals für die Adreßbenutzeranzeige, die auf die Zeitsteuerungssignale X2 und X3 auf den Leitungen 202 und 203 sowie auf das Signal "Benutzer 2 ausgewählt" auf Leitung 242 anspricht, erzeugt somit das Signal für die Anzeige von Adreßbenutzer 1 auf Leitung 15 und das Signal für die Anzeige von Adreßbenutzer 2 auf Leitung 16.
- Schaltung 246 für die Erzeugung des Signals für die Datenbenutzeranzeige, die auf das Signal für eine letzte Operation auf Leitung 30, auf die Signale "Benutzer 1 gewählt" und "Benutzer 2 gewählt" auf den Leitungen 240 und 242 sowie auf die Zeitsteuerungssignale X8 und X9 auf den Leitungen 208 und< 209 anspricht, erzeugt das Signal für die Anzeige von Datenbenutzer 1 auf Leitung 17 und das Signal für die Anzeige von Datenbenutzer 2 auf Leitung 18. Schaltung 248 für die Erzeugung des Adreßtaktes liefert das Adreßtaktsignal auf Leitung 26 als Funktion der Zeitsteuerungssignale X10 und X11 auf den Leitungen 210 und 211.
- Schaltung 250 zur Erzeugung des Datentaktes spricht auf die Zeitsteuerungssignale X5 und X6 auf den Leitungen 205 und 206 an und erzeugt somit das Datentaktsignal auf Leitung 28. Sie liefert darüber hinaus verzögerte Zeitsteuerungssignale auf Leitung 252, die auf Schaltung 246 zur Erzeugung des Signals für die Datenbenutzeranzeige gelegt werden, da die Signale für die Datenbenutzeranzeige in Abhängigkeit davon, ob ein Lese- oder Schreibvorgang durchgeführt wird, zu unterschiedlichen Zeiten erzeugt werden, wie später bei der ausführlichen Beschreibung von Schaltung 246 noch erläutert wird.
- Schaltung 250 zur Erzeugung des Datentaktes stellt darüber hinaus Steuersignale auf den Leitungen 254 und 256 zur Verfügung, die auf Schaltung 258 für den Datenpfad gelegt werden.
- Schaltung 260 für den Adreßpfad stellt der Speichersteuereinheit die Adresse von Bus 20 zur Verfügung. Wie später bei der ausführlichen Beschreibung von Schaltung 260 noch beschrieben wird, enthält Schaltung 260 ein Register für die aktuelle Adresse und ein Ausweich-Adreßregister, und Schaltung 260 spricht auf ein Fehlersignal an, das auf Leitung 262 von den Status-Signalspeichern erzeugt wird, sowie auf das Schreibschleifensignal auf Leitung 232 und stellt daraufhin der Speichersteuereinheit entweder die im aktuellen Register enthaltene Adresse oder die im Ausweichregister enthaltene Adresse zur Verfügung.
- Schaltung 260 für den Adreßpfad stellt Speicher 6 über Bus 261 die Adresse zur Verfügung, und Schaltung 258 für den Datenpfad liefert über Bus 259 die Daten an den Speicher oder empfängt sie daraus.
- Schaltung 260 für den Adreßpfad und Schaltung 258 für den Datenpfad erzeugen auf den Leitungen 263 und 265 Paritätsfehlersignale für Adressen und Daten.
- Schaltung RAS 264 für die Fehlerbehandlung spricht auf die Fehlersignale auf den Leitungen 263 und 265, auf das Adreßtaktsignal auf Leitung 26, auf die Signale für die Anzeige des Adreßbenutzers 1 und 2 auf den Leitungen 15 und 16 sowie auf das Signal für eine letzte Operation auf Leitung 30 an und erzeugt entsprechend ein Fehlersignal auf Leitung 266.
- Schaltung 220 für die Verarbeitung und das Zurücksetzen von Anforderungen ist in Fig. 5 dargestellt. Sie enthält die beiden Signalspeicher 300 und 302. Die Set-Eingänge dieser Signalspeicher sind mit den Leitungen 11 bzw. 12 verbunden. Die Reset-Eingänge dieser Signalspeicher sind mit den Ausgangsleitungen 304 und 306 der UND-Gatter 308 bzw. 310 verbunden.
- Eingangsleitungen des UND-Gatters 308 sind Leitung 15 für den Adreßbenutzer und Leitung 201 für die Zeitsteuerung; Eingangsleitungen des UND-Gatters 310 sind Leitung 16 für den Adreßbenutzer und Leitung 201 für die Zeitsteuerung. Folglich wird, sobald eine der Leitungen 15 oder 16 für den Adreßbenutzer aktiv wird, zum Zeitpunkt X1 der entsprechende Signalspeicher 300 oder 302 zurückgesetzt. Der Signalspeicher kann anschließend gesetzt werden, wenn die Anforderungsleitung 11 oder 12 aktiviert wird. Die Q-Ausgangsleitung 234 oder 236 liefert das gespeicherte Anforderungssignal 1 oder 2.
- Zwei Eingangsleitungen von ODER-Gatter 312 sind mit den Q-Ausgangsleitungen der Signalspeicher 300 und 302 verbunden, um der Ablaufsteuerung 200 das Anforderungssignal auf Leitung 222 zur Verfügung zu stellen.
- Schaltung 224 zum Einspeichern des Status ist in Fig. 6 dargestellt. Sie enthält die drei Signalspeicher 320, 322 und 324. Die Bitkonfiguration auf den Leitungen von Bus 24 für die Byteauswahl wird auf das ODER-Gatter 326 geleitet, das auf diese Weise einen hohen Signalpegel auf seiner Ausgangsleitung 328 zur Verfügung stellt, wenn zumindest ein Bit einen hohen Pegel aufweist (Schreibmodus), und einen niedrigen Signalpegel, wenn die Bits einen niedrigen Pegel aufweisen (Lesemodus).
- Die drei Eingangsleitungen von UND-Gatter 330 sind Leitung 30 für eine letzte Operation, Ausgangsleitung 328 von ODER- Gatter 326 und Leitung 213 für die Zeitsteuerung. Die Ausgangsleitung 332 von UND-Gatter 330 liegt auf dem Set-Eingang von Signalspeicher 320. Der Reset-Eingang von Signalspeicher 320 ist mit Leitung 214 für die Zeitsteuerung verbunden.
- Wenn Signalspeicher 320 zum Zeitpunkt X13 gesetzt wird, ist somit sein Q-Ausgangssignal auf Leitung 228 aktiv, um einen einzelnen Schreibvorgang anzuzeigen. Andernfalls ist seine komplementäre Q-Ausgangsleitung 226 aktiv, um einen einzelnen Lesevorgang anzuzeigen.
- Die drei Eingangsleitungen von UND-Gatter 334 sind die Ausgangsleitung von Inverter 336, der das Signal auf Leitung 30 für eine letzte Operation invertiert, sowie Leitung 213 und Ausgangsleitung 328 des ODER-Gatters 326. Die Ausgangsleitung 338 von UND-Gatter 334 liegt auf dem Set-Eingang von Signalspeicher 322. Der Reset-Eingang von Signalspeicher 322 ist mit Leitung 214 für die Zeitsteuerung verbunden.
- Wenn Signalspeicher 322 zum Zeitpunkt X14 gesetzt wird, ist somit sein Q-Ausgangssignal auf Leitung 232 aktiv, um eine Schreibschleifenoperation anzuzeigen, bis das Signal für eine letzte Operation aktiv wird. Andernfalls ist seine komplementäre Q-Ausgangsleitung 230 aktiv, um eine Leseschleifenoperation anzuzeigen, bis das Signal für eine letzte Operation aktiv wird.
- Das Fehlersignal auf Leitung 262 wird von Signalspeicher 324 und UND-Gatter 340 geliefert. UND-Gatter 340 hat zwei Eingangsleitungen; die erste Leitung ist mit Fehlerleitung 9 (siehe Fig. 1) und die zweite Leitung mit Leitung 215 für das Zeitsteuerungssignal X15 verbunden. Es liefert ein aktives Signal, das den Signalspeicher 324 setzt. Das Fehlersignal auf Leitung 262 wird auf der Q-Ausgangsleitung von Signalspeicher 324 erzeugt. Signalspeicher 324 wird vom Zeitsteuerungssignal X16 auf Leitung 216 zurückgesetzt.
- Der Server-Zähler ist in Fig. 7 dargestellt. Er enthält einen D-Signalspeicher 350, dessen Dateneingang mit der Ausgangsleitung von ODER-Gatter 352 verbunden ist und dessen Takteingang mit Leitung 240 für die Zeitsteuerung verbunden ist. Die Q-Ausgangsleitung und die komplementäre Q-Ausgangsleitung des Signalspeichers 350 sind Leitung 240 für "Benutzer 1 ausgewählt" und Leitung 242 für "Benutzer 2 ausgewählt".
- Der Server-Zähler spricht auf Leitung 234 für das gespeicherte Eingangssignal REQ1 (Anforderung 1) und auf Leitung 236 für das gespeicherte Eingangssignal REQ2 (Anforderung 2) an und aktiviert so die Leitungen 240 und 242 entsprechend der folgenden Wahrheitstabelle:
- die geschrieben werden kann als
- Q&spplus; = Q·REQ1 + Q·REQ2,
- wobei Q&spplus; der Zustand des Q-Ausgangs zu jedem beliebigen Zeitpunkt als Funktion des vorausgegangenen Q-Zustands ist.
- Zur Durchführung dieser logischen Funktion liegt Leitung 234 mit dem gespeicherten Signal REQ1 zusammen mit Leitung 242 für das Signal "Benutzer 2 ausgewählt" auf den Eingängen von UND-Gatter 354.
- Leitung 236 mit dem gespeicherten Signal REQ2 wird durch Inverter 356 invertiert, und die Ausgangsleitung des Inverters liegt zusammen mit Leitung 240 für das Signal "Benutzer 1 gewählt" auf den Eingängen von UND-Gatter 358.
- Die Ausgangsleitungen der UND-Gatter 354 und 358 liegen auf den Eingängen von ODER-Gatter 352.
- Fig. 8 zeigt die Schaltung 244 für die Erzeugung des Signals für die Adreßbenutzeranzeige. Sie umfaßt den Set/Reset-Signalspeicher 362, dessen Q-Ausgang auf Leitung 16 das Signal für die Anzeige von Adreßbenutzer 2 und dessen komplementäre Q-Ausgangsleitung auf Leitung 15 das Signal für die Anzeige von Adreßbenutzer 1 zur Verfügung stellt.
- Der Set-Eingang ist mit der Ausgangsleitung von UND-Gatter 364 verbunden, der Reset-Eingang mit der Ausgangsleitung von UND- Gatter 366.
- UND-Gatter 364 liefert ein aktives Signal, das den Signalspeicher 362 setzt, wenn Leitung 236 für das gespeicherte Signal REQ2 und Leitung 242 für das Signal "Benutzer 2 ausgewählt" zum Zeitpunkt X2 einen hohen Pegel aufweisen.
- Leitung 236 für das gespeicherte Signal REQ2 liegt auf Inverter 368, die Leitung für das Signal "Benutzer 2 ausgewählt" auf Inverter 370. Die Ausgangsleitungen der Inverter 368 und 370 sowie Leitung 203 liegen auf den Eingängen von UND-Gatter 366, das zum Zeitpunkt X3 ein aktives Signal zum Zurücksetzen von Signalspeicher 362 zur Verfügung stellt, wenn kein aktives gespeichertes Signal REQ2 und kein aktives Signal für "Benutzer 2 ausgewählt" ansteht.
- Fig. 9 zeigt Schaltung 246 für die Erzeugung des Signals für die Datenbenutzeranzeige. Die Signale für Datenbenutzer 1 und Datenbenutzer 2 werden auf den Q-Ausgangsleitungen 17 und 18 der Signalspeicher 380-1 bzw. 380-2 erzeugt.
- Der Set-Eingang von UND-Gatter 380-1 ist mit der Ausgangsleitung 384-1 von UND-Gatter 386-1 verbunden, der Reset-Eingang mit Ausgangsleitung 388-1 von UND-Gatter 390-1.
- Der erste Eingang von UND-Gatter 386-1 ist mit Leitung 240 verbunden, so daß UND-Gatter 386-1 vorbereitet wird, wenn Leitung 240 für "Benutzer 1 ausgewählt" aktiv ist.
- Der zweite Eingang des UND-Gatters 386-1 ist mit der Ausgangsleitung von ODER-Gatter 392-1 verbunden, dessen Eingänge mit Leitung 252-3 (siehe Fig. 11) und mit Leitung 208 verbunden sind und somit die Set-Zeiten von Signalspeicher 380-1 steuern, die im Lese- und im Schreib-Modus unterschiedlich sind, wie in Fig. 9 dargestellt. Dies ergibt sich aus der Tatsache, daß die Lesedaten vor der Lieferung an den Benutzer zunächst überprüft werden müssen und daß das Lesen eines Speichers Zeit in Anspruch nimmt, wogegen die Daten bereits zu Beginn des Schreibvorgangs zur Verfügung stehen.
- Der erste Eingang von UND-Gatter 390-1 ist mit Leitung 30-L für eine letzte Operation verbunden, so daß UND-Gatter 390-1 bei Aktivierung dieser Leitung vorbereitet wird.
- Der zweite Eingang von UND-Gatter 390-1 ist mit der Ausgangsleitung von ODER-Gatter 394-1 verbunden, dessen Eingänge mit Leitung 252-7 (siehe Fig. 11) und mit Leitung 208 verbunden sind und somit die Reset-Zeiten von Signalspeicher 380-1 steuern, die im Lese- und Schreibmodus unterschiedlich sind.
- Das gespeicherte Signal für eine letzte Operation auf Leitung 30-L wird von D-Signalspeicher 392 geliefert. Der D-Eingang von Signalspeicher 392 ist mit Leitung 30 für eine letzte Operation verbunden, der Takteingang von Signalspeicher 392 mit dem Ausgang von UND-Gatter 394, dessen Eingänge Leitung 217 für das Zeitsteuerungssignal X17 und Leitung 404 sind. Leitung 404 ist eine der Ausgangsleitungen eines freilaufenden Taktes 402, wie in Fig. 10 dargestellt.
- Die Set- und Reset-Schaltungen für Signalspeicher 380-2 sind mit den Set- und Reset-Schaltungen für Signalspeicher 380-1 identisch. Zur Bezeichnung der Komponenten dieser Schaltungen werden die gleichen Verweiszahlen mit dem jeweiligen Suffix "1" oder "2" verwendet.
- Signalspeicher 380-2 wird gesetzt, wenn Leitung 242 für das Signal "Benutzer 2 ausgewählt" aktiv ist, so daß der erste Eingang von Signalspeicher 380-2 mit Leitung 242 verbunden ist.
- Fig. 10 zeigt die Schaltung 248 zur Erzeugung des Adreßtaktes. Sie enthält den Signalspeicher 400, dessen Dateneingang mit Leitung 210 und dessen Takteingang mit Schaltung 402 für einen freilaufenden Takt verbunden ist, die auf Leitung 404 einen Taktimpulsstrom C1 und auf Leitung 405 einen Taktimpulsstrom C2 legt. Die Taktimpulsströme C1 und C2 sind nicht-überlappende getaktete Signale, welche die gleiche Frequenz aufweisen, wie in Fig. 10 dargestellt.
- Signalspeicher 400 liefert somit auf Leitung 406 ein Signal zur Aktivierung des Adreßtaktes, das auf einem Eingang von UND-Gatter 408 liegt, dessen zweiten Eingang das Signal C2 von Leitung 405 bildet. UND-Gatter 408 stellt somit auf seiner Ausgangsleitung 26 das Adreßtaktsignal zur Verfügung.
- Fig. 11 zeigt die Schaltung 250 zur Erzeugung des Datentaktes. Sie enthält ein aus den acht Signalspeichern 410-1 bis 410-8 gebildetes Schieberegister. Leitung 205 für das Zeitsteuerungssignal X5 ist mit dem Eingang des ersten Signalspeichers 410-1 verbunden. Somit stehen verzögerte Signale, die an den Ausgängen der Signalspeicher 410-2, 410-3, 410-5 und 410-7 abgenommen werden, auf den Leitungen 252-2, 252-3, 252-5 und 252-7 zur Verfügung. Die Takteingänge der Signalspeicher 410-1 bis 410-8 sind mit Leitung 404 verbunden.
- Leitung 206 für das Zeitsteuerungssignal X6 und Leitung 252-7 für das Signal SRDD-7 sind mit den Eingängen des ODER- Gatters 412 verbunden, das zum Zeitpunkt X6 ein Signal zur Aktivierung des Datentaktes auf seiner Ausgangsleitung 414 für einen Schreibvorgang oder auf SRDD-7 für einen Lesevorgang zur Verfügung stellt.
- Das Signal für die Aktivierung des Datentaktes auf Leitung 414 bereitet das UND-Gatter 416 vor, das auf seiner Ausgangsleitung 28 das Taktsignal C2 als Datentaktsignal liefert. Das Signal am Ausgang von Signalspeicher 410-2 bereitet das UND-Gatter 418 vor, das somit auf die Leitung 254 für das Lesen der Lade-Signalspeicher den Taktimpulsstrom C2 leitet, welcher der Datenpfadschaltung 258 zur Verfügung gestellt wird.
- Das Signal am Ausgang von Signalspeicher 410-5 bereitet das UND-Gatter 420 vor, das auf die Leitung 256 für die Korrektur der Lade-Signalspeicher den Taktimpulsstrom C2 leitet, welcher der Datenpfadschaltung 258 zur Verfügung gestellt wird.
- Fig. 12 zeigt die Adreßpfadschaltung 260. Die Schaltung enthält das aus D-Signalspeichern gebildete aktuelle Register 430. In der Figur ist nur ein Signalspeicher dargestellt; es sind jedoch so viele Signalspeicher vorhanden, wie der Adreßbus 20 Leitungen enthält. Der D-Eingang eines jeden Signalspeichers ist mit einer Leitung des Adreßbusses verbunden. Das Ausweichregister 432 besteht aus ebensovielen D-Signalspeichern wie Register 430; der D-Eingang jedes D-Signalspeichers des Registers 432 ist mit dem Q-Ausgang eines D-Signalspeichers des Registers 430 verbunden, wie in Fig. 12 schematisch dargestellt. UND-Gatter 434 wird zum Zeitpunkt X17 vorbereitet, so daß es das Taktsignal C1 von Leitung 404 auf die Takteingänge der Signalspeicher leitet, die Register 430 bilden.
- UND-Gatter 436 wird zum Zeitpunkt X18 vorbereitet, so daß es das Taktsignal C1 von Leitung 404 auf die Takteingänge der Signalspeicher leitet, die Register 432 bilden.
- Die aus UND- und ODER-Gattern bestehende Auswahlschaltung leitet unter Steuerung des Signals auf der Ausgangsleitung 440 des ODER-Gatters 442 entweder den Inhalt des aktuellen Registers 430 oder den Inhalt des Ausweichregisters 432 auf den Bus 261 für den Transport der Adressen zum Speicher.
- Eingangsleitungen von ODER-Gatter 442 sind die Fehlerleitung 262 und die Leitung 232 für eine Schreibschleife. Wenn eine dieser Leitungen aktiv ist, wird der Inhalt des Ausweichregisters auf den Bus 261 für den Transport der Adressen zum Speicher geleitet; wenn sie inaktiv sind, wird der Inhalt des aktuellen Registers 430 auf den Bus 261 für den Transport der Adressen zum Speicher geleitet. Zu diesem Zweck wird das Ausgangssignal von ODER-Gatter 442 im Inverter 444 invertiert, dessen Ausgangssignal die Auswahlschaltung entsprechend aktiviert.
- Somit kann beim Erkennen eines Fehlers der Speichervorgang an der vorausgegangenen Adresse wiederaufgenommen werden.
- Schaltung 446 für die Paritätsprüfung überprüft die Parität der im aktuellen Register 430 enthaltenen Adresse und erzeugt auf Leitung 263 ein Paritätsfehlersignal für Adressen.
- Die Schaltung 258 für den Datenpfad ist in Fig. 13 dargestellt. In Abhängigkeit davon, welcher Speichervorgang durchgeführt wird, sind zwei verschiedene Pfade möglich.
- Die Pfade für Lese- und Schreibvorgänge sind schematisch dargestellt. Der Lesepfad enthält die beiden Register 450 und 451, die ebensoviele D-Signalspeicher enthalten, wie Leitungen in Speicherbus 22 vorhanden sind. Die aus Speicher 6 gelesenen Daten werden auf die D-Eingänge der D-Signalspeicher von Register 450 gelegt und unter Steuerung der Taktimpulse von Leitung 254 in dieses Register geladen. Anschließend werden sie an die D-Eingänge der Signalspeicher von Register 452 übertragen und unter Steuerung der Taktimpulse von Leitung 256 in dieses Register geladen.
- Dies gestattet es, die Korrektur der Daten durchzuführen, bevor sie in Register 452 geladen und auf Bus 22 gelegt werden. Die in den Speicher zu schreibenden Daten werden von Bus 22 in Register 454 geladen, das ebensoviele D-Signalspeicher enthält, wie Leitungen in Bus 22 vorhanden sind. Die Busleitungen sind mit den D-Eingängen der Signalspeicher verbunden, deren Takteingänge mit Leitung 212 für das Zeitsteuerungssignal X12 verbunden sind.
- Die Q-Ausgangsleitungen der Signalspeicher, aus denen das Register 454 gebildet wird, sind mit dem Bus 259 für den Transport der Daten zum Speicher verbunden.
- Die mit Bus 259 verbundene Schaltung 456 zur Paritätsprüfung erzeugt auf Leitung 265 das Paritätsfehlersignal für Daten.
- Die RAS-Schaltung 264 ist in Fig. 14 dargestellt. Sie enthält den parallelen Zähler 460, der die Adreßtaktsignale von Leitung 26 zählt, wenn die Signale für Adreßbenutzer 1 oder Adreßbenutzer 2 aktiv sind. Die Leitungen 15 und 16 sind also mit den Eingängen von ODER-Gatter 462 verbunden, dessen Ausgangsleitung mit dem Zähleingang von Zähler 460 verbunden ist. Der Reset-Eingang von Zähler 460 ist mit der Leitung 30 für eine letzte Operation verbunden.
- Der Zählerinhalt wird durch die Decodierschaltung 462 decodiert, die auf ihrer Ausgangsleitung ein aktives Signal zur Verfügung stellt, wenn Zähler 460 einen Zählwert erreicht, der einem in Übereinstimmung mit den spezifischen Einsatzbedingungen dieser Erfindung festgesetzten Schwellwert entspricht.
- Dieses Signal zeigt einen Überlauffehler an und wird zusammen mit dem Paritätsfehlersignal für Daten von Leitung 265 und dem Paritätsfehlersignal für Adressen von Leitung 263 zur Fehlercodierschaltung 466 geleitet.
- Schaltung 466 liefert auf Leitung 266 das Fehlersignal.
- Die Taktdiagramme für die vier Speicheroperationen, nämlich einfacher Lesevorgang, Leseschleife, einfacher Schreibvorgang und Schreibschleife, sind in den Fig. 15 bis 18 dargestellt.
Claims (10)
1. Speicherschnittstellenmechanismus zwischen einer Mehrzahl
von Speicherbenutzereinrichtungen und einer
Speichersteuereinheit, welche die von den Benutzereinrichtungen
angeforderten Lese- und Schreibvorgänge steuert, der einen
Adreßbus (20) und einen Datenbus (22) aufweist, welche den
Benutzereinrichtungen gemeinsam sind und von einer
Benutzereinrichtung benutzt werden, die ausgewählt ist, um einen
Speichervorgang durchzuführen, damit die Speicheradresse an
die Speichersteuereinheit gesendet wird und die Daten
empfangen oder senden, die aus dem Speicher gelesen oder in
denselben geschrieben werden, dadurch gekennzeichnet, daß
er folgendes aufweist:
eine Speicheranforderungsleitung (11, 12), pro
Benutzereinrichtung, die von der Benutzereinrichtung aktiviert wird,
wenn sie einen Zugriff auf den Speicher anfordert, um eine
Speicherübertragung zum Lesen oder Schreiben durchzuführen,
eine Leitung (30) für eine letzte Operation, welche den
Benutzereinrichtungen gemeinsam ist und welche von einer
Benutzereinrichtung aktiviert wird, wenn ihre
Speicherübertragung abgeschlossen wird,
zumindest eine Leitung (15, 16) pro Benutzereinrichtung,
für eine Adreßbenutzeranzeige,
zumindest eine Leitung (17, 18), pro Benutzereinrichtung
für eine Datenbenutzeranzeige,
zumindest eine Adreßtaktgeberleitung (26), welche den
Benutzereinrichtungen gemeinsam ist,
zumindest eine Datentaktgeberleitung (28), welche den
Benutzereinrichtungen gemeinsam ist,
in der Speichersteuereinheit ausgenommene Steuermittel (5
für eine Speicherschnittstelle, die auf den Status der
Speicheranforderungsleitungen ansprechen, um die
Anforderung einer Benutzereinrichtung auszuwählen, um erstens die
Leitung der ausgewählten Benutzereinrichtung für eine
Adreßbenutzeranzeige und zweitens die Leitung der
ausgewählten Benutzereinrichtung für eine
Datenbenutzeranzeige während Zeitperioden zu aktivieren, wenn die
ausgewählte Benutzereinrichtung den Adreßbus beziehungsweise den
Datenbus benutzen kann, und um Impulssignale eines
Adreßtaktgebers und eines Datentaktgebers auf den Adreß- und
Datentaktgeberleitungen zu senden, welche die Übertragung
der Adresse auf dem Adreßbus und der Daten auf dem Datenbus
zeitlich abstimmen,
in jeder Benutzereinrichtung aufgenommene Steuermittel
(3-1, 3-2) für eine Benutzerschnittstelle, welche die
Benutzeranforderungsleitungen aktivieren, um die
Speichervorgänge über den Adreß- und Datenbus unter Steuerung der
Impulssignale eines Adreß- und eines Datentaktgebers zu
steuern.
2. Speicherschnittstellenmechanismus nach Anspruch 1, dadurch
gekennzeichnet, daß: jedes Steuermittel für eine
Benutzerschnittstelle Generatormittel (82, 92) für eine
Benutzeranforderung aufweist, die auf den nicht-aktivierten Status
der Leitungen der Benutzereinrichtung für eine Adreß- und
Datenbenutzeranzeige und auf einen Start einer Übertragung
einer Anforderung aus der Benutzereinrichtung ansprechen,
um die Benutzeranforderungsleitung (11) zu aktivieren.
3. Speicherschnittstellenmechanismus nach Anspruch 1 oder
Anspruch 2, dadurch gekennzeichnet, daß er folgendes
aufweist:
zumindest eine Steuerleitung (24) für eine Byteauswahl zum
Lesen/Schreiben,
in jedem Steuermittel für eine Benutzerschnittstelle
aufgenommene Steuermittel (52) zum Schreiben/Lesen, die auf den
Status der Leitung für eine Adreßbenutzeranzeige
ansprechen, um die Steuerleitung zum Lesen/Schreiben zu
aktivieren, damit der Speichersteuereinheit angezeigt wird,
daß eine Lese- oder Schreibübertragung angefordert ist.
4. Speicherschnittstellenmechanismus nach Anspruch 1, 2 oder 3
dadurch gekennzeichnet, daß das Steuermittel für eine
Benutzerschnittstelle ein Mittel (46) zum Erzeugen von
Adressen und zum Steuern aufweist, das folgendes umfaßt:
Adreßzählmittel (50), die von der Benutzereinrichtung
geladen werden, die einen Speichervorgang mit der
Startadresse anfordert, die zu der Speicheradresse zeigt, wo der
erste Speichervorgang der Übertragung durchgeführt werden
soll und die auf den aktivierten Status der Leitung für
eine Adreßanzeige und auf das Impulssignal eines
Adreßtaktgebers ansprechen, das bewirkt, daß der Zählerinhalt
verringert und auf den Adreßbus bei jedem Adreßtaktgeberimpuls
gesendet wird,
Zählermittel (54) für eine Adreßübertragung, die von der
Benutzereinrichtung geladen werden, die einen
Speichervorgang mit der Zählung von Speichervorgängen anfordern, die
erforderlich sind, um die Übertragung abzuschließen und die
auf den aktivierten Status der Leitung für eine
Adreßbenutzeranzeige und auf das Impulssignal eines Adreßtaktgebers
ansprechen, um ein Ende für das Adreßübertragungssignal zu
erzeugen, wenn alle Adressen auf dem Adreßbus gesendet
wurden, wobei das Signal an das Generatormittel einer
Anforderung geliefert wird, um während der Adreßübertragung das
Aktivieren der Anforderungsleitung zu verhindern.
5. Speicherschnittstellenmechanismus nach Anspruch 4 dadurch
gekennzeichnet, daß die Steuermittel für eine
Benutzerschnittstelle Steuermittel (48) für eine Datenübertragung
aufweisen, die auf den aktivierten Status der Leitung (17)
für eine Datenbenutzeranzeige und auf das Impulssignal (28)
eines Datentaktgebers ansprechen, um zu bewirken, daß die
Benutzereinrichtung Daten zu/aus dem Speicher davon
abhängig sendet oder empfängt, ob eine Speicherübertragung zum
Schreiben oder zum Lesen angefordert wird und um ein Ende
für das Datenübertragungssignal (62) zu erzeugen, wenn alle
Daten zwischen dem Speicher und der Benutzereinrichtung
übertragen wurden, wobei das Signal an das Generatormittel
(92) einer Benutzeranforderung geliefert wird, um während
der Datenübertragung das Aktivieren der Anforderungsleitung
(11) zu verhindern.
6. Speicherschnittstellenmechanismus nach Anspruch 5, dadurch
gekennzeichnet, daß das Mittel für eine Adresse und
Erzeugungssteuerung folgendes aufweist:
Mittel (134), die auf den Inhalt der Zählmittel für eine
Adreßübertragung ansprechen, um ein Übertragungssignal (58)
für eine letzte Adresse zu erzeugen, wenn nur eine Adresse
bleibt, um sie auf dem Adreßbus zu senden,
Mittel (150, 154, 152, 148), die auf das Übertragungssignal
für eine letzte Adresse ansprechen, um die Leitung (30) für
eine letzte Operation zu aktivieren.
7. Speicherschnittstellenmechanismus nach Anspruch 6, dadurch
gekennzeichnet, daß die Steuermittel für eine
Benutzerschnittstelle Prüfmittel (158) aufweisen, die auf folgendes
ansprechen: den Status der Leitung (15) für eine
Adreßbenutzeranzeige, der Leitung (17) für eine
Datenbenutzeranzeige, der Leitung (56) für ein Adreßübertragungsende und
der Leitung (62) für ein Datenübertragungsende, um ein
Fehlersignal (180) an die Benutzereinrichtung zu erzeugen,
wenn die Leitung für eine Adreßbenutzeranzeige oder die
Leitung für eine Datenbenutzeranzeige inaktiv wird, bevor
die Leitung für ein Adreßübertragungsende oder die Leitung
für ein Datenübertragungsende aktiv wird.
8. Speicherschnittstellenmechanismus nach irgendeinem der
Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die
Steuermittel für eine Speicherschnittstelle folgendes aufweisen:
Auswahlmittel (220, 238) für eine Benutzeranforderung, die
soviele Ausgangsleitungen besitzen, wie es
Benutzereinrichtungen gibt und die auf den Status der
Anforderungsleitungen (11, 12) ansprechen, um eine der Ausgangsleitungen zu
aktivieren, damit angezeigt wird, welche
Benutzeranforderung ausgewählt wird, die zu einem gegebenen Augenblick
behandelt werden soll,
Generatormittel (200, 238, 244) für einen Adreßbenutzer,
die auf den Status der Ausgangsleitungen der Auswahlmittel
für eine Benutzeranforderung ansprechen um die Leitung (15,
16) der Benutzereinrichtung für eine Adreßbenutzeranzeige
zu aktivieren, deren Anforderung ausgewählt wird,
Generatormittel (200, 238, 246) für einen Datenbenutzer,
die auf den Status der Ausgangsleitungen der Auswahlmittel
für eine Benutzeranforderung und auf die Leitung (30) für
eine letzte Operation ansprechen, um die Leitung (17, 18)
der Benutzereinrichtung für eine Datenbenutzeranzeige zu
aktivieren, deren Anforderung ausgewählt wird.
9. Speicherschnittstellenmechanismus nach Anspruch 8, dadurch
gekennzeichnet, daß der Generatormittel (200, 224, 238,
248) für einen Adreßtaktgeber aufweist, die auf den Status
der Anforderungsleitungen, der Steuerleitung zum
Lesen/Schreiben und der Leitung für eine letzte Operation
ansprechen, um das Impulssignal (26) eines Adreßtaktgebers
auf der Adreßtaktgeberleitung zu senden, wenn zumindest
eine der Anforderungsleitungen für die Dauer der
Adreßübertragung aktiviert wird, um die Adreßbusbenutzung durch die
ausgewählte Benutzereinrichtung zu steuern.
10. Speicherschnittstellenmechanismus nach Anspruch 9, dadurch
gekennzeichnet, daß der Generatormittel (200, 224, 238,
250) für einen Datentaktgeber aufweist, die auf den Status
der Anforderungsleitungen, der Steuerleitungen zum Lesen/-
Schreiben und auf die Leitung für eine letzte Operation
ansprechen, um das Impulssignal (28) eines Datentaktgebers
auf der Adreßtaktgeberleitung zu senden, wenn zumindest
eine der Anforderungsleitungen für die Dauer der
Datenübertragung aktiviert wird, um die Datenbusbenutzung durch die
ausgewählte Benutzereinrichtung zu steuern.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP87480027A EP0321628B1 (de) | 1987-12-23 | 1987-12-23 | Gemeinsam genutzte Speicherschnittstelle für Datenverarbeitungsanlage |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3782500D1 DE3782500D1 (de) | 1992-12-10 |
DE3782500T2 true DE3782500T2 (de) | 1993-05-06 |
Family
ID=8198336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE8787480027T Expired - Fee Related DE3782500T2 (de) | 1987-12-23 | 1987-12-23 | Gemeinsam genutzte speicherschnittstelle fuer datenverarbeitungsanlage. |
Country Status (5)
Country | Link |
---|---|
US (1) | US5043937A (de) |
EP (1) | EP0321628B1 (de) |
JP (1) | JPH01200459A (de) |
CA (1) | CA1299764C (de) |
DE (1) | DE3782500T2 (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03144990A (ja) * | 1989-10-31 | 1991-06-20 | Toshiba Corp | メモリ装置 |
GB9018990D0 (en) * | 1990-08-31 | 1990-10-17 | Ncr Co | Register control for workstation interfacing means |
GB9019022D0 (en) * | 1990-08-31 | 1990-10-17 | Ncr Co | Work station or similar data processing system including interfacing means to microchannel means |
JPH0810445B2 (ja) * | 1990-09-21 | 1996-01-31 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 動的バス調停方法及び装置 |
DE4222043C1 (de) * | 1992-07-04 | 1993-07-22 | Kloeckner Moeller Gmbh | |
US5861894A (en) | 1993-06-24 | 1999-01-19 | Discovision Associates | Buffer manager |
JP3490131B2 (ja) * | 1994-01-21 | 2004-01-26 | 株式会社ルネサステクノロジ | データ転送制御方法、データプロセッサ及びデータ処理システム |
CA2145365C (en) | 1994-03-24 | 1999-04-27 | Anthony M. Jones | Method for accessing banks of dram |
CA2145361C (en) | 1994-03-24 | 1999-09-07 | Martin William Sotheran | Buffer manager |
EP0895422A3 (de) * | 1994-03-24 | 1999-03-10 | Discovision Associates | Bildformatierer zur Verarbeitung von kodierten Videodaten |
US5798719A (en) * | 1994-07-29 | 1998-08-25 | Discovision Associates | Parallel Huffman decoder |
US5838631A (en) | 1996-04-19 | 1998-11-17 | Integrated Device Technology, Inc. | Fully synchronous pipelined ram |
US5920898A (en) * | 1996-08-16 | 1999-07-06 | Unisys Corporation | Memory control unit providing optimal timing of memory control sequences between different memory segments by optimally selecting among a plurality of memory requests |
US6115320A (en) * | 1998-02-23 | 2000-09-05 | Integrated Device Technology, Inc. | Separate byte control on fully synchronous pipelined SRAM |
US6233659B1 (en) * | 1998-03-05 | 2001-05-15 | Micron Technology, Inc. | Multi-port memory device with multiple modes of operation and improved expansion characteristics |
US6195770B1 (en) * | 1998-03-31 | 2001-02-27 | Emc Corporation | Data storage system |
WO2000002133A2 (de) * | 1998-07-03 | 2000-01-13 | Siemens Aktiengesellschaft | Verfahren zur steuerung der zuteilung eines speicherzugriffs |
US7069406B2 (en) | 1999-07-02 | 2006-06-27 | Integrated Device Technology, Inc. | Double data rate synchronous SRAM with 100% bus utilization |
US6684268B1 (en) * | 2000-09-27 | 2004-01-27 | Emc Corporation | Data storage system having separate data transfer section and message network having CPU bus selector |
US6708259B1 (en) * | 2001-02-02 | 2004-03-16 | Cradle Technologies, Inc. | Programmable wake up of memory transfer controllers in a memory transfer engine |
US7430167B2 (en) * | 2003-09-18 | 2008-09-30 | International Business Machines Corporation | Method and system to enable an adaptive load balancing in a parallel packet switch |
US9943329B2 (en) | 2012-11-08 | 2018-04-17 | Covidien Lp | Tissue-removing catheter with rotatable cutter |
US20150067437A1 (en) * | 2013-08-30 | 2015-03-05 | Kuljit S. Bains | Apparatus, method and system for reporting dynamic random access memory error information |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT971304B (it) * | 1972-11-29 | 1974-04-30 | Honeywell Inf Systems | Sistema di accesso a priorita variabile dinamicamente |
US4028663A (en) * | 1974-06-05 | 1977-06-07 | Bell Telephone Laboratories, Incorporated | Digital computer arrangement for high speed memory access |
US4080652A (en) * | 1977-02-17 | 1978-03-21 | Xerox Corporation | Data processing system |
US4330844A (en) * | 1979-12-12 | 1982-05-18 | Honeywell Information Systems Inc. | Logic timing system for tape device adapter |
CA1179069A (en) * | 1981-04-10 | 1984-12-04 | Yasushi Fukunaga | Data transmission apparatus for a multiprocessor system |
US4453214A (en) * | 1981-09-08 | 1984-06-05 | Sperry Corporation | Bus arbitrating circuit |
US4476527A (en) * | 1981-12-10 | 1984-10-09 | Data General Corporation | Synchronous data bus with automatically variable data rate |
JPS58219627A (ja) * | 1982-06-15 | 1983-12-21 | Fuji Electric Co Ltd | バスシステム |
US4607348A (en) * | 1983-02-28 | 1986-08-19 | Burroughs Corporation | Transfer rate control system from tape peripheral to buffer memory of peripheral controller |
US4633434A (en) * | 1984-04-02 | 1986-12-30 | Sperry Corporation | High performance storage unit |
-
1987
- 1987-12-23 DE DE8787480027T patent/DE3782500T2/de not_active Expired - Fee Related
- 1987-12-23 EP EP87480027A patent/EP0321628B1/de not_active Expired
-
1988
- 1988-06-09 CA CA000569055A patent/CA1299764C/en not_active Expired - Fee Related
- 1988-12-16 US US07/285,675 patent/US5043937A/en not_active Expired - Fee Related
- 1988-12-20 JP JP63319663A patent/JPH01200459A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0321628B1 (de) | 1992-11-04 |
JPH01200459A (ja) | 1989-08-11 |
EP0321628A1 (de) | 1989-06-28 |
US5043937A (en) | 1991-08-27 |
DE3782500D1 (de) | 1992-12-10 |
CA1299764C (en) | 1992-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3782500T2 (de) | Gemeinsam genutzte speicherschnittstelle fuer datenverarbeitungsanlage. | |
DE68922784T2 (de) | Mehrfachbus-Mikrorechnersystem mit Busarbitrierung. | |
DE69312192T2 (de) | Aufteilung des buszugriffs zwischen mehreren endlichen automaten mit minimaler wartezeit und priorisierung von ähnlichen zyklustypen | |
DE69825915T2 (de) | Verfahren und vorrichtung zur umschaltung zwischen quellen-synchron-takt/- und gemeinsam-takt-datenübertragungs-modi in einem mehragent-übertragungs-system | |
DE69906156T2 (de) | Mikroprozessorvorrichtung mit programmierbaren wartezuständen | |
DE69233655T2 (de) | Mikroprozessorarchitektur mit der Möglichkeit zur Unterstützung mehrerer verschiedenartiger Prozessoren | |
DE3882977T2 (de) | Verfahren und anordnung zur implementierung von mehrverriegelungsanzeigen in einem multiprozessordatenverarbeitungssystem. | |
DE4233569C2 (de) | Informationsverarbeitungsgerät mit einer Mehrzahl von Prozessor-Modulen, die einen Fehlerüberwachungskreis enthalten | |
DE69320508T2 (de) | Verfahren und Gerät zur Busarbitrierungsdurchführung mit einem Arbiter in einem Datenverarbeitungssystem | |
DE69228582T2 (de) | Vorrichtung zur Vermeidung von Prozessorblockierungen in einem Multiprozessorsystem | |
DE69021594T2 (de) | Hochgeschwindigkeitsdatenübertragung auf einem Rechnersystembus. | |
DE69108434T2 (de) | Mehrgruppen-Signalprozessor. | |
DE68913914T2 (de) | Multiprozessorsystem mit Vervielfältigung von globalen Daten. | |
DE69322310T2 (de) | Busarchitektur für integrierten Daten/- und Videospeicher | |
DE3300260C2 (de) | ||
DE69131840T2 (de) | Verfahren zur Vervielfältigung eines geteilten Speichers | |
EP0006164B1 (de) | Multiprozessorsystem mit gemeinsam benutzbaren Speichern | |
DE3851554T2 (de) | Steuerungsanordnung für gemeinschaftlichen Speicher. | |
DE3883865T2 (de) | Halbleiterspeicheranordnung mit einem Register. | |
DE4018481C2 (de) | ||
DE60036923T2 (de) | Dram-auffrischungsüberwachung und taktgenaue verteilte busarbitrierung in einer multiprozessorumgebung | |
DE69718710T2 (de) | Busbrückenanordnung | |
DE68920443T2 (de) | Systembus mit multiplexbetriebenen steuer-kennzeichnungsinformationen und daten. | |
DE68926374T2 (de) | Seriellumsetzungssteuerungssystem für Hauptspeicherreferenz | |
DE68924893T2 (de) | Datenübertragungsverfahren. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |