DE3782013T2

DE3782013T2 - Analog-digital-umwandler mit automatischer verstaerkungsregelung.

Info

Publication number: DE3782013T2
Application number: DE8787202161T
Authority: DE
Inventors: Nicolaas Societe Civile Baars; Etienne Societe Civile Ducrot
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1986-11-14
Filing date: 1987-11-06
Publication date: 1993-04-22
Anticipated expiration: 2007-11-07
Also published as: KR960015211B1; JPS63136719A; JP2790280B2; DE3782013D1; EP0271936A1; US4831378A; KR880006852A; FR2606956A1; EP0271936B1

Description

Die Erfindung bezieht sich auf einen Analog-Digital-Wandler mit einer Anordnung zur automatischen Verstärkungsregelung mit einem vor dem Analog-Digital- Wandler vorgesehenen analogen Verstärker mit regelbarer Verstärkung, sowie mit einer Verstärkungsregelschleife des genannten analogen Verstärkers, die Ausgangssignale von dem Wandler erhält und mit Vergleichsmitteln zum Vergleichen des Ausgangspegels des Analog-Digital-Wandlers mit mindestens einer gegebenen Schwelle, und bestehend aus mindestens einem digitalen Ausgangspegel-Decoder sowie aus Mitteln zum verzögerten Beeinflussen der Verstärkung des Verstärkers je nach dem Ergebnis dieses Vergleichs.
Ein derartiger Analog-Digital-Wandler ist aus der Britischen Patentanmeldung GB 2115629 (RCA Corp.) bekannt. Darin werden die digitalen Abtastwerte des Wandlers mit einem Bezugspegel derart digital verglichen, daß ein digitales Differenzsignal erhalten wird, das mittels eines Digital-Analog-Wandlers in ein analoges Verstärkungsregelsignal des Verstärkers mit regelbarer Verstärkung umgewandelt wird. Diese Lösung führt zu einer aufwendigen Schaltungsanordnung.
Die vorliegende Erfindung hat nun zur Aufgabe, einen Analog-Digital- Wandler der eingangs beschriebenen Art zu schaffen, bei dem der Digital-Analog- Wandler nicht zur Steuerung der Verstärkung des Verstärkers verwendet wird. Aus diesem Grund ist der Wandler einfach und folglich preisgünstig.
Der erfindungsgemäße Wandler weist dazu das Kennzeichen auf, daß die Verzögerungsmittel aus einer ersten steuerbaren Stromquelle bestehen, die das Laden bzw. Entladen eines ersten Kondensators beeinflußt, der mit dem Verstärkungssteuereingang des genannten Verstärkers verbunden ist, wobei diese erste Stromquelle durch das Ausgangssignal der Vergleichsmittel gesteuert wird.
Ein derartiger digitaler Decoder ist auf günstige Weise dazu eingerichtet, mindestens einen logischen Pegel zu detektieren, der mindestens einem Weißpegel einer Fernsehübertragung entspricht.
Damit die Schaltungsanordnung entsprechend vielen Normen, insbesondere bei Fernsehen, funktioniert, weist die Schaltungsanordnung vorteilhafterweise eine Anzahl digitaler Ausgangspegel-Decoder auf, die je nach dem erwünschten digitalen Ausgangspegel gewählt worden sind.
Die genannte steuerbare Stromquelle kann eine erste Differenzstufe aufweisen mit einem ersten und einem zweiten Transistor, deren Emitter miteinander gekoppelt und mit einer ersten Steuerstromquelle verbunden sind, wobei der Kollektor des ersten Transistors mit einer Speisespannungsquelle verbunden ist und der des zweiten Transistors mit dem genannten ersten Kondensator sowie mit einer zweiten Steuerstromquelle, wobei die Basis des ersten und des zweiten Transistors ein erstes dem Ergebnis des genannten Vergleichs entsprechendes Differenzsignal erhalten, wobei die zweite Stromquelle einen Stromwert aufweist, der wesentlich höher ist als der der ersten Stromquelle, derart, daß der erste Kondensator sich auflädt mit einer Zeitkonstanten, die durch die zweite Stromquelle gegeben wird für einen ersten logischen Zustand des ersten Differenzsignals und für einen zweiten logischen Zustand des genannten Signals sich entlädt mit einer kürzeren Zeitkonstanten durch die erste Stromquelle.
Die erfindungsgemäße Schaltungsanordnung kann ebenfalls Mittel aufweisen zum verzögerten Beeinflussen des Gleichstrompegels am Eingang des Verstärkers, je nach dem Ergebnis eines Vergleichs durch mindestens einen Gleichstrompegel-Decoder. Diese Mittel zum verzögerten Beeinflussen des Gleichstrompegels können also aus einer zweiten Quelle steuerbaren Stromes bestehen, der das Laden bzw. Entladen eines zweiten Kondensators beeinflußt, der mit dem Eingang des genannten Verstärkers in Reihe geschaltet ist. Der Ausgang des Gleichstrompegel-Decoders steuert vorteilhafterweise die zweite Stromquelle.
Nach einer bevorzugten Ausführungsform weist die genannte steuerbare Stromquelle eine zweite Differenzstufe auf, die einen dritten und einen vierten Transistor aufweist, deren Emitter miteinander gekoppelt und mit einer dritten Steuerstromquelle verbunden sind, wobei der Kollektor des dritten Transistors mit dem eines fünften Transistors verbunden ist, dessen Emitter mit der genannten Speisespannungsquelle verbunden ist, wobei der Kollektor des vierten Transistors mit dem genannten zweiten Kondensator verbunden ist, sowie mit dem Kollektor eines sechsten Transistors, dessen Emitter mit der genannten Speisespannungsquelle verbunden ist, wobei dies Basis-Elektroden des fünften und sechsten Transistors miteinander verbunden sind, während die Basis und der Kollektor des fünften Transistors außerdem derart kurzgeschlossen sind, daß der fünfte und sechste Transistor einen Stromspiegel bilden.
Die Schaltungsanordnung weist vorteilhafterweise eine Anzahl Gleichstrompegel-Decoder auf, die je nach dem erwünschten Gleichstrompegel gewählt worden sind.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
Fig. 1 eine allgemeine schematische Darstellung einer erfindungsgemäßen Schaltungsanordnung,
Fig. 2 eine schematische Darstellung einer Ausführungsform der logischen Schaltung zur automatischen Verstärkungskorrektur bei Mehr-Normen- Fernsehen und
Fig. 3 eine schematische Darstellung einer Ausführungsform der logischen Schaltung zur Korrektur des Gleichstrompegels bei Mehr-Normen-Fernsehen,
Fig. 4 und 5 Ausführungsformen der Stromquellen, die entsprechend einer automatischen Verstärkungsregelung bzw. einer Gleichstrompegelkorrektur gesteuert werden,
Fig. 6, 7a und 7b eine Darstellung der PAL- oder SECAM-Leuchtdichtesignale, eines Signals nach der MAC-Norm und einer Einzelheit des Leuchtdichtesignals der letzten Zeilen eines Bildes nach der MAC-Norm,
Fig. 8 eine Darstellung zur Erläuterung der logischen Zustände einer Codierung mit GRAY-Code an den Ausgängen G&sub1;... G&sub8; des Wandlers und Fig. 9 einen Decoder, der mit diesem Code arbeitet,
Fig. 10 und 11 eine Ausführungsform einer Schaltungsanordnung, welche die Signale S&sub2; bzw. S&sub1; der Fig. 2 und 3 erzeugt an den Ausgängen des Decoders nach Fig. 9.
Nach Fig. 1 weist ein Verstärker A&sub1; vom Typ mit veränderlicher Verstärkung am Verstärkungsregeleingang einen Anschluß eines Kondensators C&sub2; auf, dessen anderer Anschluß mit Masse verbunden ist.
Das Laden und Entladen der Kondensatoren Q erfolgt durch eine Quelle steuerbaren Stromes I&sub2;, der es ermöglicht, daß eine Gegenreaktion der automatischen Verstärkungsregelung auftritt. Das Ausgangssignal des Verstärkers A&sub1; wird einem Analog-Digital-Wandler A/N zugeführt, dessen Ausgänge S ein digitales Signal liefern, dessen Pegel entsprechend bestimmten Parametern überprüft werden soll, insbesondere im Hinblick auf die Vermeidung einer Sättigung am Ausgang des Wandlers. Im ähnlichen Fall gibt es einen Analog-Digital-Wandler für einen Fernsehempfänger, der zum Empfang herkömmlicher PAL- oder SECAM-Signale verwendbar ist, sowie zum Empfang von Satelliten-Fernsehen nach den MAC-Normen. Dazu werden die Signale S in die Decoder D&sub1;&sub6;, D&sub2;&sub4;&sub0; und D&sub2;&sub2;&sub4; eingeführt, deren Ausgangssignale S&sub1;&sub6;, S&sub2;&sub4;&sub0; und S&sub2;&sub2;&sub4; einer Selektionsschaltung SEL.2 zugeführt werden, die ein logisches Selektionssignal S&sub0; erhält, das angibt, ob der Empfänger in der PAL- oder SECAM-Betriebsart arbeitet, oder aber entsprechend der MAC-Norm. Die Selektionsschaltung SEL2 erhält ebenfalls Steuerimpulse p&sub2; für die automatische Verstärkungsregelung.
Das Ausgangssignal S&sub2; der Selektionsschaltung SEL2 steuert die Stromquelle I&sub2; in der einen oder anderen Richtung mit einer Intensität, die abhängig von der Richtung verschieden sein kann, damit eine verzögerte Ladung oder Entladung des Kondensators C&sub2; erzielt wird ggf. mit verschiedenen Zeitkonstanten.
Nach der Erfindung kann ebenfalls auf analoge Weise eine Korrektur des Gleichstrompegels erzielt werden, indem das Laden und Entladen eines mit dem Eingang des Verstärkers A&sub1; in Reihe liegenden Kondensators C&sub1; mit Hilfe einer Quelle steuerbaren Stromes I&sub1; gesteuert wird.
Unter Bezugnahme des vorhergehenden Ausführungsbeispiels, bei dem es sich um einen Mehr-Normen-Fernsehempfänger handelte, werden die Ausgangssignale S des A/D-Wandlers dem Eingang zweier Decoder D&sub3;&sub2; und D&sub1;&sub2;&sub8; zugeführt, die an ihrem Ausgang Signale s&sub3;&sub2; (PAL- oder SECAM-Norm) und s&sub1;&sub2;&sub8; (MAC-Norm) liefern, die sich je auf einem logischen Pegel 1 oder 0 befinden, je nach dem Zustand des Ausgangs S. Die Signale s&sub3;&sub2; und s&sub1;&sub2;&sub8; werden einer Selektionsschaltung SEL&sub1; zugeführt, die das logische Selektionssignal S&sub0; erhält, das angibt, ob der Empfänger mit der PAL- oder SECAM-Norm arbeitet, oder aber mit der MAC-Norm. Die Selektionsschaltung SEL&sub1; erhält ebenfalls Steuerimpulse p1 zur Korrektur des Gleichstrompegels (siehe Fig. 6). Ein derartiger Impuls ist bei PAL oder SECAM am Anfang jeder Zeile vorhanden zu dem Zeitpunkt, wo das Signal bei einer Schulter entsprechend einem Achtel der maximalen Amplitude (d. h. 32 für eine 8 Bit-Codierung) ist. Nach dem MAC-System ist das Signal p1 ein Impuls mit einer Dauer von 750 ns am Anfang jeder Zeile, während der das Signal auf einer Schulter gleich dem Mittelwert der maximalen Amplitude, d. h. 128 für eine 8 Bit-Codierung, siehe Fig. 7a, ist. Das Ausgangssignal S&sub1; der Selektionsschaltung SEL1 steuert die Stromquelle I&sub1; in der einen oder anderen Richtung derart, daß eine verzögerte Ladung oder Entladung des Kondensators C&sub1; erhalten wird.
In Fig. 2 wird detailliert beschrieben, wie das Signal S&sub2; zur Automatischen Verstärkungsregelung erzeugt wird. Nach der MAC-Norm erfolgt die Korrektur an einem Signal, das bei der Zeile 624 jedes Bildes geliefert wird (siehe Fig. 7b), die für Weiß-, Schwarz- und Grau-Bezugssignale reserviert ist. Da das Signal symmetrisch ist, erfolgt die automatische Verstärkungsregelung dadurch, daß der Weißpegel sowie der Schwarzpegel beeinflußt wird. Der Schwarzpegel wird erhalten, indem der Wert 16 decodiert wird und der Weißpegel wird durch Decodierung des Wertes 240 erhalten. Wegen der Symmetrie des Bezugssignals der Zeile 624 (MAC-Norm), wird die automatische Verstärkungsregelung durch ein Signal s&sub1;&sub6; angesteuert, das im vorliegenden Fall den Wert 1 hat, wenn der Ausgang des Analog-Digital-Wandlers einen Wert ≤ 15 hat, und den Wert 0, wenn nicht, und durch ein Signal s&sub2;&sub4;&sub0;, das als Wert 1 hat, wenn der Ausgang des Wandlers einen Wert ≥ 240 hat, und den Wert 0, wenn nicht. Das Signal s&sub1;&sub6; ist das Ausgangssignal eines UND-Gatters 20, von dem die vier Eingänge die vier signifikantesten Bits vom Ausgang des Wandlers erhalten, und zwar Q5, Q6, Q7 und Q8. Das Signal s&sub1;&sub6; ist das Ausgangssignal eines invertierenden ODER-Gatters 21, von dem die vier Eingänge ebenfalls die Bits Q5, Q6, Q7 und Q8 erhalten.
Die Signale s&sub1;&sub6; und s&sub2;&sub4;&sub0; werden zwei betreffenden Eingängen eines ODER-Gatters 22 zugeführt, dessen Ausgangssignal einem der beiden Eingänge eines UND-Gatters 23 zugeführt wird, dessen anderer Eingang die Impulse p&sub2; erhält, die für die Linie 624 repräsentativ sind (siehe Fig. 7b). Das Ausgangssignal des UND-Gatters 23 wird einem Eingang eines UND-Gatters 24 zugeführt, dessen anderer Eingang das durch den Invertierer 4 invertierte Selektionssignal S&sub0; erhält.
Nach den PAL- oder SECAM-Normen ist der gespeicherte Bezugspegel zum Durchführen der automatischen Verstärkungsregelung der Pegel 224 am Ausgang des Wandlers. Dagegen erfolgt bei der MAC-Norm die automatische Verstärkungsregelung zeilenweise. Das Signal s&sub2;&sub2;&sub4; wird derart gewählt, daß man für jeden Pegel am Ausgang des Wandlers ≥ 224 einen logischen Pegel 1 hat, und, wenn nicht, einen logischen Pegel 0. Dazu werden die drei signifikantesten Bits Q6, Q7 und Q8 drei betreffenden Eingängen eines UND-Gatters 25 zugeführt, dessen Ausgang, der also das Signal s&sub2;&sub2;&sub4; liefert, mit einem der beiden Eingänge eines UND-Gatters verbunden ist, dessen anderer Eingang das Selektionssignal S&sub0; erhält. Die Ausgangssignale der UND- Gatter 24 und 26 werden den betreffenden Eingängen eines ODER-Gatters 27 zugeführt, dessen Ausgang das Signal S2 liefert.
Anhand der Fig. 3 wird detailliert die Art und Weise beschrieben, wie das Signal S&sub1; zur Korrektur des Gleichstrompegels erzeugt wird. In den PAL- oder SECAM-Systemen entspricht der Schwarzpegel dem Wert 32 am Ausgang eines 8-Bit- Analog-Digital-Wandlers. Der Wert 32 wird erreicht, sobald eines der drei signifikantesten Bits Q6, Q7, Q8 den Wert 1 hat. Folglich wird die Detektion (Decoder D&sub3;&sub2;) des Bezugsschwarzpegels dadurch verwirklicht, daß die Ausgangssignale Q6, Q7 und Q8 den betreffenden Eingängen der Invertierer 1, 2 und 3 zugeführt werden, deren Ausgangssignale den drei Eingängen eines invertierenden UND-Gatters 10 zugeführt werden. Auf ähnliche Weise ist das Ausgangssignal s&sub3;&sub2; auf dem Pegel 0, wenn Q6 = Q7 = Q8 = 0 ist, und auf dem Pegel 1 in allen anderen Fällen, d. h. sobald der Schwarzpegel den digitalen Wert 32 erreicht. In dem MAC-System erfolgt die Korrektur des Gleichstrompegels nicht auf dem Schwarzpegel, sondern auf dem Graupegel, der einem Wert von 128 an dem Ausgang eines 8-Bit-Analog-Digital-Wandlers entspricht. Für den Decoder (Decoder D&sub1;&sub2;&sub8;) reicht es das signifikante Ausgangssignal Q&sub8; des Wandlers zu nehmen, das folglich unmittelbar das Signal s&sub1;&sub2;&sub8; liefert. s&sub1;&sub2;&sub8; ist auf dem Pegel 1 bevor der Graupegel den Wert 128 erreicht. Das Signal s&sub3;&sub2; wird einem der beiden Eingänge eines UND-Gatters 11 zugeführt, dessen anderer Eingang ein logisches Signal S&sub0; erhält, wobei S&sub0; auf dem logischen Pegel 0 ist wenn der Empfang stattfindet entsprechend der MAC-Norm und auf dem logischen Pegel 1 für die Systeme PAL oder SECAM. Das Signal s&sub1;&sub2;&sub8; wird einem der beiden Eingänge eines UND-Gatters 12 zugeführt, dessen anderer Eingang das durch einen Inverter 4 invertierte logische Signal S&sub0; erhält. Die Ausgangssignale der UND-Gatter 11 und 12 werden den Eingängen eines ODER-Gatters 13 zugeführt, das am Ausgang das Signal S&sub1; liefert zur Steuerung der Stromquelle I&sub1;. Wenn S&sub0; = 0 ist (MAC-Norm), gilt S&sub1; = s&sub1;&sub2;&sub8;; und S&sub1; = s&sub3;&sub2; wenn S&sub0; = 1 ist (PAL- oder SECAM-Norm). Ein Freigabesignal p1 erscheint am Anfang jeder Zeile in Form eines Impulses von 750 ns für die MAC-Norm und von 4 us bei PAL oder SECAM und wird dazu benutzt, die Steuerung der Stromquelle I freizugeben, wie untenstehend erläutert wird.
Fig. 4 zeigt die Aktion der automatischen Verstärkungsregelung, ausgehend von dem Signal S&sub2;. Das Signal S&sub2; ist vorzugsweise Differenzsignal, dessen Pegel "hoch" und "niedrig" in einem Abstand von beispielsweise 200 mV voneinander liegen, so daß sie die Basis-Elektroden der Transistoren T&sub1;&sub0; und T&sub1;&sub1; betreiben, welche die Eingänge einer Differenzstufe (Signale e&sub1;&sub0; und e&sub1;&sub1;) bilden. Die Emitter der Transistoren T&sub1;&sub0; und T&sub1;&sub1; sind miteinander gekoppelt und mit einer Stromquelle 112 verbunden. Der Kollektor des Transistors T&sub1;&sub0; ist unmittelbar mit +V einer Speisespannungsquelle verbunden, während der des Transistors T&sub1;&sub1; mit einer Stromquelle I&sub1;&sub1; verbunden ist. Beispielsweise für S&sub2; auf dem hohen Pegel kann man die Werte von e&sub1;&sub0; und e&sub1;&sub1; entsprechend 2,2 bzw. 2 V haben und umgekehrt für S&sub2; auf dem niedrigen Pegel. Die Werte der Stromquellen I&sub1;&sub1; und I&sub1;&sub2; sind verschieden gewählt worden, so daß für die Ladung und Entladung des Kondensators C&sub2; verschiedene Zeitkonstanten erhalten werden.
Es wird ein geringer Wert gewählt für den Wert des Stromes der Quelle I&sub1;&sub1; zum Erhalten einer langsamen Ladung des Kondensators C&sub2; beispielsweise mit einer Zeitkonstanten t&sub1; von einigen Sekunden, und ein wesentlich höherer Wert für den Wert des Stromes der Quelle I&sub1;&sub2; zum Erhalten einer schnellen Entladung des Kondensators C&sub2;, wodurch jede Sättigung vermieden wird, beispielsweise mit einer Zeitkonstanten T&sub2; von 500 us. Als Beispiel läßt sich nennen: I&sub1;&sub1; = 100 nA und I&sub1;&sub2; = 500 uA, für einen Kondensator mit dem Wert 0,47 uF.
Wenn das Signal S&sub2; den logischen Pegel 1 hat, e&sub1;&sub1; > e&sub1;&sub0;, ist der Transistor T&sub1;&sub1; folglich leitend und der Transistor T&sub1;&sub0; gesperrt. Der Kondensator C&sub2; entlädt sich durch die Stromquelle 112, da deren Nennstrom viel höher ist als der der Stromquelle I&sub1;&sub1;.
Wenn das Signal S&sub2; den logischen Pegel 0 hat, e&sub1;&sub0; > e&sub1;&sub1;, ist der Transistor T&sub1;&sub0; folglich leitend und der Transistor T&sub1;&sub1; gesperrt. Der Kondensator C&sub2; lädt sich langsam auf, und zwar durch den Strom mit einem niedrigen Wert von der Stromquelle I&sub1;&sub1;.
Es sei erwähnt, daß als Abwandlung die durch die Transistoren T&sub1;&sub0; und T&sub1;&sub1; gebildete Differenzstufe durch zwei kaskadengeschaltete Differenzstufen ersetzt werden kann.
Fig. 5 zeigt, wie das Signal S&sub1; zum Steuern der Stromquelle I&sub1; benutzt wird. Das Signal S&sub1; ist vorzugsweise ein Differenzsignal, dessen Pegel "hoch" und "niedrig" in einem Abstand von beispielsweise 200 mV voneinander liegen, so daß die Basis-Elektroden der Transistoren T&sub1; und T&sub2; einer Differenzstufe betrieben werden. Für den Pegel 1 haben beispielsweise die den Basis-Elektroden der Transistoren T&sub1; und T&sub2; zugeführten Signale e&sub1; bzw. e&sub2; einen Wert von 2,5 bzw. 2,7 V und für den Pegel 0 den Wert 2,7 V bzw. 2,5 V. Die miteinander gekoppelten Emitter-Elektroden der Transistoren T&sub1; und T&sub2; sind mit dem Kollektor eines Transistors T&sub4; verbunden, dessen Emitter an Masse liegt und dessen Basis mit der eines damit in einem Stromspiegel angeordneten Transistors T&sub3; verbunden ist, dessen Emitter an Masse liegt, dessen Basis und Kollektor miteinander verbunden sind und der den Impuls p1 über einen Widerstand R&sub3; erhält, so daß nur eine Korrektur des Gleichstrompegels während des dazu vorgesehenen Zeitintervalls erlaubt ist.
Zwei Transistoren T&sub5; und T&sub6; sind in Stromspiegelschaltung in den Kollektor-Elektroden der Transistoren T&sub1; und T&sub2; angeordnet. Die Emitter-Elektroden sind mit +V (beispielsweise 5 V) einer Speisespannungsquelle verbunden, die Basis- Elektroden sind miteinander verbunden und die Kollektor-Elektroden sind mit denen der Transistoren T&sub1; bzw. T&sub2; verbunden. Außerdem sind die Basis und der Kollektor des Transistors T&sub5; miteinander verbunden, und zwar entweder direkt oder, wie dargestellt, über die Basis-Emitter-Strecke eines Transistors T&sub7;, dessen Kollektor an Masse liegt. Wenn von den beiden durch S&sub0; selektierten Signalen s&sub3;&sub2; oder s&sub1;&sub2;&sub8; den Pegel 1 aufweist, dann ist e&sub2; > e&sub1;, und der Transistor T&sub2; ist leitend, während der Transistor T&sub1; gesperrt ist, und es findet eine Entladung des Kondensators C&sub1; über den während der Dauer des Impulses p1 als Stromquelle wirksamen Transistor T&sub4; statt, was den Gleichstrompegel am Eingang des Verstärkers A&sub1; verringert. Wenn dagegen von den beiden selektierten Signalen s&sub3;&sub2; oder s&sub1;&sub2;&sub8; den Pegel 0 aufweist, dann ist e&sub1; < e&sub2; und der Transistor T&sub1; ist leitend, während der Transistor T&sub2; gesperrt ist. Da die Transistoren T&sub5; und T&sub6; einen Stromspiegel bilden, wird der Kondensator C&sub1; durch den Strom gleicher Intensität wie die des Stromes durch den Transistor T&sub4; aufgeladen, der auch während der Dauer des Impulses p1 durch den Transistor T&sub6; geht, was den Gleichstrompegel am Eingang des Verstärkers A&sub1; erhöht.
Fig. 8 zeigt die logischen Pegel der vier signifikanten Ausgangssignale im GRAY-Code des Analog-Digital-Wandlers. Es sei erwähnt, daß der GRAY-Code ein Code ist, für den jeder Vergrößerung um eine positive oder negative Einheit einer Zahl nur ein einziges Bit schalten läßt. In dem vorliegenden Fall ist der GRAY-Code gewählt worden wegen der Eigenschaft, die Logik für die zu behandelnden logischen Pegel zu vereinfachen.
Das Bit G&sub5; hat den Pegel 0 für die logischen Werte zwischen 0 und 15, und schaltet auf den Pegel 1 für den Wert 16. Es schaltet jeweils wieder, wenn, bei dem Wert 16, ein Vielfaches von 32 auftritt, wobei die letzte Umschaltung, zurück nach Null, stattfindet für den Wert 240. Das Bit G&sub6; hat den Pegel 0 für die logischen Werte zwischen 0 und 31 und schaltet auf den Pegel 1 für den Wert 32. Es schaltet jeweils wieder, wenn, bei dem Wert 32, ein Vielfaches von 64 auftritt, wobei die letzte Umschaltung, zurück nach Null, stattfindet für den Wert 224. Das Bit G&sub7; hat den Pegel 0 für die logischen Werte zwischen 0 und 63 und schaltet auf den Pegel 1 für den Wert 64 und kehrt auf den Pegel 0 zurück für die Werte über 192. Das Bit G&sub8; hat den Pegel 0 für die logischen Werte zwischen 0 und 127 und den Pegel 1 für die logischen Werte zwischen 128 und 256.
Das Signal s&sub1;&sub7; darf den Pegel 0 haben für die Werte zwischen 0 und 15 und 240 und 256, und den Pegel 1 wenn nicht. Dieser letztere Fall tritt auf, wenn gilt: G&sub5; = G&sub6; = G&sub7;= 0. Das Signal s&sub2;&sub2;&sub4; hat den Pegel 0 für die Werte zwischen 0 und 223 und den Pegel 1 für die Werte zwischen 224 und 256. Dieser letztere Fall trifft zu für G&sub6; = G&sub7; = 0 und G&sub8; = 1. Das Signal S&sub3;&sub2; hat den Pegel 0 für die Werte zwischen 0 und 31 und den Pegel 1 für Werte zwischen 32 und 256. Dieser letztere Fall trifft zu für G&sub6; = G&sub7; = G&sub8; = 0.
Das Signal s&sub1;&sub2;&sub8; entspricht zum Schluß unmittelbar dem logischen Ausgang G&sub8;.
Nach Fig. 9 wird die Decodierung der vorher gezählten Zustände ausgehend von den logischen Ausgängen G&sub5; bis G&sub8; und ihren in Form der Logik TTL verfügbaren komplementären Werten durchgeführt. Die allgemeine Organisation des Decoders besteht aus emittergekoppelten über drei Pegel verteilten und die Stromquellen steuerenden Differenzstufenpaaren mit zwei Differenzstufenpaaren je Pegel. Die Signale G&sub5;, G&sub6;, G&sub7; und G&sub8; werden der Basis der Transistoren T&sub1;&sub5;, T&sub1;&sub6;, T&sub1;&sub7;, T&sub1;&sub8;, T'&sub1;&sub5;, T'&sub1;&sub6;, T'&sub1;&sub7; bzw. T'&sub1;&sub8; zugeführt, deren Kollektor-Elektroden an einer Speisespannung +V von 5 V liegen.
Elf Transistoren T&sub6;&sub0; bis T&sub7;&sub0; bilden ebenfalls Stromquellen und erhalten an ihren Basis-Elektroden eine gleiche Bezugsspannung V', während ihre Emitter-Elektroden mit Masse verbunden sind. Die Kollektor-Elektroden der Transistoren T&sub6;&sub0; und T&sub7;&sub0; sind über drei in Gleichstromrichtung in Reihe geschaltete Pegelverschiebungsdioden mit je einem Emitter der Transistoren T&sub1;&sub5; bzw. T'&sub1;&sub5; verbunden. Die Kollektor-Elektroden der Transistoren T&sub6;&sub1; und T&sub6;&sub9; sind über zwei in Gleichstromrichtung in Reihe geschaltete Pegelverschiebungsdioden mit je einem Emitter der Transistoren T&sub1;&sub6; bzw. T'&sub1;&sub6; verbunden. Die Kollektor-Elektroden der Transistoren T&sub6;&sub2; und T&sub6;&sub8; sind über eine in der Gleichstromrichtung vorgesehene Pegelverschiebungsdiode mit je einem Emitter der Transistoren T&sub1;&sub7; bzw. T'&sub1;&sub7; verbunden. Die Kollektor-Elektroden der Transistoren T&sub6;&sub3; und T&sub6;&sub7; sind unmittelbar mit den Emitter-Elektroden der Transistoren T&sub1;&sub8;bzw. T'&sub1;&sub8; verbunden.
Die zwei Differenzstufenpaare jedes Pegels werden durch die emittergekoppelten Transistoren T&sub3;&sub0;, T&sub3;&sub1; und T&sub3;&sub2;, T&sub3;&sub3; für den ersten Pegel, T&sub4;&sub0;, T&sub4;&sub1; und T&sub4;&sub2;, T&sub4;&sub3; für den zweiten Pegel und T&sub5;&sub0;, T&sub5;&sub1; und T&sub5;&sub2;, T&sub5;&sub3; für den dritten Pegel gebildet. Die miteinander gekoppelten Emitter-Elektroden der Transistoren T&sub3;&sub0; und T&sub3;&sub1;, T&sub3;&sub2; und T&sub3;&sub3;, T&sub4;&sub0; und T&sub4;&sub1;, T&sub4;&sub2; und T&sub4;&sub3;, T&sub5;&sub0; und T&sub5;&sub1;, und T&sub5;&sub2; und T&sub5;&sub3; sind mit den Kollektor-Elektroden der Transistoren T&sub4;&sub1;, T&sub4;&sub3;, T&sub5;&sub1;, T&sub5;&sub3;, T&sub6;&sub4; bzw. T&sub6;&sub5; verbunden. Die Kollektor-Elektroden der Transistoren T&sub3;&sub0;, T&sub4;&sub0; und T&sub5;&sub0; sind miteinander sowie mit der Basis eines Transistors T&sub2;&sub0; verbunden, die an sich wieder über einen Widerstand R mit der Speisespannung +V verbunden ist. Der Kollektor des Transistors T&sub2;&sub0; ist mit der Speisespannung +V verbunden. Der Kollektor des Transistors T&sub3;&sub1; ist mit der Basis eines Transistors T&sub3;&sub1; verbunden, die an sich wieder über einen Widerstand R mit der Speisespannung +V verbunden ist. Der Kollektor des Transistors T&sub3;&sub1; ist mit der Speisespannung +V verbunden. Die Kollektor-Elektroden der Transistoren T&sub3;&sub2; und T&sub3;&sub3; sind mit der Basis der Transistoren T&sub2;&sub2; bzw. T&sub2;&sub3; verbunden, die an sich wieder über einen Widerstand 2R mit der Spannung +V der Speisespannungsquelle verbunden ist. Die Kollektor-Elektroden der Transistoren T&sub4;&sub2; und T&sub4;&sub2; sind mit der Spannung +V der Speisespannungsquelle verbunden.
Die Kollektor-Elektroden der Transistoren T&sub6;&sub0; bis T&sub6;&sub3; sind mit der Basis der Transistoren T&sub5;&sub0;, einerseits T&sub4;&sub0; und T&sub5;&sub2;, andererseits T&sub3;&sub0; und T&sub4;&sub2; bzw. zum Schluß T&sub3;&sub2; verbunden. Die Kollektor-Elektroden der Ten T&sub6;&sub7; bis T&sub7;&sub0; sind mit der Basis der Transistoren T&sub3;&sub3;, einerseits T&sub3;&sub1; und T&sub4;&sub3;, andererseits T&sub4;&sub1; und T&sub5;&sub3;bzw. zum Schluß T&sub5;&sub1; verbunden. Von einem Transistor T&sub2;&sub4; ist die Basis mit dem Kollektor des Transistors T&sub6;&sub6; sowie über einen Widerstand mit dem Wert R mit der Speisespannung +V verbunden, während der Kollektor mit der Speisespannung +V verbunden ist. Das Signal s&sub1;&sub7; ist zwischen den Emitter-Elektroden der Transistoren T&sub2;&sub0; und T&sub2;&sub1; verfügbar. Denn, wenn G&sub5; = G&sub6; = G&sub7; = 0 ist, sind die Transistoren T&sub3;&sub1;, T&sub4;&sub1; und T&sub5;&sub1; leitend und die Transistoren T&sub3;&sub0;, T&sub4;&sub0; und T&sub5;&sub0; sind gesperrt. Das Signal s&sub2;&sub2;&sub4; ist zwischen den Emitter- Elektroden der Transistoren T&sub2;&sub2; und T&sub2;&sub4; verfügbar. Denn, wenn G&sub6; = G&sub7; = 0 und G&sub8; = 1 ist, sind die Transistoren T&sub3;&sub2;, T&sub4;&sub3; und T&sub5;&sub3; leitend.
Das Signal s&sub3;&sub1; ist zwischen den Emitter-Elektroden der Transistoren T&sub2;&sub3; und T&sub2;&sub4; verfügbar.
Denn, wenn G&sub6; = G&sub7; = G&sub8; = 0 ist, sind die Transistoren T&sub3;&sub7;, T&sub4;&sub3; und T&sub5;&sub3; leitend.
Zum Schluß ist das Signal s&sub1;&sub2;&sub8; unmittelbar zwischen den Emitter- Elektroden der Transistoren T&sub1;&sub8; und T'&sub1;&sub8; verfügbar.
Nach Fig. 10 wird ein Ausgangssignal S'2 aus den Signalen s&sub2;&sub0;, s&sub2;&sub1;, s&sub2;&sub2;, s&sub2;&sub4;, p&sub2; und S&sub0; erhalten.
Zwei Differenzstufenpaare aus den emittergekoppelten Transistoren T&sub7;&sub1; und T&sub7;&sub2; bzw. T&sub7;&sub3; und T&sub7;&sub4; erhalten an ihrer Basis Signale s&sub2;&sub0;, s&sub2;&sub1;, s&sub2;&sub2; bzw. s&sub2;&sub4;, die einen Steuerpegel bilden. Die Kollektor-Elektroden der Transistoren T&sub7;&sub1; und T&sub7;&sub3;einerseits und T&sub7;&sub2; und T&sub7;&sub4; andererseits sind miteinander und über einen Widerstand R' mit der Speisespannung +V verbunden.
Es wird ein erster Verschiebungspegel gebildet durch ein Differenzstufenpaar mit zwei emittergekoppelten Transistoren T&sub7;&sub5; und T&sub7;&sub6;, die an der Basis das Signal p&sub2; bzw. ein Bezugsspannungssignal VREF erhalten. Der Kollektor des Transistors T&sub7;&sub5; ist mit den miteinander gekoppelten Emitter-Elektroden der Transistoren T&sub7;&sub5; und T&sub7;&sub6; verbunden, während der Kollektor des Transistors T&sub7;&sub6; mit den miteinander verbundenen Kollektor-Elektroden der Transistoren T&sub7;&sub1; und T&sub7;&sub3; verbunden ist.
Ein zweiter Verschiebungspegel wird gebildet durch ein Differenzstufenpaar mit zwei emittergekoppelten Transistoren T&sub7;&sub7; und T&sub7;&sub8; gebildet, die an der Basis ein Bezugsspannungssignal VREF bzw. das um eine Spannung einer Diode verschobene Signal erhalten.
Die Kollektor-Elektroden der Transistoren T&sub7;&sub7; und T&sub7;&sub8; sind mit den miteinander gekoppelten Emitter-Elektroden der Transistoren T&sub7;&sub5; und T&sub7;&sub6; und der Transistoren T&sub7;&sub3; und T&sub7;&sub4; verbunden. Eine Bezugsstromquelle 14 gegenüber Masse ist mit den gekoppelten Emitter-Elektroden der Transistoren T&sub7;&sub7; und T&sub7;&sub8; verbunden.
Während S&sub0; einen hohen Pegel hat (in der PAL- oder SECAM-Betriebsart), ist der Transistor T&sub7;&sub1; leitend und das Ausgangssignal s'&sub2; entspricht dem logischen Zustand des Signals s&sub2;&sub2;&sub4;. Während S&sub0; einen niedrigen Pegel hat, ist der Transistor T&sub7;&sub7; leitend und das Ausgangssignal S'&sub2; entspricht dem logischen Zustand des Signals s&sub1;&sub7;, während das Signal p&sub2; den Pegel 1 hat und der Transistor T&sub7;&sub5; nach wie vor leitend ist. Während das Signal p&sub2; den Pegel 0 hat, ist der Transistor T&sub7;&sub6; leitend und der Kollektor des Transistors T&sub7;&sub1; bleibt auf dem niedrigen Pegel, welche der logische Zustand der Eingangssignale s&sub2;&sub0; und s&sub2;&sub1; auch sein mag, und das Signal s'&sub2; bleibt auf dem Pegel 0, wodurch eine langsame Aufladung des Kondensators C&sub2; über die Stromquelle I&sub1;&sub1; verwirklicht wird (Fig. 4).
Zum Erhalten des Signals S&sub2; aus dem Signal S'&sub2; werden die an den Kollektor-Elektroden der Transistoren T&sub7;&sub1; und T&sub7;&sub2; vorhandenen Signale den Basis- Elektroden der als Folgeschaltung vorgesehenen Transistoren T&sub7;&sub9; bzw. T&sub8;&sub0;zugeführt, deren jeweiligen Kollektor-Elektroden mit einer Spannung V der Spannungsquelle verbunden sind und deren jeweiligen Emitter-Elektroden über einen Widerstand R'' und eine Stromquelle J&sub1; bzw. J&sub2; an Masse liegen, wobei die Anschlüsse des Widerstandes mit einem Kondensator C'' verbunden sind, und wobei die Punkte A und B die gemeinsamen Anschlüsse der Widerstände und der Stromquellen J&sub1; bzw. J&sub2; bezeichnen.
Der Widerstand R' wird in den Kollektor-Elektroden der Transistoren T&sub7;&sub1; und T&sub7;&sub2; dazu verwendet, die Differenzspannung von S&sub2; einzustellen. Beispielsweise mit R' = 1,6 kOhm und I&sub1; = 150 uA, wird eine Differenzspannung von 240 mV erhalten. Wenn VA und VB die Spannungen an den Punkten A und B sind, erhält man:
VA = V - Vbe - R'' J&sub1; - R'I&sub1;k
VB = V - Vbe - R'' J&sub2; - R'I&sub1;(1-k)
wobei Vbe den Spannungsabfall am Basis-Emitter-Übergang eines Transistors bezeichnet und k 0 oder 1 ist, je nach der Schaltrichtung der Differenzstufenpaare.
Mit V = 5 Volt, R'' = 9,7 kOhm, J&sub1; = J&sub2; = 100 uA, R' = 1,6 kOhm und I&sub1; = 150 uA und Vbe 0,8 V erhält man:
für k = 0 VA = 2,4648 V Vb = 2,408 V
für k = 1 VA = 2,408 V Vb = 2,648 V.
Nach Fig. 11 wird das Ausgangssignal s'&sub1; erhalten aus den Signalen s&sub2;&sub3;, s&sub2;&sub4;, s&sub1;&sub8;, s'&sub1;&sub8; und S&sub0;.
Zwei Paare Differenzstufen, die aus den emittergekoppelten Transistoren T&sub8;&sub1; und T&sub8;&sub2; bzw. T&sub8;&sub3; und T&sub8;&sub4; gebildet werden, erhalten an ihren Basis-Elektroden die Signale s&sub2;&sub3;, s&sub2;&sub4; bzw. s&sub1;&sub8;, die einen Steuerpegel bilden. Die Kollektor-Elektroden der Transistoren T&sub8;&sub1; und T&sub8;&sub3; einerseits, T&sub8;&sub2; und T&sub8;&sub4; andererseits sind miteinander verbunden und liegen über einen Widerstand R' an der Speisespannung +V.
Ein Verschiebungspegel wird gebildet durch ein Differenzstufenpaar mit zwei emittergekoppelten Transistoren T&sub8;&sub5; und T&sub8;&sub6;, die an ihren Basis-Elektroden das Signal S&sub0; und ein Bezugsspannungssignal VREF2 erhalten. Der Kollektor des Transistors T&sub8;&sub5; ist mit den miteinander gekoppelten Emitter-Elektroden der Transistoren T&sub8;&sub1; und T&sub8;&sub2; verbunden, während der des Transistors T&sub8;&sub6; mit den miteinander gekoppelten Emitter- Elektroden der Transistoren T&sub8;&sub3; und T&sub8;&sub4; verbunden ist. Eine Stromquelle I&sub3; gegenüber Masse ist mit den miteinander gekoppelten Emitter-Elektroden der Transistoren T&sub8;&sub5; und T&sub8;&sub6; verbunden. Wenn S&sub0; einen hohen Pegel hat (in der Betriebsart PAL oder SECAM), ist der Transistor T&sub8;&sub5; leitend und das Ausgangssignal s&sub1; entspricht dem logischen Zustand des Signals s&sub3;&sub2;. Wenn S&sub0; einen niedrigen Pegel hat (in der Betriebsart gemäß die MAC-Norm), ist der Transistor T&sub8;&sub6; leitend und das Ausgangssignal S&sub1; entspricht dem logischen Zustand des Signals s&sub1;&sub2;&sub8;.
Das Signal S&sub1; kann auf dieselbe Art und Weise aus dem Signal S'&sub1; erhalten werden wie das Signal S&sub2; aus dem Signal S'&sub2; erhalten wird.

Claims

1. Analog-Digital-Wandler mit einer Anordnung zur automatischen Verstärkungsregelung mit einem vor einem Analog-Digital-Wandler (A/N) vorgesehenen analogen Verstärker mit regelbarer Verstärkung (A&sub1;), sowie mit einer Verstärkungsregelschleife des genannten analogen Verstärkers, die Ausgangssignale von dem Wandler erhält und mit Vergleichsmitteln zum Vergleichen des Ausgangspegels des Analog-Digital-Wandlers mit mindestens einer gegebenen Schwelle, und mit Verzögerungsmitteln zum verzögerten Beeinflussen der Verstärkung des Verstärkers je nach dem Ergebnis dieses Vergleichs, dadurch gekennzeichnet, daß die Vergleichsmittel mindestens einen digitalen Ausgangspegel-Decoder aufweisen, und daß die Verzögerungsmittel eine erste steuerbare Stromquelle (I&sub2;) aufweisen, die das Laden bzw. Entladen eines ersten Kondensators (C&sub2;) beeinflußt, der mit dem Verstärkungssteuereingang des genannten Verstärkers verbunden ist, wobei diese erste Stromquelle (I&sub2;) durch das Ausgangssignal der Vergleichsmittel gesteuert wird.

2. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der genannte digitale Ausgangspegel-Decoder dazu eingerichtet ist, mindestens einen logischen Pegel zu detektieren, der mindestens einem Weißpegel mindestens einer Fernsehübertragung entspricht.

3. Wandler nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die genannte steuerbare Stromquelle eine erste Differenzstufe aufweist mit einem ersten (T&sub1;&sub0;) und einem zweiten (T&sub1;&sub1;) Transistor, deren Emitter-Elektroden miteinander gekoppelt und mit einer ersten Steuerstromquelle (I&sub1;&sub2;) verbunden sind, wobei der Kollektor des ersten Transistors (T&sub1;&sub0;) mit einer Speisespannungsquelle verbunden ist und der des zweiten Transistors (T&sub1;&sub1;) mit dem genannten ersten Kondensator (C&sub2;) sowie mit einer zweiten Steuerstromquelle (I&sub1;&sub1;), wobei die Basis des ersten und des zweiten Transistors (T&sub1;&sub0;, T&sub1;&sub1;) ein erstes dem Ergebnis des genannten Vergleichs entsprechendes Differenzsignal erhalten, wobei die zweite Stromquelle einen Stromwert aufweist, der wesentlich höher ist als der der ersten Stromquelle (I&sub1;&sub1;), derart, daß der erste Kondensator (C&sub2;) sich auflädt mit einer Zeitkonstanten, die durch die zweite Stromquelle (I&sub1;&sub1;) gegeben wird für einen ersten logischen Zustand des ersten Differenzsignals (S&sub2;) und für einen zweiten logischen Zustand des genannten Signals (S&sub2;) sich entlädt mit einer kürzeren Zeitkonstanten durch die erste Stromquelle (I&sub1;&sub2;).

4. Wandler nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Vergleichsmittel eine Anzahl digitaler Ausgangspegel-Decoder (D&sub1;&sub6;, D&sub2;&sub4;&sub0;, D&sub2;&sub2;&sub4;) aufweisen, die je nach dem erwünschten Ausgangspegel gewählt worden sind.

5. Wandler nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß er ebenfalls Mittel aufweist zum verzögerten Beeinflussen des Gleichstrompegels am Eingang des Verstärkers, je nach dem Ergebnis eines Vergleichs durch mindestens einen Gleichstrompegel-Decoder.

6. Wandler nach Anspruch 5, dadurch gekennzeichnet, daß der genannte Gleichstrompegel einem genormten Gleichstrompegel mindestens einer Fernsehübertragung entspricht.

7. Wandler nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, daß der Gleichstrompegel-Decoder digital ist.

8. Wandler nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, daß die genannten Mittel zum verzögerten Beeinflussen des Gleichstrompegels aus einer zweiten steuerbaren Stromquelle (I&sub1;) bestehen, der das Laden bzw. Entladen eines zweiten Kondensators (C&sub1;) beeinflußt, der mit dem Eingang des genannten Verstärkers (A&sub1;) in Reihe geschaltet ist.

9. Wandler nach Anspruch 8, dadurch gekennzeichnet, daß das Ausgangssignal des Gleichstrompegel-Decoders die zweite Stromquelle steuert.

10. Wandler nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, daß die genannte steuerbare Stromquelle eine zweite Differenzstufe aufweist, die einen dritten (T&sub1;) und einen vierten (T&sub2;) Transistor aufweist, deren Emitter-Elektroden miteinander gekoppelt und mit einer dritten Steuerstromquelle (T&sub3;, T&sub4;) verbunden sind, wobei der Kollektor des dritten Transistors (T&sub1;) mit dem eines fünften Transistors (T&sub5;) verbunden ist, dessen Emitter mit der genannten Speisespannungsquelle verbunden ist, wobei der Kollektor des vierten Transistors (T&sub2;) mit dem genannten zweiten Kondensator (C&sub1;) verbunden ist, sowie mit dem Kollektor eines sechsten Transistors (T&sub6;), dessen Emitter mit der genannten Speisespannungsquelle verbunden ist, wobei die Basis- Elektroden des fünften (T&sub5;) und sechsten (T&sub6;) Transistors miteinander verbunden sind, während die Basis und der Kollektor des fünften Transistors (T&sub5;) außerdem derart kurzgeschlossen sind, daß ein Stromspiegel gebildet wird.

11. Wandler nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet, daß er eine Anzahl Gleichstrompegel-Decoder aufweist, die je nach dem erwünschten Gleichstrompegel gewählt worden sind.