KR960015211B1 - 자동 이득 제어 회로를 갖는 아날로그-디지탈 변환 장치 - Google Patents
자동 이득 제어 회로를 갖는 아날로그-디지탈 변환 장치 Download PDFInfo
- Publication number
- KR960015211B1 KR960015211B1 KR1019870012771A KR870012771A KR960015211B1 KR 960015211 B1 KR960015211 B1 KR 960015211B1 KR 1019870012771 A KR1019870012771 A KR 1019870012771A KR 870012771 A KR870012771 A KR 870012771A KR 960015211 B1 KR960015211 B1 KR 960015211B1
- Authority
- KR
- South Korea
- Prior art keywords
- current source
- analog
- level
- transistors
- transistor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 32
- 230000005540 biological transmission Effects 0.000 claims description 30
- 238000007599 discharging Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 3
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 2
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 2
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 2
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 2
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 1
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 1
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
- H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
Abstract
내용없음.
Description
제1도는 본 발명에 따른 A/D 변환 장치의 개략도.
제2도는 범용 텔레비젼 수상기내의 자동 이득 보정용 논리 회로의 일실시예도.
제3도는 범용 텔레비젼 수상기내의 연속 레벨(continuous level) 보정용 논리 회로의 일실시예도.
제4도 및 제5도는 자동 이득 제어 및 연속 레벨 보정에 각각 대응하는 가변 전류원들의 실시예도.
제6도, 제7a도 및 제7b도는 PAL 또는 SECOM 휘도 신호, MAC 텔레비젼 전송 시스템에 따른 신호 및, MAC 텔레비젼 전송 시스템에 따른 화상의 최종 라인의 휘도 신호의 세부를 각각 도시하는 도면들.
제8도는 A/D 변환기의 출력 G1…G8에 의해 제공되는 그레이(GRAY) 엔코딩의 논리단에 대한 도시도.
제9도는 그레이 엔코딩에 의한 코드를 근거로 동작하는 디코더에 대한 도시도.
제10도 및 제11도는 제9도의 디코더의 출력으로부터 제2 및 3도의 신호 S2및 S1를 발생시키는 회로의 일실시예도.
[발명의 배경]
본 발명은 아날로그 이득 가변 증폭기, 이 증폭기의 출력에 접속된 아날로그-디지탈(A/D) 변환기 및, 상기 A/D 변환기의 출력 신호를 상기 아날로그 이득 가변 증폭기가 수신 하도록 만드는 상기 아날로그 이득 가변 증폭기의 이득 제어 루프를 구비하는, 자동 이득 제어 회로를 갖는 아날로그-디지탈 변환 장치에 관한 것이다.
이러한 아날로그-디지탈 변환 장치는 미국 특허 제4,517,586호에 대응하는 프랑스 특허원 제2536620호(알씨 에이 코포레이션)로부터 공지되어 있다. 여기서, A/D 변환기로부터의 디지탈 샘플들의 값은 기준 레벨과 디지탈적으로 비교되어 디지탈 차 신호가 발생되고, 이 디지탈 차 신호는 디지탈-아날로그 변환기에 의해 이득 가변 증폭기의 아날로그 이득 제어 신호로 변환된다. 그러나 이러한 방법으로는 회로가 복잡해지고, 비용도 비싸진다.
[발명의 개요]
본 발명의 목적은 전술한 형태의 아날로그-디지탈 변환 장치를 제공하는 것으로, 본 발명의 아날로그-디지탈 변환 장치는 증폭기 이득을 제어함에 있어서 디지탈-아날로그 변환기를 사용하지 않는다. 그러므로, 본 발명의 A/D 변환장치는 더 간단하며 비용도 저렴하게 된다.
이러한 취지로 본 발명에 따른 아날로그-디지탈 변환 장치는, 아날로그-디지탈 변환기의 출력 레벨과 적어도 하나의 소정 임계 레벨을 이진 비교(binary comparison)하는 적어도 하나의 비교기 및, 상기 비교 결과의 함수로서 시간축으로 증폭기 이득을 제어하는 증폭기 이득 제어 수단을 구비하는 것을 특징으로 한다.
상기 비교기는 적어도 하나의 텔레비젼 전송 시스템의 적어도 한 백색 레벨(white level)에 대응하는 논리 레벨의 디코더로 구성되는 것이 바람직하다.
시간축으로 증폭기 이득을 제어하는 상기 증폭기 이득 제어 수단은, 상기 증폭기의 이득 제어 입력에 접속된 제1캐패시터를 충전 및 방전시키는 제1가변 전류원으로 구성될 수 있다.
상기 제1가변 전류원은 제1 및 제2트랜지스터로 이루어진 제1차동단을 구비하되, 이때 상기 제1 및 제2트랜지스터의 에미터들은 제1제어 전류원에 접속되고 상기 제1트랜지스터의 콜렉터는 전압원에 접속되며 상기 제2트랜지스터의 콜렉터는 상기 제1캐패시터 및 제2제어 전류원에 접속되고 상기 제1 및 제2트랜지스터의 베이스들은 상기 비교의 결과에 대응하는 제1차동신호를 수신하며, 이때 상기 제1제어 전류원은 상기 제2제어전류원의 전류값보다 상당히 더 큰 전류값을 가져서, 상기 제1캐패시터는 상기 제1차동 신호의 제1논리상태동안 상기 제2제어 전류원을 통해 소정의 시정수로 충전되고, 상기 제1차동 신호의 제2논리 상태동안 상기 제1캐패시터는 상기 제1제어 전류원을 통해 상기 소정 시정수보다 더 짧은 시정수로 방전되는 것을 특징으로 한다.
또한, 본 발명에 따른 A/D 변환장치는, 적어도 하나의 텔레비젼 전송 시스템에서 표준화된 연속 레벨에 대응하는 논리 레벨을 보유하고 있는 제2디코더에 의해 산출된 비교 결과의 함수축으로 상기 증폭기의 신호 입력의 연속 레벨을 제어하는 연속 레벨 제어 수단을 포함하는 것을 특징으로 한다. 또한, 시간축으로 연속레벨을 제어하는 상기 연속 레벨 제어 수단은 상기 증폭기의 신호 입력과 직렬 접속된 제2캐패시터를 충전 및 방전시키는 제2가변 전류원을 구비할 수 있다.
양호한 실시예에 있어서, 상기 제2가변 전류원은 제3 및 제4트랜지스터로 이루어진 제2차동단을 구비하되, 상기 제3 및 제4트랜지스터의 에미터들은 제3제어 전류원에 접속되고 상기 제3트랜지스터의 콜렉터는 제5트랜지스터의 콜렉터에 접속되며 상기 제4트랜지스터의 콜렉터는 상기 제2캐패시터 및 제6트랜지스터의 콜렉터에 접속되며, 이때 상기 제5 및 제6트랜지스터의 에미터들은 상기 전압원에 접속되고 베이스들은 상호 접속되며, 상기 제5트랜지스터의 베이스 및 콜렉터가 상호 접속되어, 상기 제5 및 제6트랜지스터는 전류 미러 회로를 형성하고 있는 것을 특징으로 한다.
본 발명은 이후부터 첨부 도면을 참조하여 상세히 설명될 것이지만, 본 발명이 반드시 이후의 설명 내용이나 도면에만 국한되는 것을 아니다.
[양호한 실시예의 상세한 설명]
제1도에 의하면, 이득 가변형 증폭기 A1의 이득 제어 입력이 캐패시터 C2의 두 단자중 한 단자에 접속되며, 이때 캐패시터 C2의 다른쪽 단자는 접지된다.
캐패시터 C2의 충전 및 방전은 자동 이득 제어의 반작용을 실현시키는 가변 전류원 I2에 의해 달성된다. 증폭기 A1의 출력은 아날로그-디지탈(A/D) 변환기 A/N를 구동시키고, 이 아날로그-디지탈(A/D) 변환기 A/N의 출력 S에서는 아날로그-디지탈(A/D) 변환기 A/D의 출력에서의 포화를 방지시키기 위해 특정 파라미터에 따라 제어되는 레벨을 갖는 디지탈 신호를 발생시킨다.
본 실시예에서는, 아날로그-디지탈 변환 장치가 MAC 텔레비젼 전송 시스템에 따른 위상 수신뿐만 아니라 종래의 PAL 또는 SECAM 수신에서 사용될 수 있는 텔레비젼 수상기용으로 도시되었다. 신호 S는 디코더 D16, D240및 D224에 인가되며, 이들 디코더는 A/D 변환기 A/N의 출력 신호 S의 상태에 따라 논리 1 또는 0 레벨을 각각 갖는 출력 신호 S16, S240(MAC 텔레비젼 전송 시스템인 경우) 및, S224(PAL 또는 SECAM인 경우)를 발생한다. 이들 신호 S16, S240및 S224는 선택 회로 SEL2에 인가되며, 상기 선택 회로 SEL2에는 텔레비젼 수상기가 PAL 또는 SECAM 텔레비젼 전송 시스템에 따른 전송으로 동작하는지 또는 MAC 텔레비젼 전송 시스템에 다른 전송으로 동작하는지를 표시하는 논리 선택 신호 S0도 수신된다. 또한, 상기 선택 회로 SEL2는 자동 이득 제어의 제어 펄스 P2도 수신한다.
선택 회로 SEL2의 출력 신호 S2는 방향에 따라 가변 가능한 세기로 한 방향 또는 다른 방향으로 가변 전류원 I2를 제어하여, 상이한 시정수로 캐패시터 C2의 충전 또는 방전을 시간에 따라 제어한다.
또한 본 발명에 의하면, 증폭기 A1의 신호 입력과 직렬 접속된 캐패시터 C1의 충전 및 방전을 가변 전류원 I1의 도움을 받아 시간축으로 제어함으로써 연속 레벨의 보정이 실현될 수 있다.
범용 텔레비젼 수상기와 관련한 상기 예를 참조하는 한, 아날로그-디지탈 변환 기 A/N의 출력 신호 S는 두개의 디코더 D32및 D128의 입력에 인가되고, 이 디코더들 D32및 D128은 출력 신호 S의 값에 따라 논리 1 또는 0 레벨을 각각 갖는 신호 S32(PAL 또는 SECAM인 경우) 및 S128(MAC 표준인 경우)를 출력시킨다. 신호 S32및 S128는 선택 회로 SEL1에 인가되는데, 이 선택 회로 SEL1는 수상기가 PAL 또는 SECAM 텔레비젼 전송 시스템에 따라 동작하는지 그렇지 않으면 MAC 텔레비젼 전송 시스템에 따라 동작하는지를 표시하는 논리 선택 신호 S0도 수신한다.
또한, 가변 전류원 I1은 연속 레벨을 보정하기 위해 제어 펄스 P1을 수신한다(제6도 참조). PAL 또는 SECAM 텔레비젼 전송 시스템인 경우, 상기 펄스는, 신호가 최대 진폭의 1/8레벨(8비트 엔코딩인 경우 32임)에 도달할 때 각 라인의 시작부에 제공된다. MAC 텔레비젼 전송 시스템인 경우는, 신호가 최대 진폭(8비트 엔코딩인 경우 28임)의 1/2레벨을 갖는 동안 각 라인의 시작부에서 750ns 길이의 펄스 신호 P1가 제공된다(제7a도 참조). 선택 회로 SEL1의 출력 신호 S1는 전류원 I1을 한 방향 또는 다른 방향으로 제어하여, 시간축으로 캐패시터 C1의 충전 또는 방전을 제어한다.
이제부터 제2도를 참조하여 자동 이득 제어 신호의 S2의 발생 방법을 더 상세히 설명할 것이다. MAC 텔레비젼 전송 시스템에 따르면, 각 화상의 라인(624)상에서 백색, 흑색 및 회색 기준 신호로 정해진 신호가 발생될 때 보정이 행해진다(제7b도 참조). 신호는 대칭이므로, 자동 이득 제어는 흑색레벨분 아니라 백색 레벨을 제어하여 달성된다. 흑색 레벨은 16값을 디코딩하여 얻어지며 백색 레벨은 240값을 디코딩하여 얻어진다. 라인(624)의 기준 신호의 대칭성으로 인해(MAC 텔레비젼 전송 시스템인 경우) 본 예에서 자동 이득 제어는 신호 S16및 신호 S240에 의해 제어되는데, 상기 신호 S16는 아날로그-디지탈 변환기 A/N의 출력이 15 이하의 값을 가질 때 1값을 갖는 반면 그렇지 않을 때는 0 값을 갖고, 상기 신호 S240는 아날로그-디지탈 변환기의 출력이 240 이상의 값을 가질 때 1값을 갖는 반면 그렇지 않을 때는 0값을 갖는다. 신호 S240는 AND 게이트(20)의 출력 신호인데, 이 AND 게이트(20)의 4개 입력은 변환기의 출력중 4개의 고차 비트 즉 Q5, Q6, Q7, 및 Q8를 각각 수신한다. 신호 S16는 반전 OR 게이트(21)의 출력 신호인데, 이 OR 게이트(21)의 4개 입력 역시 비트들 Q5, Q6, Q7, 및 Q8를 각각 수신한다.
신호 S16및 S240는 OR 게이트(22)의 두 입력에 인가되고, 이 OR 게이트(22)의 출력 신호는 신호 S17를 형성하여 AND 게이트(23)의 두 입력중 한 입력을 구동시키되, 이 AND 게이트(23)의 다른 입력은 라인 L624(제7b도 참조)을 표시하는 펄스 P2를 수신한다. AND 게이트(23)의 출력은 AND 게이트(24)의 입력에 인가되며, 이 AND 게이트(24)의 다른 입력은 반전기(14)에 의해 반전된 선택 신호 S6를 수신한다.
PAL 또는 SECAM 텔레비젼 전송 시스템에 따르면, 자동 이득 제어를 실현하는 기준 레벨은 A/D 변환기의 출력으로부터의 레벨 224이다. MAC 텔레비젼 전송 시스템과 반대로 자동이득 제어는 한 라인씩 실현된다. 신호 S224는 A/D 변환기 출력 레벨이 224 이상인 경우 논리 1 레벨을 갖고 그렇기 않으면 논리 0 레벨을 갖도록 선택된다. 이를 위해 3개의 최고 차수 3비트 Q6, Q7및 Q8가 각각 AND 게이트(25)의 세 입력에 인가되고, 이 AND 게이트(25)의 출력은 신호 S224를 인가하여, AND 게이트(26)의 두 입력중 한 입력을 구동시킨다. 이때 AND 게이트(26)의 다른 입력은 선택 신호 S6를 수신한다. AND 게이트들(24 및 26)의 출력은 OR 게이트(27)의 입력에 각각 인가되며, OR 게이트(27)의 출력은 신호 S2를 제공한다.
지금부터 제3도를 참조하여 연속 레벨 보정용 신호 S1가 어떻게 발생되는지를 상세히 설명하겠다. PAL 또는 SECAM 텔레비젼 전송 시스템에 있어서, 흑색 배경 레벨(black background level)은 8비트 아날로그-디지탈 변환기 A/N의 출력에서 32값에 대응한다. 32값은 3개의 제1고차 비트들 Q6, Q7및 Q8중 하나가 1값을 가질 때 얻어진다. 그러므로 출력들 Q6, Q7및 Q8을 반전기(1,2 및 3)의 입력에 각각 연결시키므로써 연속 기준 배경 레벨의 검출(디코더 D32)이 실현되며, 이들 반전기의 출력들은 반전 AND 게이트(10)의 3개 입력을 구동시킨다. 따라서, 출력 신호 S32는 Q6=Q7=Q8=0일때 0레벨을 갖고 그외의 경우 즉, 흑색 배경 레벨이 디지탈값 32에 도달하는 즉시 1레벨을 갖는다. MAC 텔레비젼 전송 시스템에 있어서, 연속 레벨의 보정은 흑색 배경 레벨상에서 실행되는 것이 아니라 회색 레벨 상에서 실행되는데, 이 회색 레벨은 8비트 아날로그-디지탈 변환기의 출력에서 128값에 대응한다. 디코더(디코더 D128)의 경우 변환기의 고차 출력 Q8이 신호 S128를 직접 발생시키도록 하면 된다. 신호 S128는 회색 레벨이 128값에 도달하는 즉시 1레벨을 갖는다. 신호 S32는 AND 게이트(11)의 두 입력중 한 입력에 인가되고, 이 AND 게이트(11)의 다른 입력은 논리 신호 S0를 수신한다. 반면에 S0는 MAC 텔레비젼 전송 시스템에 따른 수신이 발생할 때 논리 0 레벨을 갖고, PAL 또는 SECAM 텔레비젼 전송 시스템에 따른 수신이 발생할때는 논리 1레벨을 갖는다. 신호 S128는 AND 게이트(12)의 두 입력중 한 입력에 인가되고, 이 AND 게이트(12)의 다른 입력은 반전기(4)에 의해 반전된 논리 신호 S0를 수신한다. AND 게이트(11 및 12)의 출력은 OR 게이트(13)의 입력들로 접속되고, 이 OR 게이트(13)는 전류원 I1의 제어신호 S1를 출력한다. S0=0일때(MAC 텔레비젼 전송 시스템인 경우), S1=S128이며, S0=1일때(PAL 또는 SECAM 텔레비젼 전송 시스템인 경우)는 S1=S32이다. 허가(authorization) 신호 P1는 MAC 텔레비젼 전송 시스템인 경우 750ns의 펄스로서 각 라인의 시작부에 나타나고, PAL 또는 SECAM 텔레비젼 전송 시스템인 경우는 4㎲의 펄스로서 각 라인의 시작부에 나타난다. 이 허가 신호는 이후에 설명되는 것처럼 전류원 I1의 제어를 허가하는데 사용된다.
제4도에서는 신호 S2로부터의 자동 이득 제어 동작을 도시한다. 신호 S2로서는, 차동단의 입력들(신호 e10및 e11)을 구성하는 트랜지스터 T10및 T11의 베이스들을 구동하기 위해 고레벨과 저레벨간의 차이가 예컨대 200mV인 차동 신호인 것이 적당하다. 트랜지스터 T10및 T11의 에머터들은 상호 접속되어 전류원 I12에 접속된다. 트랜지스터 T10의 콜렉터는 전압원의 양극+V에 직접 접속되는 반면, 트랜지스터 T11의 콜렉터는 전류원 I11에 접속된다. 예를 들어, S2가 고레벨을 가지면, e10및 e11의 각 값은 2.2V 및 2V이고, S2가 저레벨이면 그 반대이다. I11및 I12의 전류원 값은 캐패시터 C2를 충전 및 방전하기 위한 상이한 시정수를 얻기 위해서 다르게 선택된다.
예를 들면, 캐패시터 C2가 수 초의 시정수 t1로 저속 충전되도록 하기 위해서는 전류원 I11의 값으로 낮은 값이 선택되고, 완전 포화는 피하는 동시에 캐패시터 C2가 예컨대 500㎲의 시정수 t2로 고속 방전되도록 하기 위해서는 전류원 I12의 값으로 명확히 높은 값이 선택된다. 일례로, 0.47㎌의 값을 갖는 캐패시터 C2에 대해 I11=100nA 및 I12=500㎂가 가능하다.
신호 S2가 논리 1값을 가질때 즉, e11>e10일때, 트랜지스터 T11는 도통되지만 트랜지스터 T10는 도통되지 않는다. 전류원 I12의 전류가 전원원 I11의 전류보다 훨씬 더 크므로 캐패시터 C2는 전류원 I12에 의해 고속으로 방전된다.
신호 S2가 논리 0레벨을 가질때, 즉 e10>e11일때는, 트랜지스터 T10가 도통 상태이고 트랜지스터 T11는 비도통상태이다. 그러므로 캐패시터 C2는 전류원 I11에 의해 발생된 저전류 값으로 인하여 저속으로 충전된다.
변형예로서, 트랜지스터 T10및 T11로 구성된 차동단이 종속 접속 구성의 두 차동단으로 대체될 수도 있음을 유의하라.
제5도는 전류원 I1을 제어하는데 신호 S1이 어떻게 이용되는가를 도시한다. 신호 S1는, 차동단의 트랜지스터 T1및 T2의 베이스들을 구동하기 위하여 고레벨과 저레벨간의 차이가 예컨대 200mV인 차동 신호인 것이 적당하다. 예를 들어, S1이 1레벨인 경우, 트랜지스터 T1및 T2의 각 베이스에 인가되는 신호 e1및 e2의 값들은 각각 2.5V 및 2.7V이며, 0레벨인 경우는 각각 2.3V 및 2.5V이다. 트랜지스터 T1및 T2의 상호 접속된 에미터는 트랜지스터 T4의 콜렉터에 접속되고, 트랜지스터 T4의 에미터는 접지되는 반면 베이스는 트랜지스터 T3의 베이스에 접속되어 전류 미러 회로를 형성하고, 트랜지스터 T3의 베이스 및 콜렉터는 상호 접속되어 저항 R3을 통해 펄스 P1를 수신함으로써, 결구 소정 시간동안에만 연속 레벨의 보정을 허가하도록 되어 있다.
트랜지스터 T5및 T6은 트랜지스터 T1및 T2의 콜렉터들과 함께 전류 미러 회로로 구성된다. 이들 트랜지스터 T5및 T6의 에미터들은 전압원+V(예를 들어 5V)에 접속되고, 그들 베이스는 상호 접속되며 그 콜렉터들은 트랜지스터 T1및 T2의 콜렉터에 접속된다. 또한, 트랜지스터 T5의 베이스 및 콜렉터는 직결되거나 도시된 바와 같이 트랜지스터 T7의 에미터-베이스 경로를 통해 상호 접속되고, 이때 트랜지스터 T7의 콜렉터는 접지된다. S0, S32또는 S128에 의해 선택된 두 신호중 한 신호가 1레벨을 가지면 e2>e1이고, 트랜지스터 T2는 도통되는 반면 트랜지스터 T1은 비도통 상태이고, 펄스 P1의 주기동안 전류원으로서 동작하는 트랜지스터 T4를 통해 캐패시터 C1가 방전되어, 증폭기 A1의 신호 입력이 DC 전류 레벨을 낮춘다. 이와는 반대로, 만일 두개의 선택된 신호중 하나 즉, S32또는 S127가 0레벨을 가지면, e1>e2이고, 트랜지스터 T1는 도통하는 반면 트랜지스터 T2는 비도통상태이다. 트랜지스터 T5및 T6가 전류 미러 회로를 구성하므로, 캐패시터 C1는 펄스 P1의 시간동안 트랜지스터 T6를 통과한 전류에 의해 충전되되, 이때의 전류는 트랜지스터 T4를 통과하는 전류와 동일한 크기를 갖는다. 이로써 증폭기 A1의 신호 입력의 DC 전류 레벨이 다시 상승하게 된다.
제8도는 아날로그-디지탈 변환기의 4개의 고차 출력의 논리 레벨을 그레이 코드(Gray Code)로 도시한다. GRAY 코드는 비트들중 한 비트를 변경시킴으로써 숫자를 1만큼 증가 또는 감소시키는 코드이다. 본 실시예에서, 그레이 코드는 처리될 논리 레벨의 논리 회로를 단순화 시키는 성질때문에 선택된다.
G5비트는 0과 15간의 논리값에 대해 0레벨을 가지며, 16값에 대해서는 1레벨로 변화한다. 이것은 다시 32의 배수가 16값에 가산될 때마다 변경되며, 최종 변경시는 0으로 복귀되는데, 이것은 240값에서 발생된다. G6비트는 0과 31간의 논리값에 대해 0레벨을 가지며 32값에 대해서는 1레벨로 변화한다. 다시, 64의 배수가 32값에 가산될 때마다 변경되며 최종 변경시는 0으로 복귀되는데, 이것은 224값에서 발생한다. G7비트는 0과 63간의 논리값에 대해서 0레벨을 가지며 64값에 대해서는 1레벨로 변화하며 192보다 큰 값에 대해서는 0레벨로 복귀한다. G8비트는 0과 127간의 논리값에 대해서는 0레벨을 가지며 128과 256간의 논리값에 대해서는 1레벨로 변화한다.
신호 S17는 0과15사이, 그리고 240과 256사이의 값에 대해서는 0레벨을 가져야만 하며, 그외의 경우는 1레벨을 가져야만 한다. 후자의 경우는 G5=G6=G7=0일때 발생한다. 신호 S224는 0과 223간의 값에서는 0레벨을, 224와 256간의 값에서는 1레벨을 갖는다. 후자의 경우 G6=G7=0 및 G8=1일때 발생한다. 신호 S32는 0과 31간의 값에서 0레벨을 가지며, 32와 256간의 값에서는 1레벨을 갖는다. 후자의 경우는 G6=G7=G8=0일때 발생한다.
신호 S128는 최종적으로 논리 출력 G8에 직접 대응한다.
제9도에 의하면, 전술된 단(stage)들의 디코딩은 논리 출력들 G5내지 G8및, 논리 TTL 형태로 이용가능한 상기 논리 출력들의 보구들로부터 실현된다. 디코더의 일반적구성은, 레벨당 두개의 차동쌍 및 스위칭 전류원을 갖는, 3레벨에 걸쳐 접속 및 전개된 차동 송신기쌍으로 구성된다. 신호 T5, T6, T7및 T8는 각각의 트랜지스터 T15, T16, T17, T18, T'15, T'16, T'17및 T'18의 베이스에 인가되고, 이들 트랜지스터들의 콜렉터는 5V의 전압원 V에 접속되어 있다.
11개의 트랜지스터 T60내지 T70는 11계의 전류원을 형성하고, 이들 각각의 베이스에는 동일한 기준 전압 V'이 인가되며, 에미터들은 접지되어 있다. 트랜지스터 T60및 T70의 콜렉터들은 순방향으로 직렬 배열된 3개의 레벨 시프팅 다이오드를 거쳐 트랜지스터 T15및 T'15의 각 에미터에 접속된다.
트랜지스터 T61및 T69의 콜렉터들은 순방향으로 직렬 배열된 2개의 레벨 시프팅 다이오드를 거쳐 트랜지스터 T16및 T'15의 각 에미터에 접속된다. 트랜지스터 T62및 T68의 콜렉터들은 순방향으로 배열된 1개의 레벨 시프팅 다이오드를 거쳐 트랜지스터 T17및 T'17의 각 에미터에 접속된다. 트랜디스터 T63및 T67의 콜렉터들은 각각의 트랜지스터 T18및 T'18의 에미터에 직접 접속된다.
각 레벨의 두 차동쌍은, 제1레벨의 경우 에미터 결합 트랜지스터(T30, T31) 및 (T32, T33)로 구성되고, 제2레벨의 경우(T40, T41) 및 (T42, T43)로 구성되며, 제3레벨의 경우(T50, T51) 및 (T52, T53)로 구성되어 있다. 트랜지스터들(T30및 T31), (T32및 T33), (T40및 T41), (T42및 T43), (T50및 T51), (T52및 T53)의 상호 접속된 에미터들은 트랜지스터 T41, T43, T51, T53, T64및 T65의 각 콜렉터에 접속된다. 트랜지스터 T30, T40및 T50의 콜렉터들은 상호 접속되어, 트랜지스터 T20의 베이스에 접속되며, 이 트랜지스터 T20은 저항 R을 통해 전압원 V에 접속된다. 트랜지스터 T20의 콜렉터는 전압원 V에 접속된다. 트랜지스터 T31의 콜렉터는 트랜지스터 T21의 베이스에 트랜지스터 T31의 콜렉터는 전압원 V에 접속된다. 트랜지스터 T32및 T33의 콜렉터는 트랜지스터 T22및 T23의 각 베이스에 접속되며, 이들 트랜지스터 T22및 T23는 두개의 저항 R을 통해 전압원 V에 접속된다. 트랜지스터 T42및 T52의 콜렉터들은 전압원 V에 접속된다.
트랜지스터 T60내지 T63의 콜렉터들은 각 트랜지스터들(T50, T40및 T52), (T30및 T42), 그리고 마지막으로 T32의 베이스에 연결된다. 트랜지스터 T67내지 T70의 콜렉터들은 각 트랜지스터들(T33, T31및 T33), (T41및 T53), 그리고 마지막으로 T51의 베이스에 접속된다. 트랜지스터 T24의 베이스는 트랜지스터 T66의 콜렉터에 접속되는 동시에 R값을 갖는 저항을 통해 전압원 V에 접속되며, 트랜지스터 T66의 콜렉터 역시 전압원 V에 접속된다.
신호 S17는 트랜지스터 T20및 T21의 에미터들 사이에서 이용가능하다. 이 신호 S17는 상기 트랜지스터 T20및 T21의 에미터에서 이용 가능한 두 신호 S20및 S21의 조합이다. 사실상, G5=G6=G7=0일때, 트랜지스터 T31, T41및 T51들이 도통되며, 트랜지스터 T30, T40및 T50는 비도통 상태이다. 신호 S224는 트랜지스터 T22및 T24의 에미터 사이에서 이용가능하다. 이 신호 S224는 상기 트랜지스터 T22및 T24의 에미터에서 이용가능한 두 신호 S22및 S24의 조합이다. G6=G7=0 및 G8=1일때, 트랜지스터 T32, T43및 T53는 도통된다.
신호 S32는 트랜지스터 T23및 T24의 에미터 사이에서 이용가능하다. 이 신호 S23는 상기 트랜지스터 T23및 T24의 에미터에 이용가능한 두 신호 S23및 S24의 조합이다.
G6=G7=G8=0일때, 트랜지스터 T37, T43및 T53는 도통된다.
마지막으로, 신호 S128는 트랜지스터 T18및 T'18의 에미터 사이에서 직접 이용 가능하다. 이 신호 S128는 상기 트랜지스터 T18및 T'18의 에미터에서 이용 가능한 두 신호 S18및 S'18의 조합이다.
제10도에서 도시된 바와 같이, 출력 신호 S'2는 신호 S20, S21, S22, S24, P2및 S0로부터 얻어진다.
베이스상에서 신호 S20, S21, S22및 S24를 수신하는 에미터 결합 트랜지스터들(T71및 T72), (T73및 T74)로 각각 구성된 두 차동쌍은 제어 레벨을 형성한다. 트랜지스터 T71및 T73의 콜렉터는 상호 접속되어 저항 R'을 통해 전압원 V에 접속된다. 또한, 트랜지스터 T72및 T74의 콜렉터는 상호 접속되어 저항 R'를 통해 전압원 V에 접속된다.
제1스위칭 레벨은 베이스상에서 신호 P2및 기준 전압 신호 VREF1각각을 수신하는 두개의 에미터 결합 트랜지스터 T75및 T76로 구성된 차동쌍으로 형성된다. 트랜지스터 T75의 콜렉터는 트랜지스터 T71및 T72의 결합된 에미터에 접속되는 한편, 트랜지스터 T76의 콜렉터는 트랜지스터 T71및 T73의 상호 접속된 콜렉터에 접속된다.
제2스위칭 레벨은 베이스상에서 기준 전압 신호VREF2와 다이오드 전압만큼 레벨 시프트된 신호 S0를 수신하는 두개의 에미터 결합 트랜지스터 T77및 T76로 구성된 차동쌍으로 형성된다.
트랜지스터 T77및 T78의 콜렉터들은 한편으로 트랜지스터 T75및 T76의 결합 에미터에, 다른 한편으로는 T73및 T74의 결합 에미터에 각각 접속된다. 접지된 전류원 I4가 트랜지스터 T77및 T78의 에미터 결합에 접속된다.
S0가 고레벨일때(PAL 또는 SECAM 텔레비젼 전송 시스템에 따른 동작인 경우), 트랜지스터 T78는 도통되며 출력 신호 S'2는 신호 S224(신호 S22및 S24)의 논리 상태에 대응한다. S0가 저레벨일때, 트랜지스터 T77가 도통하고, 출력신호 S'2는 신호 S17(신호 S20및 S22)의 논리 상태에 대응한다. 신호 P2가 1레벨을 가지면 트랜지스터 T75는 도통된다. 신호 P2가 0레벨이면, 트랜지스터 T76가 도통하고, 트랜지스터 T71의 콜렉터는 입력 S20및 S21의 논리 상태와 무관하게 저레벨을 유지하며, 신호 S'2는 0레벨을 고수하여, 전류원 I11(제4도)에 의한 캐패시터 C2의 저속 충전이 이루어진다. 신호 S'2로부터 신호 S2를 얻기 위하여, 트랜지스터 T71및 T72의 콜렉터들에서 나타나는 신호들은 에미터 폴로워(emitter-followers)로서 삽입된 트랜지스터 T79및 T80의 베이스에 인가되며, 이때 상기 에미터 폴로워를 구성하는 트랜지스터들의 콜렉터는 전압원 V에 연결되는 한편 그 에미터들은 저항 R"을 통해 접지되며, 상기 저항의 단자들은 캐패시터 C"와는 병렬로 접속되고 전류원 J1및 J2과는 직렬 접속 되는데, 노드 A 및 B는 각각 저항 R"과 전류원 J1및 J2에 공통인 단자를 표시한다.
트랜지스터 T71및 T72의 콜렉터들을 전압원 V에 접속시 저항 R'가 S2의 차동 전압을 조정하기 위해 사용된다. 예를 들어, R'=1.6KΩ 및 I1=150㎂이면, 차동 전압은 240mV이다.
VA및 VB가 노드 A 및 B에서의 전압이라고 가정을 하면, VA=V-Vbe-R"J1-R'I1K VB=V-Vbe-R"J2-R'I1(1-K)
여기서 Vbe는 트랜지스터의 베이스-에미터간 전압 강하를 표시하며, K는 차동쌍의 스위칭 방향에 따라 0 또는 1값을 갖는다.
V=5V, R"=9.7KΩ, J1=J2=100㎂, R'=1.6KΩ, I1=150㎂ 및 VbA=0.8V일때, K=0VA인 경우, VA인 경우, VA=2.408V, Vb=2.648V를 얻는다.
제11도에서 도시된 바와 같이, 출력 신호 S'1는 신호 S23, S24, S18, S'18및 S0로부터 얻어진다.
베이스상에서 신호 S23및 S24(S32와 함께)를 각각 수신하는 에미터 결합 트랜지스터 T81및 T82와, 베이스상에 S18및 S'18(S128과 함께)를 각각 수신하는 에미터 결합 트랜지스터 T83및 T84로 각기 구성된 두개의 차동쌍이 제어 레벨을 형성한다. 트랜지스터 T81및 T83의 콜렉터들, 그리고 트랜지스터 T82및 T84의 콜렉터들은 각각 상호 접속되어 저항 R'을 통해 전압원 V에 결합된다.
스위칭 레벨은 베이스상에서 기준 신호 S0및 기준 전압 신호 VREF2를 수신하는 두개의 에미터 결합 트랜지스터 T85및 T86로 구성된 차동쌍에 의해 형성된다. 트랜지스터 T85의 콜렉터는 트랜지스터 T81및 T82의 상호 접속된 에미터에 접속되며, 한편 트랜지스터 T86의 콜렉터는 트랜지스터 T83및 T84의 상호 접속된 에미터에 접속된다. 제1단자가 접지된 전류원 I3의 제2단자는 트랜지스터 T85및 T86의 상호 접속된 에미터에 접속된다. S0가 고레벨일때(PAL 또는 SECAM 텔레비젼 전송 시스템에 따른 동작인 경우), 트랜지스터 T85는 도통하고, 출력 신호 S1는 신호 S32(신호 S23및 S24)의 논리 상태에서 대응한다. S0가 저레벨일때(MAC 표준 방식에 따른 동작인 경우), 트랜지스터 T86가 도통하고, 출력신호 S1는 신호 S128(신호 S18및 S'18)의 논리 상태에 대응한다.
S1는 신호 S'2로부터 신호 S2를 얻었던 것과 동일한 방식을 신호 S'1으로부터 얻을 수 있다.
Claims (6)
- 아날로그 이득 가변 증폭기, 상기 아날로그 이득 가변 증폭기의 출력에 접속된 아날로그-디지탈(A/D) 변환기, 상기 A/D 변환기로부터 출력 신호를 수신하는 상기 아날로그 이득 가변 증폭기의 이들 제어 루프 및, 상기 아날로그 이득 가변 증폭기를 조정하는 증폭기 이득 조정 수단을 구비한 자동 이득 제어 회로를 갖는 아날로그-디지탈 변환 장치에 있어서, 상기 아날로그-디지탈 변환기의 출력 레벨과 적어도 하나의 소정 임계 레벨을 이진 비교하는 제1비교기와; 상기 아날로그-디지탈 변환기의 출력 레벨과 텔레비전 전송 시스템에 의해서 표준화된 DC 레벨에 대응하는 소정 임계 레벨을 이진 비교하는 제2비교기와; 상기 제2비교기의 출력에 의해서 제어되며 선택된 시간창 동안에 동작되는 상기 증폭기의 신호 입력에서 DC 레벨을 조정하는 DC 레벨 조정 수단을 포함하며, 상기 증폭기 이득 조정 수단은 선택된 시간창 동안 동작되고, 상기 증폭기의 이득 제어 입력에 접속된 제1캐패시터를 충전 및 방전시키는 제1가변 전류원을 포함하며, 상기 제1가변 전류원의 턴온 및 턴오프는 상기 제1비교기의 출력에 의해서 제어되는 것을 특징으로 하는 자동 이득 제어 회로를 갖는 아날로그-디지탈 변환 장치.
- 제1항에 있어서, 상기 제1가변 전류원은 제1 및 제2트랜지스터로 이루어진 제1차동단을 구비하되, 상기 제1 및 제2트랜지스터의 에미터들은 제1제어 전류원에 접속되고 상기 제1트랜지스터의 콜렉터는 전압원에 접속되며 상기 제2트랜지스터의 콜렉터는 상기 제1캐패시터 및 제2제어 전류원에 접속되고 상기 제1 및 제2트랜지스터의 베이스들은 상기 비교의 결과에 대응하는 제1차동신호를 수신하며, 이때 상기 제1제어 전류원은 상기 제2제어 전류원의 전류값보다 상당히 더 큰 전류값을 가져서, 상기 제1차동 신호의 제1논리 상태동안 상기 제1캐패시터가 상기 제2제어 전류원을 통해 제1시전수로 충전되고, 상기 제1차동 신호의 제2논리 상태동안은 상기 제1캐패시터가 상기 제1제어 전류원을 통해 상기 제1시정수보다 더 짧은 제2시정수로 방전되는 것을 특징으로 하는 자동 이득 제어 회로를 갖는 아날로그-디지탈 변환 장치.
- 아날로그 이득 가변 증폭기, 상기 아날로그 이득 가변 증폭기의 출력에 접속된 아날로그-디지탈(A/D) 변환기 및, 상기 A/D 변환기의 출력 신호를 상기 아날로그 이득 가변 증폭기가 수신할 수 있도록 만드는 상기 아날로그 이득 가변 증폭기의 이득 제어 루프를 구비하는, 자동 이득 제어 회로를 갖는 아날로그-디지탈 변환 장치에 상기 아날로그-디지탈 변환기의 출력 레벨과 적어도 하나의 소정 임계 레벨을 이진비교하는 적어도 하나의 비교기 및; 상기 비교기의 결과의 함수로서 시간축으로 증폭기 이득을 제어하는 증폭기 이득 제어 수단을 포함하고, 상기 비교기는 적어도 하나의 텔레비젼 전송 시스템의 적어도 한 백색 레벨에 대응하는 논리 레벨의 제1디코더를 구비하고, 상기 증폭기 이득 제어 수단은 상기 증폭기의 이득 제어 입력에 접속된 제1캐패시터를 충전 및 방전시키는 제1가변 전류원을 구비하는 것을 특징으로 하는 자동 이득 제어 회로를 갖는 아날로그-디지탈 변환 장치.
- 제3항에 있어서, 상기 제1가변 전류원은 제1 및 제2트랜지스터로 이루어진 제1차동단을 구비하되, 상기 제1 및 제2트랜지스터의 에미터들은 제1제어 전류원에 접속되고 상기 제1트랜지스터의 콜렉터는 전압원에 접속되며 상기 제2트랜지스터의 콜렉터는 상기 제1캐패시터 및 제2제어 전류원에 접속되고 상기 제1 및 제2트랜지스터의 베이스들은 상기 비교의 결과에 대응하는 제1차동 신호를 수신하며, 이때, 상기 제1제어 전류원은 상기 제2전류원의 전류값보다 상당히 더 큰 전류값을 가져서, 상기 제1차동 신호의 제1논리 상태 동안은 상기 제1캐패시터가 상기 제2전류원을 통해 제1시정수로 충전되고, 상기 제1차동 신호의 제2논리 상태 동안은 상기 제1캐패시터가 상기 제1전류원을 통해 상기 제1시정수보다 더 짧은 제2시정수로 방전되는 것을 특징으로 하는 자동 이득 제어 회로를 갖는 아날로그-디지탈 변환 장치.
- 제1항 또는 제2항에 있어서, 시간축로 연속 레벨을 제어하는 상기 연속 레벨 제어 수단은 상기 증폭기의 신호 입력과 직렬 접속된 제2캐패시터를 충전 및 방전시키는 제2가변 전류원을 구비하는 것을 특징으로 하는 자동 이득 제어 회로를 갖는 아날로그-디지탈 변환 장치.
- 제2항에 있어서, 상기 제2가변 전류원은 제3 및 제4트랜지스터로 이루어진 제2차동단을 구비하되, 상기 제3 및 제4트랜지스터의 에미터들은 제3제어 전류원에 접속되고 상기 제3트랜지스터의 콜렉터는 제5트랜지스터의 콜렉터에 접속되며 상기 제4트랜지스터의 콜렉터는 상기 제2캐패시터 및 제6트랜지스터 콜렉터에 접속되고, 이때 상기 제5 및 제6트랜지스터의 에미터들은 상기 전압원에 접속되고 그 베이스들은 상호 접속되며 상기 제5트랜지스터의 베이스 및 콜렉터는 상호 접속되어서, 상기 제5 및 제6트랜지스터가 전류 미러 회로를 형성하는 것을 특징으로 하는 자동 이득 제어 회로를 갖는 아날로그-디지탈 변환 장치.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8615854A FR2606956A1 (fr) | 1986-11-14 | 1986-11-14 | Dispositif de conversion analogique-numerique comportant un dispositif de controle automatique de gain |
NL8615854 | 1986-11-14 | ||
FR8615854 | 1986-11-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880006852A KR880006852A (ko) | 1988-07-25 |
KR960015211B1 true KR960015211B1 (ko) | 1996-11-01 |
Family
ID=9340813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870012771A KR960015211B1 (ko) | 1986-11-14 | 1987-11-13 | 자동 이득 제어 회로를 갖는 아날로그-디지탈 변환 장치 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4831378A (ko) |
EP (1) | EP0271936B1 (ko) |
JP (1) | JP2790280B2 (ko) |
KR (1) | KR960015211B1 (ko) |
DE (1) | DE3782013T2 (ko) |
FR (1) | FR2606956A1 (ko) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5343201A (en) * | 1988-04-07 | 1994-08-30 | Canon Kabushiki Kaisha | A-D converter |
US4906928A (en) * | 1988-12-29 | 1990-03-06 | Atlantic Richfield Company | Transient electromagnetic apparatus with receiver having digitally controlled gain ranging amplifier for detecting irregularities on conductive containers |
US4969034A (en) * | 1988-12-30 | 1990-11-06 | Welch Allyn, Inc. | Method of signal enhancement |
FR2652473B1 (fr) * | 1989-09-22 | 1991-11-29 | Europ Rech Electr Lab | Equipement de reception de signaux video. |
JP2722351B2 (ja) * | 1989-11-29 | 1998-03-04 | キヤノン株式会社 | 撮像信号処理装置 |
FR2656930B1 (fr) * | 1990-01-05 | 1992-10-02 | Alcatel Radiotelephone | Circuit de mesure numerique d'un signal electrique. |
JP2599020B2 (ja) * | 1990-07-19 | 1997-04-09 | 松下電器産業株式会社 | 黒レベル補正回路 |
US5815364A (en) * | 1991-10-18 | 1998-09-29 | Eaton Corporation | Ultrasonic coil current regulator |
US5251157A (en) * | 1990-12-28 | 1993-10-05 | Westinghouse Electric Corp. | Process for offset adjustment of a microprocessor based overcurrent protective device and apparatus |
ZA919656B (en) * | 1990-12-28 | 1992-09-30 | Westinghouse Electric Corp | Voltage controlled power supply |
US5418677A (en) * | 1990-12-28 | 1995-05-23 | Eaton Corporation | Thermal modeling of overcurrent trip during power loss |
US5525985A (en) * | 1990-12-28 | 1996-06-11 | Eaton Corporation | Sure chip |
US5270898A (en) * | 1990-12-28 | 1993-12-14 | Westinghouse Electric Corp. | Sure chip plus |
US5121117A (en) * | 1991-03-19 | 1992-06-09 | Zenith Electronics Corporation | Balanced A/D converter |
JP3264698B2 (ja) * | 1992-06-30 | 2002-03-11 | キヤノン株式会社 | 撮像装置 |
FI97001C (fi) * | 1993-05-05 | 1996-09-25 | Nokia Mobile Phones Ltd | Kytkentä puhesignaalin käsittelemiseksi |
DE4319376C1 (de) * | 1993-06-11 | 1994-08-11 | Grundig Emv | Anordnung zur Analog/Digital-Wandlung von Signalen mit unterschiedlichem Signalpegel |
DE4322597C2 (de) * | 1993-07-07 | 1995-05-11 | Grundig Emv | Anordnung zur hochauflösenden Analog/Digital-Wandlung von Signalen mit unterschiedlichen Signalamplituden |
US5377231A (en) * | 1993-11-30 | 1994-12-27 | At&T Corp. | Automatic gain control circuit for a digital baseband line equalizer |
US5486867A (en) * | 1993-11-30 | 1996-01-23 | Raytheon Company | High resolution digital phase detector |
US5451948A (en) * | 1994-02-28 | 1995-09-19 | Cubic Communications, Inc. | Apparatus and method for combining analog and digital automatic gain control in receivers with digital signal processing |
US5717469A (en) * | 1994-06-30 | 1998-02-10 | Agfa-Gevaert N.V. | Video frame grabber comprising analog video signals analysis system |
FR2755325A1 (fr) * | 1996-10-25 | 1998-04-30 | Philips Electronics Nv | Dispositif de conversion analogique/numerique a caracteristique de transfert programmable |
US5861831A (en) * | 1996-12-23 | 1999-01-19 | Analog Devices, Inc. | Intermediate frequency (IF) sampling clock-to-clock auto-ranging analog-to-digital converter (ADC) and method |
JP3277984B2 (ja) * | 1997-03-31 | 2002-04-22 | 日本電気株式会社 | 映像信号処理装置 |
EP0920195A1 (fr) * | 1997-11-28 | 1999-06-02 | Koninklijke Philips Electronics N.V. | Dispositif d'acquisition et d'amplification de signaux électroniques |
FI106325B (fi) * | 1998-11-12 | 2001-01-15 | Nokia Networks Oy | Menetelmä ja laite tehonsäädön ohjaamiseksi |
DE19933199C1 (de) * | 1999-07-15 | 2001-01-25 | Daimler Chrysler Ag | Verfahren zur Erfassung von Helligkeitssignalen einer Mehrzahl lichtempfindlicher Sensorelemente |
US7415088B2 (en) * | 2001-08-31 | 2008-08-19 | Qualcomm Incorporated | Multi-standard baseband receiver |
FR2832579A1 (fr) * | 2001-11-19 | 2003-05-23 | St Microelectronics Sa | Dispositif de calibrage pour un etage d'entree video |
FR2835327B1 (fr) * | 2002-01-31 | 2004-08-27 | St Microelectronics Sa | Dispositif de calibrage pour un etage d'entree video |
US7088794B2 (en) * | 2002-02-19 | 2006-08-08 | The United States Of America As Represented By The Secretary Of The Navy | Automatic gain control for digitized RF signal processing |
WO2006064618A1 (ja) * | 2004-12-17 | 2006-06-22 | Matsushita Electric Industrial Co., Ltd. | 利得可変なアナログ・デジタル変換器、利得可変なアナログ・デジタル変換器の利得調整方法、及び利得可変なアナログ・デジタル変換器を含むシステム |
US8502920B2 (en) * | 2007-03-14 | 2013-08-06 | Vyacheslav Shyshkin | Method and apparatus for extracting a desired television signal from a wideband IF input |
US8902365B2 (en) * | 2007-03-14 | 2014-12-02 | Lance Greggain | Interference avoidance in a television receiver |
US20230054368A1 (en) * | 2021-08-23 | 2023-02-23 | Fermi Research Alliance, Llc | Window-Integrated Charge-Mode Digital-to-Analog Converter for Arbitrary Waveform Generator |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1250816A (ko) * | 1967-12-28 | 1971-10-20 | ||
US3770984A (en) * | 1971-03-03 | 1973-11-06 | Harris Intertype Corp | Fast recovery low distortion limiter circuit |
US4078233A (en) * | 1974-01-03 | 1978-03-07 | Frye G J | Analog to digital converter circuit with gain ranging feedback |
US4058808A (en) * | 1974-07-16 | 1977-11-15 | International Business Machines Corporation | High performance analog to digital converter for integrated circuits |
JPS5121764A (ja) * | 1974-08-16 | 1976-02-21 | Mitsubishi Electric Corp | Anaroguudeijitaruhenkansochi |
US3971015A (en) * | 1975-02-10 | 1976-07-20 | Hewlett-Packard Company | Recirculating type analog to digital converter |
FR2378401A1 (fr) * | 1977-01-20 | 1978-08-18 | Cit Alcatel | Procede et dispositif pour adapter un signal analogique en vue de son codage numerique dans un codeur ayant une plage de codage donnee |
JPS5839263B2 (ja) * | 1977-08-13 | 1983-08-29 | 本田技研工業株式会社 | デイスクブレ−キ装置 |
FR2406922A1 (fr) * | 1977-10-21 | 1979-05-18 | Thomson Csf | Dispositif d'expansion de contraste video et systeme comportant un tel dispositif |
JPS54169691U (ko) * | 1978-05-19 | 1979-11-30 | ||
JPS56126390A (en) * | 1980-03-10 | 1981-10-03 | Sanyo Electric Co Ltd | A-d converting circuit of video signal |
JPS5751348U (ko) * | 1980-09-10 | 1982-03-24 | ||
JPS5758414A (en) * | 1980-09-25 | 1982-04-08 | Fujitsu Ltd | Analog-to-digital conversion circuit providing agc function |
US4589034A (en) * | 1980-12-05 | 1986-05-13 | Canon Kabushiki Kaisha | Image processing apparatus |
US4434439A (en) * | 1982-02-22 | 1984-02-28 | Rca Corporation | Digital television AGC arrangement |
US4517586A (en) * | 1982-11-23 | 1985-05-14 | Rca Corporation | Digital television receiver with analog-to-digital converter having time multiplexed gain |
JPS6075112A (ja) * | 1983-09-30 | 1985-04-27 | Sony Corp | 映像信号のagc回路 |
JPS61208386A (ja) * | 1985-03-12 | 1986-09-16 | Alps Electric Co Ltd | ビデオ信号のアナログ−デイジタル変換装置 |
-
1986
- 1986-11-14 FR FR8615854A patent/FR2606956A1/fr not_active Withdrawn
-
1987
- 1987-11-06 DE DE8787202161T patent/DE3782013T2/de not_active Expired - Fee Related
- 1987-11-06 EP EP87202161A patent/EP0271936B1/fr not_active Expired - Lifetime
- 1987-11-09 US US07/119,000 patent/US4831378A/en not_active Expired - Lifetime
- 1987-11-13 KR KR1019870012771A patent/KR960015211B1/ko not_active IP Right Cessation
- 1987-11-14 JP JP62286493A patent/JP2790280B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS63136719A (ja) | 1988-06-08 |
JP2790280B2 (ja) | 1998-08-27 |
DE3782013D1 (de) | 1992-11-05 |
DE3782013T2 (de) | 1993-04-22 |
EP0271936A1 (fr) | 1988-06-22 |
US4831378A (en) | 1989-05-16 |
KR880006852A (ko) | 1988-07-25 |
FR2606956A1 (fr) | 1988-05-20 |
EP0271936B1 (fr) | 1992-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960015211B1 (ko) | 자동 이득 제어 회로를 갖는 아날로그-디지탈 변환 장치 | |
US5619203A (en) | Current source driven converter | |
US4542370A (en) | Cascade-comparator A/D converter | |
US5084700A (en) | Signal clamp circuitry for analog-to-digital converters | |
US4918450A (en) | Analog/digital converter circuit | |
GB1581216A (en) | Dc motor speed controls | |
US4306224A (en) | Analog-to-digital converting apparatus | |
KR910009067B1 (ko) | A/d변환기 | |
SU1382413A3 (ru) | Цифровое устройство обработки видеосигнала | |
IE903582A1 (en) | Ecl-ttl signal level converter | |
US5019821A (en) | Bias circuit for a subranging analog to digital converter | |
US5483295A (en) | Adaptive clamping circuit for video signal receiving device | |
PL150252B1 (ko) | ||
US4859935A (en) | Method and apparatus for combining an optical and electrical channel in an oscilloscope | |
JPH11102594A (ja) | サンプル−ホールド回路を具える集積回路 | |
US5889421A (en) | Device for detecting the locking of an automatic gain control circuit | |
JP3767159B2 (ja) | カウンタ、可変出力回路及び自動パワー制御回路 | |
CA1283478C (en) | Vertical deflection current generator | |
GB2238695A (en) | Circuit arrangement for producing a binary signal | |
SU1356204A1 (ru) | Устройство автоматической регулировки усилени | |
SU1525689A1 (ru) | Высоковольтный стабилизирующий источник напр жени посто нного тока | |
JPH06204881A (ja) | 単極性符号・双極性符号変換回路 | |
CN115715452A (zh) | 斜坡发生器、图像传感器和产生斜坡电压的方法 | |
KR910008715Y1 (ko) | 오토 트랙킹 회로 | |
JPH05191286A (ja) | アナログ・デジタル変換器の制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20011027 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |