DE3780380T2

DE3780380T2 - Leistungsumwandlung mit kommutierungsverlustverminderung.

Info

Publication number: DE3780380T2
Application number: DE8787111396T
Authority: DE
Inventors: Robert John Huljak; Stephen Francis Newton; Kenneth Andrew Wallace
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1986-08-28
Filing date: 1987-08-06
Publication date: 1993-03-04
Anticipated expiration: 2007-08-07
Also published as: EP0257404A3; CA1288474C; JPH0832162B2; JPS6359764A; DE3780380D1; US4727308A; EP0257404B1; EP0257404A2

Description

Grundlagen der Erfindung

1. Technisches Gebiet der Erfindung

Diese Erfindung betrifft Netzteile im allgemeinen und insbesondere Gleichstrom-Gleichstrom-Wandler.

2. Stand der Technik

Eine verbreitete Form des Leistungswandlers ist der Gleichstrom- Gleichstrom-Wandler, der eine Eingangsgleichspannung in eine Ausgangsgleichspannung eines gewünschten Wertes umwandelt. Da die Spannungsversorgung in der Regel mit Wechselspannung erfolgt, wird im allgemeinen ein Wechselstrom-Gleichstrom-Netzteil verwendet, um die erforderliche Eingangsgleichspannung für den Gleichstrom-Gleichstrom-Wandler zu erzeugen. Wo mehrere verschiedene Ausgangsgleichspannungen erforderlich sind, werden im allgemeinen mehrere Gleichstrom-Gleichstrom-Wandler, welche die verschiedenen Ausgangsspannungen erzeugen, gemeinsam an den gleichen Gleichspannungseingang angeschlossen.
Es gibt eine Anzahl unterschiedlicher Ausführungen von Gleichstrom-Gleichstrom-Wandlern. In vielen Fällen weist ein solcher Wandler einen Halbleiterschalter auf, der ein- und ausgeschaltet wird, um den Strom vom Gleichspannungseingang zu einer Spule im Wandler zu leiten. Dieser Strom wird entweder während der Einschaltdauer oder der Ausschaltdauer des Schalters von der Spule zum Gleichspannungsausgang übertragen, je nach der Topologie des Wandlers. Verbreitete Topologien der Gleichstrom-Gleichstrom- Wandler umfassen die Abwärts-Wandler, die invertierenden Wandler und die Aufwärts-Wandler.
Wie unten in Bezug auf eine exemplarische Ausführung beschrieben wird, findet die Erfindung bevorzugt Verwendung in Abwärts-Wandlern oder Durchflußwandlern, kann jedoch auch in anderen Wandlerausführungen vorteilhaft verwendet werden.
In einem herkömmlichen Abwärts-Wandler ist ein Halbleiterschalter zwischen den Gleichspannungseingang und eine Spule geschaltet, die wiederum mit dem Ausgang verbunden ist. Die Verbindungsstelle zwischen dem Schalter und der Spule ist über eine Diode (die als Freilaufdiode bezeichnet wird), die bei geschlossenem Halbleiterschalter normalerweise in Sperrichtung betrieben wird und nichtleitend ist, mit der Schaltungsmasse oder mit Masse verbunden. Normalerweise ist ein Kondensator zwischen Ausgang und Schaltungsmasse geschaltet. Eine typische Spule in dieser Form von Wandlern besitzt eine Induktivität in der Größenordnung von 100 Microhenry, und ein typischer Kondensator besitzt eine Kapazität in der Größenordnung von 500 Microfarad.
Während des Normalbetriebs des herkömmlichen Abwärts-Wandlers ist der Schalter geschlossen, wobei die Eingangsspannung abzüglich der Ausgangsspannung in die Spule eingeprägt wird. Dies bewirkt, daß mehr Strom in der Spule fließt, wodurch der Ausgangskondensator aufgeladen und außerdem einer mit dem Ausgang verbundenen Last Strom zugeführt wird.
Wenn der Schalter ausgeschaltet wird, fällt die Spannung an der Verbindung zwischen dem Schalter und der Spule ab, bis die Diode leitet. Der Strom fließt dann mit abnehmender Amplitude durch die Diode und die Spule, bis der Schalter wieder geschlossen und der Zyklus wiederholt wird.
In solchen Ausführungen von Abwärts-Wandlern nach dem Stand der Technik ist es vorteilhaft, den Wandler bei höchstmöglicher Frequenz zu betreiben, um die Größe der induktiven Komponenten in der Schaltung zu reduzieren. Typische Abwärts-Wandler nach dem Stand der Technik können schätzungsweise bei Frequenzen bis zu etwa zwanzig Kilohertz betrieben werden. Die Betriebsfrequenz herkömmlicher Abwärts-Wandler war aufgrund von Schaltverlusten in den Halbleiterschaltern der Wandler nach oben begrenzt.
Schaltverluste treten beim Ein- und Ausschalten des Serien-Halbleiterschalters in einem Abwärts-Wandler auf, da eine gewisse Zeit erforderlich ist, damit der Stromfluß in dem Bauteil beginnt und endet. Wenn der Schalter eingeschaltet wird, bewirkt der Stromfluß durch das Bauteil, daß die Spannung an der Verbindung zwischen dem Bauteil und der Spule auf den Pegel der Eingangsspannung ansteigt, wobei eine Verlustleistung entsteht, die gleich dem augenblicklichen Produkt aus dem durch das Bauteil fließenden Strom und der am Bauteil anliegenden Spannung ist. Ähnlich wird beim Ausschalten des Serienschalters durch das gleichzeitige Anliegen einer hohen Spannung am Schalter und einen hohen Stromfluß durch den Schalter eine Verlustleistung erzeugt. Diese Schaltverluste im Halbleiterschalter nehmen mit steigender Betriebsfrequenz zu, da die Anzahl der Schaltvorgänge pro Zeiteinheit mit der Frequenz steigt.
In der Vergangenheit wurden Leistungs-FETs als Serienschalter in Abwärts-Wandlern verwendet, um die Leistungsfähigkeit zu verbessern. Die Verwendung eines solchen Leistungs-FETs hat den Vorteil, daß die Speicherzeit der Minoritätsträger eliminiert und ein schnelleres Umschalten ermöglicht wird. Die FET-Ansteuerschaltung ist außerdem effizienter als diejenige für einen bipolaren Transistor.
Ein ähnlicher Vorteil bei der Eliminierung von Minoritätsträgern entsteht, wenn die Diode im Wandler durch einen FET ersetzt wird. Die Verwendung eines FETs anstelle der Freilaufdiode in Wandlern nach dem Stand der Technik erforderte jedoch eine kritische Zeitsteuerung für das Ein- und Ausschalten des FETs, um einen überlappenden leitenden Zustand des Serienschalter-FETs und des Freilauf-FETs sowie "Totzeit" zu vermeiden, wenn keines der beiden Bauteile leitend ist. Eine überlappende Leitung des FET-Serienschalters und des Freilauf-FETs erhöht in hohem Maße die Verlustleistung in der Schaltung. Totzeit verursacht parasitäre Dioden in den einzuschaltenden FETs, die wiederum eine zusätzliche Verlustleistung erzeugen, welche auf das Vorhandensein gespeicherter Ladung in einem FET beim Einschalten des anderen FETs zurückzuführen ist.
Nicht nur die Schaltverluste werden bei erhöhter Betriebsfrequenz zu einem Problem, auch die Anforderungen der kritischen Zeitsteuerung zur Vermeidung von einem überlappenden leitenden Zustand oder Totzeit wird bei einem zwei-FET-System schwieriger, da die Zeitspanne zwischen den Schaltvorgängen kürzer wird. Schaltverlust und Verlust durch Zeitsteuerungsfehler sind beide direkt proportional zur Frequenz, wie oben dargelegt wurde, wobei die Schwierigkeit, enge Toleranzen für Parameter der kritischen Zeitsteuerung zur Minimierung von Zeitsteuerungsfehlern aufrechtzuerhalten, in dem Maße steigt, wie die Schaltperiode kürzer wird.
Die Patentschrift WO-A-85/05742, die einen Gleichstrom-Gleichstrom-Wandler vorstellt, dessen Funktion darin besteht, Strom von der Quelle über eine an die Quelle gekoppelte Spule zuzuführen, indem ein an einem Knoten mit der Spule verbundener Halbleiterschalter eingeschaltet wird, den Halbleiterschalter auszuschalten und Strom von der Spule durch Leitung über ein mit dem Knoten verbundenes Halbleiterbauteil zu dem Ausgang zu führen, ist eine typische Darstellung eines Wandlers nach dem Stand der Technik, bei dem das Problem des Schaltverlustes nicht zufriedenstellend gelöst ist.

Zusammenfassung der Erfindung

Das allgemeine Ziel der vorliegenden Erfindung besteht darin, den Betrieb von Gleichstrom-Gleichstrom-Wandlern des vorangegangenen Typs bei deutlich höheren Frequenzen ohne die oben genannten Schwierigkeiten großer Schaltverluste und ohne die Anforderungen einer kritischen Zeitsteuerung zu ermöglichen.
Dieses Ziel wurde gemäß bestimmter Prinzipien der Erfindung verwirklicht, indem ein Gleichstrom-Gleichstrom-Wandler bereitgestellt wird, der eine Spule besitzt, deren Induktivität so bemessen ist, daß der Spulenstrom während jedes Arbeitszyklus des Wandlers bei normaler Betriebsfrequenz seine Richtung umkehren kann. Eine Ausführung der Erfindung ist ein Abwärts-Wandler mit einer Spule von zwei Microhenry und einem Ausgangskondensator von etwa 10 Microfarad, der im Bereich von 300-800 Kilohertz betrieben werden kann. Beim Auswählen des Wertes für die Spuleninduktivität werden die Ausgangslastspannung und der Spitzenstrom durch die Spule (der vor der Öffnung des Serienschalters vorhandene Strom) berücksichtigt um sicherzustellen, daß der Spulenstrom seine Richtung während des Normalbetriebs umkehrt.
In der neuen Abwärts-Wandlerschaltung werden ein Serien-FET und ein Freilauf-FET verwendet, und ein Freilauf-Kondensator kann parallel zum Freilauf-FET hinzugeschaltet werden. Der Wert des Freilauf-Kondensators ist so gewählt, daß sich die Spannung am Freilauf-FET während der für das Ausschalten eines FETs benötigten Zeit nicht merklich ändert. Unter dieser Voraussetzung sind die Schaltverluste beim Ausschalten in jedem FET gering, da die Spannungen an den Bauteilen durch den Freilauf-Kondensator nahe des Einschaltzustandswertes gehalten wird.
In diesem exemplarischen Abwärts-Wandler liegt ein geeigneter Freilauf-FET-Kondensator in der Größenordnung von 1000 Picofarad. Da in der Schaltung eher FETs als bipolare Transistoren verwendet werden, besitzt jedes der Schaltelemente einen eigenen Kondensator. Dieser Kondensator liegt in der Größenordnung von 500 Picofarad. Da die Impedanz der Eingangsspannungsquelle gegenüber dem Wandler gering ist, ist der Kondensator des Serien- FETs parallel zum Kondensator des Freilauf-FETs geschaltet, so daß die gewünschten 1000 Picofarad typischerweise ohne die Hinzufügung eines externen Kondensators erreicht werden können.
Beim Betrieb der neuen Abwärts-Wandlerschaltung, der beginnt, wenn der Serienschalter-FET leitend ist, fließt der Strom von der Eingangsspannungsquelle über den Serienschalter zu einem Knoten, mit dem der Freilauf-FET, der Serienschalter-FET und die Spule verbunden sind. Der Strom von dem Serienschalter-FET fließt durch die Spule zum Ausgang, und der Knoten befindet sich im wesentlichen auf dem gleichen Spannungspegel wie der Eingang. Der Serien-FET wird dann ausgeschaltet, wobei der Kondensator der beiden FETs die Knotenspannung lange genug unterstützt, so daß während des Ausschaltintervalls kein wesentlicher Spannungsabfall am Serienschalter stattfindet. Nachdem der Serien-FET ausgeschaltet ist, fällt die Knotenspannung auf Null ab, da die Spule Strom vom Kondensator zieht. Der Freilauf-FET wird dann ohne wesentlichen Schaltverlust eingeschaltet, da dieser zwischen die Schaltungsmasse oder Masse und den Nullspannungsknoten geschaltet ist, so daß keine Spannung am Freilauf-FET anliegt, wenn dieser eingeschaltet wird.
Der Freilauf-FET wird nicht ausgeschaltet, bis sich die Richtung des Stromflusses in der Spule umgekehrt hat und der Strom vom Ausgang durch die Spule fließt. Der Knotenkondensator hält die Knotenspannung nahe bei Null, wenn der Freilauf-FET ausgeschaltet wird, danach treibt der Strom von der Spule die Knotenspannung auf den Pegel der Eingangsspannung hoch. Der Serien-FET wird dann zu einem Zeitpunkt eingeschaltet, wenn nahezu keine Spannung an diesem anliegt, auf diese Weise werden Einschaltverluste minimiert.
Das Ein- und Ausschalten beider FETs erfolgt bei nahezu Null Volt über den FETs. Spannungsauslenkungen treten am Knoten auf, nur wenn verlustfreie induktive Bauelemente leitend sind. Außerdem tritt eine Totzeit zwischen dem Ausschalten des einen und dem Einschalten des anderen FETs auf, da der Strom in der Spule die Spannung am Knoten entweder absenkt oder hochtreibt. In der Ausführung des Abwärts-Wandlers, der hier noch ausführlicher beschrieben wird, wird der Wandler gesteuert, um eine Regulierung der Ausgangsspannung zu ermöglichen und folglich als Abwärts-Regler zu dienen. Um dies zu verwirklichen, ist eine Steuerschaltung vorgesehen, um die Serien- und Freilauf-FETs so ein- und auszuschalten, daß der Spitzen-Spitzenstrom durch die Spule bei Änderungen von Eingangsspannung und -last konstant gehalten wird. Der Durchschnittswert dieses konstanten Spitzen-Spitzenwertes des Spulenstroms wird durch die Steuerschaltung geändert, um eine Regelung der Ausgangsspannung zu gewährleisten.
In diesem exemplarischen System, in dem der Spitzen-Spitzenwert des Spulenstroms durch die Steuerschaltung konstant gehalten wird, wird der Minimalwert des Spulenstroms auf oder unter einem ausgewählten Pegel gehalten, der wiederum den Maximal- oder Spitzenwert des Spulenstroms bestimmt. Dadurch sind im Falle eines Fehlers wie eines Kurzschlusses am Ausgang Strombegrenzungen gewährleistet.
Kurz gefaßt besteht die Funktion der Steuerschaltung darin, für die Serien-FETs eine Einschaltzeit zu gewährleisten, die proportional ist zu der Eingangsspannung (a) abzüglich der Ausgangsspannung (b), so daß der Spitzen-Spitzenwert der Stromschwankung in der Spule konstant ist. Der Minimal- oder untere Spitzenwert des Leiterstroms wird auf oder unter einem gegebenen Pegel gehalten, indem der Strom im Freilauf-FET gemessen wird und dieser FET nicht ausgeschaltet wird, bis der Strom auf den ausgewählten Pegel abgefallen ist. In diesen Vorgang ist eine Änderung der Betriebsfrequenz des Wandlers eingeschlossen, die jedoch in einem akzeptablen Bereich für einen Normalbetrieb des Wandlers liegt.
Der exemplarische Abwärts-Regler, der hier noch beschrieben wird, weist eine Schutzschaltung auf, um einen Überspannungszustand, bei dem die Reglereingangsspannung am Reglerausgang anliegt, zu verhindern. Diese Schutzschaltung erfordert kein zusätzliches Hochstrombauteil, um den Ausgang zu überbrücken, sondern schaltet statt dessen im Falle eines Überspannungszustands an einem Reglerausgang den Freilauf-FET ein.
Andere Ziele und Vorzüge der Erfindung und die Art und Weise ihrer Realisierung werden durch das Lesen der folgenden ausführlichen Beschreibung und unter Bezugnahme auf die Zeichnungen deutlich, in denen folgendes dargestellt wird:

Kurze Beschreibung der Zeichnungen

Fig. 1 ist eine schematische Darstellung einer Netzteilanordnung, wobei Gleichstrom-Gleichstrom-Wandler gemäß der vorliegenden Erfindung verwendet werden;
Fig. 2 stellt ein Schaltungsdiagramm und anschauliche Amplitudenformen für eine Ausführung eines Gleichstrom-Gleichstrom- Wandlers nach dem Stand der Technik dar;
Fig. 3 stellt ein Schaltungsdiagramm und anschauliche Amplitudenformen für einen Gleichstrom-Gleichstrom-Wandler gemäß eines Aspektes der vorliegenden Erfindung dar;
Fig. 4 stellt ein Schaltungsdiagramm und anschauliche Amplitudenformen für einen Gleichstrom-Gleichstrom-Aufwärts-Wandler gemäß eines Aspektes der vorliegenden Erfindung dar;
Fig. 5 stellt ein Schaltungsdiagramm und anschauliche Amplitudenformen für einen invertierenden Gleichstrom-Gleichstrom-Wandler gemäß eines Aspektes der vorliegenden Erfindung dar;
Fig. 6 ist eine Darstellung des Wandlers aus Fig. 3 in Diagrammform, in der zusätzliche Elemente der Schaltung für den Spitzen- Spitzenstrom gezeigt werden;
Fig. 7 ist ein Schaltungsdiagramm einer Steuerschaltung für den Spitzen-Spitzenstrom des Abwärts-Wandlers aus Fig. 3;
Fig. 8 ist eine Darstellung des Abwärts-Wandlers aus Fig. 3 in Diagrammform zusammen mit einer Strombegrenzungsschaltung;
Fig. 9 ist eine Darstellung des Abwärts-Wandlers aus Fig. 3 in Diagrammform zusammen mit einer Überspannungsschutzschaltung am Ausgang; und
Fig. 10 ist ein Schaltungsdiagramm eines anschaulichen Gleichstrom-Gleichstrom-Abwärts-Wandlers, das eine Schaltung für die Steuerung des Spitzen-Spitzenstroms, für Strombegrenzung, für Überspannungsschutz und für andere Kontrollfunktionen beinhaltet.

Detaillierte Beschreibung

Die Stromversorgungsbaugruppe in Fig. 1 besteht aus einer Netzteilanordnung 10, die aus einem unabhängigen Schaltregler 11 mit einem Ausgang besteht, der eine Wechselspannung in eine Gleichspannung umwandelt. Der Ausgang des unabhängigen Schaltreglers 11 wird dann mit einer Anzahl von Leistungsmodulen 12, 13, 14 usw. verbunden, die Gleichstrom-Gleichstrom-Wandler zur Erzeugung verschiedener Gleichspannungs-Ausgangsspannungen darstellen. Es werden soviele Wandler 12-14 wie nötig verwendet, um die erforderlichen Gleichspannungsausgänge wie die Ausgänge 1, 2 und 3 zu erzeugen. In Fig. 2 sind Leistungsmodule nach dem Stand der Technik oder Gleichstrom-Gleichstrom-Wandler in mehreren Ausführungen einschließlich derjenigen des Spannungswandlers 20 aus Fig. 2a dargestellt. In Fig. 2a verwendet ein herkömmlicher Abwärts-Wandler oder Stromverstärkungswandler 20 einen FET 21 für den Serienschalter und eine Diode 22 für den Freilaufgleichrichter. Während des Normalbetriebs dieses Standardwandlers ist der FET 21 eingeschaltet, wobei die Eingangsspannung abzüglich der Ausgangsspannung in eine Spule 23 eingeprägt wird. Das Anliegen dieser Spannung an der Spule bewirkt, daß der Strom in der Spule ansteigt, wobei ein Ausgangskondensator 24 geladen und außerdem Strom zu parallel zum Kondensator geschalteten Lasten geführt wird.
Wenn der FET 21 ausgeschaltet wird, fällt die Spannung am Knoten 1 (der Verbindungspunkt für den FET 21, die Diode 22 und die Spule 23) ab, bis die Diode 22 in Durchlaßrichtung betrieben wird. Der Strom fließt dann mit abnehmender Amplitude durch die Diode 22 und die Spule 23, bis der FET 21 wieder eingeschaltet und der Zyklus wiederholt wird.
Ein Schaltverlust tritt beim Ein- und Ausschalten des FETs 21 aufgrund der begrenzten Zeitspanne auf, die erforderlich ist, damit der Stromfluß beginnt und endet. Wenn der FET eingeschaltet wird, bewirkt der Stromfluß durch das Bauteil, daß die Spannung am Knoten 1 ansteigt, wobei eine Verlustleistung entsteht, die gleich dem augenblicklichen Produkt aus Strom und Spannung am FET während des für das Einschalten erforderlichen Zeitintervalls ist. Auf ähnliche Weise erzeugt das gleichzeitige Vorhandensein von Spannung und Strom eine erhebliche Verlustleistung, wenn der FET 21 ausgeschaltet wird. In der Vergangenheit wurde die Diode 22 durch einen zusätzlichen FET ersetzt (mit einer Orientierung wie in Fig. 3a für den FET 32 gezeigt). Dies verbessert den Wirkungsgrad im Wandler. Wie oben dargelegt, wird die Zeitsteuerung des Ein- und Ausschaltens der FETs bei einer zwei-FET-Konfiguration kritisch. Wie ebenfalls oben dargelegt, wäre es wünschenswert, die Betriebsfrequenz eines Standardwandlers wie des Wandlers 20 zu erhöhen, um die Größe der induktiven Komponenten im Wandler zu reduzieren. Mit steigender Frequenz wird es jedoch schwieriger, mit Schaltverlusten und den Anforderungen der kritischen Zeitsteuerung fertigzuwerden.
In Fig. 3 ist ein Abwärts-Wandler 30 gemäß bestimmter Aspekte der Erfindung konfiguriert, der einen Serienschalter-FET 31 und einen Freilauf-FET 32 enthält, die an einem als Knoten 1 bezeichneten Knoten mit einem Ende einer Spule 33 verbunden sind. Ein Ausgangskondensator 34 ist mit dem Ausgang des Wandlers 30 verbunden, und außerdem ist ein Kondensator 36 parallel zum Freilauf-FET 32 geschaltet. Die FETs 31 und 32 sind Leistungs- MOSFETs mit internen Dioden. Der FET 31 ist ein p-Kanal-MOSFET, und der FET 32 ist ein n-Kanal-MOSFET. Die Source des FETs 31 ist am Wandlereingang, und der Drain des FETs 31 ist mit dem Knoten 1 verbunden, der mit dem Drain des FETs 32 und einem Ende der Spule 33 verbunden ist. Die Source des FETs 32 ist mit der Schaltungsmasse oder mit Masse verbunden. Die Gates der FETs sind mit einer geeigneten Steuerschaltung verbunden, die hier noch ausführlicher beschrieben wird.
Jeder FET 31, 32 enthält eine interne Diode, wobei die interne Diode des FETs 31 so gepolt ist, daß Strom vom Knoten 1 zum Eingang geleitet wird und die interne Diode des FETs 32 so gepolt ist, daß Strom von der Schaltungsmasse zum Knoten 1 geleitet wird. Jeder FET besitzt einen parasitären Kondensator, und aufgrund der niedrigen Impedanz des Anschlusses für die Eingangsspannung sind die Kondensatoren der FETs 31 und 32 effektiv zwischen Knoten 1 und der Schaltungsmasse parallel geschaltet. In vielen Fällen ist ein physikalischer Kondensator 36 nicht erforderlich, da die parasitären Kondensatoren der FETs groß genug sind, um die Spannung am Knoten 1 während des Ausschaltens jedes FETs zu unterstützen. In den nachfolgenden Darstellungen des Wandlers aus Fig. 3 wird der diskrete Kondensator 36 weggelassen.
Im Wandler 30 ist der Wert der Spule 33 so gewählt, daß sich die Polarität des Spulenstroms während jedes normalen Arbeitszyklus (jeder Zyklus des Ein- und Ausschaltens des Serien-FETs 31) umkehrt. Die Gewährleistung der Umkehrung des Spulenstroms erfordert nicht nur die Auswahl des Induktivitätswertes, sondern auch (a) den Betrieb des Wandlers mit einem Spitzendurchlaßstrom der Spule, der gemessen an der Höhe der Ausgangsspannung nicht zu groß ist, und (b) die Bereitstellung einer angemessen langen Ausschaltzeit für den Serien-FET. Um die Umkehrung des Stroms zu gewährleisten, muß die Ausgangsspannung größer oder gleich dem Produkt aus der Induktivität (a) der Spule 33 und dem Wert des Spitzenspulenstroms (b) (der Spulenstrom, wenn der Serien-FET ausgeschaltet wird) dividiert durch die Dauer der Ausschaltzeit des Serien-FETs 31 sein.
Ein typischer Arbeitszyklus des Wandlers 30 beginnt mit dem Ausschalten des FETs 31, nach dem die Spannung am Knoten 1 bis auf Null abfällt, da die Spule 33 zuerst Strom vom Kondensator 36 und dann durch die interne Diode des FETs 32 zieht. Der Freilauf-FET 32 wird dann ohne Schaltverlust eingeschaltet, da die Spannung an diesem zum Zeitpunkt des Einschaltens gleich Null ist. Der Freilauf-FET wird nicht ausgeschaltet, bis der Stromfluß in der Spule 33 Seine Richtung umgekehrt hat, wobei der Strom durch den Freilauf-FET fließt. Wenn der Freilauf-FET ausgeschaltet wird, hält der Kondensator 36 die Spannung am Knoten 1 während des Ausschaltintervalls, nach welchem der (nicht-umgekehrte) Strom durch die Spule 33 die Spannung am Knoten 1 auf den Pegel der Eingangsspannung hochtreibt, nahe Null. Es sei darauf hingewiesen, daß der Freilauf-FET zu diesem Zeitpunkt ausgeschaltet und dessen interne Diode nichtleitend ist, da diese gesperrt ist. Der Serien-FET 31 wird dann mit nur geringer Spannung am FET eingeschaltet, so daß keine wesentlichen Einschaltverluste entstehen. Anschließend wird der Zyklus wiederholt.
Es sei darauf hingewiesen, daß das Ein- und Ausschalten sowohl des Serien-FETs 31 als auch des Freilauf-FETs 32 bei nahezu Null Volt an den FETs erfolgt. Außerdem besteht eine inhärente, erwünschte Totzeit zwischen dem Ausschalten des einen und dem Einschalten des anderen FETs. Das Einschalten des FETs 31 erfolgt, nachdem der Spulenstrom seine Richtung umgekehrt und die Spannung am Knoten 1 auf den Pegel von VIN gezogen hat, und das Einschalten des FETs 32 erfolgt, wenn der Spulenstrom die Spannung am Knoten 1 auf den L-Pegel abgesenkt hat, nachdem der Serien- FET 31 ausgeschaltet wurde.
Die Einschaltzeitsteuerung der FETs ist weniger kritisch (Totzeit ist erlaubt), weil die in den internen Dioden der FETs gespeicherte Ladung die Einschaltzeit rekombinieren muß, wenn das Einschalten verspätet erfolgt. Dies ist der Fall, wenn jeder FET eingeschaltet wird, die interne Diode des anderen FETs ist gesperrt und nichtleitend, so daß die Energie nicht aufgewendet wird, um die mit dem Durchlaßspannungsabfall des, Bauteils verbundene gespeicherte Ladung zu neutralisieren. Durchschalten (gleichzeitiger leitender Zustand der FETs) ist nicht möglich, wenn das Einschalten nicht vor der normalen Schalttotzeit erfolgt. Der Gesamtwirkungsgrad der Umwandlung und die Einfachheit der Steuerung des Wandlers sind daher verbessert, und es ist ein Betrieb bei hohen Frequenzen möglich.
Obwohl ein Abwärts-Wandler die gegenwärtige Hauptausführung von Wandlern darstellt, sind die Prinzipien der Erfindung auf andere Wandlerausführungen wie Aufwärts-Wandler und invertierende Wandler anwendbar. In Fig. 4 beinhaltet beispielsweise ein gemäß der Erfindung konfigurierter Aufwärts-Wandler die FETs 231 und 232, die am Knoten 1 untereinander verbunden sind, und eine Spule 233, die zwischen die Eingangsspannung VIN und den Knoten 1 geschaltet ist. Ein Kondensator 234 ist mit dem Ausgang VOUT verbunden, und ein Kondensator 236 ist parallel zum FET 232 geschaltet.
Ein typischer Arbeitszyklus beginnt mit dem Ausschalten des FETs 232, nach dem die Spannung am Knoten 1 auf den Pegel von VOUT ansteigt, da der Strom in der Spule 233 den Kondensator 236 lädt. Der FET 231 wird dann ohne Schaltverlust eingeschaltet, da die Spannung an diesem gleich Null ist. Der FET 231 wird nicht ausgeschaltet, bis sich die Richtung des Stromflusses in der Spule 233 umgekehrt hat. Nach dem Ausschalten des FETs 231 zieht der Strom in der Spule 233 Ladung vom Kondensator 236, bis die Spannung am Knoten 1 gleich Null ist, anschließend wird der Zyklus wiederholt. Es sei darauf hingewiesen, daß das Ein- und Ausschalten der FETs 231 und 232 bei Nullspannung erfolgt, da der Kondensator 236 die Spannung am Knoten 1 während des Schaltvorgangs nahezu konstant hält. Der Arbeitsablauf und die Vorzüge sind ähnlich wie die zuvor für den Abwärts-Wandler aus Fig. 3 beschriebenen.
In Fig. 5 ist die Erfindung in einem invertierendem Wandler realisiert, der die FETs 241 und 242 aufweist, die am Knoten 1 untereinander verbunden sind, mit dem auch eine Spule 243 verbunden ist. Ein Kondensator 244 ist mit dem Ausgang VOUT verbunden, und ein Kondensator 246 ist mit der Spule 243 verbunden. Ein typischer Arbeitszyklus des Wandlers beginnt mit dem Ausschalten des FETs 241. Nachdem der FET 241 ausgeschaltet ist, fällt die Spannung zwischen dem Knoten 1 und Masse auf den Pegel von VOUT ab, da der Strom in der Spule 243 den Kondensator 246 entlädt. Der FET 242 wird dann ohne Schaltverlust eingeschaltet, da die Spannung an diesem gleich Null ist. Der FET 242 wird nicht ausgeschaltet, bis sich die Richtung des Stromflusses in der Spule 243 umgekehrt hat. Nach dem Ausschalten des FETs 242 lädt der Strom in der Spule 243 den Kondensator 246 auf, bis die Spannung am Knoten 1 gleich VIN ist, anschließend wird der Zyklus wiederholt. Es sei wiederum darauf hingewiesen, daß das Ein- und Ausschalten der FETs 241 und 242 bei Nullspannung erfolgt, da der Kondensator 246 die Spannung am Knoten 1 während der Schaltvorgänge nahezu konstant hält. Die Funktion und die Vorzüge des invertierenden Wandlers sind ähnlich wie die zuvor beschriebenen anderen Wandlerausführungen.
Was den Abwärts-Wandler aus Fig. 3 betrifft, so wird zur Regelung des Ausgangs des Abwärts-Wandlers 30 eine Steuerschaltung bereitgestellt, um die Ein- und Ausschaltzeiten der beiden FETs 31 und 32 zu steuern.
Herkömmliche Steuerschaltungen für Gleichstrom-Gleichstrom-Wandler stellen die Ausgangsspannungsregelung normalerweise auf eine von drei Arten bereit. Bei der konstanten Pulsfrequenzmodulation wird die Betriebsfrequenz konstant gehalten, während die Einschaltzeit des Serienschalters verändert wird, um Änderungen von Eingangsspannung und Last zu kompensieren. Bei der konstanten Spitzenstromfrequenzsteuerung wird die Betriebsfrequenz konstant gehalten, während die maximale Stromamplitude im Serienschalter verändert wird, um Änderungen in der Anschlußlast zu kompensieren. Die Kompensation von Eingangsspannungsänderungen ist in der Spitzenstromsteuerung eingeschlossen. Bei konstanter Einschaltzeit und variabler Frequenzsteuerung wird die Einschaltzeit des Serienschalters konstant gehalten, und die Ausschaltzeit wird verändert, um Änderungen von Last und Eingangsspannung zu kompensieren.
In der Wandlerschaltung 30 ist es vorteilhaft, eine Steuerschaltung bereitzustellen, die unabhängig von zeitlichen Einschränkungen wie konstanter Frequenz oder konstanter Einschaltzeit ist. Es hat sich gezeigt, daß die Verwendung einer Steuerschaltung, die einen konstanten Spitzen-Spitzenstrom durch die Spule 33 aufrechterhält, die erforderliche Regelung gewährleistet und insbesondere für den Wandler 30 geeignet ist, bei dem eine Umkehrung des Spulenstroms in jedem Arbeitszyklus erforderlich ist.
Um eine Regelung der Ausgangsspannung und einen konstanten Spitzen-Spitzenstrom zu gewährleisten, muß eine Steuerschaltung zwei Zeitgleichungen implementieren. Die Einschaltzeit des Serienschalters, in diesem Fall des Serien-FETs 31, ist gegeben durch:
TON1 = (L) (IP-P)/(VIN-VOUT) (1)
In dieser Formel ist L der Induktivitätswert der Spule 33 und IP-P ist der Spitzen-Spitzenwert des Spulenstroms. VIN ist die Eingangsspannung, und VOUT ist die Ausgangsspannung. Die Einschaltzeit des Freilauf-Bauteils, in diesem Beispiel der Freilauf-FET 32, ist gegeben durch:
TON2 = (L) (IP-P)/(VOUT) (2)
In Fig. 6 umfaßt ein Gleichstrom-Gleichstrom-Wandler 30' (der gleiche wie der Wandler 30 aus Fig. 3 mit einer zusätzlichen Steuerschaltung) eine Steuerschaltung 37 für den FET 31 und eine Steuerschaltung 38 für den FET 32. Diese Steuerschaltungen, von denen exemplarische Ausführungen hier noch im Detail beschrieben werden, empfangen Steuersignale von der in Fig. 7 dargestellten Steuerschaltung, um die Schaltzeiten der FETs 31, 32 zu steuern. Die Verbindungen der Steuersignale zu den Steuerschaltungen werden in dem Schema von Fig. 7 mit A und B und in Fig 6 ebenfalls mit den entsprechenden Buchstaben bezeichnet.
Wie in Fig. 7 gezeigt wird, umfaßt eine Steuerschaltung 40 für den Wandler 30' aus Fig. 6 einen Kondensator 41, der aufgeladen und entladen wird, um den Spitzen-Spitzen-Stromfluß durch die Spule 33 des Wandlers zu simulieren. So wie die Änderung des Spulenstroms pro Zeiteinheit proportional zu der Spannung an der Spule ist, ist die Änderung der Spannung am Kondensator proportional zu dem in den Kondensator fließenden Strom.
In der Steuerschaltung aus Fig. 7 lädt eine Ladeschaltung 42 während ungefähr des gleichen Zeitintervalls, in dem der Serien- FET 31 in der Umwandlungsschaltung 30' eingeschaltet ist, den Kondensator 41 mit einem Strom auf. In der Umwandlungsschaltung ist die Spannung an der Spule 33 während dieser Zeit gleich der Differenz zwischen der Eingangsspannung und der Ausgangsspannung des Wandlers. Da die Zeitintervalle im wesentlichen gleich sind und der Ladestrom für den Kondensator 41 proportional zu der an der Spule 33 anliegenden Spannung ist, ist die Spannungsänderung am Kondensator 41 in der Steuerschaltung daher in etwa proportional zu der Stromänderung in der Spule 33 des Wandlers.
Während des Zeitintervalls, in dem der Serien-FET 31 gesperrt und der Freilauf-FET 32 leitend ist, sinkt der Strom in der Spule 33. Während dieses Intervalls ist die Spannung an der Spule im wesentlichen gleich VOUT (in umgekehrter Richtung anliegend). Ein Entladekreis 43 in der Steuerschaltung 40 stellt einen Entladestrom (zum Entladen des Kondensators 41) bereit, der im stationären Zustand proportional zu der Wandlerausgangsspannung während dieses Intervalls ist. Da der Entladekreis 43 den Kondensator 41 während in etwa des gleichen Zeitintervalls entlädt, währenddessen die Spule 33 mit der Ausgangsspannung verbunden ist, und da der Entladestrom proportional zu der Wandlerausgangsspannung ist, ist die Reduzierung der Spannung am Kondensator 41 wie im Fall der Ladeschaltung 42 proportional zu der Reduzierung des Stroms durch die Spule 33 im Wandler.
In der Steuerschaltung 40 werden die Spannungsauslenkungen des Kondensators 41 mittels eines Komparators 44, dessen invertierte und nichtinvertierte Ausgänge jeweils mit den Steuerschaltungen 38, 37 im Wandler 30' verbunden sind, mit einer Referenz verglichen.
Wenn die Spannung am Kondensator 41 die Obergrenze erreicht, wird die Spannung am nichtinvertierten Ausgang (A) des Komparators 44 auf den L-Pegel gezogen, und der Ausgang der Steuerschaltung 37 sendet ein positives Signal zum Gate des FET 31, wodurch der Serienschalter ausgeschaltet und der Stromanstieg in der Spule 33 für diesen Zyklus beendet wird. Zur gleichen Zeit wird der invertierte Ausgang (B) des Komparators 44 auf den H- Pegel geschaltet, und die Steuerschaltung 38 sendet ein positives Signal zum Freilauf-FET 32, wodurch der FET eingeschaltet wird. In der Praxis bewirkt die Steuerschaltung 38 eine Verzögerung vor dem Einschalten des FET 32, wie hier noch im Detail beschrieben wird. In gleicher Weise ändert der Komparator 44 seinen Zustand, wenn die Spannungsauslenkung der Spannung am Kondensator 41 eine Untergrenze erreicht, wobei die Steuerschaltung 38 den Freilauf-FET 32 ausschaltet und die Steuerschaltung 37 den FET 31 nach einer angemessenen Verzögerung einschaltet.
In der Steuerschaltung 40 ist ein Spannungsteiler aus den Widerständen 46, 47 und 48 mit dem Kondensator 41 verbunden. Der invertierte Eingang des Komparators 44 ist mit der Verbindungsstelle zwischen den Widerständen 46 und 47 verbunden, und der nichtinvertierte Eingang des Komparators 44 ist mit einer positiven Referenzspannung, die durch eine Spannungsreferenzschaltung 49 erzeugt wird verbunden. Wenn der Kondensator 41 durch die Ladeschaltung 42 aufgeladen wird, ist die Spannung am invertierten Eingang des Komparators 44 niedriger als die Referenzspannung, und der nichtinvertierte Ausgang des Komparators liegt auf dem logischen H-Pegel. Dieser logische H-Pegel ist über einen Widerstand 51 mit der Basis eines Transistors 52 verbunden, wodurch der Transistor gesättigt und der Widerstand 48 in der Widerstandskette überbrückt wird. Daher ist die Spannung an der Verbindungsstelle zwischen dem Widerstand 46 und dem Widerstand 47 niedriger als die Referenzspannung und steigt an, wenn der Kondensator 41 aufgeladen wird.
Die Ladeschaltung 42 wird ein- und ausgeschaltet, indem ein Transistor 53 in der Ladeschaltung gesättigt und ausgeschaltet wird. Während des Ladeintervalls ist der nichtinvertierte Ausgang des Komparators 44 (auf einem logischen H-Pegel) über einen Widerstand 54 mit der Basis des Transistors 53 verbunden, wodurch der Transistor gesättigt und die Ladeschaltung aktiviert wird. Während des Ladeintervalls wird ein Transistor 56 in dem Entladekreis 43 ausgeschaltet, so daß der Entladekreis den Kondensator 41 nicht entlädt. Der invertierte Ausgang des Komparators 44 ist über einen Widerstand 57 mit der Basis des Transistors 56 verbunden, der (während des Ladeintervalls) durch den logischen L-Pegel am invertierten Ausgang des Komparators ausgeschaltet wird.
Die Ladeschaltung 42 erzeugt einen Strom (um den Kondensator 41 aufzuladen), der proportional zu der Differenz zwischen der Eingangs- und Ausgangsspannung der Inverterschaltung 30' ist. Dieser Strom fließt durch einen Transistor 58 von einer Spannungsversorgung VCC. Der Transistor 58 ist an der Basis und am Emitter mit einer Diode 59 verbunden (welche der bevorzugte Basis- Emitter-Übergang eines identischen Transistors ist). Der Transistor 58 und die Diode 59 sind in Form eines "Stromspiegels" untereinander verbunden, und der Strom durch den Transistor 58 ist identisch mit demjenigen, der durch die Diode 59 fließt. Der Strom durch die Diode 59 wird durch den Strom durch einen Transistor 60 und einen Widerstand 67 aufgebaut, die mit der Diode 59 und dem Transistor 53 in Reihe geschaltet sind. Dieser Strompegel wird wiederum durch einen Operationsverstärker 68 in Kooperation mit den Widerständen 61-66 aufgebaut, damit dieser proportional zu der Differenz zwischen der Eingangs- und Ausgangsspannung des Wandlers 30' ist.
Die Widerstände 61-66 sind so gewählt, um eine Spannung am Emitter des Transistors 60 zu erhalten, die proportional zu der Differenz zwischen den Eingangs- und Ausgangsspannungen des Wandlers ist. Wenn der Transistor 53 durch den Komparator 44 eingeschaltet wird, wandelt der Widerstand 67 die Spannung am Emitter des Transistors 60 in einen Strom um, der wie zuvor beschrieben in den Kollektor des Transistors 58 gespiegelt wird, um den Kondensator 41 aufzuladen.
In einer Ausführung der Ladeschaltung 42 besitzt der Widerstand 61 93 KΩ, der Widerstand 62 5 KΩ, der Widerstand 63 8.57 KΩ, der Widerstand 64 1 KΩ, der Widerstand 65 20 KΩ, der Widerstand 66 20 KΩ und der Widerstand 67 1.11 KΩ. Die am Emitter des Transistors 60 in dieser Konfiguration erzeugte Spannung beträgt etwa 0,1 mal die Differenz zwischen den Eingangs- und Ausgangsspannungen des Wandlers 30'.
Der dem Kondensator 41 durch den Transistor 58 zugeführte Ladestrom bewirkt, daß die Spannung am invertierenden Eingang des Komparators 44 die Referenzspannung VREF übersteigt. Der Komparator 44 ändert dann seinen Zustand, und die Transistoren 52 und 53 werden ausgeschaltet. Der Ladevorgang wird unterbrochen, und die Spannung an der Verbindungsstelle zwischen den Widerständen 46 und 47 steigt, da der Widerstand 48 nun effektiv mit den Widerständen 46 und 47 in Reihe geschaltet ist, wodurch die Schwellenspannung für den Komparator erhöht wird.
Zur gleichen Zeit wird der Transistor 56 im Entladekreis 43 eingeschaltet, da der invertierte Ausgang des Komparators 44 nun auf dem H-Pegel liegt, während der nichtinvertierte Ausgang des Komparators auf dem L-Pegel liegt. Der Entladestrom kann nun durch einen Transistor 69 und einen Widerstand 71 fließen, die mit dem Transistor 56 in Reihe geschaltet sind. Wenn die Spannung am invertierten Eingang des Komparators 44 unter die Referenzspannung VREF fällt, ändern die Ausgänge des Komparators 44 wieder ihren Zustand, wodurch der Transistor 56 ausgeschaltet und die Transistoren 52 und 53 eingeschaltet werden, um den Zyklus zu wiederholen.
Während der Kondensator 41 durch den Entladekreis 43 entladen wird, wird der Pegel des Entladestroms im Transistor 69 durch den Widerstand 71 bestimmt und eine Korrekturspannung an die Basis des Transistors 69 gelegt. Diese Korrekturspannung ist proportional zu der Differenz zwischen der Referenzspannung VREF und einem Teil der Ausgangsspannung (des Inverters 30'), der durch die Widerstände 72 und 73 festgelegt wird, die in Form eines Spannungsteilers zwischen VOUT und die Schaltungsmasse oder Masse geschaltet sind. Die durch den Teiler abgesenkte VOUT ist mit dem invertierenden Eingang eines Operationsverstärkers 74 verbunden, dessen nichtinvertierender Eingang mit der Referenzspannung VREF verbunden ist. Zur Stabilität wird ein Rückkopplungsnetzwerk mit einer Impedanz Z bereitgestellt. Im folgenden wird der Arbeitsablauf der Steuerschaltung zum Aufbau der geeigneten Leitungsintervalle für den FET 31 und den FET 32 beschrieben.
Das Signal A vom nichtinvertierten Ausgang des Komparators 44 wird verwendet, um die Einschaltzeit des Seriendurchlaßelementes (Serien-FET 31) in der Umwandlungsschaltung 30' festzulegen. Da das Signal A auf dem H-Pegel liegt, während der Kondensator 41 bis zu einer Spannung aufgeladen wird, die durch einen zu VIN - VOUT proportionalen Strom gesetzt wird, besitzt der FET 31 eine Einschaltzeit, die wie gefordert proportional zu VIN - VOUT ist.
Das Signal B vom invertierten Ausgang des Komparators 44 wird verwendet, um die Einschaltzeit des Freilauf-FETs 32 festzulegen. Dieses Signal liegt während der Zeit, in welcher der Kondensator 41 durch den Transistor 69 im Entladekreis 43 entladen wird, auf dem H-Pegel, wodurch der FET 32 eingeschaltet wird. Der Operationsverstärker 74 und die umgebende Schaltung stellen den Strom im Transistor 69 (über eine Anzahl von Arbeitszyklen) so ein, daß die nichtinvertierenden und invertierenden Eingänge des Operationsverstärkers 74 auf nahezu dem gleichen Potential liegen, um die Erzeugung des gewünschten Ausgangsspannungspegels an VOUT des Wandlers 30' zu gewährleisten. Wenn VOUT beispielsweise ansteigt, steigt die Spannung am invertierenden Eingang des Operationsverstärkers 74, und folglich sinkt der Ausgang des Verstärkers ab. Dadurch wird der Strom durch den Transistor 69 und den Widerstand 71 reduziert, so daß der Kondensator 41 langsamer entladen wird. Dies verkürzt den Arbeitszyklus des Inverters 30' (durch Verlängerung der Ausschaltzeit des Serien-FETs 31). Dadurch fällt die Ausgangsspannung des Wandlers, eventuell nach einigen Arbeitszyklen, auf ihren eigentlichen Pegel ab.
Der Abwärts-Wandler 30'' in Fig. 8, der im wesentlichen dem in Fig 3 gezeigten entspricht, enthält eine zusätzliche Schaltung zur Strombegrenzung. Wenn der Wandler durch eine Steuerschaltung gesteuert wird, um einen konstanten Spitzen-Spitzenstrom durch die Spule 33 zu gewährleisten, besitzt der Spulenstrom im wesentlichen eine Dreieckform, wie in Fig. 3d gezeigt. Mit Änderungen der Last am Ausgang des Wandlers verschiebt sich die Stromwellenform nach oben und nach unten, um je nach Bedarf mehr oder weniger Strom vom Eingang zum Ausgang zu übertragen. Der effektive Ausgangsstrom des Wandlers ist die Hälfte der Summe aus dem maximalen und minimalen Spulenstrom.
Der minimale Spulenstrom tritt auf, wenn der Freilauf-FET 32 ausschaltet ist, und der maximale Spulenstrom tritt auf, wenn der Serien-FET 31 ausschaltet ist. Da der Spitzen-Spitzen-Spulenstrom konstant gehalten wird, kann der effektive Ausgangsstrom unter einem gegebenen Wert gehalten werden, indem entweder der Minimal- oder der Maximalstrom unter einem festgelegten Pegel gehalten wird. Der Minimalstrom kann unter einem gegebenen Wert gehalten werden, indem der Strom im Freilauf-FET 32 gemessen wird und der FET 32 nicht ausschalten kann, bis der Strom auf den ausgewählten Minimalwert abgefallen ist. Wenn für den Minimalstrom der Wert Null ausgewählt wurde, genügt es, einfach die Spannung am Freilauf-FET 32 zu messen und dieses Bauteil eingeschaltet zu lassen, bis sich die Polarität der Spannung an diesem umkehrt. Der Strombegrenzungssollwert ist unabhängig vom Durchlaßwiderstand des FETs 32, da lediglich die Polarität des Signals gemessen wird.
In Fig. 8 ist dargestellt, wie ein solches Strombegrenzungskonzept realisiert werden kann. Während des Normalbetriebs des Wandlers 30'' kehrt der Strom in der Spule 33 gegen Ende des Leitungsintervalls für den Freilauf-FET 32 seine Richtung um und fließt in der Richtung des Strompfeils 12 durch den FET 32. Normalerweise wird die Dauer dieses Gegenstroms durch die Wandlersteuerschaltung festgelegt, um den geeigneten Netzdurchlaßstrom durch die Spule 33 aufzubauen, um die gewünschte Regelung der Ausgangsspannung VOUT zu gewährleisten.
Diese Steuerung des Freilauf-FET 32 wird in Fig. 8 dargestellt, indem ein Signal von der Steuerschaltung zum Reset-Eingang eines Flip-Flops 86 gekoppelt wird, um die Gatesteuerung des Freilauf- FETs 32 auszuschalten. Wenn das Flip-Flop 86 zurückgesetzt wird, sinkt der Ausgang Q auf den L-Pegel, und dieser L-Pegel wird mit einer Ansteuerschaltung 84 verbunden, deren Ausgang (die Gatesteuerung für den Freilauf-FET 32) auf den L-Pegel sinkt, wodurch der FET 32 ausgeschaltet wird.
Die Funktion der Strombegrenzungsschaltung aus Fig. 8 besteht darin zu gewährleisten, daß der Strom im Freilauf-FET 32 (und in der Spule 33) seine Richtung umgekehrt hat, bevor die Steuerschaltung die Gatesteuerung vom FET 32 ausschalten kann. Die Strombegrenzungsschaltung enthält einen FET 81, der parallel zum Freilauf-FET 32 geschaltet ist, und einen Widerstand 83, der mit dem FET 81 in Reihe geschaltet ist. Wenn sich der Freilauf-FET 32 in leitendem Zustand befindet, ist der FET 81 gesättigt und stellt einen Pfad mit geringer Impedanz für die Spannung am FET 32 zum invertierenden Eingang eines Komparators 82 bereit. Dies ermöglicht das genaue Messen der Spannung am Freilauf-FET 32. Der Widerstand 83, der mit dem FET 81 in Reihe geschaltet ist, besitzt einen relativ hohen Widerstand, und nahezu die gesamte Spannung am FET 32 wird mit dem Komparator 82 gekoppelt, wenn der FET 81 gesättigt ist. Wenn der Freilauf-FET 32 gesperrt ist, arbeitet der FET 81 im Sperrbereich, wobei der Komparatoreingang vor Beschädigung durch die übermäßig hohen Spannung geschützt wird, da lediglich ein geringer Stromfluß durch die Meßschaltung ermöglicht wird.
Vor der Stromumkehrung im FET 32 liegt der nichtinvertierende Eingang des Komparators 82 auf einem niedrigeren Spannungspegel als der invertierende Eingang, und der Ausgang des Komparators 82 liegt auf dem L-Pegel. Dieser L-Pegel, der über eine Verzögerungsschaltung 85 und das UND-Gatter 87 mit dem Reset-Eingang des Flip-Flops 86 verbunden ist, verhindert, daß das Flip-Flop zurückgesetzt wird und hält auf diese Weise die Ansteuerung des Gates des Freilauf-FETs 32 aufrecht.
Nachdem der Strom im Freilauf-FET 32 seine Richtung umgekehrt hat, so daß dieser in der Richtung des Strompfeils I2 fließt, ändert die Spannung am Freilauf-FET 32 die Polarität, und der Ausgang des Komparators 82 steigt auf den H-Pegel an. Dieser H- Ausgang des Komparators 82 ist mit einer Verzögerungsschaltung 85 verbunden, deren Ausgang nach einer zu der Höhe der Ausgangsspannung proportionalen Verzögerung auf den H-Pegel ansteigt. Der Grund für die Verzögerung besteht darin, dem Gegenstrom durch die Spule 33 zu ermöglichen, auf einen ausreichend hohen Pegel anzusteigen um zu gewährleisten, daß die Spannung am Knoten 1 auf den Pegel von VIN ansteigt, wenn der Freilauf-FET 32 ausgeschaltet wird. Die Zeit, die erforderlich ist, damit der Gegenstrom durch die Spule 33 den nötigen Pegel erreicht, hängt von der Höhe von VOUT ab, und die Verzögerungsschaltung 85 berücksichtigt dies bei der Bereitstellung des notwendigen Verzögerungsintervalls für den Aufbau des Gegenstroms in der Spule 33.
Nach diesem Verzögerungsintervall steigt der Ausgang der Verzögerungsschaltung 85 auf den H-Pegel an, und dieser H-Pegel ist ein Eingang zum UND-Gatter 87.
Während des Normalbetriebs des Wandlers 30'' steigt der Ausgang der Verzögerungsschaltung 85 auf den H-Pegel an, bevor ein logischer H-Pegel von der Steuerschaltung mit dem UND-Gatter 87 verbunden wird. Daher bestimmt die Steuerschaltung während des Normalbetriebs, wann der FET 32 ausgeschaltet wird. Wenn die Steuerschaltung jedoch während des Strombegrenzungsmodus mehr Energie als erlaubt vom Eingang zum Ausgang des Wandlers überträgt, steigt der Eingang vom UND-Gatter 87 der Steuerschaltung auf den H-Pegel an, bevor der Ausgang der Verzögerungsschaltung 85 auf den H-Pegel ansteigt. Daher steuern der Komparator 82 und die Verzögerungsschaltung 85 während des Strombegrenzungsmodus den zeitlichen Verlauf des Ausschaltens des Freilauf-FETs 32.
Ob zuerst das Signal von der Steuerschaltung oder der Ausgang der Verzögerungsschaltung 85 auf einen logischen H-Pegel ansteigt, einmal liegen beide Signale auf dem H-Pegel, und der Ausgang des UND-Gatters 87 steigt auf den H-Pegel an, wodurch das Flip-Flop 86 zurückgesetzt wird und das Ansteuerungssignal von der Ansteuerschaltung 84 nicht mehr am Freilauf-FET 32 anliegt. Dadurch wird der FET 32 ausgeschaltet, und es kann eine Spannung am Freilauf-FET 32 am Knoten 1 aufgebaut werden.
Der Vorteil der in Fig. 8 gezeigten Strombegrenzungsschaltung gegenüber Strombegrenzungsmethoden nach dem Stand der Technik besteht darin, daß ein mit dem FET 31 in Reihe geschaltetes Fühlerelement nicht erforderlich ist. Aus diesem Grund besteht kein Bedarf an zusätzlichen Hochstromkomponenten, und es ist möglich, Strombegrenzungsmessungen in bezug auf die Schaltungsmasse oder den negative Versorgungsspannung durchzuführen, wodurch die Steuerschaltung vereinfacht wird.
Fehler im Spannungswandler, die das Seriendurchlaßelement wie den Serien-FET 31 als eine kontinuierlich niedrige Impedanz erscheinen lassen, können zur Folge haben, daß die Eingangsspannung des Wandlers am Wandlerausgang anliegt. Da der Wert dieser Spannung die maximale Nennspannung von mit dem Ausgang des Wandlers verbundenen Bauteilen überschreiten kann, kann ein Fehler dieser Art viele Bauelemente nach dem Wandler zerstören, was in die Kosten des ursprünglichen Fehlers mit eingeht. Um dies zu verhindern, wurden verschiedene Schutzschaltungen verwendet. In solch einer Schaltung wird die Ausgangsspannung des Wandlers gemessen, und falls diese eine ausgewählte Schwelle überschreitet, wird ein parallel zum Ausgang geschalteter, steuerbarer Siliziumgleichrichter (SCR) angesteuert, der eine niedrige Impedanz am Ausgang einprägt. Es ist eine mit dem Seriendurchlaßelement in Reihe geschaltete Sicherung vorgesehen, und der nächste Stromstoß beim Einschalten des SCRs öffnet die Sicherung, wodurch die Eingangsspannung nicht mehr am Wandler anliegt.
In Fig. 9 enthält ein dem Wandler aus Fig. 3 ähnlicher Wandler 30''' eine neue Überspannungsschutzschaltung. Diese Schaltung erfordert kein zusätzliches Hochstrom-Bauelement zur Überbrükkung des Ausgangs, wie es in herkömmlichen Systemen der Fall war. In Fig. 9 ist ein Spannungsteiler bestehend aus einem Widerstand 91 und einem Widerstand 92 mit dem Wandlerausgang verbunden. Die Spannung an der Verbindungsstelle zwischen den Widerständen 91 und 92 ist mit dem nichtinvertierenden Eingang eines Komparators 94 gekoppelt, dessen invertierender Eingang mit einer Spannungsreferenz 93 verbunden ist. Falls die Ausgangsspannung des Wandlers über einen Schwellenwert steigt, überschreitet die Spannung am nichtinvertierenden Eingang des Komparators die Referenzspannung, und der Ausgang des Komparators 94 steigt auf den H-Pegel an. Ein H-Ausgang des Komparators 94 setzt ein Flip-Flop 96, wobei der Ausgang des Flip-Flops auf den H-Pegel ansteigt. Der Ausgang des Flip-Flops ist mit einem Eingang des ODER-Gatters 97 verbunden. Falls der Ausgang des Flip-Flops 96 auf den H-Pegel ansteigt, steigt der Ausgang des ODER-Gatters auf den H-Pegel an und hält den Freilauf-FET 32 eingeschaltet. Während des Normalbetriebs des Wandlers 30''' werden die Steuersignale für den FET 32 von einer Steuerschaltung durch das ODER-Gatter 97 bereitgestellt, wobei der Eingang vom Flip-Flop 96 zum ODER-Gatter lediglich auf einem logischen L-Pegel bleibt.
Falls ein Überspannungszustand auftritt und das Flip-Flop 96 den FET 31 eingeschaltet hält, öffnet der resultierende Stromstoß (da Strom durch die FETs 31 und 32 fließt) eine Sicherung 98, die am Wandlereingang mit dem FET 31 in Reihe geschaltet ist. Durch das Öffnen der Sicherung 98 liegt die Eingangsspannung nicht mehr am Wandler an.
In Fig. 10 enthält ein Abwärts-Regler 100, der die zuvor beschriebenen verschiedenen Aspekte der Erfindung umfaßt, ein Stromversorgungsteil 101, eine Steuerschaltung 102, FET-Ansteuerschaltungen 103, 104, eine Strombegrenzungsschaltung 105, eine Überspannungsschutzschaltung 106, eine Knotenüberwachungsschaltung 107 und eine Eingangsschaltung 108 zur Steuerung des Ein- und Ausschaltens des Reglers.
Im Stromversorgungsteil 101 des Reglers ist ein Reihenschalter- FET 111 zwischen die Eingangsgleichspannung VIN und einen Knoten 112 geschaltet, mit dem außerdem ein Freilauf-FET 113 und eine Spule 114 verbunden sind. Das andere Ende der Spule 114 ist mit der Ausgangsspannung VOUT des Reglers verbunden, und die andere Seite des Freilauf-FET 113 ist mit der Schaltungsmasse oder mit Masse verbunden. Ein Eingangskondensator 116 ist zwischen den Eingang und Masse geschaltet, und ein Ausgangskondensator 117 ist zwischen den Ausgang und Masse geschaltet. Diese Kondensatoren wirken als Filter zur Reduzierung von Welligkeit an Eingang und Ausgang.
Ein Kondensator 118 ist mit dem Knoten 112 verbunden, um die Knotenspannung während des Ausschaltens der FETs 111 und 113 zu unterstützen. Wie zuvor beschrieben, kann der Kondensator 118 in vielen Fällen weggelassen werden, falls die parasitären Kondensatoren der beiden FETs groß genug sind. Das Stromversorgungsteil 101 des Reglers 100 funktioniert in der gleichen Weise wie zuvor für die Schaltung aus Fig. 3 beschrieben.
Damit die Gatesignale die FETs 111 und 112 zum geeigneten Zeitpunkt ein- und ausschalten, emuliert eine Steuerschaltung 102 den Spitzen-Spitzenstrom durch die Spule 114, wobei die Spannung an einem Kondensator 121 verwendet wird. Die Steuerschaltung 102 funktioniert in ähnlicher Weise wie die in Fig. 7 gezeigte Steuerschaltung. In der Steuerschaltung 102 wurden bestimmte Elemente der Schaltung in Diagrammform dargestellt, wie es in bestimmten anderen Bereichen der Regelungsschaltung aus Fig. 10 der Fall ist.
Es folgt die Beschreibung der Steuerschaltung ausgehend von einem Zeitpunkt, wenn der Serien-FET 111 leitend ist und die Spannung am Kondensator 121 in der Steuerschaltung ansteigt. Der Ladestrom zur Erhöhung der Spannung am Kondensator 121 wird von einer Stromquelle 122 bereitgestellt, die einen Strom proportional zu der Differenz zwischen der Eingangs- und Ausgangsspannung des Stromversorgungsteils der Schaltung erzeugt. Während der Zeit, in welcher der Kondensator 121 aufgeladen wird, wird ein Schalter 123 durch einen auf dem logischen H-Pegel liegenden Ausgang 124 eines UND-Gatters 126 geschlossen. Während der Zeit, in welcher der Kondensator 121 aufgeladen wird, vergleicht ein Komparator 127 einen Anteil der Kondensatorspannung mit einer Referenzspannung. Die Referenzspannung ist mit dem nichtinvertierenden Eingang des Komparators 127 verbunden. Die Kondensatorspannung wird durch einen Spannungsteiler mit den Widerständen 128, 129 und 131 abgesenkt. Wenn der Kondensator 121 aufgeladen wird, ist dessen abgesenkte Spannung niedriger als die mit dem Komparator 127 verbundene Referenzspannung, und der nichtinvertierte Ausgang 132 des Komparators 127 liegt auf einem logischen H-Pegel. Dieser logische H-Pegel ist über einen Widerstand 133 mit einem Transistor 134 verbunden, der eingeschaltet wird und den Widerstand 131 in der Spannungsteilerkette, die mit dem Kondensator 121 verbunden ist, überbrückt. Daraus ergibt sich eine niedrigere Spannung, die während des Ladungszyklus mit dem invertierenden Eingang des Komparators 127 gekoppelt ist. Wenn der Transistor 134 anschließend während des Entladezyklus ausgeschaltet wird, ist die von der Teilerkette zum invertierenden Eingang des Komparators 127 gekoppelte Spannung höher als die Referenz und sinkt, wenn der Kondensator 121 entladen wird.
Der Ausgang 132 des Komparators 127 ist außerdem ein Eingang des UND-Gatters 126, das den Schalter 123 steuert verbunden. Daher ist das UND-Gatter 126 während der Zeit, in welcher der Kondensator 121 aufgeladen wird, in der Lage, auf dem Ausgang 124 einen logischen H-Pegel zu erzeugen, wenn ein geeigneter H-Ausgang von der Knotenüberwachungsschaltung 107 zur Verfügung gestellt wird, wie noch beschrieben wird.
Während der Zeit, in welcher der Serien-FET 111 leitend ist, muß ein negatives Gatesignal zu dem FET gesendet werden. Um dies zu erfüllen, müssen die drei Eingänge des UND-Gatters 137 in der FET-Ansteuerschaltung 103 auf einem logischen H-Pegel liegen. Ein erster Eingang des UND-Gatters 137 ist mit dem nichtinvertierten Ausgang 132 des Komparators 127 verbunden, der während des Aufladens des Kondensators 121 und dem leitenden Zustand des Serien-FETs 111 auf einem logischen H-Pegel liegt. Ein zweiter Eingang des UND-Gatters 137 ist mit dem UND-Gatter 138 (mit einem invertierenden Eingang), dessen Ausgang normalerweise auf dem H-Pegel liegt, wenn der Regler eingeschaltet ist und nicht im Strombegrenzungsmodus arbeitet. Der dritte Eingang des UND- Gatters 137 ist mit dem Ausgang eines ODER-Gatters 139 verbunden, das ebenfalls in der Ansteuerschaltung 103 enthalten ist. Ein Eingang des ODER-Gatters 139 ist über eine Verzögerungsschaltung 141 mit dem nichtinvertierten Ausgang 132 des Komparators 127 verbunden. Wenn der Kondensator 121 während des Einschaltens aufgeladen und entladen wird, wird ein Eingang der Verzögerungsschaltung 141 mit dem ODER-Gatter 139 verbunden, um die Funktion der FET-Ansteuerung auch in Abwesenheit eines Signals an dem anderen Eingang zum ODER-Gatter 139 zu starten.
Der andere Eingang des ODER-Gatters 139 ist mit einem Komparator 142 in der Knotenverwaltungsschaltung 107 verbunden. Der nichtinvertierte Ausgang 143 des Komparators 142 ist sowohl mit dem zweiten Eingang des ODER-Gatters 139 als auch mit dem zweiten Eingang des UND-Gatters 126 verbunden. Während des Normalbetriebs des Reglers 100, wobei der Serien-FET in leitendem Zustand ist und der Kondensator 121 in der Steuerschaltung aufgeladen wird, muß der Ausgang 143 des Komparators 142 daher auf einem logischen H-Pegel liegen. Dieser logische H-Pegel bewirkt zusammen mit den anderen logischen H-Eingängen des UND-Gatters 126 einen logischen H-Ausgang 124 des UND-Gatters 126, wodurch der Schalter 123 geschlossen wird, so daß die Stromquelle 122 den Kondensator 121 in der Steuerschaltung aufladen kann. Der nichtinvertierte Ausgang 143 des Komparators 142 erzeugt ebenfalls einen logischen H-Pegel am Ausgang des ODER-Gatters 139, das zusammen mit den beiden anderen logischen H-Eingängen des UND-Gatters 137 einen logischen H-Pegel am Ausgang des UND-Gatters 137 erzeugt. Dieser logische H-Pegel am Ausgang des UND- Gatters 137 ist mit einer invertierenden Ansteuerschaltung 144 verbunden. Der Ausgang der Ansteuerschaltung 144 liegt daher auf einem logischen L-Pegel, der den Serien-FET 111 einschaltet.
Die Funktion der Knotenüberwachungsschaltung 107 besteht darin sicherzustellen, daß die Spannung am Knoten 112 im Stromversorgungsteil des Reglers einen geeigneten Pegel erreicht hat, um jeden der FETs 111, 113 zu den erforderlichen Zeiten einzuschalten. Mit anderen Worten, auch wenn die Steuerschaltung 102 einen der FETs ausschaltet und das Einschalten des anderen FETs ermöglicht, wird der zweite FET nicht eingeschaltet, bis die Knotenüberwachungsschaltung 107 anzeigt, daß sich die Spannung am Knoten 112 auf einem geeigneten Pegel befindet.
Die Schaltung 107 enthält einen Spannungsteiler aus den Widerständen 146 und 147, welche die Knotenspannung herunter teilen. Die abgesenkte Spannung am Verbindungspunkt 148 zwischen den beiden Widerständen ist mit dem nichtinvertierenden Eingang des Komparators 142 verbunden. Der invertierende Eingang ist mit einer Referenzspannung verbunden. Der Komparator 142 enthält einen bestimmten Hystereseanteil, so daß die Ausgänge des Komparators ihren Zustand ändern, wenn die Spannung am Knoten 112 ungefähr den Wert der Eingangsspannung erreicht und auch wenn die Spannung am Knoten 112 annähernd Null ist.
Bevor der Serien-FET 111 eingeschaltet wird, steigt die Spannung am Knoten 112 aufgrund der Stromumkehrung in der Spule 114 an. Wenn diese Knotenspannung auf den Pegel der Eingangsspannung gestiegen ist, ändert der Komparator 142 seinen Zustand, indem der nichtinvertierte Ausgang 143 auf einen logischen H-Pegel steigt, auf dem dieser während des leitenden Zustands des Serien-FETs 111 bleibt. Die Ausgänge des Komparators 142 ändern ihren Zustand nicht, bis die Spannung am Knoten 112 auf Null abfällt, was nicht vor dem Ausschalten des Serien-FETs 111 eintritt. Daher bleibt der nichtinvertierte Ausgang 143 des Komparators 142 während des leitenden Zustandes des Serien-FETs 111 auf einem logischen L-Pegel, so daß sich alle drei Eingänge zu dem UND-Gatter 137 auf einem logischen H-Pegel befinden und das geeignete Steuersignal zum FET 111 erzeugen, wodurch dieser angeschaltet bleibt. Der Komparator 142 mit Hysterese kann, falls gewünscht, durch zwei Komparatoren ersetzt werden, wobei einer die Spannung am Knoten 112 mit einer H-Referenz und der andere die Spannung am Knoten mit einer L-Referenz vergleicht.
Während der Zeit, in welcher der Kondensator 121 in der Steuerschaltung 102 aufgeladen wird, ist der Entladepfad für den Kondensator durch einen Transistor 151 offen. Um dies zu gewährleisten, wird ein mit dem Transistor 151 in Reihe geschalteter Schalter 152 durch einen logischen L-Ausgang von einem UND-Gatter 153 geöffnet. Während der Kondensator 121 aufgeladen wird, bleibt ein Eingang des UND-Gatters 153, der mit dem invertierten Ausgang 154 des Komparators 127 gekoppelt ist, auf einem logischen L-Pegel. Zusätzlich erzeugt die Knotenüberwachungsschaltung 107 während des leitenden Zustands des FETs 111 einen logischen L-Pegel am invertierten Ausgang 156 des Komparators 142, welcher der andere Eingang des UND-Gatters 153 ist. Daher müssen beide Komparatoren 127 und 142 ihren Zustand ändern, bevor der Ausgang des UND-Gatters 153 auf einen logischen H-Pegel ansteigen und den Schalter 152 schließen kann, um den Kondensator 121 zu entladen.
Wenn die Spannung am Kondensator 121 in der Steuerschaltung 102 den Pegel erreicht, der den gewünschten Spitzen-Spitzenstrom durch die Spule 114 anzeigt, erreicht die Spannung am invertierenden Eingang des Komparators 127 den Pegel des Referenzeingangs des Komparators, und die Komparatorausgänge 132, 154 ändern ihren Zustand. Der nichtinvertierte Ausgang 132 des Komparators sinkt auf den L-Pegel, so daß der Ausgang des UND-Gatters 126 auf den L-Pegel sinkt, wodurch der Schalter 123 geöffnet und der Fluß des Ladestroms in den Kondensator 121 unterbrochen wird. Der nun auf dem L-Pegel liegende Ausgang 132 vom Komparator 127 bewirkt, daß auch der Ausgang des UND-Gatters 137 auf den L-Pegel sinkt, wodurch der Ausgang der invertierenden Ansteuerschaltung 144 auf den H-Pegel steigt und der Serien-FET 111 ausgeschaltet wird.
Der invertierte Ausgang des Komparators 127 steigt auf den H- Pegel und stellt einen logischen H-Ausgang dem UND-Gatter 153 bereit, um die Entladeschaltung für den Kondensator 121 zu aktivieren. Der invertierte Ausgang 154 des Komparators 127 ist außerdem mit einem Eingang des UND-Gatters 157 in der Ansteuerschaltung 104 für den Freilauf-FET 113 verbunden. Ein zweiter Eingang 158 des UND-Gatters 157 ist mit der Einschaltsteuerleitung 171 gekoppelt und liegt normalerweise auf dem H-Pegel, wenn der Regler eingeschaltet ist. Der dritte Eingang des UND-Gatters 157, das nun aufgrund des logischen H-Zustands des invertierten Ausgangs 154 des Komparators 127 aktiviert ist, kommt von dem invertierten Ausgang 156 des Komparators 142. Dieser Ausgang bleibt auf dem L-Pegel, bis der Knoten 112 im Stromversorgungsteil der Schaltung annähernd Null erreicht, so daß der Ausgang des UND-Gatters 157, obwohl aktiviert, nicht auf einen logischen H-Pegel steigt (um das Einschalten des Freilauf-FETs 113 zu bewirken), bis die Knotenüberwachungsschaltung 107 einen Zustand nahe am Nullspannungszustand am Knoten 112 erfaßt hat.
Da es ein kurzes Intervall gibt, währenddessen beide FETs ausgeschaltet werden, und auch ein kurzes Intervall, währenddessen beide Schalter 123 und 152 in der Steuerschaltung 102 ausgeschaltet werden, haben sowohl der Strom in der Spule 14 als auch die Spannung am Kondensator 121 gerundete oder abgeflachte Spitzen. Wie offensichtlich ist, tritt dies beim Ausschalten jedes Bauteils auf, so daß die Wellenformen des Stroms in der Spule 114 und der Spannung am Kondensator 121 dreieckig mit abgeflachten oberen und unteren Spitzen sind.
Nachdem der Serien-FET 111 ausgeschaltet wurde und die Spannung am Knoten 112 auf Null abgefallen ist, fällt der nichtinvertierende Eingang des Komparators 142 in der Knotenüberwachungsschaltung 107 unter den Referenzwert, und der nichtinvertierte Ausgang 143 des Komparators 142 sinkt auf den L-Pegel, und der invertierte Ausgang 156 steigt auf den H-Pegel. Der logische L- Pegel am Ausgang 143 ist mit dem UND-Gatter 126 verbunden, das den Schalter 123 zum Aufladen des Kondensators 121 steuert; dieser L-Eingang des UND-Gatters 126 hat zu diesem Zeitpunkt jedoch keine Auswirkung, da der andere Eingang des UND-Gatters aufgrund der vorherigen Zustandsänderung des Komparators 127 bereits auf einem logischen L-Pegel liegt. Auch die Verbindung des logischen L-Pegels, der nun am Ausgang 143 des Komparators 142 (über das ODER-Gatter 139) am UND-Gatter 137 liegt, hat keine Auswirkung auf die Ansteuerschaltung 144 für den FET 111, da der Eingang vom Komparator 127 des UND-Gatters 137 zuvor auf den L-Pegel gesunken ist, wodurch die Ansteuerschaltung bereits deaktiviert wurde.
Der nun auf dem H-Pegel liegende invertierte Ausgang 156 des Komparators 142 wirkt sich auf die Steuerschaltung und den Stromkreis aus. Der Ausgang 156 ist ein Eingang des UND-Gatters 153 in der Steuerschaltung 102. Der andere Eingang des UND-Gatters 153 ist zuvor aufgrund der Zustandsänderung des Komparators 127 auf den H-Pegel gestiegen. Daher steigt der Ausgang des UND- Gatters 153 auf den H-Pegel, wenn der Ausgang 156 vom Komparator 142 auf den H-Pegel ansteigt, wodurch der Schalter 152 geschlossen und die Entladung des Kondensators 121 durch den Transistor 151 und einen Serienwiderstand 161 ermöglicht wird. Wie oben mit Bezugnahme auf Fig. 7 beschrieben wurde, wird die Größe des Leitwertes des Transistors 151 durch einen Verstärker 162 gesteuert, um die Ausgangsspannung des Reglers auf einem gewünschten Pegel proportional zu einer Referenzspannung 163 zu halten. Um dies zu ermöglichen, ist die Referenzspannung durch einen Widerstand 164 mit dem nichtinvertierenden Eingang eines Verstärkers 162 verbunden. Die Reglerausgangsspannung ist durch einen Widerstand 166 mit dem invertierenden Eingang des Verstärkers 162 verbunden. Ein Rückkopplungskondensator 167 und ein Widerstand 168 stellen eine stabile Rückkopplungsschleife für den Verstärker 162 bereit.
Die Entladeschaltung für den Kondensator 121 enthält außerdem eine "Sanftanlauf"-Schaltung, die aktiviert wird, wenn der Regler eingeschaltet wird. Während des Einschaltens des Reglers 100 steigt eine Eingangssteuerleitung 171 auf einen logischen H-Pegel, wie hier noch ausführlicher beschrieben wird. Dieser logische H-Pegel ist mit einem Inverter 172 verbunden, dessen Ausgang durch einen Widerstand 170 mit der Basis eines Transistors 173 verbunden ist, der den nichtinvertierenden Eingang des Verstärkers 162 überbrückt. Dieser Transistor 173 dient zusammen mit einem Kondensator 174 dazu, einen "Sanftanlauf" für die Steuerschaltung zu gewährleisten. Wenn der Regler eingeschaltet und der Transistor 173 ausgeschaltet wird, wird der Kondensator 174 durch die Spannungsreferenzschaltung 163 aufgeladen, so daß nicht sofort beim Einschalten des Reglers der gesamte Referenzwert am Referenzeingang des Verstärkers anliegt. Dies bewirkt, daß das Entladeintervall für den Kondensator 121 während des Einschaltens des Reglers verlängert wird. Dies ermöglicht wiederum, daß der Regler seine normale Betriebsspannung nach dem Einschalten langsamer erreicht.
Was die Beschreibung der Auswirkungen des logischen H-Pegels am invertierten Ausgang 156 des Komparators 142 betrifft, so ist dieser logische H-Pegel nicht nur mit dem UND-Gatter 153 in der Steuerschaltung 102 verbunden, um die Entladung des Steuerkondensators zu ermöglichen, sondern auch (durch ein ODER-Gatter 176) mit dem UND-Gatter 157 in der Ansteuerschaltung 104. Dieser logische H-Eingang des UND-Gatters 157 bewirkt, daß alle drei Eingänge des UND-Gatters auf dem H-Pegel liegen, und der nun auf dem H-Pegel liegende Ausgang des UND-Gatters 157 ist über ein ODER-Gatter 177 mit einer Ansteuerschaltung 178 verbunden, deren Ausgang auf den H-Pegel ansteigt, wodurch der Freilauf-FET 113 eingeschaltet wird. Daher wird der Freilauf-FET 113 nicht eingeschaltet, bis der Knoten 112 einen Pegel von annähernd Null Volt erreicht hat, so daß fast kein Schaltverlust während des Einschalten des FETs entsteht.
Das ODER-Gatter 176, über welches der logische H-Pegel vom Ausgang des Komparators 142 gekoppelt ist, dient dazu, den Anschluß einer Verzögerungsschaltung 179 für den Einschaltvorgang zu ermöglichen. Die Verzögerungsschaltung 179 funktioniert analog zu der oben beschriebenen Verzögerungsschaltung 141.
Das ODER-Gatter 177, über welches das Einschaltsignal vom Komparator 142 gekoppelt ist, dient dazu, die Ansteuerung des Freilauf-FET 113 entweder durch die Strombegrenzungsschaltung 105 oder durch die Überspannungsschutzschaltung 106 zu ermöglichen, wie hier noch ausführlicher beschrieben wird.
Wenn der nichtinvertierte Ausgang 132 des Komparators 127 in der Steuerschaltung 102 aufgrund der Zustandsänderung des Komparators 127 beim Aufladen des Kondensators 121 auf dessen Spitzenwert auf den L-Pegel sinkt, wird der Transistor 134 ausgeschaltet, der parallel zum Widerstand 131 in der Spannungsteilerkette geschaltet ist, welche mit dem Kondensator 121 verbunden ist. Wie oben mit Bezugnahme auf Fig. 7 beschrieben, erhöht dies die Spannung am Verbindungspunkt zwischen den Widerständen 128 und 129, so daß die Spannung am invertierenden Eingang dem Komparators 127 auf den Wert der Referenzspannung sinkt, da der Kondensator 121 während des Entladezyklus entladen wird. Wenn dies eintritt, erreicht die Spannung am invertierenden Eingang zum Komparator 127 den Wert der Referenzspannung, und die Ausgänge des Komparators 127 ändern wieder ihren Zustand, wobei der nichtinvertierte Ausgang 132 auf den H-Pegel steigt und der invertierte Ausgang 154 auf den L-Pegel sinkt.
Der logische L-Pegel am Ausgang 154 des Komparators 127 öffnet den Schalter 152, wodurch die Entladung des Kondensators 121 beendet wird, und senkt den Ausgang des UND-Gatters 157 in der Ansteuerschaltung 104 auf den L-Pegel, wodurch der Freilauf-FET 113 ausgeschaltet wird. Der logische H-Pegel am nichtinvertierten Ausgang 132 des Komparators 127 ist mit dem UND-Gatter 126 und mit dem UND-Gatter 137 verbunden, wodurch beide Gatter aktiviert werden.
Wenn die Spannung am Knoten 112 annähernd den Wert der Eingangsspannung des Reglers 100 erreicht, ändert der Komparator 142 in der Knotenüberwachungsschaltung seinen Zustand. Wenn der Komparator 142 seinen Zustand ändert, steigt der nichtinvertierte Ausgang 143 des Komparators auf den H-Pegel, wodurch ein logischer H-Pegel mit den bereits aktivierten UND-Gattern 126 und 137 verbunden wird, so daß der Schalter 123 geschlossen wird, wodurch der Ladezyklus für den Kondensator 121 beginnt und die Ansteuerschaltung 144 aktiviert wird, wodurch der Serien-FET 111 eingeschaltet wird. Der oben beschriebene Arbeitszyklus wird dann wiederholt.
Die Überspannungsschutzschaltung 106 enthält einen Spannungsteiler bestehend aus den Widerständen 181 und 182, wobei die Verbindung zwischen den Widerständen mit dem nichtinvertierenden Eingang eines Komparators 183 verbunden ist. Die Spannung am nichtinvertierenden Eingang des Komparators 183, die proportional zu der Reglerausgangsspannung VOUT ist, wird mit einem Referenzwert verglichen. Falls die Reglerausgangsspannung den Referenzwert überschreitet, steigt der Ausgang des Komparators 183 auf den H-Pegel an, und dieser logische H-Pegel ist mit einem Flip-Flop 185 gekoppelt. Der Ausgang des Flip-Flops 185 wird auf dem H-Pegel gehalten und durch ein ODER-Gatter 184 und das ODER- Gatter 177 mit der Ansteuerschaltung 178 für den Freilauf-FET 113 verbunden, wodurch der FET eingeschaltet wird und eingeschaltet bleibt. Die fortgesetzte Stromleitung durch den Serien- FET 111 und durch den sich nun in leitendem Zustand befindenden Freilauf-FET 113 öffnet eine Sicherung 186, die mit der VIN-Verbindung zum Stromversorgungsteil 101 des Reglers in Reihe geschaltet ist. Obwohl der H-Ausgang des ODER-Gatters 184 mit dem invertierenden Eingang des UND-Gatters 138 in der Ansteuerschaltung 103 für den FET 111 verbunden ist, wodurch das Gate des FETs nicht mehr angesteuert wird, kann dadurch ein Überspannungszustand oft nicht verhindert werden, da der FET 111 selbst kurzgeschlossen werden kann.
Die Funktion der Strombegrenzungsschaltung 105 besteht darin, das Ausschalten des Freilauf-FET 113 zu verhindern, bis der Strom durch den FET unter einen vorgeschriebenen Wert fällt (wenn der Gegenstrom durch die Spule 114 und den Freilauf-FET einen vorgeschriebenen Wert überschritten hat). Die Zeit, in welcher der Strom im FET 113 den Wert Null durchläuft, wird von einem Komparator 191 festgelegt. Der Komparator 191 mißt die Spannung am FET 113, und wenn diese Spannung über Null steigt, was eine Stromumkehrung anzeigt, steigt der Ausgang des Komparators 191 auf den H-Pegel an. Dieser Ausgang des Komparators 191 ist mit einem UND-Gatter 192 verbunden, dessen zweiter Eingang mit dem Eingang der Ansteuerschaltung 178 des FETs 113 verbunden ist. Der Eingang des UND-Gatters 192 vom Eingang der Ansteuerschaltung 178 liegt auf dem H-Pegel, wenn der FET 113 eingeschaltet wird. Daher steigt der Ausgang des UND-Gatters 192 auf den H-Pegel an, wenn die Spannung am Knoten 112 über Masse steigt und der FET 113 eingeschaltet wird. Der Ausgang des UND- Gatters 192 ist durch einen Widerstand 193 mit einem Schalter 194 verbunden, und wenn der Ausgang des UND-Gatters auf den H- Pegel ansteigt, wird der Schalter 194 geschlossen. Wenn der Schalter 194 schließt, kann eine Stromquelle 195 einen Kondensator 196 aufladen. Der durch die Stromquelle 195 gelieferte Strom ist proportional zu dem Pegel der Ausgangsspannung VOUT.
Der Pegel der Spannung am Kondensator 196 ist mit dem invertierenden Eingang eines Komparators 197 gekoppelt, dessen nichtinvertierender Eingang mit einer Spannungsreferenz verbunden ist. Wenn die Spannung am Kondensator 196 die Referenzspannung überschreitet, sinkt der Ausgang des Komparators 197 auf einen logischen L-Pegel. Dieser L-Ausgang des Komparators 197 ist ein Eingang des UND-Gatters 198, dessen anderer Eingang mit dem Eingang der FET-Ansteuerschaltung 178 verbunden ist. Wenn der FET 113 eingeschaltet wird und nachdem der Kondensator 196 in der Strombegrenzungsschaltung 105 ausreichend aufgeladen ist, sinkt der Ausgang des UND-Gatters 198 daher auf den L-Pegel, und der Ausgang des ODER-Gatters 184 sinkt auf den L-Pegel. Dadurch sinkt einer der Eingänge des ODER-Gatters 177 auf den L-Pegel, und wenn dessen anderer Eingang (von der Steuerschaltung 102) auf den L-Pegel gesunken ist, wird die Ansteuerschaltung 178 deaktiviert und der FET 113 ausgeschaltet.
Durch die Verzögerung beim Ausschalten des Freilauf-FETs 113, die durch den Strom in der Stromquelle 195 verursacht wird, welcher den Kondensator 196 auflädt, entsteht ein Zeitintervall, währenddessen der Strom im Freilauf-FET ansteigt. Da der Strom, der den Kondensator 196 in der Strombegrenzungsschaltung 105 auflädt, wie der Gegenstrom durch die Spule 114 proportional zu VOUT ist, hat der Stromfluß in den Freilauf-FET 113 zum Zeitpunkt des Einschaltens während des Vorgangs der Strombegrenzung einen vorgeschriebenen Wert, der unabhängig vom aktuellen Wert von VOUT ist. Dies gewährleistet, daß genügend Energie in der Spule ist, wenn der Freilauf-FET 113 ausgeschaltet wird, um die Spannung am Knoten 112 anschließend auf den Pegel von VIN zu erhöhen, um ein verlustfreies Einschalten des Serien-FETs zu ermöglichen.
In Fällen, in denen die Schaltung nicht im Strombegrenzungsmodus arbeitet, kann der Eingang des ODER-Gatters 177 vom ODER-Gatter 184 nach der Bestimmung durch die Strombegrenzungsschaltung 105, daß ein geeigneter Gegenstrom durch den FET 113 fließt; auf den L-Pegel sinken, ohne daß dadurch der FET 113 ausgeschaltet wird. Dies ist möglich, weil der andere Eingang des ODER-Gatters 177, der von der Steuerschaltung 102 verbunden ist, auf dem H-Pegel bleiben kann, was einen H-Ausgang des ODER-Gatters 177 erzeugt, so daß die Ansteuerschaltung 178 den FET 113 eingeschaltet hält.
Wenn der Freilauf-FET 113 im Strombegrenzungsmodus eingeschaltet gehalten wird, wird das Einschalten des Serien-FETs 111 verhindert. Um dies zu gewährleisten, ist der Ausgang des ODER-Gatters 184, der während des Strombegrenzungsmodus auf einem logischen H-Pegel liegt, mit dem invertierenden Eingang des UND-Gatters 138 in der Ansteuerschaltung 103 verbunden. Dies bewirkt, daß der Ausgang des UND-Gatters 138 auf dem L-Pegel liegt, der einen L-Pegel an einem der Eingänge des UND-Gatters 137 erzeugt, welches die Ansteuerschaltung 144 für den FET 111 steuert. Daher wird während des Strombegrenzungsmodus kein Ansteuerungssignal für den Serien-FET 111 gesendet. Auch in der Überspannungssituation, in welcher der andere Eingang des ODER-Gatters 184 auf dem H-Pegel liegt, wird kein solches Ansteuerungssignal gesendet, wie oben beschrieben wurde.
Um die Strombegrenzungsschaltung 105 nach jedem Einschalten des Serien-FETs 111 zurückzusetzen, was bedeutet, daß ein logisches H-Signal am Ausgang des UND-Gatters 137 in der FET-Ansteuerschaltung 103 anliegt, wird dieser logische H-Pegel durch einen Widerstand 201 mit der Basis eines Transistors 199 verbunden, welcher parallel zu dem Kondensator 196 in der Strombegrenzungsschaltung geschaltet ist, die den Transistor 199 einschaltet. Das Einschalten des Transistors 199 entlädt den Kondensator 196.
In der Eingangsschaltung 108 dient der Ausgang 171 eines UND- Gatters 202 als eine Einschaltsteuerleitung für den Regler 100. Die Leitung 171 liegt normalerweise auf dem H-Pegel, wenn der Regler 100 eingeschaltet wird. Ein Eingang des UND-Gatters 202 ist eine Ein-Aus-Leitung, die auf dem H-Pegel liegt, wenn beispielsweise ein Stromeinschaltungsschalter aktiviert wird. Zwei andere Eingänge des UND-Gatters 202 müssen sich auf dem H-Pegel befinden, um den Regler 100 zu aktivieren. Einer von diesen gewährleistet, daß die Eingangsspannung über der gewünschten Schwelle liegt, und der andere gewährleistet, daß die Temperatur der FETs unter einem kritischen Niveau liegt.
Im Segment 108 des Reglers 100 wird die Eingangsspannung VIN des Reglers durch einen Spannungsteiler bestehend aus den Widerständen 203 und 204 abgesenkt. Die abgesenkte VIN wird durch einen Komparator 206 mit einer Referenzspannung verglichen, wobei der Komparator einen Hystereseanteil enthält oder in Verbindung mit einem Flip-Flop verwendet werden kann, wobei der Ausgang des Komparators 206 normalerweise auf dem H-Pegel liegt, jedoch auf den L-Pegel sinkt, falls die Eingangsspannung des Reglers zu niedrig ist. Der Ausgang des Komparators 206 ist ein Eingang des UND-Gatters 202.
Eine thermische Abschaltschaltung, die den dritten Eingang des UND-Gatters 202 verbunden ist, enthält einen Komparator 207, dessen invertierender Eingang mit einem Spannungsteiler bestehend aus den Widerständen 208 und 209 verbunden ist, welcher zwischen eine Referenzspannung und Masse geschaltet ist. Dieselbe Referenzspannung ist außerdem durch einen Widerstand 211 und eine Diode 212 mit Masse verbunden. Die Diode 212 ist in der Nähe der Leistungs-FETs 111 und 113 plaziert, und die Besonderheit der Diode besteht darin, daß die Spannung an der Diode abnimmt, wenn die Temperatur steigt. Falls die Temperatur der Diode 212 ausreichend ansteigt und die Spannung ausreichend abnimmt, fällt die Spannung an der Diode, die mit dem nichtinvertierenden Eingang des Komparators 207 verbunden ist, unter den Pegel der Referenzspannung, die mit dem invertierenden Eingang des Komparators 207 gekoppelt ist. Falls dies eintritt, sinkt der Ausgang des Komparators 207, der sich normalerweise auf dem H-Pegel befindet, auf den L-Pegel, wodurch die Steuerleitung 171 auf den L-Pegel gesenkt wird.

Claims

1. Verfahren zum Umwandeln einer Gleichspannung an einer Quelle (VIN) in eine Gleichspannung (VOUT) eines anderen Wertes an einem Ausgang, das die folgenden Schritte aufweist:

Strom von der Quelle (VIN) wird über eine Spule (33), die an die Quelle gekoppelt ist, zugeführt, indem ein an einem Knoten mit der Spule verbundenen Halbleiterschalter (31) eingeschaltet wird,

der Halbleiterschalter wird ausgeschaltet,

Strom wird von der Spule durch Leitung über einen mit dem Ausgang Knoten verbundenen Halbleiterbauteil (32) zu dem Ausgang geführt, gekennzeichnet dadurch, daß der Halbleiterbauteil (33) ein erster FET ist, und durch den zusätzlichen Schritt des Einschaltens des Halbleiterschalters, nachdem der Strom in der Spule seine Richtung umgekehrt hat, wobei die Spannung an dem Knoten so geändert wird, daß im wesentlichen keine Spannung an dem Halbleiterschalter (31) liegt, wenn dieser eingeschaltet ist.

2. Verfahren nach Anspruch 1, bei welchem der Schritt des Zuführens von Strom von der Spule (33) an den Ausgang beinhaltet, daß der an den Knoten angeschlossene erste FET eingeschaltet wird, wenn im wesentlichen keine Spannung an diesem ersten FET liegt.

3. Verfahren nach Anspruch 2, bei welchem der Halbleiterschalter (31) ein zweiter FET ist, der so betrieben werden kann, daß er Strom in einer Vorwärtsrichtung von der Quelle zu dem Knoten fließen läßt, wenn der erste FET am Gate eingeschaltet ist, und der eine innere Diode besitzt, welche einen Stromfluß in eine Gegenrichtung erlaubt, und der erste FET so betrieben werden kann, daß er Strom in einer Vorwärtsrichtung von dem Knoten zur Schaltungsmasse fließen läßt, wenn der erste FET am Gate eingeschaltet ist, und daß er eine innere Diode besitzt, welche einen Stromfluß in eine Gegenrichtung erlaubt.

4. Leistungswandler mit einem an eine Gleichspannungsquelle (VIN) legbaren Eingang, mit einem an eine Gleichspannungslast (VOUT) legbaren Ausgang, mit einer an den Eingang und an den Ausgang gekoppelten Spule (33), mit einem Schalter (31), der mit der Spule in Reihe liegt und der (a) einen Schließzustand, in welchem Strom von dem Eingang durch die Spule und den Schalter fließen kann, und (b) einen Öffnungszustand besitzt, mit Mitteln (32, 33), welche einen Stromfluß in zumindest einer Richtung durch die Spule zu dem Ausgang erlauben, wenn sich der Schalter in seinem Öffnungszustand befindet, und mit einem Mittel (37), um den Schalter mit einer Frequenz von mehr als 100 Kilohertz wechselweise in seine Schließ- und Öffnungszustände zu bringen, dadurch gekennzeichnet, daß die Spule eine Induktivität besitzt, die bezüglich der Gleichspannungslast an dem Ausgang und des Spulenstroms bei in seinen Öffnungszustand gebrachten Schalter dahingehend bemessen ist, daß der Spulenstrom bei dieser Frequenz seine Richtung umkehren kann.

5. Leistungswandler nach Anspruch 4, bei welchem das Mittel, welches dazu bestimmt ist, den Schalter (31), wechselweise in seine Schließ- und Öffnungszustände zu bringen, ein Mittel (37) beinhaltet, um den Schalter während einer geeigneten Zeitdauer in seinem Schließzustand zu halten, damit ein ausgewählter Spitzen-Spitzenwert des Stroms durch die Spule (33) hervorgerufen wird.

6. Leistungswandler nach Anspruch 5, welcher überdies Mittel (82, 85, 86, 86) aufweist, um einen Grenzwert für eine der Spitzen des Spulenstroms festzulegen.

7. Leistungswandler nach Anspruch 4, bei welchem der Schalter (31) ein erster Halbleiterschalter ist, und bei welchem zwischen Schaltungsmasse und dem Knoten, an dem der erste Halbleiterschalter mit der Spule in Reihe geschaltet ist, ein zweiter Halbleiterschalter (32) vorgesehen ist, wobei der erste und der zweite Halbleiterschalter einen leitenden Zustand und einen nichtleitenden Zustand aufweisen, und der Leistungsschalter weiters Mittel besitzt, um die Schalter für solche Zeitabschnitte wechselweise in einen leitenden Zustand zu versetzen, welche einen im wesentlichen konstanten Spitzen-Spitzenstrom, in der Spule hervorrufen.

8. Leistungswandler nach Anspruch 6, welcher weiters Mittel beinhaltet, um den zweiten Halbleiterschalter (32) in seinem leitenden Zustand zu verriegeln, wenn die Spannung an dem Ausgang einen ausgewählten Referenzwert übersteigt.