JP4493045B2 - スイッチングレギュレータ回路 - Google Patents

Description

本発明は、改良型ヒステリシススイッチングレギュレータに関する。より具体的には、レギュレータのスイッチング機能を制御するための制御信号が、負荷電流のばらつき等の装置動作に関連するばらつきに左右されないように設計された、新規かつ低コストのヒステリシススイッチングレギュレータに関する。

ヒステリシス制御のスイッチングレギュレータは、構造が簡略であることに加え、入力設定値の変化や出力負荷の変化に対する反応が速く、安定性のための制御ループ周波数補償またはスロープ補償を行う必要がないといった多くの利点を有していることが知られている。しかしながら、正常な動作を行うためには、ほとんどのヒステリシススイッチングレギュレータにおいて、レギュレータ内のヒステリシスコンパレータに供給する制御ランプ信号を生じさせるために、出力負荷においてかなり大きな反復可能電圧リップル信号またはインダクタ電流を検知する手段が必要である。図１ａに従来のヒステリシスレギュレータの一例を示す。以下に詳細に説明するように、この回路では、出力コンデンサの等価直列抵抗を利用して、ヒステリシスコンパレータに供給するための制御ランプ信号を発生させる。

特に、図１ａのレギュレータでは、互いに異なる位相で動作するハイサイドスイッチ１１およびローサイドスイッチ１２をオンオフすることによって、インダクタ１５を流れるインダクタ電流Ｉ_Ｌが生成され、このインダクタ電流Ｉ_Ｌに固有の三角波形によって、リップル電圧（図１ｂに記載）が出力コンデンサＣ１３の等価直列抵抗（ＥＳＲ）に発生する。このリップル電圧がヒステリシスコンパレータ１６に印加され、コンパレータ１６がオンオフされることによって、スイッチング制御信号が生成される。この信号はハイサイドスイッチ１１およびローサイドスイッチ１２に結合される。以上のように、図１ａに示すスイッチングレギュレータの構成では、出力負荷１７にリップル電圧を発生させる必要がある。しかしながらこれは明らかに望ましいことではなく、多くのシステムの供給電圧において許容できるものではない。

図１ａのスイッチングレギュレータに関するさらに別の問題は、スイッチングレギュレータにおいて好適に使用されるタンタルコンデンサでの等価直列抵抗（ＥＳＲ）の値を特定または正確に予測するのが困難なことである。セラミック誘電体コンデンサは、得られるリップル信号が小さすぎるため、ＥＳＲ値が小さすぎて利用することができない。したがって、このような装置では、この構成で正常に動作させるために、出力コンデンサに低抵抗値のディスクリート抵抗器を出力コンデンサに直列に追加しなければならない。このようなディスクリート部品を使用することは非経済的であり、諸々の理由によって望ましくない。

図２ａおよび図２ｂに、図１ａのスイッチングレギュレータの欠点のいくつかを解決する別の従来のヒステリシススイッチングレギュレータを示す。図２ａにおいて、この構成では、負荷コンデンサ１３の前方に電流検知抵抗器１９が配置されている。動作中は、低抵抗値の電流検知抵抗器Ｒ_Ｓ１９を流れるインダクタ電流Ｉ_Ｌによって必要なランプ制御信号が生成され、ヒステリシスコンパレータ１６の入力側に結合される。しかしながら、電流検知抵抗器１９により、負荷１７でのＤＣ電圧は、制御信号を生成するためのサンプリング点でのＤＣ電圧と同等にはならない。したがって、制御信号にエラーが生じ、安定化出力電圧Ｖ_ＯＵＴにエラーが生じる。このエラーは、ＡＣ結合を利用することと、図２ｂに示すように図２ａの回路にコンデンサＣｃ２１および抵抗器２２を追加して、Ｖ_ＯＵＴ中のＲ_ＳによるＤＣ成分を排除することによって最小化することができる。しかしながら、このような構成ではスイッチングレギュレータの過渡応答が悪化してしまう。インダクタを流れる電流の変化率は、その電圧に比例する

ので、インダクタ電流Ｉ_Ｌの大きさはインダクタ電圧を積分することによって得ることができる。

これは通常、図３に示すように、積分回路に対するＲ−Ｃローパスフィルタ近似によって行われる。図３はヒステリシススイッチングレギュレータのさらに別の従来技術による構成を示す。

図３に示すスイッチングレギュレータでは、Ｒ_Ｉ−Ｃ_Ｉ回路網２５によって、ランプ制御信号に使用できるインダクタ電流信号を得るためにインダクタ電圧を効果的に積分するローパスフィルタが実現されている。ランプ制御信号はヒステリシスコンパレータ１６に結合される。また、コンデンサＣｃ２１および抵抗器２２を図２ｂに示すように追加して、Ｖ_ＯＵＴでのインダクタ固有の直列抵抗（ｒ_Ｌ）の影響を低減することができるが、これを積分から排除することは不可能である。図３に示す構成では、図２のスイッチングレギュレータの直列抵抗Ｒ_Ｓに関連したＶ_ＯＵＴのエラーを低減することができる。しかしながら、エネルギー蓄積素子（すなわちインダクタおよびコンデンサ）を含むより多くの構成要素を必要とするため、図３のスイッチングレギュレータの過渡応答が悪化し、費用も非常に高くなってしまう。これは、必要な構成要素の値を１つの積分回路内で容易に実現することができないからである。

インダクタ電流を用いてコンパレータへの三角波制御信号を生成する、上記従来のスイッチングレギュレータ回路の全てに関する問題として、三角波信号の振幅が負荷電流の大きさに応じて変化することと、この変化によってレギュレータのスイッチング周波数が変化してしまうことが挙げられる。レギュレータのスイッチング周波数は、インダクタ電流および負荷電流が広範囲に変動すると、受け入れがたいほどに大きく変化してしまう。負荷電圧およびインダクタ電流から三角波制御信号を生成するその他の出力フィルタも提案されているが、これらの全てにおいて上記したような限界があるだけでなく、１つの積分回路ではうまく実現することができない物理的に大きなＲ要素およびＣ要素が要求される。

上記のことを考慮した上で、本発明の第１の目的は、従来の装置に関連する上記問題を排除したスイッチングレギュレータを提供することである。より具体的には、インダクタ電流を検知するための抵抗器を用いずに、振幅が負荷電流の大きさに左右されない制御信号を生成するスイッチングレギュレータを提供することである。上記の目的を実現することにより、従来の装置における問題を克服するヒステリシススイッチングレギュレータを製造することができる。

一実施形態によれば、本発明はスイッチングレギュレータ回路に関する。このスイッチングレギュレータ回路は、ハイサイドスイッチおよびローサイドスイッチと、ハイサイドスイッチおよびローサイドスイッチ間の共通端子に結合された第１端子およびスイッチングレギュレータ回路の出力端子に結合された第２端子を有するインダクタと、インダクタの第１端子に結合され、インダクタの第１端子に存在する電圧信号に基づいてランプ信号を生成するローパスフィルタと、ローパスフィルタに結合され、ランプ信号を入力信号として受け取って、ハイサイドスイッチおよびローサイドスイッチの動作を制御する出力信号を生成するヒステリシスコンパレータとを備える。

本発明のヒステリシススイッチングレギュレータは、従来技術と比較して多くの利点を有する。そのひとつは、制御信号が、負荷電流の大きさとは実質的に無関係に生成されるので、レギュレータのスイッチング周波数が負荷電流の変化に応じて大きく変動しないことである。本発明のもうひとつの利点は、負荷の変化または設定値基準電圧の変化に対する反応が速くなることである。さらに別の本発明の利点は、スイッチングロスが最小限に抑えられることと、特に低負荷電流時での効率が向上することである。また、本発明の装置の構成要素の最良値を容易に選択できることと、各構成要素の値の干渉が少ないことから、妥協が少なくてすむという利点もある。

本発明のその他の目的、利点および新規の特徴は、以下の記載においてより明らかに説明される。本発明の新規の特徴を以下に記載するが、本発明およびその構成等は、図面を参照する以下の詳細な記載に基づいてよく理解されたい。

以下、本発明を、好ましい実施形態を示す添付の図面に基づいてより詳細に説明する。本発明は様々の異なる形態で実施することができ、ここに記載する実施形態に限定されるものではない。これらの実施形態は、本発明を完全に開示してその要旨を十分に当業者に説明するためのものである。同様の参照番号は同様の構成要素を示す。

図４に、本発明に係るヒステリシススイッチングレギュレータの一実施形態を示す。図４において、ヒステリシススイッチングレギュレータ４０は、ハイサイドスイッチ１１およびローサイドスイッチ１２（本実施形態では、２００５年３月３１日に出願され、ここに参照として組み込まれる米国特許出願第１１／０９４，３６９号に開示のようなダイオード、好ましくは能動ダイオードである）と、インダクタＬ１５と、負荷１７に結合されたコンデンサＣ１３とを備える。ヒステリシススイッチングレギュレータ４０は、例えば抵抗器ｒ_１ａ、ｒ_１ｂおよびコンデンサＣ_Ｒによって形成され、インダクタＬ１５の入力側に結合されたローパスフィルタ４２と、ローパスフィルタ４２の出力側に結合されたバッファ４３と、抵抗器ｒ_２ａ、ｒ_２ｂおよびｒ_３によって形成され、バッファ４３の出力を入力信号として受け取るダンピング／サンプリング回路４４と、ダンピング／サンプリング回路４４の出力を入力信号として受け取るヒステリシスコンパレータ１６をさらに備える。ヒステリシスコンパレータ１６の出力は、ハイサイドスイッチ１１に結合されてハイサイドスイッチ１１を制御する。

ヒステリシススイッチングレギュレータ４０の動作に関し、本実施形態では、ほぼ三角波形の制御信号Ｖ_ｘ（図６に記載）が、供給電源スイッチ１１（すなわちハイサイドスイッチ）の出力側で方形波信号Ｖｅを受けて駆動されるローパスフィルタ４２によって部分的に生成される。この信号は、ヒステリシスコンパレータに印加されて電源スイッチ駆動信号４５を生成する。インダクタＬ１５に固有の直列抵抗を流れる負荷電流による電圧降下およびローサイドスイッチ１２の順方向降下が小さいため（特にローサイドスイッチが「能動ダイオード」で構成されている場合）、ローパスフィルタ４２に含まれるコンデンサＣ_Ｒの電圧は、以下の式によってほぼ表される。

式中、ｓは伝達関数のラプラス変換表現における周波数変数である。ダンピング／サンプリング回路４４の出力側でヒステリシスコンパレータ１６に入力される電圧Ｖ_ｘは、以下の式で表される。

図４に示すレギュレータの通常動作中は、時定数τが公称スイッチング周波数の期間よりもはるかに大きくなるように選択されるので、Ｖ_ＣＲは指数関数的というよりもほぼ三角波形状を呈する。また、Ｖ_ＯＵＴは無視できる程度のリップル電圧を有するほぼ純粋なＤＣであり、Ｋ_１＝Ｋ_２＝Ｋである。したがって、ヒステリシスコンパレータ１６の入力側の電圧Ｖ_ｘは、平均値がＶ_ＲＥＦ、右上がり斜線が

右下がり斜線が

で定義される三角波である。よって、電圧Ｖ_ｘでの右上がり斜線の時間が

、右下がり斜線の時間が

およびスイッチング周波数は、

に相当する。図６にヒステリシスコンパレータ１６の入力側に存在する信号Ｖ_ｘの一例を示す。

したがって、上記式より、ヒステリシススイッチングレギュレータ４０のスイッチング周波数は、Ｖ_{ｓｕｐｐｌｙ}およびＶ_ＲＥＦに応じて変化し、固定パラメータＫ、τ、ｒ_２、ｒ_３および△ｖの関数であるが、これは負荷電流に依存していない。

Ｋの値によって、出力電圧が設定される。

その他のパラメータの通常の値は以下のように表される。

τはＶ_{ｓｕｐｐｌｙ}およびＶ_ＲＥＦの代表値の所望のスイッチング周波数ｆ_ｓを得るために選択される。上記の回路構成およびパラメータ値により、負荷の変化に対して優れた反応が得られる（負荷とコンパレータの入力との間にローパスフィルタがないため）。また、Ｖ_ＯＵＴはτによって設定される反応時間内で設定値Ｖ_ＲＥＦの変化に追従する。

以上のことから明らかなように、本発明のヒステリシススイッチングレギュレータにおいては、コンパレータ１６から出力される制御信号４５は、電流を検知するための抵抗器を用いずに生成され、負荷電流にほとんど左右されない。上記したように、制御信号４５は、インダクタＬ１５の入力側に存在する電圧信号に基づいて生成される。インダクタＬ１５は、本実施形態ではｒ_１ａ、ｒ_１ｂおよびＣ_Ｒによって形成されるローパスフィルタ４２に結合される。ローパスフィルタ４２の出力のＡＣ成分は、三角波形状のランプ信号である。また、上記したように、ローパスフィルタ４２のＲ−Ｃ時定数は、ローパスフィルタ４２の指数応答のほぼ線形の部分を利用してランプ信号を生成することができるように、所望のスイッチング周波数の期間よりも十分に長くする。さらに、ローパスフィルタ４２の抵抗器ｒ_１ａおよびｒ_１ｂはランプ信号のピークトゥピーク電圧レベルを低下させるので、バッファ４３およびヒステリシスコンパレータ１６が対応できるように電圧の振れを低減することができる。

バッファ４３は、スイッチングレギュレータ４０の出力とローパスフィルタ４２のコンデンサＣ_Ｒとの相互干渉や、この出力によってコンデンサＣ_Ｒに負荷がかかることを防止し、ローパスフィルタ４２をスイッチングレギュレータ４０の出力側から分離する。これにより、例えばＣ_Ｒに値の小さいコンデンサを使用することが可能になる。

上記したように、抵抗器ｒ_２ａ、ｒ_２ｂおよびｒ_３はダンピング回路４４を形成する。ダンピング回路４４は、出力電圧をサンプリングし、ランプ信号がヒステリシスコンパレータ１６に入力される前に、バッファ４３でランプ信号出力の値を調節する。抵抗器ｒ_２ａ、ｒ_２ｂおよびｒ_３の値は適当に選択され、ダンピング（またはフィードバック）によって負荷の過渡電流を制御する一方で、所望のランプ制御信号の形状に影響を与えないようにする。このダンピング回路４４は、スイッチングレギュレータの出力が実質的に電流シンクである線形レギュレータ（抵抗型負荷に対向している）に結合される場合において、特に必要である。

上記式に示すように、ヒステリシスコンパレータ１６の入力側に結合されたランプ信号は、バッファから出力される三角波形状のランプ信号と、ダンピング回路４４の抵抗器ｒ_２ａ、ｒ_２ｂおよびｒ_３の値に基づいて調節されたサンプル値出力電圧の一部との組み合わせによって構成される。また、バッファ４３から出力される電圧信号の位相と、ダンピング回路４４から得られたサンプル値出力信号の位相とは、実質的に互いに直交している（以下に説明するように、図５の実施形態は過渡期の性能向上を目的とする）。したがって、Ｖ_ＯＵＴからのリップル電圧は、バッファ４３からの電圧信号が正または負のピークにある時、つまりコンパレータ１６が状態を切り換える時にゼロとなる。切り替え点はＶ_ＯＵＴのリップル電圧の大きさに影響されない。

図５に本発明の第２の実施形態を示す。本実施形態によれば、出力負荷電圧によって、設定値での急速な変化（設定値がプログラマブルな時に生じる）をより正確に追跡することができる。図５に示すように、第２の実施形態に係るヒステリシススイッチングレギュレータ５０は、入力側でＶ_ＲＥＦを受け取る補助バッファ５２と、好ましくは能動素子（先述のローサイドスイッチに用いられる能動素子と同等）である２つの補助構成要素ｄ_１およびｄ_２とが回路５０に含まれる点を除き、図４のレギュレータと同様である。図示されるように、補助バッファ５２は入力信号としてＶ_ＲＥＦ設定値信号を受け取る。バッファ５２の出力側は、構成要素ｄ_１およびｄ_２を介してバッファ４３の入力側に互いに並列になるよう結合されている。ダイオードｄ_１およびｄ_２の方向（カソード端子とアノード端子の位置）は、図５に示すようにそれぞれ対向している。

図５に示すスイッチングレギュレータでは、構成要素ｄ_１およびｄ_２がダイオードとして機能するが、通常は、安定した順電圧降下を生じるように能動回路を用いて実現される。順電圧降下は、

よりもわずかに大きくなるように選択される。通常の定常運転では、構成要素ｄ_１およびｄ_２はオフになり、Ｃ_Ｒでの三角波電圧の振幅はこれに影響されない。しかし、設定値Ｖ_ＲＥＦが変化すると（正方向または負方向のいずれか）、構成要素ｄ_１およびｄ_２のうちの１つが導通し、Ｖ_ＣＲの平均値はＶ_ＲＥＦにより密接に従う。スイッチングレギュレータが再び定常状態に戻ると、構成要素ｄ_１およびｄ_２は共に再びオフになり、Ｖ_ＲＥＦはローパスフィルタ４２の出力側に結合されているバッファ４３の入力側に直接接続しなくなる。このような構成により、Ｖ_ＯＵＴのスルーレートはＬおよびＣの値によってのみ限定され、τの値には大きく影響されない。このように、図５に示す本発明の実施形態によれば、負荷電流に依存しないスイッチング制御信号が得られ、所望の出力電圧の変化に対する反応時間が向上するという利点がもたらされる。

上記以外にも、本発明に係るヒステリシススイッチングレギュレータの利点としては、例えば低負荷電流時のスイッチングレギュレータ効率が大幅に向上することが挙げられる。具体的には、従来の構造では図１から図３に示すように、インダクタ１５の入力ノードとアースとに結合されるローサイドスイッチ１２は、ハイサイドスイッチ１１を駆動する位相と逆の位相を有するコンパレータ信号によって駆動される。これにより、レギュレータは「強制的連続（インダクタ）電流」モードで動作する。このとき、インダクタ電流Ｉ_Ｌの方向は、負荷電流が低い時に逆転する。この場合、インダクタ電流に依存するコンパレータ１６への入力信号のピークトゥピーク値およびスイッチング周波数は、インダクタ電流の最小値を、その平均値（負荷電流の平均値と同等）が小さいかまたはゼロの時にマイナスにすることにより、常にほぼ一定に維持される。このことにより、負荷電流が小さくなるので、スイッチング周波数がほぼ一定となる。しかし、インダクタ電流の瞬時値が大きいことと、レギュレータ構成要素のスイッチングロスとにより、負荷電流が小さいにもかかわらず、効率が著しく低下してしまう。

また、図４および図５に示すような本発明の低負荷電流効率を得るために、従来の構成におけるローサイドスイッチをダイオードに変更すると、図２ｂおよび図３のＡＣ結合コンデンサＣｃによって、従来のレギュレータの定常状態および過渡応答の両方が悪化してしまう。さらに、負荷での出力電圧とコンパレータとの間にローパスフィルタを設けた構成では、負荷の変動に対する反応が常に遅くなる。

しかしながら、本発明のスイッチングレギュレータでは、例えば図４および図５に示すように、スイッチング制御信号は、最初にハイサイドスイッチ１１の出力側で方形波信号によって駆動されるローパスフィルタ４２によって生成される。この信号の振幅は、従来の構成における制御信号と同様、インダクタ電流の振幅には直接に関連していない。したがって、インダクタ電流が連続する限り、スイッチング周波数は負荷電流に依存しない。しかし、制御装置で駆動されるローサイドスイッチを有する従来の構成のように、その最小値がマイナスになると、ローサイドスイッチ１２を用いる本発明の装置では、インダクタ電流がゼロになる。ローパスフィルタ電圧よりもむしろ出力電圧が降下することによって制御電圧がヒステリシスコンパレータ１６の低い方の閾値よりも小さくなる。この時点でハイサイドスイッチ１１が再びオンになるまで、インダクタ電流はゼロに維持される。このように、本発明に係る制御回路の構成によれば、低電流時にはスイッチング周波数が低下し、インダクタピーク電流がさらに小さくなる（つまり、本発明では不連続インダクタ電流モードでの動作が可能である）。そして、スイッチングロスと導電ロスの両方が低減され、効率が向上する。

ここに記載する本発明の実施形態および実施例は、発明を説明するためのものであり、本発明の範囲内において種々の変更が可能である。

上記記載および図面の全ての記載事項は、説明のためのものであって本発明を限定するものではない。以下の請求項は、ここに記載するすべての包括的で具体的な特徴を包含し、種々の進歩性概念の範囲に関する全ての記述はそれらの範囲内に含まれる。

以下の図面は本発明の実施形態の様子を示し、上記の記載および下記の詳細な説明と共に本発明の原理を説明するものである。上記の記載は添付の図面を参照する。図面は本発明の好ましい実施形態を例示するのみであり、本発明を限定するものではない。
従来のヒステリシススイッチングレギュレータの一例を示す図である。 図１ａのレギュレータの出力側でのほぼ三角波形状のリップル電圧を示す図である。 従来のヒステリシススイッチングレギュレータのその他の例を示す図である。 従来のヒステリシススイッチングレギュレータのその他の例を示す図である。 電流検知抵抗器を必要としない従来のヒステリシススイッチングレギュレータの一例を示す図である。 本発明のヒステリシススイッチングレギュレータの第１の実施形態を示す図である。 本発明のヒステリシススイッチングレギュレータの第２の実施形態を示す図である。 図４のヒステリシススイッチングレギュレータによって生成されたコンパレータ入力信号の一例を示す図である。

上記の図面において、同一または類似の構成要素は同一の参照番号によって示す。

Claims (12)

1. スイッチングレギュレータ回路であって、
   直列結合されたハイサイドスイッチおよびローサイドスイッチと、
   前記ハイサイドスイッチおよび前記ローサイドスイッチ間の共通端子に結合された第１端子と、前記スイッチングレギュレータ回路の出力端子に結合された第２端子とを有するインダクタと、
   前記インダクタの前記第１端子に結合され、前記インダクタの前記第１端子に存在する電圧信号に基づいてランプ信号を生成するローパスフィルタと、
   前記ローパスフィルタの出力端子に結合された入力端子を有するバッファ回路と、
   前記バッファ回路を介して前記ローパスフィルタに結合され、前記ランプ信号を入力信号として受け取って、前記ハイサイドスイッチおよび前記ローサイドスイッチの動作を制御する出力信号を生成するヒステリシスコンパレータとを備え、
   前記バッファ回路は、前記スイッチングレギュレータ回路の前記出力端子から前記ローパスフィルタを分離するものであり、
   前記バッファ回路の出力端子に結合された入力端子と、前記ヒステリシスコンパレータの入力端子に結合された出力端子とを有し、前記スイッチングレギュレータ回路の前記出力端子での出力電圧をサンプリングして、前記ヒステリシスコンパレータへの前記ランプ信号の入力レベルを調節するダンピング回路をさらに備え
   ることを特徴とするスイッチングレギュレータ回路。
2. 請求項１のスイッチングレギュレータ回路において、
   前記ダンピング回路は、前記スイッチングレギュレータ回路の前記出力端子に結合され、前記ヒステリシスコンパレータの入力側に出力電圧の換算値をフィードバックする分圧器として構成された抵抗回路網をさらに備えることを特徴とするスイッチングレギュレータ回路。
3. スイッチングレギュレータ回路は、
   直列結合されたハイサイドスイッチおよびローサイドスイッチと、
   前記ハイサイドスイッチと前記ローサイドスイッチ間の共通端子に結合された第１端子と、前記スイッチングレギュレータ回路の出力端子に結合された第２端子とを有するインダクタと、
   前記インダクタの前記第１端子に結合され、前記インダクタの前記第１端子に存在する電圧信号に基づいてランプ信号を生成するローパスフィルタと、
   前記ローパスフィルタの出力端子に結合された入力端子を有する第１バッファ回路と、
   前記第１バッファ回路の出力端子に結合された第１入力端子と、前記スイッチングレギュレータの前記出力端子に結合された第２入力端子と、出力端子とを備えるダンピング回路と、
   前記ダンピング回路の前記出力端子に結合され、前記ランプ信号を入力信号として受け取って、前記ハイサイドスイッチおよび前記ローサイドスイッチの動作を制御する出力信号を生成するヒステリシスコンパレータと、
   基準電圧信号を入力信号として受け取る第２バッファ回路と、
   前記第２バッファ回路の出力側に結合され、基準電圧信号が変化した時に前記第２バッファ回路の前記出力端子を前記第１バッファ回路の前記入力端子に結合するスイッチング回路網とを備えることを特徴とするスイッチングレギュレータ回路。
4. 請求項３のスイッチングレギュレータ回路において、
   前記スイッチング回路網は、互いに並列に結合され、スイッチング回路網においてそれぞれ反対の方向に電流電導を行うことができる第１ダイオードおよび第２ダイオードを備えることを特徴とするスイッチングレギュレータ回路。
5. 請求項４のスイッチングレギュレータ回路において、
   前記第１ダイオードおよび前記第２ダイオードはそれぞれ能動ダイオードで形成されていることを特徴とするスイッチングレギュレータ回路。
6. 請求項３のスイッチングレギュレータ回路において、
   前記ランプ信号の振幅は、前記スイッチングレギュレータ回路に結合された負荷に流れる電気量の変化に応じて直接的に変動しないことを特徴とするスイッチングレギュレータ回路。
7. 請求項３のスイッチングレギュレータ回路において、
   前記第１バッファ回路は、前記スイッチングレギュレータ回路の前記出力端子から前記ローパスフィルタを分離することを特徴とするスイッチングレギュレータ回路。
8. 請求項３のスイッチングレギュレータ回路において、
   前記ダンピング回路は、前記スイッチングレギュレータ回路の前記出力端子での出力電圧をサンプリングして、前記ヒステリシスコンパレータへの前記ランプ信号の入力レベルを調節することを特徴とするスイッチングレギュレータ回路。
9. 請求項３のスイッチングレギュレータ回路において、
   前記ローパスフィルタは、直列結合された第１抵抗器および第２抵抗器と、前記第２抵抗器に並列結合されたコンデンサとを備え、
   前記第１抵抗器は、前記インダクタの前記第１端子および前記第２抵抗器の第１端子に結合されていることを特徴とするスイッチングレギュレータ回路。
10. 請求項３のスイッチングレギュレータ回路において、
    前記ダンピング回路は、前記スイッチングレギュレータ回路の前記出力端子に結合され、前記ヒステリシスコンパレータの入力側に出力電圧の換算値をフィードバックする分圧器として構成された抵抗回路網をさらに備えることを特徴とするスイッチングレギュレータ回路。
11. 請求項３のスイッチングレギュレータ回路において、
    前記ランプ信号は三角波であることを特徴とするスイッチングレギュレータ回路。
12. 請求項３のスイッチングレギュレータ回路において、
    前記ローサイドスイッチは能動ダイオードであることを特徴とするスイッチングレギュレータ回路。

Images