DE3728022A1 - Analoge phasenverriegelte schleife - Google Patents
Analoge phasenverriegelte schleifeInfo
- Publication number
- DE3728022A1 DE3728022A1 DE19873728022 DE3728022A DE3728022A1 DE 3728022 A1 DE3728022 A1 DE 3728022A1 DE 19873728022 DE19873728022 DE 19873728022 DE 3728022 A DE3728022 A DE 3728022A DE 3728022 A1 DE3728022 A1 DE 3728022A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- frequency
- phase
- locked loop
- local
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000012937 correction Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 5
- 230000000630 rising effect Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000004044 response Effects 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 208000027418 Wounds and injury Diseases 0.000 description 5
- 230000006378 damage Effects 0.000 description 5
- 208000014674 injury Diseases 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- LZDYZEGISBDSDP-UHFFFAOYSA-N 2-(1-ethylaziridin-1-ium-1-yl)ethanol Chemical compound OCC[N+]1(CC)CC1 LZDYZEGISBDSDP-UHFFFAOYSA-N 0.000 description 1
- 206010044565 Tremor Diseases 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0066—Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die Erfindung betrifft digitale Übertragungssysteme und insbesondere
eine phasenverriegelte Schleife zum Synchronisieren
eines lokalen Digitalsignals mit einem aus der Ferne empfangenen
Digitalsignal.
Zur Einführung integrierter digitaler Dienstleistungsnetzwerke
(ISDN) sind moderne digitale Übertragungssysteme mit
Telefonsystemen kompatibel gemacht worden. Phasenverriegelte
Schleifen werden in diesen ISDN-Systemen gewöhnlich zur Syn
chronisierung eines lokalen Telefon/Rechner-Terminals mit einem
aus der Entfernung ankommenden Digitalsignal bei der digitalen
Sprach- und Datenübertragung zwischen dem lokalen Terminal und
einem entfernten zentralen Amt oder einer Nebenstellenanlage
(PBX) verwendet, wie dies nachstehend im einzelnen beschrieben
wird.
Eine bekannte und nützliche ISDN-Übertragung-Norm ist in dem
CCITT-Entwurf Empfehlung I.430, Ebene 1 definiert und in einer
Veröffentlichung der European Computer Manufacturer′s Association
Standard ECMA Ph Lx1 unter dem Titel "Physical Layer
for the S₀ Interface Between Data Processing Equipment and
Private Circuit Switching Network" beschrieben.
Gemäß der CCITT-ISDN-Norm erfolgt die digitale Übertragung
über Telefonleitungen in einem seriellen Format und es werden
verschiedene Kodierungsarten, wie eine Zweiphasendifferenz
kodierung, eine Kodierung mit abwechselnder Zeichenschrittin
version (AMI) oder mit abwechselnder Leerschrittinversion
(ASI) zur Übertragung von Digitalsignalen verwendet. Bei dem
Kodierungsschema mit pseudo-ternärer abwechselnder Lücken-
oder Leerschrittinversion (ASI) werden binäre Einsen durch das
Fehlen des Leitungssignals und binäre Nullen abwechselnd durch
positive und negative Signalimpulse auf der Telefonleitung dar
gestellt.
Damit ein lokales Telefon/Rechner-Terminal mit einer entfernten
Quelle wie ein zentrales Amt oder eine Nebenstellenanlage in
Kommunikation treten kann, muß das Terminal in der Lage sein,
von der Telefonleitung geführte kodierte Signale zu empfangen
und daraus binäre Information zu entnehmen. Der erste Schritt
in diesem Vorgang ist als Taktausblendung bekannt, ein Vorgang,
bei dem ein lokales Taktsignal erzeugt und mit dem ankommenden
Datenstrom synchronisiert wird. Ein Bitausrichtevorgang bewirkt
dann die erforderliche Unterscheidung der Bits voneinander
in dem Datenstrom, sowie die Bildung einer Taktsignal
quelle für den Rest der Terminalschaltungen und einem korrekten
Frequenzbezugspunkt, so daß digitalisierte Sprachdaten de
kodiert und in ihrer Originalform wiedergegeben werden können.
Die üblicherweise für eine Taktausblendung verwendete Schaltung
ist als phasenverriegelte Schleife (PPL) bekannt. Eine
phasenverriegelte Schleife dient dazu, die Frequenz und Phase
eines lokalen Oszillators mit einem Bezugseingangssignal zu
synchronisieren. Sind die Signale einmal synchronisiert, dann
hält die phasenverriegelte Schleife den Phasenfehler zwischen
den lokalen und den Bezugssignalen bei Null oder zumindest
sehr klein.
In jeder phasenverriegelten Schleife lassen sich drei
Funktionseinheiten feststellen: ein spannungsgeregelter
(oder alternativ stromgeregelten) Oszillator, ein Schleifen
filter und ein Phasendetektor. Der spannungsgeregelte
Oszillator (VCO) bildet die lokale Frequenzquelle für die
Schaltung. Der Phasendetektor (PD) vergleicht das Ausgangs
signal vom VCO mit dem Eingangsbezugssignal und erzeugt ein
Gleichspannungsausgangssignal, das proportional der Phasen
differenz zwischen den beiden Signalen ist. Das PD-Ausgangssignal
läuft durch ein Tiefpaßfilter, so daß sich ein gemitteltes
Fehlersignal ergibt, das wiederum zur Regelung der
VCO-Frequenz verwendet wird.
Die anfängliche Einlaufphase einer bei der Zeitgabe-Wiedergewinnung
verwendeten phasenverriegelten Schleife stellt ein
wesentliches, praktisches Problem dar. Zur Unterdrückung eines
digitalen Prellens oder "Zitterns" ist durchwegs eine enge
Schleifenbandbreite vorgeschrieben, welche wiederum den "Fang"-Bereich
der phasenverriegelten Schleife gewöhnlich auf wenige
Prozent der VCO-Soll-Frequenz beschränkt. Im Falle einer
nicht exakten lokalen Frequenzsignalquelle, etwa einem
Kristalloszillator ist dies offensichtlich unzureichend, da
die Schleife auch dann zu einer Verriegelung kommen muß, wenn
die Eingangsfrequenz von der freilaufenden Frequenz des VCO
um beispielsweise 50% abweicht. Für vollständig integrierte,
monolithische Systeme werden Schwankungen dieser Größenordnung
bei den frequenzbestimmenden Elementen gewöhnlich
toleriert.
Für ein Einlaufen oder Fangen sind verschiedene Möglichkeiten
bekannt, die entweder einzeln oder gemeinsam verwendet werden.
Ein erstes bekanntes Verfahren verwendet hochgenaue Anfangs-
VCO-Quellen, etwa Kristalloszillatoren. Die Verwendung eigener
Kristalloszillatoren hat sich jedoch als kostspielig herausgestellt
und die Kristalle sowie die zugeordneten Schaltungen
nehmen einen erheblichen Teil der Schaltungsplattenfläche ein
und verbrauchen einen erheblichen Anteil an Leistung.
Bei anderen bekannten Verfahren läßt man die VCO-Frequenz
durchlaufen oder das Schleifenfilter wird geschaltet, sobald
ein Verriegelungszustand erreicht ist. Beide Verfahren sind
umständlich, erfordern spezielle Schaltungen für den Durchlauf
der Frequenz oder die Feststellung des verriegelten Zustands.
Falls die Verriegelung verloren geht, muß in beiden Fällen
die Schaltung in der Lage sein, einmal den Verlust des Ver
riegelungszustands zu erkennen und zum anderen in den Anfangs
einlaufzustand zurückzuschalten, um eine erneute Verriegelung
zu suchen. Dies führt zu sehr komplizierten Schaltungen und
einer unerwünschten Situation bei Verlust der Verriegelung.
Als weitere Möglichkeit wurde vorgeschlagen, einen kombinierten
Phasen/Frequenz-Detektor zu verwenden. Dies ist beispielsweise
in dem Buch von Roland E. Best mit dem Titel "Phase Locked
Loops", McGraw-Hill, 1984 beschrieben. Der kombinierte Phasen/
Frequenzdetektor gemäß Best ist eine elegante Lösung, die
einen theoretisch unendlichen Frequenzfangbereich bietet, die
jedoch an dem erheblichen Nachteil leidet, daß ein konstantes
Bezugseingangssignal, etwa eine kontinuierliche Impulsfolge
vorhanden sein muß. Jeder fehlende Übergang oder Impuls in dem
Bezugseingangssignal bewirkt, daß der Detektor von Best
fehlerhaft ein großes Korrektursignal abgibt, das eine übermäßige
Verstellung der VCO-Ausgangsfrequenz und damit einen
Verlust der Verriegelung bewirkt. Bei einer Anwendung, bei der
das Bezugssignal ein ankommender Daten-Bit-Strom ist, ist es
aber unvermeidlich, daß Übergänge oder Impulsflanken fehlen,
da der Bit-Strom von den Daten abhängig ist. Somit ist der
bekannte Phasen/Frequenzdetektor von Best ungeeignet zum Ver
riegeln mit datenabhängigen Bezugssignalen.
Ein anderes bekanntes Verfahren verlangt die Kombination getrennter
parallel geschalteter Phasen- und Frequenzdetektoren.
Die Schaltung dient dazu, entweder den Phasendetektor oder
den Frequenzdetektor auszuschalten, wenn der jeweils andere
Steuersignale für den VCO erzeugt, damit die beiden Detektoren
nicht gleichzeitig arbeiten und sich gegenseitig destabilisieren.
Insbesondere muß der Frequenzdetektor ein Steuersignal
abgeben, wenn die Eingangs- und Bezugssignale in der Frequenz
differieren, er darf jedoch kein Ausgangssignal erzeugen, wenn
die Schleife verriegelt ist. In ähnlicher Weise muß der Phasen
detektor ein Netto-Null-Ausgangssignal erzeugen, wenn die Ein
gangssignale nicht in der Frequenz übereinstimmen, er muß jedoch
ein korrektes "Fang-Steuersignal" dann erzeugen, wenn
der Frequenzdetektor die beiden Frequenzen in Übereinstimmung
gebracht hat.
Das Verfahren mit parallelen Phasen- und Frequenzdetektoren ist
in Fig. 1 eines Aufsatzes von David G. Messerschitt mit dem
Titel "Frequency Detectors for PLL Acquisition in Timing and
Carrier Recovery", IEEE Transactions on Communication, Band
COM-27, No. 9, September 1979, Seiten 288-295 gezeigt und be
schrieben.
Gemäß dem empfohlenen I.430-ASI-Kodierungsschema wird der Beginn
jedes Datenrahmens oder -Satzes angezeigt durch eine bi
polare Verletzung aus einem Paar benachbarter Plus- und Minus-
Rahmenimpulse gefolgt von dem ersten Null-(Lücke)-Bit mit
identischer Polarität wie das Minus-Rahmen-Impuls-Bit. Der
ASI-Eingangsdatenstrom wird üblicherweise von der Telefon
leitung empfangen und in ein NRZ-Format umgewandelt, so daß
im Falle einer bipolaren Verletzung, bei der das erste Null-Bit
benachbart zu dem Rahmenimpuls ist, ein verlängertes NRZ-Null-Bit
mit einer Impulsbreite erzeugt wird, die annähernd gleich
der doppelten Nenn-Bit-Impulsbreite ist. Somit würden bei den
zuletzt genannten Verfahren der Phasen- und Frequenzdetektor
einen verlängerten Null-Impuls empfangen und fehlerhafte
Steuersignale erzeugen, um die Frequenz des VCO zu verringern.
Die phasenverriegelte Schleife kann dabei ihre Verriegelung
verlieren, so daß es erforderlich ist, den Verriegelungszustand
wieder herzustellen und Daten nochmals zu übertragen, was zu
einer niedrigen Effizienz und einer hohen Fehlerrate führt.
Der Erfindung liegt die Aufgabe zugrunde, eine sicherer arbeitende
phasenverriegelte Schleife anzugeben.
Erfindungsgemäß besitzt eine derartige phasenverriegelte
Schleife zum Synchronisieren eines lokalen Digitaloszillator
signals mit einem Bezugseingangssignal getrennte Phasen- und
Frequenzdetektoren und Schaltungen zum Unterdrücken der Er
zeugung von fehlerhaften Phasen- und Frequenzdetektorsteuer
signalen, die sich aus verlängerten Daten-Bits ergeben, welche
von bipolaren Verletzungen oder dergleichen herrühren.
Bevorzugte Weiterbildungen der erfindungsgemäßen verriegelten
Schleife sind in den Unteransprüchen gekennzeichnet.
Weitere Merkmale und Vorteile der erfindungsgemäßen verriegelten
Schleife ergeben sich aus der nachfolgenden Beschreibung eines
Ausführungsbeispiels anhand der Zeichnung. Es zeigt
Fig. 1 ein schematisches Blockschaltbild der Ausführungsform
einer erfindungsgemäßen, phasenverriegelten Schleife,
Fig. 2A und 2B Zeitdiagramme zur Veranschaulichung des
Zusammenhangs zwischen einem ASI-Signalkodierungs- und
einem NRZ-Signalformat, insbesondere unter
Bezugnahme auf das Auftreten einer bipolaren
Verletzung,
Fig. 3 ein Schaltbild eines Frequenzdetektors gemäß
einer bevorzugten Ausführungsform der Erfindung,
Fig. 4A und 4B Zeitdiagramme zur Veranschaulichung der Ar
beitsweise des Frequenzdetektors nach Fig. 3,
Fig. 5 ein Schaltbild eines Phasendetektors gemäß dem
bevorzugten Ausführungsbeispiel der Erfindung und
Fig. 6 ein Zeitdiagramm zur Veranschaulichung der Ar
beitsweise des Phasendetektors nach Fig. 5.
Gemäß Fig. 1 wird ein Eingangssignal f REF , beispielsweise ein
192-kHz-Digitaldatensignal, empfangen und gleichzeitig an die
ersten Eingänge eines Phasen- bzw. eines Frequenzdetektors 1
bzw. 3 angelegt. Die zweiten Eingänge des Phasen- und des
Frequenzdetektors 1 bzw. 3 sind mit dem Ausgang eines durch
teilenden Zählers 5 zum Empfang eines lokalen Bezugssignals f o
verbunden, das durch diesen erzeugt wird. Der Zähler 5 erzeugt
auch das Vielfache des f o -Signals, das heißt 2f o , 4f o , 8f o
und 16f o . Ein dritter Eingang des Frequenzdetektors 3 ist zum
Empfang des 2f o -Signals mit dem Zähler 5 verbunden.
Der Phasen- und der Frequenzdetektor 1 und 3 empfangen und ver
gleichen die Phasen bzw. Frequenzen des Bezugssignals f REF und
des lokalen Oszillatorsignals f o (und 2f o ) und erzeugen unter
Ansprechen darauf Auf- und Ab-Frequenzregelimpulse (PDN, CUP,
PUP, FDN, FUP) zum Anlegen an zugeordnete Stromquellen 7, 8, 9,
11 und 13.
Die Regelausgangsimpulssignale des Phasendetektors 1 und des
Frequenzdetektors 3 werden somit an die Stromquellen 7, 8, 9
bzw. 11, 13 angelegt, die vorzugsweise alle geschaltete Strom
quellen sind.
Die Paare von Stromquellen 7 und 9, 11 und 13 verbindenden
Knoten sind miteinander und mit der Stromquelle 8 sowie mit
dem invertierenden Eingang eines Schleifenfilters verbunden,
das einen Operationsverstärker 15 und eine Reihenschaltung
eines Widerstandes 17 und eines Kondensators 19 aufweist. Der
nichtinvertierende Eingang des Operationsverstärkers 15 ist
an Masse gelegt. Der Ausgang des Schleifenfilters ist an einen
Regelspannungseingang eines spannungsgeregelten Oszillators 21
angeschlossen, der ein digitales Systemtaktsignal C 244 erzeugt.
Wie zuvor erläutert, wird das C 244-Signal an den durch
teilenden Zähler 5 zur Erzeugung des lokalen Oszillator
signals f o mit annähernd der gleichen Frequenz wie das Be
zugssignal f REF angelegt.
Im Betrieb werden somit die Auf- und Ab-Steuerimpulse des
Phasen- und des Frequenzdetektors 1 und 3 am Eingang des
Schleifenfilters summiert, das unter Ansprechen darauf ein
Gleichspannungsregelsignal zur Regelung der Frequenz des
lokalen Taktsignals C 244 vom VCO 21 erzeugt. Bei einem erfolg
reichen Versuchsmuster hatte das Taktsignal C 244 eine Nenn
frequenz von 4,096 MHz und wurde zur Zeitgabe und Synchronisation
von der externen Schaltung eines lokalen Telefonapparats
oder -Terminals verwendet. Das C 244-Signal wird durch den
Zähler 5 geteilt, der das lokale Oszillatorsignal f o erzeugt,
das frequenzmäßig angepaßt ist dem Eingangssignal f REF
mit annähernd 192 kHz.
Gemäß einem erfolgreichen Versuchsmuster weist der spannungs
geregelte Oszillator 21 eine Konstantstromquelle 23, einen
integrierenden Kondensator 25, einen PMOS-Entladungstransistor 27
und einen Vergleicher 29 auf.
Das Ausgangssignal vom Vergleicher 29 wird mittels eines In
verters 31 invertiert, der sich auf einem hohen Wert befindet,
wenn die Spannung am integrierenden Kondensator 25 größer als
die Spannung am nichtinvertierenden Regeleingang des Ver
gleichers 29 ist. Somit bleibt der Entladungstransistor 27 ge
sperrt. Die Konstantstromquelle 23 gibt einen konstanten Strom
ab, der vom Kondensator 25 integriert wird bis die Kondensator
spannung auf einen Wert abfällt, der mit der Eingangsregelspannung
des Schleifenfilters äquivalent ist. Der Vergleicher 29
wird dadurch eingeschaltet, der PMOS-Transistor 27 leitet und
der Kondensator 25 wird auf das V DD -Potential entladen, wodurch
der Vergleicher zurückgestellt wird. Das Ausgangssignal vom
Vergleicher 29 wird vom Inverter 31 invertiert und zum Um
schalten eines Flip-Flops 33 verwendet, das unter Ansprechen
darauf das Ausgangstaktsignal C 244 erzeugt.
Der bevorzugte Aufbau des VCO 21 gestattet große Justierwerte
für die Ausgangssignalfrequenz unter Ansprechen auf Variationen
in der Regelgleichspannung. Bei einem Vergleichergleichtaktbereich
von 2 bis 3 V unter Verwendung einer 5 V-Spannungsquelle,
bietet der VCO 21 einen Frequenzbereich von 0,7- bis 2,0mal
der Mittenfrequenz seines Gleichtaktbereiches.
Der Vergleicher 29 im VCO 21 ist vorzugsweise gekennzeichnet
durch eine niedrige Verstärkung und eine hohe Schaltgeschwin
digkeit, da eine hohe Schaltauflösung für Taktsignalausblendungen
gewöhnlich nicht erforderlich ist. Bei einem erfolgreichen
Versuchsmuster bestand der Vergleicher 29 aus einer
einzigen Differenzstufe. Die Vergleicherverzögerung oder -Schaltzeit
ist abhängig von der Temperatur, dem MOS-Transistor-Schwellenwert
und dem Gleichtaktarbeitspunkt. Gemäß dem erfolgreichen
Ausführungsmuster ergaben vorläufige Simulationen, daß
die Extremfallgrenzen für die Vergleicherverzögerung in der
Größenordnung von 10 ns bis 20 ns liegen. Mit zwei Verzögerungen
pro Periode tragen Plus oder Minus 10 ns mit etwa 8% zur
Gesamttoleranz des VCO 21 bei.
Fig. 2A zeigt ein typisches ASI-kodiertes Datensignal, wobei
der Beginn eines neuen Datenrahmens oder -Satzes angezeigt
wird durch einen Rahmenimpuls (H, L) gefolgt von dem Daten
rahmen oder -Satz, wobei das erste Null-Bit die gleiche Polarität
hat, wie das niedrige Rahmen-Bit L. Wie zuvor erläutert, ist
dies in der Technik als bipolare Verletzung bekannt. Das lokale,
digitale Telefongerät oder -Terminal wandelt das von der Tele
fonleitung empfangene ASI-kodierte Signal in ein NRZ-Format um,
wie es in Fig. 2B gezeigt ist, wobei ein Null-Bit durch ein
logisch hohes Signal und ein Eins-Bit durch ein Fehlen eines
Signals angegeben wird.
Die Umwandlung von ASI- in das NRZ-Format wird in bekannter
Weise durch logische ODER-Funktionsbildung der positiven und
negative Spitzen des ASI-Leitungssignals und Feststellen der aus
der logischen ODER-Funktion hervorgehenden Spitzen eines Komparators
unter Erzeugung des NRZ-Signals durchgeführt.
Im Falle eines HL-Rahmenimpulses ergibt sich somit auf Grund
der Übertragungscharakteristik der Telefonleitung typischerweise
ein Runden der Impulse mit der Folge, daß die Impulse nicht mit
einem 1 : 1-Tastverhältnis übereinstimmen. Somit ist das dem
HL-Rahmenimpuls entsprechende NRZ-Signal gekennzeichnet durch
zwei eng benachbarte, logisch hohe Null-Bits.
Im Falle einer bipolaren Verletzung jedoch, bei der das dem
Rahmenimpuls folgende erste Null-Bit eines Datenrahmens unmittelbar
nach dem Rahmenimpuls auftritt, erscheint Die NRZ-Darstellung
als ein verlängertes, logisch hohes Null-Bit, wie dies
Fig. 2B zeigt.
Gemäß dem Stande der Technik würde der Phasendetektor den ver
längerten, logisch hohen Impuls feststellen und unter An
sprechen darauf ein fehlerhaft verlängertes PDN-Regelsignal
für annähernd die 1,5fache Dauer eines Nennregelimpulses erzeugen,
so daß die Frequenz des lokalen Oszillatorsignals f o
im VCO 21 überjustiert würde und die phasenverriegelte
Schleife ihre Verriegelung verliert.
Wie nachstehend noch unter Bezugnahme auf die Fig. 3, 4A und
4B näher erläutert wird, weist der Phasendetektor und der
Frequenzdetektor 3 des Ausführungsbeispiels Schaltungen zum
Feststellen bipolarer Verletzungen und Erzeugen von Korrektur
regelsignalen unter derartigem Ansprechen darauf auf, daß die
Verriegelung der Phasenverriegelungsschleife nicht verloren
geht.
In Fig. 3 ist der Frequenzdetektor 3 in größerer Einzelheit ge
zeigt; er ist im Aufbau ähnlich dem im vorgenannten Aufsatz
von Messerschmitt beschriebenen Rotationsfrequenzdetektor. Der
Frequenzdetektor arbeitet auf dem Prinzip, daß zwei in der
Frequenz nicht übereinstimmende Digitalsignale zueinander einen
zeitlichen Schlupf besitzen. Sind f REF und f o gleich, dann
werden die Flanken der Digitalsignale eine feste Beziehung zu
einander beibehalten. Besitzt das f o -Signal eine höhere
Frequenz als f REF -Signal, dann werden die Übergänge oder
Flanken des f REF -Signals in der Phase relativ zu denjenigen
des f o -Signals vorlaufen bzw. umgekehrt, wenn f REF größer
als f o ist. Der Frequenzdetektor 3 stellt fest, wenn die An
stiegsflanke eines Digitalsignals auf Grund eines Schlupfes
über die Flanke des anderen Signales läuft und erzeugt ent
weder einen "FUP"- oder "FDN"-Impuls, der die Richtung des
Schlupfes anzeigt.
Sind Frequenzen in Übereinstimmung, dann erzeugt der Frequenz
detektor 3 "FUP"- und "FDN"-Impulse, um die Flanken der
Digitalsignale in Ausrichtung zu halten. Zur Abschaltung des
Frequenzdetektors 3 bewirkt der Phasendetektor 1, daß die
Anstiegsflanke des dividierten VCO 21-Taktsignals
(C 244 : 21,3=f o ) ausgerichtet wird mit der Mitte des Be
zugsdigitalsignals f REF , wie dies nachstehend anhand der Fig. 4
und 5 noch im einzelnen erläutert wird. Fallen die Flanken
der Digitalsignale auseinander, dann wird der Frequenzdetektor
3 niemals aktiviert und es werden von ihm auch keine Aus
gangsregelsignale abgegeben. Somit ist sichergestellt, daß
der Phasendetektor 1 und der Frequenzdetektor 3 niemals
gleichzeitig arbeitet, so daß sie sich gegenseitig nicht de
stabilisieren können.
Im Betrieb werden die f o - und 2f o -Signale (und ihre inver
tierten Versionen) vom Zähler 5 empfangen und an NAND-Glieder
200, 202 und 204 angelegt, die unter Ansprechen darauf
Zwischenimpulse erzeugen, die vier Viertelperioden einer einzigen
Periode des lokalen f o -Oszillatorsignals erzeugen.
Wie aus den Fig. 4A und 4B ersichtlich, wird insbesondere das
f o -Oszillatorsignal aufgetrennt in die vier Viertelperioden
signale A, B, C und D (oder , , und ).
Das -Viertelperiodensignal wird an den ersten Eingang eines
NAND-Gliedes 206 angelegt, dessen Ausgang mit dem D-Eingang
eines Flip-Flops 208 verbunden ist. Das Flip-Flop 208 wird
durch das f REF -Signal getaktet und erzeugt ein Ausgangssignal
AR am Q-Ausgang zum Anlegen an einen ersten Eingang eines NOR-
Gliedes 209.
Der -Ausgang des Flip-Flops 208 ist mit dem ersten Eingang
eines NOR-Gliedes 210 und mit dem zweiten Eingang des NAND-Gliedes
206 verbunden.
Ein zweiter Eingang des NOR-Gliedes 210 empfängt das -Viertel
periodensignal vom NAND-Glied 204 und erzeugt unter Ansprechen
darauf ein Datensignal zum Anlegen an D-Eingang eines Flip-Flops
212. Das Flip-Flop 212 wird ebenfalls vom f REF -Signal getaktet
und erzeugt ein AUF-Regelsignal am Q-Ausgang zum Anlegen an den
D-Eingang eines weiteren Flip-Flops 214. Das Flip-Flop 214
wird durch das -Signal vom NAND-Glied 200 getaktet und er
zeugt unter Ansprechen darauf die FUP- und -Regelimpuls
signale an den Q-und -Ausgang.
Das -Signal vom NAND-Glied 204 wird an den ersten Eingang
eines NOR-Gliedes 216 angelegt, dessen Ausgang mit D-Eingang
eines Flip-Flops 218 verbunden ist, das vom aus der Entfernung
empfangenen f REF -Signal getaktet wird. Der Q-Ausgang des
Flip-Flops 218 erzeugt ein mit DR bezeichnetes Signal zum
Anlegen an einen zweiten Eingang des NOR-Gliedes 208. Der
-Ausgang des Flip-Flops 218 ist mit einem zweiten Eingang des
NAND-Gliedes 216 und mit einem ersten Eingang eines weiteren
NOR-Gliedes 220 verbunden. Ein zweiter Eingang des NOR-Gliedes
220 ist an den Ausgang des NAND-Gliedes 200 zum Empfang des
-Signals und ein Ausgang des NOR-Gliedes 220 ist an den D-Eingang
eines Flip-Flops 222 angeschlossen, das ebenfalls durch
das f REF -Signal getaktet wird. Der Q-Ausgang des Flip-Flops
220 erzeugt ein DN-Datensignal zum Anlegen an den D-Eingang
eines weiteren Flip-Flops 224, das durch das -Signal getaktet
wird. Der Q- und -Ausgang des Flip-Flops 224 erzeugen
FDN- und -Regelimpulssignale, die im Zusammenhang mit Fig. 1
zuvor erläutert wurden.
Der Ausgang des NOR-Gliedes 209 ist mit dem ersten Eingang
eines NOR-Gliedes 226 verbunden, dessen zweiter Eingang mit
dem Ausgang des NAND-Gliedes 202 zum Empfangen des -Signals
verbunden ist. Ein Ausgang des NAND-Gliedes 226 ist an die
Takteingänge der Flip-Flops 228 und 230 angeschlossen. Der
Ausgang des NAND-Gliedes 208 steht auch mit dem Rückstell
eingang R der Flip-Flops 228 und 230 in Verbindung und der
Q-Ausgang des Flip-Flops 228 erzeugt ein Signal R 1 zum An
legen an den D-Eingang des Flip-Flops 230 und -Ausgang des
Flip-Flops 230 ist an den D-Eingang des Flip-Flops 28 zurück
geführt.
Der Q-Ausgang des Flip-Flops 230 erzeugt ein Rückstellsignal
R 2 zum Anlegen an Rückstelleingänge der Flip-Flops 208, 212,
218 und 222.
Die Arbeitsweise des in Fig. 3 dargestellten Frequenzdetektors
wird durch die Zeitdiagramme der Fig. 4A und 4B verdeutlicht.
Insbesondere zeigt Fig. 4A, daß ein FUP-Impulssignal erzeugt
wird, wenn eine Anstiegsflanke des f REF -Signals in der Periode
A auftritt und gefolgt wird von der nächsten Anstiegsflanke
in der darauffolgenden Periode D, was anzeigt, daß die
Frequenz f o des lokalen Oszillatorsignals niedriger ist, als
die Frequenz f REF des aus der Entfernung empfangenen Signals.
In ähnlicher Weise wird ein FDN-Impulssignal erzeugt, wenn
die Anstiegsflanke des f REF -Signals in der PeriodeD auftritt
und unmittelbar gefolgt wird durch die nächste in der Periode A
(annähernd eine Periode später) auftretenden Flanke.
Durch Schaltungsmaßnahmen wird sichergestellt, daß zwischen
den A-D- bzw. D-A-Periodenpaaren nicht mehr als eine Periode
des f o -Signals auftritt, um zu vermeiden, daß fehlerhafte
Regelsignale für verlängerte Datenimpulse erzeugt werden, wie
dies beispielsweise im Falle einer bipolaren Verletzung der
Fall ist, bei der das erste Bit eines Datenrahmens ein Null-Bit
ist, wie dies zuvor unter Bezugnahme auf die Fig. 2A und 2B
erläutert wurde. Insbesondere arbeiten die Flip-Flops 228 und
230 als Zähler, um zu gewährleisten, daß nicht mehr
als zwei Übergänge des -Signals aufgetreten sind, bevor das
R 2-Signal zum Rückstellen der Flip-Flops 208, 212, 218 und
222 erzeugt wurde. Somit werden durch Frequenzdetektor 3 im
Falle von fehlenden Übergängen im f REF -Signal oder im Falle
einer bipolaren Verletzung keine fehlerhaften Ausgangsregel
signale erzeugt, da der Frequenzdetektorbereich des
Detektors 3 wirksam begrenzt wird auf annähernd das Zweifache
der f o -Signalfrequenz, das heißt, daß der Bereich begrenzt
ist auf annähernd 0,7 f o bis 2 f o .
Unter Bezugnahme auf Fig. 5 wird nun der Phasendetektor 1 in
größerer Einzelheit erläutert.
Das f REF -Signal wird an einen Takteingang eines Flip-Flops
400 sowie an den Dateneingang D eines Flip-Flops 402 und den
ersten Eingang eines NAND-Gliedes 404 angelegt. Der D-Eingang
des Flip-Flops 400 ist mit einer Spannungsquelle mit einem
logisch hohen Wert und der Q-Ausgang desselben mit dem zweiten
Eingang des NAND-Gliedes 404 verbunden.
Das Flip-Flop 402 erzeugt das vorgenannte PDN-Regelimpuls
signal, das auch als Rückstellimpuls vom Q-Ausgang des Flip-Flops
402 an einen Rückstelleingang R des Flip-Flops 400 an
gelegt wird. Das f REF -Signal an den Rückstelleingang R des
Flip-Flops 402 über einen Inverter 406 angelegt.
Am Ausgang des NAND-Gliedes 404 wird das vorgenannte -Regelsignal
erzeugt, das zur Erzeugung des PUP-Signals mittels
eines Inverters 408 invertiert wird.
Das Regelsignal PDN vom Q-Ausgang des Flip-Flops 402 wird an
den D-Eingang eines weiteren Flip-Flops 410 angelegt, das
ebenfalls durch f o -Signal getaktet wird. Das Flip-Flop 410
überwacht das PDN-Regelsignal und erzeugt an seinen Q- bzw.
()-Ausgang ein Korrektursignal CPU bzw. , falls ein
PDN-Signal für mehr als eine Periode des f o -Signals erzeugt
wird. Dies korrigiert wirksam die Erzeugung eines fehlerhaften
Regelimpulssignals bei bipolaren Verletzungen, wie dies anhand
der Fig. 2A und 2B erläutert wurde.
Der Phasendetektor 1 hat den Zweck, das Eingangssignal f o mit
Bezugssignal f REF zu vergleichen und ein Regelimpulssignal PDN
oder PUP mit einer Impulsbreite zu erzeugen, die proportional
zur Phasendifferenz zwischen den beiden Eingangssignalen ist.
Zur Erleichterung der Bit-Abtastung besitzt der Phasen
detektor 1 eine eingebaute Phasenversetzung, so daß die An
stiegsflanke des Signals f o des lokalen Oszillators mit der
Mitte des Bezugssignals f REF ausgerichtet wird.
Der Phasendetektor 1 gemäß Fig. 5 dient dazu, die Anstiegs
flanke des lokalen Oszillatorsignals f o in die Mitte des Be
zugsimpulses f REF durch Integrieren der Fläche unterhalb des
Bezugsimpulses f REF vor und nach der Anstiegsflanke des lokalen
Taktsignals f o zu positionieren. Dies ergibt ein gemitteltes
Korrektur- oder Regelimpulssignal, das proportional zur
Differenz zwischen beiden Flächen ist, die im Zeitdiagramm der
Fig. 6 gezeigt sind.
Wenn das Lokaloszillatorsignal f o und das Bezugssignal f REF
in der Frequenz nicht übereinstimmen, dann ist der statistische
Zeitmittelwert des Phasendetektorausgangssignals Null, so daß
der Phasendetektor 1 zur VCO 21-Regelspannung insgesamt nichts
beiträgt, so daß der Frequenzdetektor 3 unabhängig davon
arbeitet. Falls jedoch die Anstiegsflanke des f o -Signals
hinter der Mitte des f REF -Signals zurückbleibt, wird ein PUP-Signal
erzeugt, das eine größere Impulsbreite besitzt, als das
ihm folgende PDN-Signal, wodurch die Frequenz des f o -Signals
geringfügig erhöht wird, so daß die Anstiegsflanke des f o -Signals
in Richtung der Mitte des f REF -Impulses nähert. Wenn
im umgekehrten Falle die Anstiegsflanke des f 0 -Signals vor der
Mitte des f REF -Impulses auftritt, dann wird die Impulsbreite
des PDN-Impulses verlängert und diejenige des PUP-Impulses
proportional dazu verkürzt, so daß der VCO 21 ein Signal mit
geringfügig niederer Frequenz f o erzeugt, das wiederum bewirkt,
daß seine Anstiegsflanke mit der Mitte des f REF -Impulses aus
gerichtet wird.
Die Gesamtübertragungsfunktion im Frequenzbereich der phasen
verriegelten Schleife der Fig. 1 ist gegeben durch:
wobei
K o
=Verstärkung des VCO 21,
K
d
=Verstärkung des Phasendetektors 1,
F(s)
=Schleifenfilterübertragungsfunktion,
N
=Divisionskonstante auf Grund des Zählers 5.
Die Fehlerübertragungsfunktion ist gegeben durch
Bei Realisierung mittels eines aktiven Filters unter Ver
wendung des Operationsverstärkers 15 wird die Übertragungs
funktion zu
wobei
T₁= Zeitkonstante auf Grund des Widerstandes der Strom quellen 7, 9, 11 und 13 in Kombination mit dem Kondensator 19, T₂= Zeitkonstante auf Grund des Widerstandes 17 und des Kondensators 19.
T₁= Zeitkonstante auf Grund des Widerstandes der Strom quellen 7, 9, 11 und 13 in Kombination mit dem Kondensator 19, T₂= Zeitkonstante auf Grund des Widerstandes 17 und des Kondensators 19.
Die Eigenfrequenz W n ist gegeben durch
und der Dämpfungsfaktor Z ist
Die Übertragungsfunktion kann dann geschrieben werden als
Somit arbeitet die phasenverriegelte Schleife mit aktivem
Filter gemäß der zuvor gegebenen Erläuterung als ein Tiefpaß
filter zweiter Ordnung für ein Eingangsphasensignal, dessen
Frequenzspektrum zwischen Null und der Eigenfrequenz W n liegt,
das heißt, daß die Schleife Phasen- und Frequenzmodulationen
solange folgen kann, als diese innerhalb einem Winkelfrequenzband
bleiben, das annähernd zwischen 0 und W n liegt.
Der Dämpfungsfaktor Z bestimmt die Flachheit des Verhaltens
über diesem Frequenzband. Es hat sich gezeigt, daß sich ein
optimales flaches Verhalten für einen Wert Z=½ ergibt.
Für Z=1 ist das System kritisch gedämpft.
Ein wichtiger Parameter zur Kennzeichnung des Betriebsverhaltens
einer phasenverriegelten Schleife ist der Verriegelungs
bereich Δ W₁. Dies ist der Frequenzbereich, in dem die
Schleife innerhalb einer einzigen Schwebungsperiode der Bezugs-
und Ausgangsfrequenz sich verriegelt.
Normalerweise wird der Arbeitsbereich der phasenverriegelten
Schleife innerhalb dieses Frequenzbereiches gehalten. Der
Verriegelungsbereich und die Verriegelungszeit sind definiert
als
Δ W₁= 2 Pi Z W n ,
T₁= 1 / W n .
Es zeigt sich somit, daß ein Aufbau mit einem großen W n sowohl
eine kurze Einfangzeit, als auch einen großen Ver
riegelungsbereich hat.
Zusammenfassend zeigt sich somit, daß gemäß der vorliegenden
Erfindung eine phasenverriegelte Schleife zum Synchronisieren
eines digitalen Lokaloszillatorsignals mit einem aus der Ent
fernung empfangenen ASI-kodierten Datensignal angegeben wird.
Parallele Phasen- und Frequenzdetektoren werden dazu verwendet
sowohl die Frequenz als auch die Phase des empfangenen
und des lokalen Signals rasch und exakt zu verriegeln. Ferner
sind Schaltungsmaßnahmen zum Feststellen und Korrigieren der
Erzeugung fehlerhafter Frequenzregelimpulse durch den Phasen-
und den Frequenzdetektor für den Fall eingesetzt, daß eine bipolare
Verletzung auftritt, bei der das erste Datenbit eines
Rahmens ein Null-Bit ist.
Die beschriebene Ausführungsform der erfindungsgemäßen Phasen
verriegelungsschleife kann in verschiedener Weise modifiziert
werden. So kann beispielsweise die phasenverriegelte Schleife
dazu verwendet werden, ein lokales Oszillatorsignal mit einem
AMI- oder anderweitig kodierten Datensignal frequenzmäßig aus
zurichten, wobei geeignete Modifikationen in der logischen
Schaltung der Phasen- und Frequenzdetektoren zum Feststellen und
Korrigieren der fehlerhaften Regelimpulssignalerzeugung bei bi
polaren Verletzungen vorgenommen werden.
Claims (13)
1. Phasenverriegelte Schleife zum Synchronisieren eines
lokalen Digitalsignals mit einem ankommenden Digitalsignal,
mit einer ersten Schaltung zum frequenzmäßigen Vergleich
der beiden Signale und Korrigieren der Frequenz des lokalen
Signals und einer zweiten Schaltung zum phasenmäßigen Vergleich
der beiden Signale und Korrigieren der Frequenz des
lokalen Signals, gekennzeichnet durch Schaltungsanordnungen
(202, 209, 226, 228, 230; 404, 410) zum Feststellen
verlängerter Impulsbreiten in dem ankommenden Digitalsignal
und korrektivem Erhöhen der Frequenz des lokalen Signals
bei Feststellen einer derartigen Verlängerung, um einer
Abwärtskorrektur der Frequenz des lokalen Signals
durch die erste (3) und zweite Schaltung (1) auf Grund
der Feststellung verlängerter Impulsbreiten des ankommenden
Signals entgegenzuwirken, so daß das lokale Signal und
das ankommende Signal unabhängig von Impulsbreitenunregelmäßigkeiten
des ankommenden Signals phasen- und frequenzverriegelt
gehalten werden.
2. Phasenverriegelte Schleife nach Anspruch 1, dadurch gekennzeichnet,
daß ein spannungsgeregelter Oszillator (21) zum
Erzeugen eines Hochfrequenzsignals vorgesehen ist, von dem
das lokale Digitalsignal abgeleitet wird.
3. Phasenverriegelte Schleife nach Anspruch 2, dadurch gekennzeichnet,
daß die erste und zweite Schaltung ein Frequenzdetektor (3)
bzw. ein Phasendetektor (1) sind, die Auf- und
Ab-Regelsignale an den spannungsgeregelten Oszillator (21)
zur Korrektur der Frequenz des lokalen Digitalsignals
anlegen.
4. Phasenverriegelte Schleife nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die Schaltungsanordnungen
zum Feststellen verlängerter Impulsbreiten
logische Schaltungen (202, 209, 226, 228, 230, 404, 410)
aufweisen zum Erzeugen eines Frequenzerhöhungsregel
spannungssignals, wenn der Phasendetektor (1) und/oder der
Frequenzdetektor (3) ein Frequenzverringerungsregel
spannungssignal für mehr als eine Periode des lokalen Signals
erzeugt.
5. Phasenverriegelte Schleife nach einem der Ansprüche 2 bis 4,
dadurch gekennzeichnet, daß ein Schleifenfilter (15, 17,
19) zum Summieren und Integrieren der Regelspannungssignale
und Erzeugen eines Gleichspannungsregelsignals als
Eingangsregelspannung für den spannungsgeregelten Oszillator (21)
vorgesehen ist.
6. Phasenverriegelte Schleife nach einem der Ansprüche 2 bis 6,
dadurch gekennzeichnet, daß der spannungsgeregelte
Oszillator (21) einen Digitalsignalteiler (5) zur Frequenz
teilung des vom spannungsgeregelten Oszillator (21) abgegebenen
Hochfrequenzsignals und zur entsprechenden Erzeugung
des lokalen Signals aufweist.
7. Phasenverriegelte Schleife nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß das ankommende Signal
ein ASI-kodiertes Datensignal ist, in dem Rahmenimpulse
durch bipolare Verletzungen gekennzeichnet sind, daß die
ASI-kodierten Datensignale in NRZ-kodierte Datensignale
umgewandelt werden, daß der Frequenzdetektor (3) und/oder
der Phasendetektor (1) Schaltungsanordnungen (202, 209, 226,
228, 230; 404, 410) aufweist zum Feststellen bipolarer
Verletzungen in dem NRZ-kodierten Datensignal und zum
Korrigieren der Frequenz- und Phasenregelsignale für den
Fall, daß einer bipolaren Verletzung unmittelbar ein Null-Bit
folgt.
8. Phasenverriegelte Schleife, nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß das Schleifenfilter
einen Operationsverstärker (15) und eine zwischen seinen
invertierenden Eingang und seinen Ausgang gelegte Reihenschaltung
aus einem Widerstand (17) und einem Kondensator
(19) aufweist, wobei der nichtinvertierende Eingang auf
Masse gelegt ist.
9. Phasenverriegelte Schleife nach Anspruch 8, dadurch gekennzeichnet,
daß die Phasen- und Frequenzregelsignale über
entsprechende Stromquellenschaltungen (7, 8, 9, 11,
13) an den invertierenden Eingang des Operationsverstärkers (15)
angelegt sind.
10. Phasenverriegelte Schleife nach Anspruch 9, dadurch gekennzeichnet,
daß die Stromquellenschaltungen (7, 8, 9, 11, 13)
Stromsignale mit Größen erzeugen, die durch einen vorbestimmten
Strombezugswert gekennzeichnet sind.
11. Phasenverriegelte Schleife nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die Schaltungen zum
Feststellen von bipolaren Verletzungen logische Schaltungen
(202, 209, 226, 228, 230, 404, 410) sind.
12. Phasenverriegelte Schleife nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß der Digitalsignal
teiler ein Zähler (5) ist.
13. Phasenverriegelte Schleife nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß das Hochfrequenzsignal
eine Frequenz von etwa 4,096 MHz aufweist und der Digital
signalteiler (5) dieses Signal durch 21,3 teilt und somit
ein lokales Signal mit 192 kHz erzeugt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CA000517262A CA1284361C (en) | 1986-08-29 | 1986-08-29 | Analog phase locked loop |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3728022A1 true DE3728022A1 (de) | 1988-03-24 |
DE3728022C2 DE3728022C2 (de) | 1989-08-10 |
Family
ID=4133842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873728022 Granted DE3728022A1 (de) | 1986-08-29 | 1987-08-22 | Analoge phasenverriegelte schleife |
Country Status (7)
Country | Link |
---|---|
US (1) | US4803705A (de) |
JP (1) | JPH0824288B2 (de) |
CA (1) | CA1284361C (de) |
DE (1) | DE3728022A1 (de) |
FR (1) | FR2603438A1 (de) |
GB (1) | GB2194714B (de) |
IT (1) | IT1222560B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4231175C1 (de) * | 1992-09-17 | 1994-01-13 | Siemens Ag | Anordnung zur Taktrückgewinnung |
DE19816124C2 (de) * | 1997-07-01 | 2003-05-28 | Agilent Technologies Inc | Überabtastungsdrehfrequenzdetektor |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3722328A1 (de) * | 1987-07-07 | 1989-01-19 | Broadcast Television Syst | Schaltungsanordnung zur gewinnung eines taktsignals |
FR2635623B1 (fr) * | 1988-08-19 | 1990-11-09 | Philips Nv | Dispositif de synchronisation sur des paquets de donnees numeriques et lecteur le comprenant |
DE3912837A1 (de) * | 1989-04-19 | 1990-10-25 | Thomson Brandt Gmbh | Regelschaltung |
US5056118A (en) * | 1989-05-16 | 1991-10-08 | Rockwell International Corporation | Method and apparatus for clock and data recovery with high jitter tolerance |
US4975650A (en) * | 1989-07-24 | 1990-12-04 | Motorola, Inc. | Phase detector |
EP0410029B1 (de) * | 1989-07-25 | 1995-01-04 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Nachlaufsynchronisation |
US5057793A (en) * | 1989-11-13 | 1991-10-15 | Cowley Nicholas P | Frequency synthesizer PLL having digital and analog phase detectors |
FI87026C (fi) * | 1989-12-01 | 1992-11-10 | Nokia Mobile Phones Ltd | Pao en digital faslaosningskrets baserad frekvensdetektor |
GB2244191B (en) * | 1990-05-19 | 1994-04-20 | Roke Manor Research | Clock recovery arrangement |
US5644605A (en) * | 1990-11-13 | 1997-07-01 | Dallas Semiconductor Corp. | Jitter attenuator |
JP2938562B2 (ja) * | 1990-11-28 | 1999-08-23 | 株式会社日立製作所 | 位相同期回路ic |
US5249186A (en) * | 1991-01-16 | 1993-09-28 | Rolm Company | Apparatus for detecting the start of frame in bipolar transmission systems |
FR2673344B1 (fr) * | 1991-02-22 | 1993-05-28 | Telecommunications Sa | Comparateur de phase/frequence pour circuit de recuperation de rythme. |
US5164966A (en) * | 1991-03-07 | 1992-11-17 | The Grass Valley Group, Inc. | Nrz clock and data recovery system employing phase lock loop |
US5184350A (en) * | 1991-04-17 | 1993-02-02 | Raytheon Company | Telephone communication system having an enhanced timing circuit |
JP2993200B2 (ja) * | 1991-07-31 | 1999-12-20 | 日本電気株式会社 | 位相同期ループ |
US5319680A (en) * | 1991-09-03 | 1994-06-07 | The Whitaker Corporation | Phase locked loop synchronization system for use in data communications |
US5173664A (en) * | 1991-09-16 | 1992-12-22 | Minnesota Mining And Manufacturing Company | Phase locked loop having constant gain for recovering clock from non-uniformly spaced data |
DE69204144T2 (de) * | 1991-11-25 | 1996-03-21 | Philips Electronics Nv | Phasenregelschleife mit Frequenzabweichungsdetektor und Decodierschaltung mit einer solchen Phasenregelschleife. |
KR950008461B1 (ko) * | 1992-03-18 | 1995-07-31 | 재단법인 한국전자통신연구소 | Nrz 데이터 비트 동기 장치 |
JP2854777B2 (ja) * | 1992-04-27 | 1999-02-03 | 株式会社東芝 | 位相同期ループ回路と信号抽出方法 |
US5313499A (en) * | 1992-04-29 | 1994-05-17 | International Business Machines Corporation | Constant gain phase lock-loop |
US5422911A (en) * | 1993-09-17 | 1995-06-06 | Motorola, Inc. | Frequency walled phase lock loop |
DE69535087T2 (de) * | 1994-03-11 | 2006-12-21 | Fujitsu Ltd., Kawasaki | Schaltungsanordnung zur Taktrückgewinnung |
WO1995034127A1 (en) * | 1994-06-03 | 1995-12-14 | Sierra Semiconductor Corporation | A three-state phase-detector/charge pump circuit with no dead-band region |
US5463353A (en) * | 1994-09-06 | 1995-10-31 | Motorola, Inc. | Resistorless VCO including current source and sink controlling a current controlled oscillator |
JP3358335B2 (ja) * | 1994-11-04 | 2002-12-16 | 富士通株式会社 | クロック信号再生回路及び電圧制御発振器の負荷容量制御回路 |
KR970003097B1 (ko) * | 1994-12-02 | 1997-03-14 | 양승택 | 다단 제어구조를 갖는 고속 비트동기 장치 |
DE4444654B4 (de) * | 1994-12-15 | 2004-12-30 | Philips Intellectual Property & Standards Gmbh | Übertragungssystem zur Übertragung zweier binärer Signale, Multiplexer und Demultiplexer |
US5666084A (en) * | 1995-12-01 | 1997-09-09 | Motorola, Inc. | Multi-level demodulator and VCO circuit |
US5644743A (en) * | 1995-12-04 | 1997-07-01 | Motorola, Inc. | Hybrid analog-digital phase error detector |
JP3695833B2 (ja) * | 1996-04-05 | 2005-09-14 | 株式会社ルネサステクノロジ | Pll回路 |
US6100765A (en) * | 1998-01-09 | 2000-08-08 | Micron Technology, Inc. | Digital clock recovery loop |
US5940403A (en) * | 1996-11-07 | 1999-08-17 | Adtran, Inc. | Quarter-rate 2B1Q ISDN architecture with embedded differential delay compensation for extending range of DDS communications |
US6100767A (en) * | 1997-09-29 | 2000-08-08 | Sanyo Electric Co., Ltd. | Phase-locked loop with improved trade-off between lock-up time and power dissipation |
DE29718364U1 (de) | 1997-10-08 | 1997-12-11 | BEROLAB Communications GmbH, 13355 Berlin | Meßkit zur Messung der Taktfrequenz einer digitalen Datenleitung |
US6229864B1 (en) * | 1997-12-18 | 2001-05-08 | Philips Electronics North America Corporation | Phase locked loop lock condition detector |
CN1132371C (zh) * | 1998-02-25 | 2003-12-24 | 皇家菲利浦电子有限公司 | 用于同步振荡器信号的方法和装置 |
US6587528B1 (en) * | 1998-10-12 | 2003-07-01 | Ericsson Inc. | Systems and methods for extracting and digitizing phase and frequency information from an analog signal |
US6738429B1 (en) | 1999-06-01 | 2004-05-18 | Harris Corporation | Decision-directed carrier frequency detector and method for QAM |
GB2360152A (en) * | 2000-03-10 | 2001-09-12 | Rover Group | Control circuit arrangements |
US6316977B1 (en) | 2000-07-14 | 2001-11-13 | Pmc-Sierra, Inc. | Low charge-injection charge pump |
JP3674850B2 (ja) * | 2001-12-11 | 2005-07-27 | ソニー株式会社 | 電圧制御発振器の自走周波数の自動調整機能を有する位相ロックループ回路 |
KR100531469B1 (ko) * | 2003-01-09 | 2005-11-28 | 주식회사 하이닉스반도체 | 지연고정 정보저장부를 구비한 아날로그 지연고정루프 |
US7285994B2 (en) * | 2003-07-28 | 2007-10-23 | Analog Devices, Inc. | Rotational frequency detector system |
JP4598691B2 (ja) * | 2006-02-22 | 2010-12-15 | 富士通セミコンダクター株式会社 | Pll回路及び半導体装置 |
US7868669B2 (en) * | 2008-03-26 | 2011-01-11 | Infineon Technologies Ag | Self-regulated charge pump with loop filter |
US9338041B1 (en) * | 2015-07-24 | 2016-05-10 | Tm Ip Holdings, Llc | Extracting carrier signals from modulated signals |
US9338042B1 (en) | 2015-07-27 | 2016-05-10 | Tm Ip Holdings, Llc | Separating and extracting modulated signals |
US9516490B1 (en) | 2016-04-20 | 2016-12-06 | Tm Ip Holdings, Llc | Identifying devices with transpositional modulation |
US9473983B1 (en) * | 2016-04-26 | 2016-10-18 | Tm Ip Holdings, Llc | Transpositional modulation communications between devices |
US9628318B1 (en) | 2016-04-26 | 2017-04-18 | Tm Ip Holdings, Llc | Transpositional modulation communications |
US11437999B1 (en) | 2021-02-19 | 2022-09-06 | Northrop Grumman Systems Corporation | Analog phase lock loop |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1456453A (en) * | 1974-01-31 | 1976-11-24 | Ibm | Phase locked oscillators |
US3878334A (en) * | 1974-04-10 | 1975-04-15 | Gen Dynamics Corp | Data synchronizing systems |
US4110557A (en) * | 1976-12-27 | 1978-08-29 | Sperry Rand Corporation | Phase lock oscillator for use in data processing system |
US4242639A (en) * | 1978-09-05 | 1980-12-30 | Ncr Corporation | Digital phase lock circuit |
JPS5781752A (en) * | 1980-11-11 | 1982-05-21 | Fujitsu Ltd | Demodulating circuit for transmission system of same direction data |
DE3204229A1 (de) * | 1981-03-31 | 1982-10-21 | Siemens AG, 1000 Berlin und 8000 München | Sende- und empfangseinrichtung fuer eine digitale fernmeldeendstelle, insbesondere fuer eine teilnehmerstation bzw. fuer eine vermittlungsstation, einer fernmeldeanlage |
JPS5829113A (ja) * | 1981-08-12 | 1983-02-21 | Toshiba Corp | デジタル信号処理装置の同期回路 |
FR2517908A1 (fr) * | 1981-12-03 | 1983-06-10 | Telephonie Ind Commerciale | Procede et systeme de transmission entre deux organes d'informations codees sous forme d'octets et multiplexees dans le temps |
JPH0712146B2 (ja) * | 1982-08-05 | 1995-02-08 | セイコーエプソン株式会社 | Vfo回路 |
US4574243A (en) * | 1984-01-03 | 1986-03-04 | Motorola, Inc. | Multiple frequency digital phase locked loop |
JPS60200635A (ja) * | 1984-03-26 | 1985-10-11 | Victor Co Of Japan Ltd | デジタル信号復調装置のビツトクロツク信号発生装置 |
JPS60206339A (ja) * | 1984-03-30 | 1985-10-17 | Victor Co Of Japan Ltd | デジタル信号復調装置のビツトクロツク信号発生装置 |
JPS60256988A (ja) * | 1984-06-02 | 1985-12-18 | Fujitsu Ltd | デジタル式デ−タセパレ−ト回路 |
-
1986
- 1986-08-29 CA CA000517262A patent/CA1284361C/en not_active Expired - Lifetime
-
1987
- 1987-08-19 US US07/087,049 patent/US4803705A/en not_active Expired - Lifetime
- 1987-08-20 GB GB8719676A patent/GB2194714B/en not_active Expired - Lifetime
- 1987-08-22 DE DE19873728022 patent/DE3728022A1/de active Granted
- 1987-08-27 FR FR8712061A patent/FR2603438A1/fr not_active Withdrawn
- 1987-08-28 JP JP21626687A patent/JPH0824288B2/ja not_active Expired - Lifetime
- 1987-08-28 IT IT21747/87A patent/IT1222560B/it active
Non-Patent Citations (2)
Title |
---|
IBM Technical Disclosure Bulletin, Vol.28, No.7, Dez.1985, S.2989-2990 * |
IEEE Transactions on Communications, Vol.COM-27, No.9, Sept.1979, S.1288-1295 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4231175C1 (de) * | 1992-09-17 | 1994-01-13 | Siemens Ag | Anordnung zur Taktrückgewinnung |
US5418822A (en) * | 1992-09-17 | 1995-05-23 | Siemens Aktiengesellschaft | Configuration for clock recovery |
DE19816124C2 (de) * | 1997-07-01 | 2003-05-28 | Agilent Technologies Inc | Überabtastungsdrehfrequenzdetektor |
Also Published As
Publication number | Publication date |
---|---|
JPH0824288B2 (ja) | 1996-03-06 |
IT1222560B (it) | 1990-09-05 |
GB2194714A (en) | 1988-03-09 |
CA1284361C (en) | 1991-05-21 |
DE3728022C2 (de) | 1989-08-10 |
US4803705A (en) | 1989-02-07 |
IT8721747A0 (it) | 1987-08-28 |
JPS63253741A (ja) | 1988-10-20 |
FR2603438A1 (fr) | 1988-03-04 |
GB2194714B (en) | 1990-10-31 |
GB8719676D0 (en) | 1987-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3728022C2 (de) | ||
DE69424373T2 (de) | Phasenregelschleife mit Überbrückungsmodus | |
DE69535087T2 (de) | Schaltungsanordnung zur Taktrückgewinnung | |
DE69229016T2 (de) | System zur Rückgewinnung von Daten und NRZ-Taktsignalen mit einer Phasenregelschleife | |
DE3888927T2 (de) | Taktwiedergewinnungsanordnung. | |
DE68921700T2 (de) | Phasenverriegelungsschleife zum Ableiten eines Taktsignals in Datenübertragungsverbindungen mit Gigabit-Übertragungsraten. | |
DE69131066T2 (de) | Anordnung zum extrahieren von asynchronen signalen | |
DE3856178T2 (de) | Quotient-Phasenverschiebungs-Prozessor für digitale Phasenregelschleife | |
DE69513088T2 (de) | Einrichtung zum Ableiten eines Taktsignals | |
DE69123473T2 (de) | Schaltungsanordnung zum Ableiten eines Bitsynchronisierungssignals mittels Rahmensynchronisation | |
DE2645638C2 (de) | Phasendetektor in einer phasenstarren Schleife | |
DE60112528T2 (de) | PLL Schaltkreis und optischer Empfänger in einem optischen Kommunikationssystem | |
DE102005008279B4 (de) | CDR-basierte Taktsynthese | |
DE60302440T2 (de) | Schwingungsarme phasenregelschleife | |
DE3817305A1 (de) | Digitale pll-schaltung | |
DE3906094C2 (de) | Digitale Phasen/Frequenz-Detektorschaltung | |
DE69608082T2 (de) | Mikrowellen-Mehrphasendetektor | |
DE69918250T2 (de) | Vorrichtung zur Wiedergewinnung und Identifizierung eines Taktsignals | |
DE69221748T2 (de) | Schaltungsanordnung zur Taktrückgewinnung | |
WO2003034647A1 (de) | Vorrichtung zur rekonstruktion von daten aus einem empfangenen datensignal sowie entsprechende sende- und empfangsvorrichtung | |
EP0973263B1 (de) | Taktgenerator und Synchronisierungsverfahren | |
DE60306424T2 (de) | Verriegelte regelkreise mit niedriger verriegelungszeitverzögerung mit der verwendung einer zeitzyklusunterdrückungsvorrichtung | |
EP0262609A2 (de) | Digitaler Phasenregelkreis | |
DE3245438C2 (de) | Frequenzsensitive Phasenregelschleife | |
DE60000750T2 (de) | Phasenregelkreis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |