DE3718469A1 - Synchrones fifo - register - Google Patents

Description

Die vorliegende Erfindung betrifft ein synchrones FIFO-Register nach dem Oberbegriff des Patentanspruches 1.

Ein FIFO-Register (First in - first out) ist bekanntlich ein digitaler Speicher mit einem Ausgang, an welchem die Datenworte in der Reihenfolge erscheinen, in der sie am Eingang geschrieben wurden, wobei ein Datenwort solange am Ausgang erhalten bleibt, bis an einem Lese-Eingang ein Lese-Signal eintrifft, welches bewirkt, daß das nächste Datenwort an den Ausgang verlegt wird. Derartige FIFO-Register, die aus einer Steuerschaltung und einer Flipflop-Matrix mit längs paralleler Zeilen bzw. Spalten angeordneten D-Flipflops bestehen, erweisen sich als nachteilig im Hinblick auf ihre relativ aufwendige Realisierung.

Der Erfindung liegt daher die Aufgabe zugrunde, ein FIFO-Register zu schaffen, das sich mit relativ geringem schaltungstechnischem Aufwand realisieren läßt.

Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruches 1 angegebenen Maßnahmen gelöst. Eine solche Ausgestaltung eines FIFO-Registers bringt den Vorteil einer sehr einfachen Simulierbarkeit mit sich und ermöglicht in besonders aufwandsparender Weise dessen Realisierung unter monolithischer Integrierung. Weitere Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Die Erfindung wird nachfolgend anhand einer Zeichnung beispielsweise näher erläutert. Es zeigt:

Fig. 1 das Blockschaltbild eines FIFO-Registers nach der Erfindung,

Fig. 2 das Schaltbild einer Steuerstufe und einer Flipflopspalte für ein solches FIFO-Register,

Fig. 3 ein Zeitdiagramm verschiedener Signale in einem solchen FIFO-Register,

Fig. 4 eine Tabelle zur Veranschaulichung der sogenannten Transparenz eines solchen FIFO-Registers.

Das FIFO-Register nach Fig. 1 weist eine Flipflop-Matrix auf, die aus drei Reihenschaltungen mit je drei Speicherzellen U 1, U 2, U 3, V 1, V 2, V 3 und W 1, W 2, W 3 besteht. Einse solche Speicherzelle (Data Latch) ist im Prinzip ein statisch getaktetes D-Flipflop, wie es im Buch "Halbleiter-Schaltungstechnik" von U. Tietze und Ch. Schenk, Springer Verlag 1978, Seite 164 dargestellt ist. Die mittleren Speicherzellen U 2, V 2 und W 2 werden gemeinsam mit einem Steuersignal c beaufschlagt, das von einer zwischen zwei Steuerstufen C 1 und C 3 eingefügten weiteren Steuerstufe C 2 geliefert wird, wobei die Steuerstufe C 1 gemeinsam die Speicherzellen U 1, V 1, W 1 und die Steuerstufe C 3 gemeinsam die Speicherzellen U 3, V 3, W 3 steuert.

Jede Steuerstufe C 1, C 2, C 3 weist einen Eingang für je ein Schreibbefehlsignal (Strobe) S, S 1 bzw. S 2 auf, das ausgangsseitig jeweils in das Schreibsignal S 1, S 2 bzw. S 3 für die nächste Stufe, wenn vorhanden, umgewandelt wird. Zudem weist jede Steuerstufe C 1, C 2, C 3 einen weiteren Eingang für je ein Füllzustandssignal F, F 1, F 2 auf, das jeweils in das Füllzustandssignal F 1, F 2 bzw. F 3 für die nächste Stufe, wenn vorhanden, umgewandelt wird. Die drei Steuerstufen, die gemeinsam mit einem Takt Tk beaufschlagt werden, weisen zudem je einen weiteren Eingang für ein rückgekoppeltes Schreibbefehlsignal auf; die erste Steuerstufe C 1 wird mit dem Signal S 2, die zweite mit dem Signal S 3 und die dritte mit einem Lesebefehlsignal r beaufschlagt.

Die Steuerstufe C 2 nach Fig. 2 weist ein flankengetriggertes, mit dem Taktsignal Tk beaufschlagtes D-Flipflop KS auf, dessen D-Eingang ein neues Füllzustandssignal g 2 zugeführt wird, das von einem UND-Tor U 1 geliefert wird, welches das über einen Inverter N 1 geführte Signal S 3 und das Ausgangssignal eines ODER-Gatters G 1 zusammenfaßt. Der eine Eingang dieses ODER-Gatters G 1 ist mit dem das Signal F 2 liefernden Q-Ausgang des D-Flipflops KS und der andere Eingang mit dem das Signal S 2 liefernden Ausgang eines weiteren UND-Tores U 2 verbunden, welches das invertierte Signal F 2 mit dem Ausgangssignal eines ODER-Gatters G 2 verknüpft, der die Signale F 1 und S 1 zusammenfaßt. Zudem ist noch ein weiteres UND-Tor U 3 vorhanden, welches das Signal S 2 mit dem über einen Inverter N 2 geführten Taktsignal Tk verknüpft und das Steuersignal c liefert, wobei anstelle des invertierten Signals Tk auch ein in Fig. 2 nicht dargestelltes Signal eingesetzt werden kann, das dieselbe Periodizität wie das Signal Tk besitzt und einen korrekten Zeitablauf gewährleistet.

In Fig. 3 sind der Takt Tk, die Signale S 1, S 2, S 3, das Steuersignal c, das Neufüllzustandssignal g 2, die Datensignale u, u 2, u′, u′ 2 und die Füllzustandssignale F 1, F 2 dargestellt. Der Takt Tk ist ein rechteckförmiges Signal, von dem zwei ansteigende Flanken in den Zeitpunkten P 1 und P 3 und eine abfallende Flanke im Zeitpunkt P 2 dargestellt sind. Die Zeit zwischen den Punkten P 1 und P 2 ist zur Vorbereitung der Schreibbefehlsignale (Strobes) und die Zeit zwischen den Punkten P 2 und P 3 für die Weitergabe der Daten vorgesehen, woraus sich ein Zyklus, bestehend aus einer Steuerphase und einer Schreibphase ergibt. Die Signale S 1, S 2, S 3 und g 2 sind während der Steuerphase und die Signale c, u 2, u′ 2 und u′ während der Schreibphase aktiv. Die Signale F 1 und F 2 aktualisieren sich mit der Flanke P 3. Der maximal mögliche Takt ist abhängig einerseits von der Zeit, die die Signale F, F 1, F 2, F 3 brauchen, um die ganze Schaltung zu durchlaufen und andererseits von der Zeit, die die Daten brauchen, um von u nach u′ zu gelangen. Die entsprechenden maximalen Verzögerungszeiten bestimmen die größtmögliche Taktfrequenz. Der Takt kann hingegen beliebig langsam sein.

Das FIFO-Register nach Fig. 1 funktioniert folgendermaßen:

Die Steuerstufen C 1, C 2, C 3 veranlassen eine schrittweise nacheinanderfolgende Übertragung von einem Datenbit u = 1 oder u = 0 über die drei Speicherzellen U 1, U 2, U 3, und zwar jeweils während der Zeit, in der die Steuersignale b, c bzw. d den Wert "1" aufweisen. Entsprechendes geschieht immer gleichzeitig mit den Zellen V 1, V 2, V 3 und W 1, W 2, W 3. Dabei wird das Einschreiben der Daten u, v, w in die Stufe 1 mit Hilfe des Signals S und das Auslesen der Daten u′, v′, w′ von der Stufe 3 mit Hilfe des Signals r derart extrem gesteuert, daß beide Operationen weitgehend unabhängig voneinander erfolgen können. Für die Steuersignale b, c, d sind alle 8 möglichen Werte von 000 bis 111 erlaubt, wodurch 8 Transfermöglichkeiten entstehen. Die Kombination 000 für die Signale b, c, d ergibt keinen Datentransfer. Die nacheinander angelegten Kombinationen 000, 100, 010, 001, erlauben eine Übertragung des Eingangsbits in einer minimalen Zeit von drei Zyklen. Bei der Aufeinanderfolge der Kombinationen 000, 110, 001 oder 000, 100, 011 wird das Eingangsbit in einer minimalen Zeit von zwei Zyklen übertragen. Der Sprung von den Zuständen 000 zu den Zuständen 111 macht das FIFO-Register transparent, indem das Eingangsbit in einem einzigen Zyklus zum Ausgang gelangt.

In der Steuerphase eines einzelnen Zyklus wird jeweils die Verschiebung bestimmt, das heißt, es wird entschieden, ob eine Verschiebung (z. B. c = 1) stattfindet oder nicht (c = 0). Am Ende der Schreibphase wird der Füllzustand der Stufe C 2 bestimmt, das heißt, es wird registriert, ob die Speicherzelle der Stufe C 2 beschrieben, gelesen oder beschrieben und gelesen wurde, denn die Speicherzelle muß ein einziges Mal gelesen werden, um keinen Bitverlust oder keine Bitduplizierung zu haben. Die Bestimmung, ob der Füllzustand relevant ist oder nicht, ist wichtig, weil die Speicherzellen ihre Information behalten, auch nachdem sie gelesen wurden.

In Fig. 1 sind nur die drei letzten Steuerstufen eines FIFO-Registers dargestellt. Sollte jedoch beispielsweise die Stufe C 1 die erste sein, so müßte der Eingang für das Signal F oder S geerdet werden; denn es genügt eines der beiden Signale S oder F, um zu bewirken, daß die Daten eingeschrieben werden.

Die Schaltung nach Fig. 2 funktioniert folgendermaßen:

Die Steuerstufe C 2 muß zwei Signale erzeugen, das Signal g 2, das den neuen relevanten Füllzustand angibt, und das Schreibbefehlsignal S 2 (Strobe), welches der Stufe C 3 anzeigt, daß die Stufe C 2 beschrieben wird. Das Signal F 2 bezieht sich auf den aktuellen Füllzustand und besagt, ob dieser relevant (F 2 = 1) oder nicht relevant (F 2 = 0) ist. Der neue Zustand des Signals g 2 wird vom Signal S 3 über das UND-Tor U 1 übernommen und mit der steigenden Flanke P 3 als Signal F 2 vom Flipflop KS abgegeben. Das Signal g 2 wird durch die Bedingung g 2 = XS 3 · (F 2 + (-XF 2 · (F 1 + S 1))) bestimmt, worin das Präfix X ein Negationssymbol und F 1 und S 1 der Füllzustand bzw. der Schreibbefehlzustand der vorhergehenden Stufe sind. Das Signal F 2 kann z. B. "0" oder "1" sein. Somit gelten für die Signale S 3, c und F 3 die Beziehungen:

S 2 = (F 1 + S 1) · XF 2
c = S 2 · XTk
F 2(T ≦λτ Tk) = (S 2 + F 2(T ≦ωτ Tk)) · XS-3

Die gespeicherten Daten in den Zellen der vorhergehenden Stufe können relevant sein oder nicht; wenn sie relevant sind, müssen sie gelesen, d. h. übertragen werden, anderenfalls nicht.

Wenn die Werte in den Speicherzellen U 2, V 2, W 2 der 2. Stufe irrelevant sind und die der 1. Stufe entweder relevant sind oder in diesem Zyklus relevant werden und übernommen werden sollen, muß das Signal S 1 = 1 werden oder F 1 = 1 sein, damit während der Schreibphase (Tk = 0) die Speicherzellen U 2, V 2, W 2 die relevanten Werte übernehmen können. Zugleich muß die Stufe C 2 weitermelden, ob die Zellen U 2, V 2, W 2 relevante Werte übernommen haben (F 2 = 1) oder nicht (F 2 = 0). Dies geschieht folgendermaßen:

Wenn die 3. Stufe die in den Zellen U 2, V 2, W 2 der 2. Stufe gespeicherten relevanten Werte nicht liest, dann bleiben die relevanten Werte in diesen Zellen und F 2 ist gleich "1"; andernfalls, d. h. wenn diese relevanten Werte gelesen werden, muß F 2 gleich "0" werden. Wenn die 2. Stufe irrelevante Werte (F 2 = 0) aufweist und beschrieben wird, dann würde sie relevante Werte (F 2 = 1) erhalten und es bleibt die Frage, ob die folgende 3. Stufe die 2. Stufe in dieser Zeit liest oder nicht. Werden sie nicht gelesen (S 3 = 0), so werden sie relevant (F 2 = 1); werden sie jedoch gleichzeitig gelesen (S 3 = 1), so bleiben sie irrelevant (F 2 = 0), obwohl auch sie in diesem Zyklus geschrieben wurden. Durch diese Eigenschaft wird die Transparenz des erfindungsgemäßen FIFO-Registers nachgewiesen.

Diese Transparenz besteht immer dann, wenn eine Anzahl m aufeinanderfolgender Speicherzellen einer Reihe bereits gelesen wurde und daher irrelevante Werte aufweist, so daß für die die entsprechenden Füllzustandssignale die Werte Fi = 1, F(i + 1) = 0, F(i + 2) = 0, . . . F(i + m) = 0 und F(i + m + 1) = 1 haben, worin Fi nicht unbedingt gleich F 1 sein muß. Unter diesen Bedingungen bewirkt ein neuer Schreibbefehl der ersten Stufe (S = 1, F = 0), daß das relevante Bit in der Stelle i in einem einzigen Zyklus auf die Stelle i + m springt. Diese spezielle Eigenschaft wird anhand der Tabelle nach Fig. 4 veranschaulicht, die sich auf ein FIFO-Register mit 8 in Reihe geschalteten Speicherzellen bezieht. Die Signale S und r entsprechen den gleichnamigen in Fig. 1 bis 3.

In weiterer Ausgestaltung der Erfindung können in einzelnen Steuerstufen das Eingangs-ODER-Gatter, z. B. das Gatter G 2 in Fig. 2, entfallen oder der entsprechende Eingang für das Signal S 1 kann geerdet werden, um nur mit dem Füllzustandssignal, z. B. mit dem Signal F 1 in Fig. 2, zu arbeiten. In diesem Fall ist das FIFO-Register zwar nur zwischen diesen Steuerstufen transparent, die Taktfrequenz kann jedoch vergrößert werden, wobei das Taktsignal an sich alle Stufen gemeinsam steuern kann. Die Taktfrequenz kann beispielsweise um einen Faktor n vergrößert werden, falls n-1 derart geerdete Stufen jeweils als erste Steuerstufen unter den verschiedenen Gruppen vorhanden sind, in die die ganze Reihe geteilt werden kann.

Vorzugsweise können alle Kippstufen (z. B. KS in Fig. 2) mit einem Rücksetzeingang versehen sein, um alle Spalten der Flipflop-Matrix bei Bedarf gemeinsam mit Hilfe eines Rücksetzsignals RS zu leeren.

Claims (8)

1. Synchrones FIFO-Register mit einer von einer Steuerschaltung gesteuerten Flipflop-Matrix zur seriellen Verschiebung von parallel ankommenden Datenbits (u, v, w), wobei die Steuerschaltung mindestens eine eine Flipflopspalte der Matrix steuernde Steuerstufe (C 2) aufweist, dadurch gekennzeichnet, daß die Steuerstufe (C 2) eingangsseitig mit einem Füllzustandssignal F 1 und einem Schreibbefehlsignal S 1 beaufschlagt ist und ausgangsseitig ein eigenes Füllzustandssignal F 2 und ein eigenes Schreibbefehlsignal S 2 liefert, wobei der Steuerstufe (C 2) ein zusätzliches Schreibbefehlsignal S 3 zugeführt wird, daß für diese Signale die drei Beziehungen S 2 = (F 1 + S 1) · XF 2
c = S 2 · XTk′
F 2(T ≦λτ Tk′) = (S 2 + F 2(T ≦ωτ Tk′)) -· XS 3gelten, worin c das Steuersignal für die Flipflopspalte, T eine Zeit, X ein Negations-Präfix und Tk′ ein Zeitpunkt ist, dem eine aktive Flanke des Taktes (Tk) entspricht, und daß die Flipflops der Matrix Speicherzellen (Data Latch) sind.

2. FIFO-Register nach Anspruch 1, dadurch gekennzeichnet, daß das Füllzustandssignal F 1 und das Schreibbefehlsignal S 2 von einer der Steuerstufe (C 1) vorgeschalteten weiteren Steuerstufe (CC 1) geliefert werden.

3. FIFO-Register nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das zusätzliche Schreibbefehlsignal (r) der letzten Stufe ein externes Schreibbefehlsignal ist.

4. FIFO-Register nach einem der Ansprüche 1, 2 oder 3, dadurch gekennzeichnet, daß das zusätzliche Schreibbefehlsignal (S 3) das Schreibbefehlausgangssignal einer nachgeschalteten Steuerstufe (C 3) ist.

5. FIFO-Register nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß für mindestens eine Steuerstufe die vereinfachte Beziehung S 2 = F 1 · XF 2für das Schreibbefehlsignal gilt.

6. FIFO-Register nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß zur Implementierung der dritten Beziehung eine Kippstufe (KS) vorhanden ist, deren Takteingang mit dem Takt (Tk) und deren D-Eingang mit einem Signal g 2 beaufschlagt wird, für das die weitere Beziehung g 2 = S 3 · (F 2 + S 2)gilt.

7. FIFO-Register nach Anspruch 6, dadurch gekennzeichnet, daß mehrere Steuerstufen (C 1, C 2, C 3) mit je einer solchen Kippstufe (KS) versehen sind.

8. FIFO-Register nach Anspruch 7, dadurch gekennzeichnet, daß mindestens eine dieser Kippstufen rücksetzbar und an eine gemeinsame Löschleitung angeschlossen ist.