DE3546774C2 - - Google Patents

Description

Die Erfindung bezieht sich auf ein elektronisches Musikinstrument gemäß dem Oberbegriff des Anspruchs 1.

Ein elektronisches Musikinstrument dieser Art ist beispielsweise aus der US-PS 44 61 199 bekannt. Bei diesem bekannten elektronischen Musikinstrument ist eine digitale Speichervorrichtung vorgesehen, die zum Speichern von digitalisierten Tondaten verwendet wird, welche auf den jeweiligen Abtastwerten eines extern zugeführten analogen Klangsignals basieren. Die jeweiligen Zugriffsadressen der Speichervorrichtung werden hierbei mittels eines Adreßgenerators festgelegt. Dieses bekannte Instrument weist ferner eine Steuervorrichtung auf, die auf der Basis der von dem Adreßgenerator erzeugten Zugriffsadressen das Einlesen eines abzutastenden Klangsignals in die Speichervorrichtung sowie das Auslesen bereits gespeicherter Tondaten zur Tonerzeugung steuert.

Ein Nachteil dieses bekannten Musikinstruments liegt darin, daß jeweils nur ein einziges externes Klangsignal zur gleichen Zeit abgetastet und in der Speichervorrichtung gespeichert werden kann. Darüber hinaus ist es nicht möglich, zur gleichen Zeit ein externes Klangsignal zu speichern und ein bereits gespeichertes Klangsignal für dessen Wiedergabe aus der Speichervorrichtung auszulesen. Die Einsatzmöglichkeiten dieses bekannten Musikinstruments im Hinblick auf das Ein- und Auslesen der jeweiligen Toninformation sind somit relativ stark eingeschränkt.

Der Erfindung liegt die Aufgabe zugrunde, ein elektronisches Musikinstrument gemäß dem Oberbegriff des Anspruchs 1 derart weiterzubilden, daß mit möglichst geringem schaltungstechnischen Aufwand ein wesentlich flexibleres Ein- und Auslesen der Toninformation ermöglicht ist.

Diese Aufgabe wird erfindungsgemäß mit den im Kennzeichnungsteil des Anspruchs 1 angegebenen Maßnahmen gelöst.

Mit den im Kennzeichnungsteil des Anspruchs 1 angegebenen Maßnahmen wird erreicht, daß mehrere externe Klangsignale zur gleichen Zeit abgetastet und in der Speichervorrichtung gespeichert werden können. Darüber hinaus ist es auch möglich, zur gleichen Zeit ein externes Klangsignal zu speichern und ein bereits gespeichertes Klangsignal für dessen Wiedergabe aus der Speichervorrichtung auszulesen. Hierdurch ergeben sich wesentlich erweiterte bzw. flexiblere Einsatzmöglichkeiten für ein Musikinstrument dieser Art, wobei diese Vorteile erfindungsgemäß mit nahezu vernachlässigbarem Schaltungsaufwand erreicht werden, so daß sich kaum Auswirkungen auf die Herstellungskosten des Geräts ergeben.

Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigt

Fig. 1 anhand eines Blockschaltbilds den prinzipiellen Aufbau einer Ausführungsform der Erfindung;

Fig. 2 ein Blockdiagramm mit einem Tonquellensteuerschaltkreis aus Fig. 1,

Fig. 3 ein Blockdiagramm mit einem Hauptsteuerbereich aus Fig. 2,

Fig. 4 eine schematische Darstellung eines Adreßgenerators aus Fig. 2,

Fig. 5 eine schematische Darstellung eines Auslösesteuerschaltkreises aus Fig. 3,

Fig. 6 ein Blockdiagramm mit einem Wellenformspeicher­ bereich und einem Interpolationsbereich aus Fig. 2,

Fig. 7 ein Flußdiagramm zur Erläuterung der Aufzeichnungsoperation der Ausführungsform gemäß den Fig. 1 bis 6 und

Fig. 8 ein Zeitdiagramm zur Erläuterung der Arbeitsweise der Ausführungsform unter Bezugnahme auf Fig. 7.

Nachfolgend wird eine Ausführungsform der Erfindung anhand der Zeichnung näher beschrieben. Fig. 1 zeigt die Gesamtkonstruktion der Ausführungsform. Eine Zentraleinheit bzw. CPU 11 erzeugt ein Tasteneingabesignal durch Erfassen der Betätigung einer Spieltaste auf einer Tastatur 12 und sie empfängt auch Schaltereingabesignale, die durch Betätigung von Schaltern in einem Steuerschaltbereich 13 bereitgestellt werden. Der Steuerschaltbereich 13 umfaßt einen Aufzeichnungs- und einen Wiedergabeschalter, deren Ausgangssignale der CPU 11 als Steuersignale zugeführt werden. Ein Adreßbus AB, ein Datenbus DB und ein Steuerbus CB sind mit einem Ende mit der CPU 11 und dem anderen Ende mit einem Tonquellensteuerschaltkreis 14 verbunden, der das Aufzeichnen und Wiedergeben von Tönen bewirkt.

Ein externes Klangsignal wird über einen Eingangsanschluß 16 einem Analog/Digital-Umwandler 15 zugeführt, um ein digitales Wellenformsignal bzw. digitalsierte Tondaten zu erhalten, die dem Tonquellensteuerschaltkreis 14 zugeführt werden. An den Eingangsanschluß 16 kann beispielsweise ein Mikrophon angeschlossen sein, so daß ein Notensignal, beispielsweise der Note C1 erhalten wird, wenn eine entsprechende Taste auf einem Piano betätigt wird, das als externes Klangsignal dem A/D-Umwandler 15 zugeführt wird. Der Tonquellensteuerschaltkreis 14 führt dem A/D-Umwandler 15 ein Abtasttaktsignal Φ_REC zu. Das externe Klangsignal wird durch den A/D-Umwandler 15 abgetastet und der Amplitudenpegel des abgetasteten externen Klangsignals wird mittels Pulscodemodulation (PCM) in ein digitales Wellenformsignal umgewandelt.

Das Ausgangssignal des A/D-Umwandlers 15 wird in einer Speichervorrichtung ("Wellenformspeicher"), die in dem Tonquellensteuerschaltkreis 14 vorgesehen ist, unter der Steuerung eines Adreßsteuerbereichs, der wiederum durch Befehle aus der CPU 11 aktivierbar ist, gespeichert. Die in dem Wellenformspeicher gespeicherten Wellenformdaten werden entsprechend den Steuersignalen des Adreßsteuerbereichs ausgelesen und in einem Digital/Analog-Umwandler 17, nachfolgend D/A-Umwandler genannt, entsprechend einem Wellenformlesetakt Φ_s aus dem Tonquellensteuerschaltkreis 14 in ein analoges Signal umgewandelt, das vier spannungsgesteuerten Oszillatoren 18-0 bis 18-3 mit einer vier-ton-polyphonen Struktur zugeführt wird. Zeitsteuerimpuls T1 bis T3 für ein vierkanaliges Zeitmultiplexverfahren werden in einer Eingangsstufe der spannungsgesteuerten Oszillatoren 18-0 bis 18-3 bereitgestellten, nicht abgebildeten Gattern als Freigabesignale zugeführt. Das Ausgangssignal des D/A-Umwandlers 17 wird über die entsprechenden Gatter während der zugehörigen Zeitperiode den spannungsgesteuerten Oszillatoren 18-0 bis 18-3 zugeführt. Des weiteren führt die CPU 11 den spannungsgesteuerten Oszillatoren Kanalschaltsignale CH0 bis CH3 zu, d. h. ein Tonsignal, das nur von einem vorbestimmten Kanal bereitgestellt wird. Das jeweils bereitgestellt Tonsignal wird von einem der zugehörigen Kanalausgangsanschlüsse 19-0 bis 19-3 einem nicht abgebildeten Klangsystem mit einem Verstärker, einem Lautsprecher, etc. zugeführt, von dem der zugehörige Ton erzeugt wird.

Nachfolgend wird der genaue Aufbau des Tonquellensteuerschaltkreises 14 anhand von Fig. 2 beschrieben. Der Tonquellensteuerschaltkreis 14 weist einen Schnittstellenbereich 141, eine Steuervorrichtung bzw. einen Hauptsteuerbereich 142, einen Adreßgenerator bzw. Adreßsteuerbereich 143 und einen Wellenformspeicherbereich 144 mit einem RAM und einem Interpolationsbereich 146 auf. Der Schnittstellenbereich 141 ist über den Adreßbus AB, den Datenbus DB und dem Steuerbus CB mit der CPU 11 verbunden und dient als Schnittstelle für den Datenaustausch zwischen der CPU 11 und dem Tonquellensteuerschaltkreis 14. Aus dem Schnittstellenbereich 141 werden dem Hauptsteuerbereich 142 verschiedene Steuersignale über einen internen Steuerbus ICB zugeführt. Auch Initialisierungsdaten, wie die erste Adresse eines Speicherplatzes in dem Wellenformspeicherbereich 144 und Tonhöhendaten des zu erzeugenden Tones, werden dem Adreßsteuerbereich 143 aus dem Schnittstellenbereich 141 über einen internen Datenbus IDB zugeführt. Weiterhin werden Wellenformdaten zwischen dem Schnittstellenbereich 141 und dem Wellenformspeicherbereich 144 über einen RAM-Datenbus RD übertragen. Der RAM-Datenbus RD dient sowohl als Pfad für die Wellenformdaten, die aus dem A/D-Umwandler 15 über ein Gatter 145 zugeführt werden, als auch für Wellenformdaten, die dem Interpolationsbereich 146 zugeführt werden. Der Hauptsteuerbereich 142 steuert den gesamten Tonquellensteuerschaltkreis 14.

Fig. 3 zeigt den Hauptsteuerbereich 142 genauer. Ein durch den internen Steuerbus ICB zugeführtes Steuersignal wird in einem Befehlssteuerschaltkreis 142a decodiert und die verschiedenen Befehle werden dann dem Adreßsteuerbereich 143 und einem internen Auslösesteuerbereich 142b zugeführt. Der Auslösesteuerschaltkreis 142b realisiert eine Verzögerungs- Auslösefunktion zum Durchführen einer Voraufzeichnung und einer regulären Aufzeichnung bei Beginn der Aufzeichnung, um den Verlust des Anfangsteiles des aufgezeichneten Klangs zu vermeiden. START- und STOP-Befehle werden dem Adreßsteuerbereich 143 aus dem Auslösesteuerschaltkreis 142b zugeführt und ein Gatterfreigabesignal GAD wird dem Gatter 145 zugeführt. Der Hauptsteuerbereich 142 umfaßt des weiteren einen Zeitsteuerschaltkreis 142c, der verschiedene Zeitsignale, darunter Taktsignale Φ_REC und Φ_S sowie die Zeitsignale T0 bis T3, bereitstellt., Die Fig. 8(1) bis 8(8) zeigen verschiedene Zeitsignale Φ_W, Φ_S, Φ_R, T0 bis T3 und Φ_REC. Der Hauptsteuerbereich 142 weist des weiteren einen DMA- Steuerschaltkreis 142d auf, der ein DMA-Anforderungssignal DMARQ über den internen Datenbus ICB bereitstellt und eine DMA-Steuerung entsprechend einem DMA-Bestätigungssignal durchführt. Ein Signal DMAD zur Bestimmung der Richtung des direkten Speicherzugriffs und ein DMA- Startbefehl DMAS wird vom Befehlssteuerschaltkreis 142a über die Leitung 142e bereitgestellt. Der Befehlssteuerschaltkreis 142a stellt auch ein Signal BS zur Verfügung, das ein Schaltsignal zum Umschalten der Datenübertragungsrichtung über den Datenbus DB ist, wenn Daten über den internen Steuerbus ICB in die CPU 11 eingelesen werden.

Der Adreßsteuerbereich 143 legt Adressen des Wellenformspeichers 144a (wird später beschrieben) in einem Wellenformspeicherbereich 144 fest. Er erneuert Speicheradressen unter der Steuerung des Hauptsteuerbereichs 142 und führt nach Abschluß dieser Operation dem Auslösesteuerschaltkreis 142b des Hauptsteuerbereichs 142 ein Ende-Signal zu. Durch den Adreßsteuerbereich 143 bereitgestellte Adreßdaten beeinhalten einen ganzzahligen Bereich und einen Dezimalbereich. Die Daten des ganzzahligen Bereichs werden dem Wellenformspeicherbereich 144 und die Daten des Dezimalbereichs werden dem Interpolationsbereich 146 zugeführt.

Der Wellenformspeicherbereich 144 zeichnet aus dem A/D- Umwandler 15 zugeführte Wellenformdaten auf und führt die gespeicherten Wellenformdaten über den RAM-Datenbus RD der CPU 11 oder dem Interpolationsbereich 146 zu.

Der Interpolationsbereich 146 bewirkt eine lineare Interpolation der aus dem Wellenformspeicherbereich ausgelesenen Wellenformdaten und stellt die interpolierten Daten dem D/A-Umwandler 17 zur Verfügung.

Die Fig. 4 zeigt Details des Adreßsteuerbereichs 143. Bezugszeichen 51 bezeichnet ein Tonhöhenregister zum Speichern der Tonhöhendaten zur Bestimmung der Tonhöhe eines zu erzeugenden Tones. Bezugszeichen 52 bezeichnet ein temporäres Speicherregister zum Speichern der Adreßdaten aus dem Wellenformspeicher 144a. Bezugszeichen 53 bezeichnet ein Enderegister zum Speichern des Endwerts einer Erneuerung des Inhalts des temporären Speicherregisters 52. Bezugszeichen 54 bezeichnet ein Schleifenstarterregister zum Speichern der Startadresse von eine Schleife festlegenden Adressen. Bezugszeichen 55 bezeichnet ein Schleifenendregister zum Speichern einer Endeadresse der eine Schleife festlegenden Adressen. Bezugszeichen 56 bezeichnet ein Spiel-Flip-Flop zur Steuerung des Starts/Stops der Erneuerung des Inhalts des temporären Speicherregisters 52. Bezugszeichen 57 bezeichnet ein Schleifen-Ein/Aus-Flip-Flop (LON-FF) zur Ein/Aus-Schaltung der Steuerung der Schleifenadreßfestlegung. Bezugszeichen 58 bezeichnet ein Umkehr-Flip-Flop zum Invertieren der Polarität eines jeden Bits der aus dem Tonhöhenregister 51 ausgelesenen Tonhöhendaten. Die obengenannten Teile 51 bis 58 bestehen jeweils aus vierstufigen Schieberegistern zum Schieben von Daten synchron mit dem Zeittakt Φ_S. Mit anderen Worten diese Teile stellen eine vierkanalige, viertonige polyphone Struktur dar, die mittels eines Zeitmultiplexverfahrens auf der Basis der Zeitsignale T0 bis T3 betrieben wird. Tonhöhendaten werden über den internen Datenbus IDB dem Tonhöhenregister 51 zugeführt und darin eingestellt, wenn ein Gatter 59 durch einen Befehl "SCHREIBE TONHÖHE", bereitgestellt durch die Hauptsteuereinheit 142, freigegeben wird und ein anderes Gatter 61 durch einen Inverter 60 gesperrt wird. Wenn die Tonhöhendaten eingestellt sind, wird der Ausgang des Inverters 60 invertiert und die eingestellten Tonhöhendaten durchlaufen das Gatter 61 und werden über ein EXKLUSIV-ODER-Gatter 62 einem UND-Gatter 62 zugeführt. Über den internen Datenbus IDB werden im temporären Speicherregister 52 Adreßdaten zugeführt und ein Befehl "SCHREIBE TEMP.", bereitgestellt durch den Hauptsteuerbereich 142, wird über ein UND-Gatter 64 einem Gatter 65 und über ein NOR-Gatter 66 auch einem Gatter 67 zugeführt, wodurch die Adreßdaten in dem temporären Speicherregister 52 eingestellt werden. Die eingestellten Adreßdaten werden einem Addierer 68 zugeführt, wo sie zu den über das UND-Gatter 63 zugeführten Tonhöhendaten addiert werden. Die Daten werden auch einem Komparator 69 zugeführt und werden nachfolgend über ein Gatter 67 zu dem temporären Speicherregister 52 zurückgeführt. Siebzehn Bits, die den ganzzahligen Datenteil der eingestellten Adresse darstellen, werden als Adressenfestlegungsdaten dem Wellenformspeicher 144a zugeführt. Inzwischen werden dreizehn Bits, die den Dezimalbruchteil der eingestellten Adresse darstellen, als Interpolationsdaten dem Interpolationsbereich 146 zugeführt. Des weiteren wird auf einen durch den Hauptsteuerbereich 142 bereitgestellten Befehl "LESE TEMP" hinein Gatter 70 freigegeben, so daß der Inhalt des temporären Speicherregisters 52 auf dem internen Datenbus IDB anliegt. Die Endadresse wird über den internen Datenbus IDB dem Enderegister 53 zugeführt und darin eingestellt, wenn der Befehl "SCHREIBE ENDE", bereitgestellt aus dem Hauptsteuerbereich 142, ein Gatter 71 freigibt und über einen Inverter 72 ein Gatter 73 sperrt. Die eingestellte Endadresse wird über ein Gatter 75 dem Komparator 69 zugeführt, dem das Zeitsignal Φ_S über einen Inverter 74 zugeführt wird. Der Komparator 69 vergleicht die Endadresse aus dem Enderegister 53 mit der aus dem temporären Speicherregister 52 über den Addierer 68 bereitgestellten Adresse, wenn die Adresse des Addierers 68 größer ist, stellt er ein Signal "SCHLEIFE" bereit. Das Signal "SCHLEIFE" wird einem UND-Gatter 76 und auch einem Puffer 77 synchron mit dem Zeitsignal Φ_W zugeführt. Das Ausgangssignal aus dem Puffer 77 wird als Endesignal "ENDE" sowohl dem Hauptsteuerbereich 142 als auch einem NOR-Gatter 78 zugeführt. Die Schleifenstartadresse wird über den internen Datenbus IDB dem Schleifenstartregister 54 zugeführt und darin eingestellt, wenn das Kommando "SCHREIBE LS", bereitgestellt durch den Hauptsteuerbereich 142, ein Gatter 79 freigibt und ein Gatter 81 über einen Inverter 80 sperrt. Die eingestellte Schleifenstartadresse durchläuft das Gatter 81 und wird über ein Gatter 82 in dem temporären Speicherregister 52 eingestellt, wenn das Signal "SCHLEIFE" über das UND-Gatter 76 das Gatter 82 freigibt und über einen Inverter 83 das UND-Gatter 64 sperrt und über ein NOR-Gatter 66 das Gatter 67 sperrt. Die Schleifenendeadresse wird über den internen Datenbus IDB dem Schleifenenderegister 45 zugeführt, wenn ein Befehl "SCHREIBE LE", bereitgestellt durch den Hauptsteuerbereich 142, ein Gatter 84 freigibt und über einen Inverter 85 ein Gatter 86 sperrt. Die eingestellte Schleifenendadresse wird über das Gatter 86 und über ein Gatter 87 dem Komparator 69 zugeführt, der durch das Zeitsignal Φ_S freigegeben wird. Die dem Komparator 69 zum Vergleich mit den Daten aus dem temporären Speicherregister 52 zugeführten Daten sind der Inhalt des Schleifenenderegisters 55, wenn das Zeitsignal Φ_S die Oberhand gewinnt, und der Inhalt des Enderegisters 53, wenn das Zeitsignal Φ_S nicht vorhanden ist. Das Spiel- Flip-Flop 56 wird eingestellt, wenn ein Befehl "START" aus dem Hauptsteuerbereich 142 einem NOR-Gatter 88 zugeführt wird, und wird zurückgesetzt, wenn ein Befehl "STOP" entweder aus dem Hauptsteuerbereich 142 oder wenn das Endesignal aus dem Puffer 77 dem NOR-Gatter 78 zugeführt wird. Die Ausgabe des Spiel-Flip-Flop 56 wird zu dem NOR-Gatter 88 zurückgeführt und dem UND-Gatter 63 zu dessen Freigabe zugeführt. Weiter wird ein Gatter 89 freigegeben, wenn ein Befehl "LESE STATUS" aus dem Hauptsteuerbereich 142 bereitgestellt wird, um die Ausgabe des Spiel-Flip-Flop′s 56 dem internen Datenbus IDB zuzuführen. Das Schleife-Ein/Aus-Flip-Flop 57 wird gesetzt, wenn ein Befehl "SCHLEIFE EIN" aus dem Hauptsteuerbereich 142 einem NOR-Gatter 90 zugeführt wird. Der Ausgang des Schleife- Ein/Aus-Flop-Flops 57 wird zu dem NOR-Gatter 90 zurückgeführt und dem UND-Gatter 76 zugeführt. Das Umkehr-Flip-Flop 58 wird eingestellt, wenn ein Befehl "INV.EIN" aus dem Hauptsteuerbereich 142 einem NOR-Gatter 92 zugeführt wird, und wird zurückgesetzt, wenn ein Befehl "INV.AUS" einem NOR-Gatter 93 zugeführt wird. Der Ausgang des Umkehr-Flip-Flops 58 wird zu dem NOR- Gatter 92 zurückgeführt und dem EXKLUSIV-ODER- Gatter 62 zugeführt, um die Inversion der Tonhöhendaten aus dem Tonhöhenregister 51 zu bewirken.

Fig. 5 zeigt den Auslösesteuerschaltkreis 142b des Hauptsteuerbereichs 142 im Detail. Bezugszeichen 101 bezeichnet ein Aufzeichnungs-Flip-Flop, das gesetzt wird, wenn ein Befehl "REC START" aus dem Hauptsteuerschaltkreis 142a synchron mit dem Zeitsignal Φ_R einem NOR-Gatter 102 zugeführt, und wird zurückgesetzt, wenn ein Befehl "REC STOP" einem NOR-Gatter 103 zugeführt wird. Der Ausgang Q des Aufzeichnungs-Flip-Flops 101 wird zu dem NOR-Gatter 102 zurückgeführt und wird von einem NOR-Gatter 104 als ein Signal "REC EIN" geführt. Der Ausgang dagegen wird über ein NOR-Gatter 105 als Signal "REC AUS" geführt. Das Ausgangssignal des NOR-Gatters 103 wird über einen Inverter 107 sowohl dem NOR-Gatter 105 als auch dem NOR-Gatter 104 zugeführt. Das Signal "REC EIN" wird einem NAND-Gatter 108 zugeführt, dem als Eingangssignal das Zeitsignal T0 zugeführt ist. Das Signal "REC AUS" wird einem NAND-Gatter 110 zugeführt, dem über ein ODER-Gatter 109 das Zeitsignal T0 oder T1 zugeführt ist. Bezugszeichen 111 bezeichnet ein Trigger-Flip-Flop, das gesetzt wird, wenn ein Befehl "REC TRIG" aus dem Hauptsteuerschaltkreis 142a einem NOR-Gatter 112 synchron mit dem Zeitsignal Φ_R zugeführt wird, und wird zurückgesetzt, wenn der Befehl "REC START", wie oben erwähnt, einem NOR-Gatter 113 zugeführt wird. Der Ausgang Q des Trigger-Flip-Flops 111 wird zu dem NOR-Gatter 112 zurückgeführt und über ein UND-Gatter 114, dem auch das Zeitsignal T1 zugeführt wird, einem NOR- Gatter 115 zugeführt. Der Ausgang wird dagegen über ein UND-Gatter 116, dem an einem Eingang das Zeitsignal T0 zugeführt wird, einem NOR-Gatter 115 zugeführt, und wird auch durch ein UND-Gatter 117 geführt, dem das Ausgangssignal des NOR-Gatters 113 zugeführt wird, wodurch das Signal "TRIG EIN" entsteht. Das Ausgangssignal des NOR-Gatters 115 wird dem NOR-Gatter 106 zugeführt und wird auch als Lesesignal einem Puffer 118 zugeführt. Der Puffer 118 empfängt das Endesignal aus dem Puffer 77 in dem Adreßsteuerbereich 143 und führt sein Ausgangssignal unter der Steuerung des Zeitsignals Φ_R einem Puffer 119 zu. Das Ausgangssignal des Puffers 119 wird dem NOR-Gatter 103 zugeführt. Das Signal "TRIG EIN", das durch das UND- Gatter 117 bereitgestellt wird, wird über ein NAND-Gatter 120, dem das Zeitsignal T1 zugeführt ist, einem NAND-Gatter 121 zugeführt und auch über ein NAND-Gatter 122, dem das Zeitsignal T0 zugeführt wird, einem NAND-Gatter 123 zugeführt. Das Ausgangssignal aus dem NAND-Gatter 105 wird dem anderen Eingangsanschluß des NAND-Gatters 121 zugeführt, während das Ausgangssignal des NAND-Gatters 110 dem anderen Eingangsanschluß des NAND-Gatters 123 zugeführt wird. Das Ausgangssignal des NAND-Gatters 121 wird als Signal "START" über ein ODER-Gatter 124, dem ein Befehl "Spiel" aus dem Befehlssteuerbereich 142a zugeführt ist, dem Adreßsteuerbereich 143 zugeführt. Das Ausgangssignal des NAND- Gatters 123 wird als Signal "STOP" über ein ODER-Gatter 125, dem auch der Befehl "STOP" aus dem Befehlssteuerschaltkreis 142a zugeführt ist, dem Adreßsteuerbereich 143 zugeführt. Das Zeitsignal Φ_REC wird dem NOR-Gatter 106 zugeführt, das auch mit dem Ausgang des NOR-Gatters 115 und dem Ausgang des Aufzeichnungs- Flip-Flops 101 verbunden ist, und das Ausgangssignal des NOR- Gatters 106 wird als Signal "GAD" dem Gatter 145 zugeführt, um das Gatter 145 freizugeben und um die Wellenformdaten aus dem A/D-Umwandler 15 dem RAM-Datenbus RD zuzuführen.

Fig. 6 zeigt den Wellenformspeicherbereich 144 und den Interpolationsbereich 146 im Detail. Von der aus dem Adreßsteuerbereich 143 bereitgestellten Adresse werden siebzehn Bits in dem ganzzahligen Bereich über ein Gatter 144c, dem auch das Zeitsignal Φ_W über einen Inverter 144b zugeführt ist, einem Wellenformspeicher 144a zugeführt; diese Bits werden um +1 mittels eines +1-Inkrementierschaltkreises 144e inkrementiert und dem Wellenformspeicher 144a über ein Gatter 144e zugeführt, das durch das Zeitsignal Φ_W freigegeben wird. Aus dem Hauptsteuerbereich 142 wird dem Wellenformspeicher 144a ein Schreib/Lese-Signal R/W zugeführt.

Das aus der festgelegten Adresse des Wellenformspeichers 144a bereitsgestellte Wellenformdatum wird über den RAM- Datenbus RD synchron mit dem Zeitsignal Φ_S einem Register 146a zugeführt. In gleicher Weise wird es synchron mit dem Zeitsignal Φ_W einem Haltekreis 146b zugeführt und dann synchron mit dem Zeitsignal Φ_S einem Register 146c zugeführt. Die in das Register 146a geladenen Daten werden einem Subtrahierer 146d zugeführt, um davon Daten zu subtrahieren, die in das Register 146c geladen worden sind, und die Differenzdaten werden einem Multiplizierer 146e zugeführt. Dem Multiplizierer 146e wird auch der Dezimalbruchteil der Adreßdaten aus dem Adreßsteuerbereich 143 zugeführt. Der Multiplizierer 146e multipliziert die Dezimalbruchdaten und die Daten aus dem Substrahierer 146d und führt die Produktdaten einem Addierer 146f zu. Der Addierer 146f ist auch mit dem Ausgang des Registers 146c verbunden. Der Addierer 146f addiert die zwei Eingabewerte und führt sie dem in Fig. 1 gezeigten D/A-Umwandler 17 zu.

Die Arbeitsweise der Ausführungsform gemäß obiger Konstruktion wird nun anhand der Fig. 7 und 8 beschrieben. Fig. 7 ist ein Flußdiagramm, das die Aufzeichnungsroutine darstellt. Beim Aufzeichnen von externen Klängen wird aus der Tastenschaltgruppe 13 als erstes eine Aufzeichnungstaste betätigt (Schritt S1). Dann werden vorgegebene Initialisierungsdaten eingestellt, wobei diese Initialisierungsdaten vorher in den Registern 51 bis 55 eingestellt werden. Genauer gesagt werden die Tonhöhendaten, die Startadreßdaten, die Schleifenstartadreßdaten, die Schleifenendeadreßdaten, Endeadreßdaten, Schleife-Ein- Daten etc. aus der Tastenschaltgruppe 13 zugeführt (Schritt S2). Zu diesem Zeitpunkt führt die CPU 11 die 16-Bit Daten als getrennte untere (L) und obere (U) 8-Bit Daten, wie in (9) in Fig. 8 dargestellt, zu. Die Taktzeiten der CPU 11 sind wie in (1) bis (8) in Fig. 8 dargestellt asynchron zu den Taktzeiten des Tonquellensteuerschaltkreises 14. Wenn die Tonhöhendaten beispielsweise aus dem Kanal CH1 kommen, werden Kanalfestlegungsdaten für den Kanal CH1 und Tonhöhenfestlegungsdaten, wie in (9) in Fig. 8 gezeigt, nachfolgend zu den Tonhöhendaten bereitgestellt. Das Einschreiben dieser Daten in den Tonquellensteuerschaltkreis 14 geschieht unter der Steuerung von Schreibsignalen WR0 bis WR3, die, wie in (10) bis (13) in Fig. 8 gezeigt, aus dem Befehlssteuerschaltkreis 142a zugeführt werden. Die oberen und unteren Bit-Daten werden über den Schnittstellenbereich M1 als Reaktion auf das Signal WR1 bzw. WR0 dem internen Datenbus IDB zugeführt, und ein Signal "BUSY" wird, wie in (8) in Fig. 8 dargestellt, als Reaktion auf das Signal WR3 aus dem Befehlssteuerschaltkreis 142a für die CPU 11 bereitgestellt, um die Ausführung des nächsten Befehls zu verhindern. Ein Signal "BEFEHL SYNC.", wie in (15) in Fig. 8 gezeigt, das ein Zeitsignal zum Synchronisieren der CPU 11 und des Tonquellensteuerschaltkreis 14 ist, steigt in dem Hauptsteuerbereich 142 als Reaktion auf das Zeitsignal Φ_R an, das bereitgestellt wird, während das Signal "BUSY" in Geltung ist. Die Befehlsausgabe wird vom Hauptsteuerbereich 142 bereitgestellt. Der Befehlssteuerschaltkreis 142a im Hauptsteuerbereich 142 stellt einen Befehl "SCHREIBE TONHÖHE" als Reaktion auf das Zeitsignal T1 bereit (siehe (16) in Fig. 8). Inzwischen fällt das Signal "BEFEHL SYNC." als Reaktion auf das nächste Zeitsignal Φ_R ab und dieses Abfallen bewirkt den Abfall des Signals "BUSY". Wenn der Befehl "SCHREIBE TONHÖHE" aus dem Befehlssteuerschaltkreis 142a bereitgestellt wird, wird das Gatter 59 im Adreßsteuerbereich 143 freigegeben, so daß die Tonhöhendaten, die auf dem internen Datenbus IDB anliegen, als Reaktion auf das Zeitsignal Φ_S in dem Tonhöhenregister 51 für den Kanal CH1 gesetzt werden. Die gleiche Einstellungsoperation für Tonhöhendaten wird auch für die anderen Kanalregister durchgeführt.

Es wird nun angenommen, daß folgende Initialisierungsdaten eingestellt sind:

TONHÖHE (0)=0.25

TONHÖHE (1)=0.25

TEMP. (0)=00000

SCHLEIFE START (0)=00000

SCHLEIFE ENDE (0)=01000

SCHLEIFE EIN (0)=gesetzt
TEMP. (1)=01000

ENDE (1)=08000

wobei (0) und (1) entsprechende Kanalnummern darstellen und "TEMP." das temporäre Speicherregister 52 darstellt.

Wenn das Einstellen der Initialisierungsdaten beendet ist, erzeugt die CPU 11 einen Aufzeichnungsstartbefehl (Schritt S3). Dieser Aufzeichnungsstartbefehl wird unter der Steuerung des Schreibsignals WR3 eingeschrieben und der Befehlssteuerschaltkreis 142a erzeugt den Befehl "REC START" dann, wenn das Signal "BEFEHL SYNC." während der Anwesenheit des Signals "BUSY" erscheint. Der Befehl "REC START" wird über die NOR-Gatter 102 und 103 in dem Auslösesteuerbereich 142b dem Aufzeichnungs-Flip- Flop 101 zugeführt. Als Reaktion auf das nächste Zeitsignal Φ_R wird das Aufzeichnungs-Flip-Flop 101 gesetzt. Der Ausgang Q des Aufzeichnungs-Flip-Flops 101 wird dann von "0" auf "1" invertiert, so daß ein Signal "REC EIN", wie in (17) in Fig. 8 dargestellt, erzeugt wird. Das Aufzeichnungs- Flip-Flop 101 erzeugt das Ausgangssignal Q wie in (18) in Fig. 8 dargestellt. Das Signal "REC EIN" wird dem NAND-Gatter 108 zugeführt, an dessen Ausgang während des Vorhandenseins des Zeitsignals T0 "0" anliegt. Der Ausgang des NAND-Gatters wird auch als Befehl "START", d. h. als Startsignal wie in (19) in Fig. 8 gezeigt, über das NAND-Gatter 121 und das ODER-Gatter 124 dem Adreßsteuerbereich 143 zugeführt. Inzwischen wird der Befehl "REC START" über das NOR-Gatter 113 dem Trigger-Flip-Flop 111 zugeführt, um das Trigger-Flip-Flop 111 als Reaktion auf das Zeitsignal Φ_R zurückzusetzen. Das Trigger-Flip-Flop 111 stellt dann sein Ausgangssignal Q, wie in (20) in Fig. 8 gezeigt, bereit. Das Zeitsignal T0 wird durch das UND- Gatter 116, das NOR-Gatter 115 und das NOR-Gatter 106 geführt, um als Gatteröffnungssignal GAD dem Gatter 145 zugeführt zu werden. Damit werden in dem A/D-Umwandler 15 abgetastete Wellenformdaten über das Gatter 145 dem RAM- Datenbus RD als Reaktion auf jedes Zeitsignal T0 zugeführt.

Der Startbefehl, d. h. das Signal "START", das von dem Auslösesteuerschaltkreis 142b bereitgestellt wird, wird über die NOR-Gatter 88 und 78 im Adreßsteuerbereich 143 dem Spiel-Flip-Flop 56 zugeführt und in dem Spiel-Flipo- Flop 56 als Reaktion auf das Zeitsignal Φ_S eingestellt. In diesem Zustand wird die Voraufzeichnung gestartet. Genauer gesagt, wird, wenn das Spiel-Flip-Flop 56 gesetzt wird, das UND-Gatter 63 durch dessen Ausgangssignal freigegeben, so daß die Tonhöhendaten von dem Tonhöhenregister 51 zu dem Addierer 68 übertragen werden. Im temporären Speicherregister 52 ist das Datum "00000" eingestellt, das die Adresse 0 darstellt, während im Tonhöhenregister 51 das Tonhöhendatum "0,25" eingestellt ist. Damit addiert der Addierer 68 aufeinanderfolgend 0,25 zu dem Inhalt des tmeporären Speicherregisters 52. Der Ausgangswert des Addierers 68 wird dem Wellenformspeicherbereich 144 zugeführt, um aufeinanderfolgende Adressen des Wellenformspeichers 144a von der Adresse 0 an festzulegen, wobei die von dem A/D-Umwandler 15 abgetasteten Wellenformdaten aufeinanderfolgend in die festgelegten Adressen des Wellenformspeichers 144a von der Adresse 0 an eingeschrieben werden. Inzwischen ist im Schleifenenderegister das Datum "01000", das die Adresse 1.000 darstellt, im Schleifenenderegister 55 eingestellt, so daß der Komparator 69 das Signal "SCHLEIFE" bereitstellt, wenn die Adreßdatenausgabe des Addierers 68 mit 1.000 übereinstimmt. Da das Schleife-Ein/Aus-Flip-Flop 57 gesetzt worden ist, wird das UND-Gatter 76 freigegeben, um das Gatter 82 freizugeben, so daß das im Schleifenstartregister 81 gesetzte Adreßdatum "00000" zu dem temporären Speicherregister 52 übertragen wird. Nachfolgend wird die Adreßaddition entsprechend den Tonhöhendaten weiter durchgeführt. Auf diese Weise wird eine Aufzeichnungsoperation durch wiederholtes Festlegen von Adressen, beginnend mit der in dem Schleifenstartregister 54 eingestellten Schleifenstartadresse, bis die in dem Schleifenenderegister 54 gesetzte Schleifenendeadresse erreicht ist, durchgeführt. Dieser Aufzeichnungszustand ist der Zustand der Voraufzeichnung.

Nachfolgend stellt die CPU 11 einen Befehl "REC TRIG" (Schritte S4 und S5 und auch (9) in Fig. 8) bereit, wenn eine Triggertaste in der Tastenschaltgruppe 13 betätigt wird oder wenn der Aufzeichnungspegel einen vorbestimmten Pegel überschreitet. Dieser Befehl wird unter der Steuerung des Schreibsignals WR3 erzeugt, das durch den Befehlssteuerschaltkreis 142a bereitgestellt wird. Dieser Befehl wird über die NOR-Gatter 112 und 113 in dem Auslösesteuerschaltkreis 142b dem Trigger-Flip-Flop 111 zugeführt, um das Trigger-Flip-Flop 111 als Reaktion auf das Zeitsignal Φ_R zu setzen. Des weiteren wird ein Signal "TRIG EIN", wie in (22) in Fig. 8 dargestellt, von dem UND-Gatter 117 bereitgestellt und dem NAND-Gatter 122 zugeführt. Dadurch wird das Zeitsignal T0 als Signal "STOP" über die NAND-Gatter 122 und 123 und das ODER-Gatter 125 dem NOR-Gatter 78 des Adreßsteuerbereichs 143 zugeführt, um das Spiel-Flip-Flop 56 für den Kanal CH0 zurückzusetzen, wie dies aus (23) in Fig. 8 ersichtlich ist. Als Ergebnis wird das UND-Gatter 63 gesperrt, um die Erneuerung der Adresse zu unterbrechen. Das Signal "TRIG EIN" wird auch dem NAND-Gatter 120 zugeführt, während das Zeitsignal T1 durch die NAND-Gatter 120 und 121 und das ODER-Gatter 124 geführt wird und als Signal "START", wie in (19) in Fig. 8 gezeigt, bereitgestellt wird. Dieses Signal "START" wird dem NOR-Gatter 88 des Adreßsteuerbereichs 143 zugeführt, um das Spiel-Flip-Flop für den Kanal CH1 zu setzen.

Da die Daten "01000", "08000" und "0,25" in dem temporären Speicherregister 52 bzw. dem Tonhöhenregister 51 für den Kanal CH1 gesetzt worden sind, beginnt die Erneuerung der Adresse bei der Adresse 1.000. Das heißt Wellenformdaten werden aus der Adresse 1.000 des Wellenformspeichers 144a (Schritt S6) geschrieben. Diese Operation ist die reguläre Aufzeichnungsoperation. Die CPU 11 liest den eingestellten Status des Spiel-Flip-Flops 56 durch periodisches Bereitstellen eines Befehls "LESE STATUS" (Schritt S7). Falls sie feststellt, daß das Spiel-Flip-Flop 56 gesetzt worden ist, wird daraus abgeleitet, daß eine Aufzeichnung stattfindet, so daß mit dem folgenden Prozeß nicht mehr fortgefahren wird (Schritt S8). Wenn das Adreßdatum aus dem Addierer 68 nicht mit dem Adreßdaten "08000" aus dem Enderegister 53 übereinstimmt, stellt der Komparator 69 das Signal "SCHLEIFE" bereit. Zu diesem Zeitpunkt ist das UND-Gatter 76 nicht freigegeben, da das Schleife-Ein/Aus-Flip-Flop 57 für den Kanal CH1 nicht gesetzt worden ist. Inzwischen wird das Signal "SCHLEIFE" in den Puffer 77 geschrieben und als Signal "ENDE" bereitgestellt, das sowohl dem NOR-Gatter 78, um das Spiel-Flip-Flop 56 zurückzusetzen, als auch dem Puffer 118 im Auslösesteuerschaltkreis 142b des Hauptsteuerbereichs 142 zugeführt wird. Das dem Puffer 118 zugeführte Signal "ENDE" wird darin als Reaktion auf das Ansteigen des Zeitsignals T1 eingeschrieben, welches durch das UND-Gatter 114 bereitgestellt wurde, dem das Ausgangssignal Q mit "1" aus dem Trigger-Flip-Flop 111 zugeführt ist, d. h. als Reaktion auf das Fallen des Signals T1 wird das Signal "ENDE" in den Puffer 119 als Reaktion auf das nächste dem NOR-Gatter 103 zugeführte Zeitsignal Φ_R eingeschrieben. Als Ergebnis wird das Aufzeichnungs-Flip-Flop 101 zurückgesetzt, um ein Signal mit "1" bereitzustellen, das über das NOR-Gatter 105 als Signal "REC EIN" geführt wird, wie dies aus (25) bis (27) in Fig. 8 ersichtlich ist. Dadurch werden die Zeitsignale T0 und T1 aus dem NAND-Gatter 110 und dem ODER-Gatter 109 abgegeben, und die Ausgänge und werden somit über das NAND-Gatter 123 und das ODER-Gatter 125 geführt, so daß das Signal "STOP" als Reaktion auf die Zeitsignale T0 und T1 bereitgestellt wird, wie dies aus (23) in Fig. 8 ersichtlich ist.

Das Signal "STOP" wird dem NOR-Gatter 78 in dem Adreßsteuerbereich 143 zugeführt, wodurch die Spiel-Flip-Flops beider Kanäle CH0 und CH1 zurückgesetzt werden. Das UND-Gatter 63 wird somit gesperrt, um die Adreßerneuerung zu unterbrechen. Die CPU 11 liest unter der Steuerung des Befehls "LESE STATUS" den Inhalt des Spiel-Flip-Flops 56 aus und, falls sie feststellt, daß das Flip-Flop 56 zurückgesetzt ist, fährt sie mit den nächsten Verarbeitungsschritten fort.

In dem Prozeß bis zu dem Schritt S8 wird wiederholt von der Adresse 0 bis zu der Adresse 1.000 des Wellenformspeichers für den Kanal CH0 aufgezeichnet (Voraufzeichnung), während für den Kanal CH1 die reguläre Aufzeichnung von der Adresse 1.000 bis zu der Adresse 8.000 des Wellenformspeichers 144a durchgeführt wird. Im nächsten Verarbeitungsschritt werden der Voraufzeichnungsteil und der Teil mit der regulären Aufzeichnung miteinander verbunden. Genauer gesagt werden im Schritt S9 die in dem Wellenformspeicher 144a von der Adresse 0 bis zur Adresse 1.000 für den Kanal CH0 aufgezeichneten Wellenformdaten mittels DMA zu einem nicht abgebildeten Speicher in der CPU 11 übertragen. Das DMA-Startsignal und das Signal, das die Richtung für den direkten Speicherzugriff festlegt, werden durch den Befehlssteuerschaltkreis 142a dem DMA-Steuerschaltkreis zur Verfügung gestellt, d. h. in diesem Fall von dem Wellenformspeicher 144a zu der CPU 11, und der DMA-Steuerschaltkreis 142d stellt der CPU 11 ein DMA-Anforderungssignal RQ bereit. Wenn die DMA-Verarbeitung bereit ist, die Beendigung des vorhergehenden Prozesses durchzuführen, stellt die CPU 11 ein DMA-Bestätigungssignal AK zur Verfügung, um die DMA-Übertragung zu starten. In dem Speicher in der CPU 11 werden die Daten zu den Adressen 0 bis 1.000 des Wellenformspeichers 144a gespeichert und in die richtige Datenreihenfolge gebracht (Schritt S10). Wenn die Voraufzeichnung bei Adresse 600 durch Erscheinen des Schleifenendesignals beendet worden ist, bleiben die aufgezeichneten Daten eine Schleife vor den Adressen 601 bis 1.000. In diesem Fall werden die Daten von der Adresse 601 bis 1.000 geordnet und die Adressen von 0 bis 600 in die erwähnte Ordnung gebracht. Zu diesem Zeitpunkt ist das Datum in dem temporären Speicherregister 52 in dem Adreßsteuerbereich 143 "00600". Durch Einstellen des Datums "00000" und "01000" in dem Schleifenstartregister 54 bzw. dem Schleifenenderegister 55 und durch Setzen des Schleife-Ein/Aus-Registers 57 wird der Inhalt des temporären Speicherregisters 52 von 601 → 1.000 und von 0 → 600 erneuert, so daß die Daten in der richtigen Reihenfolge aus dem Wellenformspeicher 144a ausgelesen werden. Es ist auch möglich, die Daten in den Adressen 0 bis 1.000 des Wellenformspeichers 144a ohne Bedingung auszulesen, und es ist ferner möglich, die ausgelesenen Daten in dem Speicher in der CPU 11 wieder zu ordnen. Nun stellt die CPU 11 einen Befehl "LESE TEMP." bereit, um das Gatter 70 freizugeben, um den Inhalt des temporären Speicherregisters 52 auszulesen. Wenn die Adresse 600 erfaßt wird, ist der obengenannte Prozeß möglich. In einem nachfolgenden Schritt S11 wird der Inhalt des Speichers in der CPU 11 mittels DMA von den Adressen 0 bis 1.000 des Wellenformspeichers 144a übertragen.

Der Aufzeichnungsprozeß wird in obengenannter Weise beendet. Nun wird der Wiedergabeprozeß beschrieben. Die Wiedergabe kann auf zwei Arten durchgeführt werden, d. h. bei einer Art wird die Wiedergabe bei Noten durchgeführt, die auf der Tastatur 12 betätigten Tasten entsprechen, oder bei der anderen Art wird der aufgezeichnete Klang als solcher mittels Betätigung eines Monitorschalters in der Tastenschaltgruppe 13 wiedergegeben. Hier wird die erste Art beschrieben. Zuerst wird ein Wiedergabemodus durch Drücken einer Wiedergabetaste in der Tastenschaltgruppe 13 eingestellt, so daß einer der Kanäle CH0 bis CH3 ausgewählt ist. In dem obigen Aufzeichnungsbeispiel sind die Tonwellenformdaten in den Adressen 0 bis 8.000 für den Kanal CH1 aufgezeichnet. Deshalb wird der Kanal CH1 festgelegt, und Initialisierungsdaten "00000" und "08000" werden in das temporäre Speicherregister 52 bzw. das Enderegister 53 geladen, wobei dieses Dateneinstellen mit dem Fall für die Aufzeichnung übereinstimmt. Dann werden die Tonhöhendaten in dem Tonhöhenregister 51 durch Drücken einer Taste auf der Tastatur 12 eingestellt. Wenn die CPU 11 einen Wiedergabebefehl bereitstellt, stellt der Befehlssteuerschaltkreis 142a des Hauptsteuerbereichs 142 einen Befehl "SPIEL" bereit. Der Befehl "SPIEL" wird über das ODER-Gatter 124 des Auslösesteuerschaltkreises 142b dem Adreßsteuerbereich 143 zugeführt, um über die NOR-Gatter 88 und 78 synchron mit dem Zeitsignal Φ_S das Spiel-Flip-Flop 56 zu setzen. Mit dem Einstellen des Spiel-Flip-Flops 56 wird das UND-Gatter 63 freigegeben, so daß das Adreßdatum in dem temporären Speicherregister 52 entsprechend dem in dem Tonhöhenregister 51 gesetzten Tonhöhendatum erneuert wird, wie dies bei der Aufzeichnung der Fall ist. Wenn zu diesem Zeitpunkt das Umkehr-Flip-Flop 58 durch den Befehl "INV EIN" gesetzt wird, wird ein "1"-Signal aus dem Umkehr-Flip-Flop 58 dem Exklusiv-ODER-Gatter 62 zugeführt. Dadurch werden die aus dem Tonhöhenregister 51 über das Exklusiv-ODER-Gatter 62 bereitgestellten Daten invertiert. Demnach wird das Komplement der Tonhöhendaten zu den Daten des temporären Speicherregisters 52 in dem Addierer 68 addiert, d. h. eine Subtraktion wird durchgeführt. Auf diese Weise ist es möglich, aus dem Wellenformspeicher 144a invers wiederzugeben. Das Zurücksetzen des Umkehr-Flip-Flops 58 geschieht unter der Steuerung des Befehls "INV. AUS".

Von den aus dem Addierer 68 bereitgestellten Adreßdaten wird der geradezahlige Teil mit 17 Bits dem Wellenformspeicher 144 zugeführt und der Dezimalbruchteil mit 13 Bits dem Interpolationsbereich 146 zugeführt. Die dem Wellenformspeicherbereich 144 zugeführten Adreßdaten werden um +1 in dem +1-Inkrementierschaltkreis 144d als Reaktion auf das Zeitsignal Φ_W inkrementiert und legen die entsprechende Adresse des Wellenformspeichers 144a fest, während sie als solche auch die entsprechende Adresse des Wellenformspeichers 144a als Reaktion auf das Zeitsignal Φ_W festlegen. Das heißt, eine in Frage kommende Adresse und die nächste Adresse werden nach Art eines Zeitmultiplexverfahrens festgelegt. Die aus dem Wellenformspeicher 144a ausgelesenen Wellenformdaten werden über den RAM-Datenbus RD geführt, und synchron mit dem Zeitsignal Φ_W wird das Wellenformdatum in der um +1 inkrementierten Adresse in den Haltekreis 146b geladen. Synchron mit dem nächsten Zeitsignal Φ_S wird das Datum in dem Haltekreis 146b in das Register 146c geschrieben, und die Wellenformdaten, die unter der Steuerung des Adreßdatums ausgelesen worden sind, das nicht um +1 inkrementiert worden ist, werden in das Register 146b geschrieben. In dem Subtrahierer 146d wird der Inhalt des Registers 146c von dem Inhalt des Registers 146a subtrahiert. Die Differenz wird in dem Multiplizierer 146e mit dem Dezimalbruchteil der Adreßdaten aus dem Adreßsteuerbereich 143 multipliziert, wobei das Verhältnis des Dezimalbruchteils zu den Wellenformdaten durch den ganzzahligen Teil der Adreßdaten festgelegt ist. Die Ausgabedaten aus dem Subtrahierer 146b werden in dem Addierer 146f zu den Daten addiert, die in dem Register 146c gespeichert sind, um eine lineare Interpolation zu bewirken. Die Ausgabedaten des Addierers 146f werden dem D/A-Umwandler 17 zugeführt, der die eingegebenen digitalen Wellenformdaten in entsprechende analoge Werte umwandelt, die über den spannungsgesteuerten Oszillator 18-1, der durch Festlegen des Kanals CH1 aktiviert worden ist, dem Kanalausgangsanschluß 19-1 zugeführt werden. Wenn die Taste länger gedrückt wird, wird der Klang nach Beendigung des Lesens aller gespeicherten Wellenformdaten gestoppt, falls das Schleife-Ein/Aus-Flip-Flop 56 nicht gesetzt ist. Wenn das Schleife-Ein/Aus-Flip-Flop 56 gesetzt ist und passende Daten in dem Schleifenstartregister 54 und dem Schleifenenderegister 55 geladen sind, hält der Klang für die Dauer des Drückens der Taste an. Durch Rücksetzen des Schleife-Ein-Registers 57, wenn die Taste losgelassen wird, werden alle Wellenformdaten vor dem Stoppen ausgelesen.

Die Adreßsteuerlogik entlastet demnach die CPU beim Aufzeichnen und Wiedergeben von externen Klängen. Zusätzlich kann eine polyphone Anordnung durch das Ausbilden von Schieberegistern erhalten werden, die je eine Mehrzahl von Stufen aufweisen, nämlich ein temporäres Speicherregister zum Speichern der Adressen des Wellenformspeichers, ein Enderegister zum Speichern der Endeadresse, ein Schleifenstartregister zum Speichern der Schleifenstartadresse, ein Schleifenenderegister zum Speichern der Schleifenendadresse, ein Tonhöhenregister zum Speichern der Tonhöhendaten etc., wobei diese Register auf der Basis eines Zeitmultiplexverfahrens verwendet werden. Ein polyphones System kann damit ohne eine höhere Komponentenzahl und ohne Erhöhung der Kosten realisiert werden.

Da das Voraufzeichnen wiederholt vor der regulären Aufzeichnung durchgeführt wird und da die reguläre Aufzeichnung durch den Start einer Triggeraufzeichnung initiiert wird, besteht nicht die Möglichkeit der Unterbrechung beim Start der Aufzeichnung, wodurch ein nicht aufgezeichnetes Teil vermieden wird.

Ein weiterer Vorteil besteht darin, daß die Wiedergabe in einem Kanal möglich ist, während in einem anderen Kanal aufgezeichnet wird, und es ist auch möglich, beide Betriebsarten zu mischen, d. h. den wiedergegebenen Klang aufzuzeichnen.

Das digitale Wellenformsignal, das bei der beschriebenen Ausführungsform verwendet wird, wird durch Pulscodemodulation erzeugt. Dieses digitale Wellenformsignal kann jedoch auch durch irgendein bekanntes Impulsmodulationsverfahren erzeugt werden.

Claims (6)

1. Elektronisches Musikinstrument mit

• [a] einer digitalen Speichervorrichtung (144) zum Speichern von digitalisierten Tondaten, die auf den jeweiligen Abtastwerten eines extern zugeführten analogen Klangsignals basieren;
• [b] einem Adreßgenerator (143), der die Zugriffsadressen der Speichervorrichtung (144) festlegt; und
• [c] einer Steuervorrichtung (142), die auf der Basis der von dem Adreßgenerator (143) erzeugten Zugriffsadressen das Einlesen eines abzutastenden Klangsignals in die Speichervorrichtung (144) sowie das Auslesen bereits gespeicherter Tondaten zur Tonerzeugung steuert;

dadurch gekennzeichnet, daß

• [d] eine Zeitsteuervorrichtung (142c) vorgesehen ist, die sich zyklisch wiederholende, zeitlich zueinander versetzte Zeitsteuerimpulse (T0-T3) erzeugt, die jeweils einen im Multiplexbetrieb ansprechbaren Kanal definieren;
• [e] der Adreßgenerator (143) für jeden Kanal mindestens eine Anfangsadresse und eine Endadresse in jeweiligen Registern (52, 53) speichert und zwischen diesen beiden Adressen befindliche Zugriffsadressen erzeugt; und daß
• [f] die Steuervorrichtung (142) für jeden Kanal sowohl die Anfangsadresse und die Endadresse als auch die Betriebsart für Ein- oder Auslesen individuell festlegt und beim Auftreten des dem betreffenden Kanal zugeordneten Zeitsteuerimpulses (T0-T3) an der vom Adreßgenerator (143) gerade erzeugten Zugriffsadresse der Speichervorrichtung (144) Daten ein- bzw. ausliest.

2. Elektronisches Musikinstrument nach Anspruch 1, dadurch gekennzeichnet, daß der Adreßgenerator (143) die zwischen der Anfangsadresse und der Endadresse befindlichen Zugriffsadressen mit einem Adreßabstand fortschaltet, der von einem Tonhöhenregister (51) vorgebbar ist.

3. Elektronisches Musikinstrument nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Adreßgenerator (143) in einer Vor-Aufzeichnungsbetriebsart betreibbar ist, in der die Daten unter zyklischer Wiederholung in einem Vor-Speicherbereich eingeschrieben werden.

4. Elektronisches Musikinstrument nach Anspruch 3, dadurch gekennzeichnet, daß der Adreßgenerator (143) den Vor-Speicherbereich mittels eines Schleifenanfangsregisters (54) und eines Schleifenenderegisters (55) einstellt.

5. Elektronisches Musikinstrument nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der Adreßgenerator (143) im Anschluß an die Vor-Aufzeichnungsbetriebsart die Daten in den sich an den Vor-Speicherbereich anschließenden Speicherbereich einschreibt.