DE3331626A1

DE3331626A1 - Differentialverstaerker

Info

Publication number: DE3331626A1
Application number: DE19833331626
Authority: DE
Inventors: Nobuo Sayama Saitama Kunimi; Koichi Yokohama Kanagawa Shimizu; Toshiro Tama Tokyo Suzuki
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-09-03
Filing date: 1983-09-01
Publication date: 1984-03-08
Also published as: GB8322913D0; JPS5943614A; IT8322738A0; KR900008753B1; IT1168715B; FR2532797A1; KR840005946A; FR2532797B1; US4538114A; GB2126817A

Description

•Λ "? »— *

BESCHREIBUNG

Die Erfindung bezieht sich auf einen Differentialverstärker und betrifft insbesondere einen solchen, der sich zur Verwendung in einer aus MISFETs (Isolierschicht-Feldeffekttransistoren) aufgebauten integrierten MIS-Schaltung eignet.

Ein Differentialverstärker umfaßt eine aus symmetrischen Schaltkreisen bestehende Differential-Eingangsstufe und ist in der Lage, gleichphasige Komponenten der Differentialeingänge zu unterdrücken. Einer Versorgungsspannung häufig überlagertes Rauschen läßt sich für den Differentialverstärker als gleichphasiges Rauschen betrachten, so daß ein Differentialverstärker den Vorteil hat, daß das Spannungsquellenrauschen sein Ausgangssignal nicht beeinflußt. In einer integrierten Schaltung, die einen logischen Schaltkreis in Verbindung mit einem im wesentlichen analogen Schaltkreis enthält, kommt es leicht vor, daß die Versorgungsspannung entsprechend der logischen Arbeitsweise der Schaltung schwankt. Da ein Differentialverstärker für Versorgungsspannungsrauschen praktisch unempfindlich ist, läßt er sich außerordentlich günstig in Verbindung mit dem logischen Schaltkreis in integrierter Schaltbauweise herstellen.

Bei einem Differentialverstärker schwankt jedoch das Ausgangssignal selbst dann, wenn die Differentialeingänge auf gleichem Pegel liegen, sofern durch die Schaltung ' selbst kein Stabilisierungspunkt bestimmt wird. Mit anderen Worten besteht bei dem Differentialverstärker das Problem, daß sein Arbeitspunkt nicht stabil ist.

Der Erfindung liegt die generelle Aufgabe zugrunde, einen Differentialverstärker zu schaffen, bei dem Probleme vergleichbarer Verstärker nach dem Stand der Technik mindestens

- - ·8 —

\S \J I \J

teilweise beseitigt sind. Eine speziellere Aufgabe der Erfindung kann darin gesehen werden, einen Dif ferential--Verstärker zu schaffen, bei dem der Arbeitspunkt des Schaltkreises stabilisiert ist. Außerdem soll ein solcher Differentialverstärker eine hohe Arbeitsgeschwindigkeit aufweisen, für komplementäre integrierte MIS-Schaltbauweise geeignet und so beschaffen sein, daß sich mit ihm integrierte Schaltungen mit höherer Ausbeute bzw. geringerem Ausschuß herstellen lassen.

Gemäß einem weiter unten näher beschriebenen Ausführungsbeispiel der Erfindung ist der in Rede stehende Verstärker mit einem Widerstandskreis, der Differential-Eingangssignale von einer Kaskadenstufe empfängt, und einem MISFET versehen, der durch das Potential eines Zwischenpegels zwischen den von diesem Widerstandskreis erzeugten Differential-Ausgangssignalen betrieben wird, wobei die Kaskadenstufe durch einen durch diesen MISFET fließenden Vorstrom gegengekoppelt wird. Der Arbeitspunkt des Ausgangs wird an dem Zwischenpunkt der Versorgungsspannung (zwischen VDD und VSS) in Abhängigkeit von der Gegenkopplung stabilisiert.

. Bevorzugte Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnungen näher erläutert. In den Zeichnungen zeigen

Fig. 1 ein Schaltbild für einen Differentialverstärker gemäß einem Ausführungsbeispiel der Erfindung,

Fig. 2 einen Schnitt durch eine komplementäre integrierte MIS-Schaltung, und

Fig. 3A und 3B Schaltbilder, die jeweils einen Schaltkreis zur Erzeugung einer Bezugsspannung zeigen.

Der im dem Schaltbild nach Fig. 1 dargestellte Differentialverstärker enthält einen Vorspannungskreis 1, eine Differentialeingangsstufe 2, eine Kaskadenstufe 3 und eine

Δ Λ

Ausgangsstufe 4. ·

Die gezeigte Schaltung ist mittels bekannter komplementärer integrierter MOS-Schaltkreistechniken auf einem einzelnen Halbleitersubstrat ausgebildet.

Die Differentialeingangsstufe 2 besteht aus einem Paar von Differentialeingangs-MISFETs Q1 und Q2, Last-MISFETs Q3 und Q4, die einen zwischen die Drain-Elektroden der MISFETs Q1 und Q2 und eine Versorgungsleitung PL eingeschalteten Stromspiegelkreis bilden, und einem Konstantstrom-MISFET Q5, der zwischen die zusammengeschalteten Source-Elektroden der Eingangs-MISFETs Q1 und Q2 und eine Bezugspotentialleitung RL eingeschaltet ist.

In dem vorliegenden Ausführungsbeispiel ist angenommen, daß es sich bei den Eingangs-MISFETs Q1 und Q2 um N-Kanal-Transistoren, bei den Last-MISFETs Q3 und Q4 um P-Kanal-Transistoren, also um solche des entgegengesetzten Leitfähigkeitstyps bezüglich der Eingangs-MISFETs, und bei dem Konstantstrom-MISFET Q5 um einen N-Kanal-Transistor handelt.

Die Eingangs-MISFETs Q1 und Q2 sind so gebaut, daß sie gleiche Dimensionen und Eigenschaften aufweisen. Das gleiche gilt für die den Stromspiegel bildenden Last-MISFETs Q3 und Q4. Durch diese Anordnung werden die Verschiebespannung und die Drift der Differentialeingangsstufe 2 so klein wie möglich gehalten.

In dem Schaltbild sind die Substratgate-Verbindungen der N-Kanal-MISFETs Q1 und Q2 sowie weiterer N-Kanal-MISFETs Q7, Q12 und Q13 mit gestrichelten Linien dargestellt. Die Substratgate-Verbindungen der übrigen MISFETs sind nicht gezeigt, um das Schaltbild zu vereinfachen. Die ebenfalls nicht gezeigten Substratgate-Verbindungen der P-Kanal-MISFETs seien an den Punkt der Schaltung mit höchstem Potential, daß heißt an die Versorgungsleitung PL angeschlossen

ooo ι ozo

gedacht. Die nicht gezeigten Substratgate-Verbindungen der N-Kanal-MISFETs seien mit der Bezugspotentialleitung RL verbunden gedacht.

In der Schnittdarstellung durch eine integrierte CMOS-Schaltung nach Fig. 2 ist ein verhältnismäßig dicker Feldoxidfilm 101 mittels bekannter selektiver Oxidationsverfahren auf der Oberfläche eines einkristallinen Siliziumsubstrat 100 des N-Typs außer über denjenigen Zonen gebildet, die aktive Zonen werden sollen. In der Oberfläche des Substrats 100 sind ferner ein P-leitfähig'er Trogbereich 102a zur Ausbildung der N-Kanal-MISFETs Q1 und Q2 sowie ein P-leitfähiger Trogbereich 102b zur Ausbildung der übrigen N-Kanal-MISFETs geformt. Der N-Kanal-MISFET Q1 besteht aus einer Gate-Elektrode 107a, die aus einer auf dem P-leitfähigen Trogbereich 102a über einen verhältnismäßig dünnen Gate-Oxidfilm 105 gebildeten Polysiliziumschicht besteht, ferner aus einer Drain-Zone 103a, bestehend aus einem N-leitfähigen Siliziumbereich, der in der Oberfläche des Pr-leitfähigen Trogbereichs 102a unter Verwendung der Gate-Elektrode 107a als eine Art von Störsto'ff-Dotierungsmaske erzeugt ist, und schließlich aus einer gemeinsamen Source-Zone 103b. Der N-Kanal-MISFET Q2 hat den gleichen Aufbau wie der MISFET Q1. Die beiden MISFETs Q1 und Q2 sind, wie in Fig. 2 gezeigt, nahe beieinander in dem Trogbereich 102a gebildet. Ändern sich die Herstellungsbedingungen für die integrierte Schaltung etwas, so ändern sich damit auch die Eigenschaften dieser MISFETs in ähnlicher Weise. Mit anderen Worten bedeutet dies, daß die relative Schwankung zwischen den Eigenschaften der MISFETs Q1 und Q2 gering ist. Da diese MISFETs Q1 und Q2 nahe beieinander angeordnet sind, arbeiten sie im wesentlichen bei der gleichen Arbeitstemperatur. Sie weisen daher die gleichen Eigenschaften unabhängig von ihren jeweiligen Temperatur-Kennlinien auf.

Der als gemeinsames Substratgate für die MISFETs Q1 und

Q2 dienende P-Trogbereich 102a ist über einen Kontaktbereich 104a sowie Leiterschichten 108 und £4, bei denen es sich jeweils beispielsweise um einen Vakuum-aufgedampfte Aluminiumschicht handeln könnte, mit der gemeinsamen Source-Zone 103b verbunden. Die Gate-Elektroden 107a und 107b sind über Leiterschichten £1 und 12, bei denen es sich wiederum um vakuum-aufgedampfte Aluminiumschichten handeln kann, mit Anschlüssen IN1 und IN2 verbunden. Bei diesen Anschlüssen IN1 und IN2 kann es sich um in Fig. 2 nicht gezeigte, auf die Oberfläche des Substrats 100 aufmetallisierte Anschlußstreifen handeln.

Der P-Trogbereich 102b bildet ein gemeinsames Substratgate für mehrere N-Kanal-MISFETs, die an der Oberfläche des P-Trogbereichs 102b ausgebildet, in Fig. 2 jedoch nicht gezeigt sind..Der Trogbereich 102b ist an die Bezugspotentialleitung RL (Fig. 1) angeschlossen.

Die P-Kanal-MISFETs Q3, Q4 usw. sind an der Oberfläche des Substrats 100 ausgebildet, die das gemeinsame Substratgate für die P-Kanal-MISFETs darstellt und an die Versorgungsleitung PL angeschlossen ist.

Da das Potential der Substratgates der Differential-Eingangs-MISFETs Q1 und Q2 bezüglich der jeweiligen Source-Potentiale gleich ist, werden diese durch Änderungen in ihren Eigenschaften auf Grund bekannter Substrateffekte nicht sehr beeinflußt.

In der Schaltung nach Fig. 1 besteht der Vorspannungs-•kreis 1 aus einem Konstantstrom-MISFET Q6, der mit dem Konstantstrom-MISFET Q5 der Differentialeingangsstufe 2 und den MISFETs Q14, Q15 einen Stromspiegelkreis bildet und diesen MISFETs sowie den zwischen die Drain-Elektrode des Konstantstrom-MISFETs Q6 und der Versorgungsspannung VDD im Serie geschalteten Last-MISFETs Q7, Q8, Q9 eine Vorspannung zuführt.

Die den Vorspannungskreis 1 bildenden MISFETsQ6 bis

Q9 sind so ausgelegt, daß sie in einem geeigneten Leitwert-Verhältnis relativ zueinander stehen. Der MISFET Q5 der Differentialeingangsstufe 2 wird mit einer konstanten Spannung versorgt, die durch Teilung der Spannung zwischen den Versorgungsklemmen VDD und VSS mittels dieses Leitwertverhältnisses erhalten wird. Infolgedessen arbeitet der MISPET Q5 als Konstantstromguelle.

Die Kaskadenstufe 3 besteht aus einem Paar von P-Kanal-MISFETs Q10 und Q11, die einen Gate-Erde-Kreis bilden, an die Drain-Elektroden der MISFETs Q10 bzw. QV1 angeschlossenen MISFETs Q12 und 013, sowie in Serie zwischen die MISFETs Q12 bzw. Q13 und die Versorgungsspannung VDD eingeschalteten Konstantstrom-MISFETs Q14 und Q15.

Wie oben dargelegt, bilden die MISFETs Q14 und Q15 zusammen mit dem Konstantstrom-MISFET Q6 des Vorspannungskreises 1 den Stromspiegelkreis. Da die MISFETs Q14 und.Qi5 auf diese Weise als Konstantstromquelle arbeiten, wird die Kaskadenstufe 3 durch den Vorspannungskreis 1 vorgespannt.

Bei dieser Schaltungsweise werden die an den Schaltungspunkten A1 und A2 an den Drain-Seiten der Differentialeingangs-MISFETs Q1 und Q2 der Eingangsstufe 2 auftretenden Differential-Ausgangssignale zu Eingangssignalen an den Source-Elektroden der MISFETs Q10 und Q11. In der Schaltung nach Fig. 1 bilden ferner die MISFETs Q10 und Q11 im wesentliehen einen Gate-Erde-Kreis, so daß der schädliche Einfluß der Spiegelkapazität auf dem Betrieb der Schaltung, der sonst auftreten würde, falls es sich um Gate-Eingänge handeln würde, beseitigt wird und daher die Kaskadenstufe 3 ..mit hoher Geschwindigkeit arbeiten kann.

Die MISFETs Q10, QI2 und Q14 auf der einen Seite der Kaskadenstufe 3 optimieren die Arbeitsbedingungen der Eingangsstufe 2 und verbessern den Abgleich der Kaskadenstufe Mit anderen Worten wird der Strom, der durch die MISFETs Q10 und Q11 fließen soll, durch Abzweigen eines Teils des Stroms

der Last-MISFETs Q3 und QA der Eingangsstufe 2 erzeugt. Wären die MISPETs Q10, Q12 und Q14 nicht vorhanden, so wäre der durch den MISFET Q3 fließende Strom von dem durch den MISFET Q4 fließenden Strom verschieden, und der Pegel am Schaltungspunkt a2 würde abfallen.

Ein Abfall des Pegels am Schaltungspunkt a2 läßt sich beispielsweise dadurch verhindern, daß die Steilheit des MISFETs Q4 größer als die des MISFETs Q3 oder die Stromverstärkung des Stromspiegelkreises aus den Transistoren '10 Q3 und QA größer als 1 gemacht wird. Dabei muß sorgfältig vorgegangen werden, da in den Eigenschaften dieser MISFETs Q3 und QA auf Grund ihrer unterschiedlichen Dimensionen relative Änderungen oder Schwankungen auftreten. Ist mindestens der MISFET Q10 vorhanden, so kann der Arbeitsstrom des MISFETs Q3 gegenüber dem des MISFETs Q4 abgeglichen werden, und auch deren Dimensionen können miteinander ausgeglichen werden.

In dem oben beschriebenen Ausführungsbeispiel dient das Ausgangssignal der aus den MISFETs Q11, Q13 und Q15 gebildete Kreis dazu, den Arbeitspunkt der Kaskadenstufe auf einen geeigneten Pegel anzuheben.

In der in Fig. 1 gezeigten Kaskadenstufe 3 sind die MISFETs Q12 und Q13 nicht immer erforderlich. Fehlen sie, so bilden die Konstantstrom-MISFETs Q14 und Q15 die Drain-Lasten an den Eingangs-MISFETs QIO und Q11. Daher lassen sich Ausgangssignale an den Drain-Elektroden der MISFETs Q10 und Q11 abnehmen, selbst wenn die MISFETs Q12 und Q13 nicht vorgesehen sind.

Die MISFETs 012 und Q13 der Kaskadenstufe 3 dienen zur Verbesserung der Vorspannungs-Stabilität. Sind diese Transistoren nicht vorgesehen, so steigen die Spannungen zwischen den Drain- und den Source-Elektroden der MISFETs Q14 und Q15, und daher steigen auf Grund des bekannten effektiven Kanallängen-Modulationseffektes auch die Drainströme der Konstantstrom-MISFETs Q14 und Q15. Im Gegensatz

ο ο ο ι υ

dazu gelangt die Spannung zwischen der Drain- und der Source-Elektrode des MISFETs Q6 in dem Vorspannungskreis 1 in Abhängigkeit vom Spannungsabfall an jedem der MISFETs Q9, Q8 und Ql auf einem verhältnismäßig niedrigen Wert. Infolgedessen entspricht das Stromspiegel-Verhältnis (Stromverstärkungsverhältnis) des MISFETs Q6 zu den MISFETs Q14 und Q15 nicht sehr gut dem Größenverhältnis zwischen dem MISFET Q6 und den MISFETs Q14 und Q15. .Unerwünschte Änderungen in dem Stromspiegel-Verhältnis auf Grund von Änderungen im Spannungspegel bedeuten unerwünschte- Schwankungen der Drain-Ausgangssignale der MISFETs Q10 und Q11 .

Daher werden bei dem vorliegenden Ausführungsbeispiel zwischen die MISFETs Q10 und Q14 bzw. Q11 und Qi 5 der Kaskadenstufe 3 die MISFETs Q12 bzw. Q13 eingefügt. In dem beschriebenen Ausführungsbeispiel stimmen das Leitwertverhältnis der MISFETs Q3, Q10, Q12 und Q14 und das Leitwertverhältnis der MISFETs Q4, Q11, Q13 und Q15 mit dem der MISFETs Q9, Q8, Ql und Q6 des Vorspannungskreises 1 überein. Dadurch wird der Vorspannungspunkt der Kaskadenstufe 3 stabilisiert. Stimmen die genannten Leitwertverhältnisse nicht überein, so ändert sich der Vorspannungspunkt selbst bei geringen Änderungen in der Versorgungsspannung .

Nachstehend soll das Rückkopplungssystem für die Kaskadenstufe 3 beschrieben werden.

MISFETs Q16 bis Q21 bilden einen Rückkopplungskreis Die Drain-Spannungen- der MISFETs Q10 und Q11, daß heißt die Potentiale an den Ausgangspunkten b1 und b2 der Kaskadenstufe 3, liegen an den beiden Enden eines Paars von in Serie geschalteten N-Kanal-MISFETs Q16 und Q17. Die Versorgungsspannung VDD wird den Gate-Anschlüssen der MISFETs Q16 und Q17 zugeführt, so daß diese Transistoren als Widerstände mit verhältnismäß hohen Widerstandswerten arbeiten. Diese beiden Transistoren Q16 und Q17 bilden somit eine Art von Spannungsteiler-Widerstandskreis,

der eine Spannung eines Zwischenpegels zwischen den Potentialen an den Ausgangspunkten b1 und b2 der Kaskadenstufe 3 erzeugt.

Die MISFETs Q16 und Q17 weisen zwischen ihrer Source- und Drain-Elektroden Widerstände auf, die 200 ΚΩ betragen. Im normalen Arbeitszustand, bei dem zwischen den Ausgangspunkten b1 und b2 der Kaskadenstufe 3 ein Pegelunterschied erzeugt wird, verhindern diese hohen Widerstände,'daß durch die MISFETs Q16 und Q17 hoher Strom fließt. Mit anderen Worten wird durch die Widerstände verhindert, daß der Ausgangspegel (der Pegel am Punkt b2) durch die MISFETs Q16 und Q17 beeinflußt wird.

An die zusainmengeschalteten Source-Elektroden der als Widerstände arbeitenden MISFETs Q16 und Q17 (Schaltungspunkt

c) ist die Gate-Elektrode eines MISFETs Q18 angeschlossen, der der Kaskadenstufe 3 eine Rückkopplungsspannung zuführt. An der Source-Elektrode dieses MISFETs Q18 liegt eine Bezugsspannung Vref. Zwischen die Drain-Elektrode des MISFETs Q18 und die Versorguhgsspannung VSS ist ein Last-MISFET Q19 eingeschaltet. Die Bezugsspannung Vref hat einen Wert, der um die Schwellenspannung Vth des MISFETs Ql8 höher ist als der Zwischenpegel der Schaltung, daß heißt als der Zwischenpegel zwischen den Potentialen VDD und VSS (wobei der letztere auch als "Erdpegel" bezeichnet wird).

Ist nun die Gate-Spannung des MISFETs Q18 oder das Potential am Schaltungspunkt c niedriger als der Erdpegel, so schaltet der MISFET Q18 ab, ist die Gate-Spannung höher als der Erdpegel, so schaltet der MISFET Q18 ein, und durch die MISFETs Q18 und Q19 fließt ein Vorstrom.

Der in Fig. 3 gezeigte Schaltkreis zur Erzeugung einer Bezugsspannung besteht aus zwei zwischen den Versorgungsklemmen VDD und VSS in Serie liegenden N-Kanal-MISFETs Q30 und Q31. Bei~ jedem Transistor Q30, Q31 ist die Gate-Elektrode

mit der Drain-Elektrode verbunden, so daß die beiden Transistoren als Spannungsteiler-Widerstände arbeiten'. Die Bezugs·- spannung Vref wird am Verbindungspunkt der Source-Elektrode des MISFETs Q30 mit der Drain-Elektrode des MISFET Q31 dadurch erzeugt, daß für die beiden Transistoren geeignete Leitwerte gewählt werden. In dem hier beschriebenen Ausführungsbeispiel ist das Substratgate des MISFETs Q30 ebenso wie beim MISFET Q31 mit der jeweiligen Source-Elektrode verbunden.

Daher wird der Potentialunterschied zwischen der Source-Elektrode und dem Substratgate des MISFETs Q30 unabhängig vom Pegel der Bezugsspannung Vref im wesentlichen auf Null gehalten. Mit anderen Worten werden die Leitwerteigenschaften des MISFETs Q30 nicht durch den Substrateffekt beeinflußt. Ebenso werden auch die Leitwerteigenschaften des MISFETs Q31 nicht durch den Substrateffekt beeinflußt. Infolgedessen steht in der Fig. 3A gezeigten Schaltung die Bezugsspannung Vref unabhängig von Änderungen in der Spannung zwischen den Versorgungsklemmen VDD und VSS auf dem gewünschten Pegel zur Verfügung.

Bei dem in der Fig. 3B gezeigten weiteren Schaltkreis zur Erzeugung einer Bezugsspannung liegt an der Gate-Elektrode eines MISFETs Q35 die durch MISFETs Q32 und Q33 erzeugte Vorspannung. Diese Vorspannung hat einen Zwischenwert zwischen den Klemmenpotentialen VDD und VSS, da die MISFETs Q32 und Q33 die gleichen Leitwerteigenschaften haben. Zwischen die Source-Elektrode des MISFETs Q35 und die Klemme VDD ist ein weiterer MISFET Q34 eingeschaltet, um den Transistor Q35 mit einem Vorstrom zu versorgen. Die in Fig. 3B gezeigten MISFETs werden gleichzeitig mit den MISFETs nach Fig. 1 in integrierter Schaltkreistechnik hergestellt. Daher hat der P-Kanal-MISFET Q35 die gleiche Schwellenspannung wie der in Fig. 1 gezeigte MISFET Q18. Die an der Source-Elektrode des MISFETs Q35 erzeugte Bezugsspannung Vref liegt um die Schwellenspannung über dem

Zwischenpegel. Sofern diese integrierte Schaltung von einer positiven und einer negativen Versorgungsquelle betrieben wird und eine Erdkleirane aufweist, kann die Gate-Elektrode des MISFETs Q35 in Fig. 3B mit dieser Erdkleirane verbunden werden. Die Erdkleirane ist dabei mit dem Erdungspunkt der Schaltung verbunden, falls die integrierte Schaltung mit den positiven und negativen Energiequellen betrieben wird. Wird dagegen die Schaltung nur mit positiven Energiequellen betrieben, so bleibt die Erdkleirane offen. In diesem Fall wird die Gate-Spannung des MISFETs Q35 durch die MISFETs Q32 und Q33 bestimmt.

In der Schaltung nach Fig. 1 ist parallel zu dem MISFET Q19 ein MISFET Q20 des gleichen Leitfähxgkeitstyps vorgesehen. Diese MISFETs Q19 und Q20 sind zu einem Stromspiegelkreis geschaltet. Ist der MISFET Q18 eingeschaltet und fließt durch den MISFET Q19 ein Strom , so fließt durch den MISFET Q20 ein Strom, der zu dem Verhältnis W/L (W: Kanalbreite, L: Kanallänge) des MISFETs Q19 proportional ist.

Zwischen die Drain-Elektrode des MISFETs Q20 und die zusammengeschalteten Drain-Elektroden der MISFETs Q7 und Q8 ist ein weiterer MISFET Q21 eingeschaltet. Der durch den MISFET Q20 fließende Strom wird über den MISFET Q21 aus dem Vorspannungskreis 1 zugeführt.

Da der MISFET Q21 so gebaut ist, daß er einen verhältnismäßig hohen Widerstand aufweist, werden etwaige schädliche Einflüsse der Rückkopplung auf den Vorspannungskreis 1 ausgeübt. Das Potential am Verbindungspunkt d zwischen den MISFETs Q20 und Q21 liegt an den Gate-Elektroden der MISFETs Q10 bis Q13 der Kaskadenstufe 3.

Die Arbeitspunkte an den Schaltungspunkten b1, b2 werden auf geeignete Pegel gesetzt,.um von dem Schaltungspunkt c eine effektive Rückkopplung auf die Gate-Elektroden der MISFETs Q10 bis Q13 zu erzielen. Diese Anordnung entspricht dem hier beschriebenen Ausführungsbeispiel, ist jedoch nicht

erfindungswesentlich. Mit anderen Worten werden die Arbeitspunkte an den Schaltungspunkten b1 und b2 so eingestellt* daß das Potential am Schaltungspunkt c dann, wenn die Rückkopplungsschleife über die MISFETs Q18 bis Q21 nicht vorhanden ist, absinkt, jedoch mindestens um die Schwellenspannung des MISFETs Q18 größer ist als die Bezugsspannung Vref.

Die Arbeitspunkte an den Schaltungspunkten b1 und b2 können folgendermaßen eingestellt werden. Die Gate-Breite W jedes der Transistoren Q12, Q13 oder

Q14, Q15 wird vorher so eingestellt, daß sie größer ist als diejenige der jeweiligen Transistoren Q3, Q4 und Q10, QH. Bei dieser Anordnung werden die Arbeitswiderstände der MISFETs Q12 bis Q15:_; kleiner als die der MISFETs Q3, Q4, Q10 und Q11, so daß sich die Spannung an den Schaltungspunkten b1, b2 auf die Versorgungsspannung VSS reduziert.

Die Ausgangsstufe 4 besteht aus den zwischen die Versorgungsspannungen VDD und VSS in Reihe geschalteten MISFETs Q22 und Q23. Das Potential eines (b2) der Ausgangs-Schaltungspunkte der Kaskadenstufe 3 liegt an den Gate-Elektroden dieser Transistoren Q22 und Q23, die eine Art von CMOS-Inverter bilden. Vom Verbindungspunkt e dieser MISFETs Q22 und Q23 wird eine Ausgangsspannung Vout abgenommen. Mit den Symbolen C1, C2 und C3 sind Phasenkompensations-Kondensatoren bezeichnet, die zwischen der Kaskadenstufe 3 und einem Schaltungspunkt e¹ der Ausgangsstufe 4 vorge s ehen s ind.

Im folgenden soll die Arbeitsweise des obigen Differentialverstärkers beschrieben werden.

Als Beispiel sei angenommen, daß an der Gate-Klemme (Eingang IN1) des Eingangs-MISFETs Q1 der Differential-Eingangsstufe 2 ein positives und an der Gate-Klemme (Eingang IN2) des Eingangs-MISFETs 2 ein negatives Eingangssignal liegt.

- 19 -

In diesem Fall arbeitet die Schaltung so, daß das Potential am Ausgangs-Schaltungspunkt al der Differential-Eingangsstufe 2 relativ negativ und das Potential am Schaltungspunkt a2 relativ positiv wird. Auf Grund der den Gate-Erde-Kreis bildenden MISFETs Q11 und Q12, an denen die Potentiale der Schaltungspunkte al und a2 liegen, wird die Vorspannung zwischen der Source- und der Gate-Elektrode des MISFETs Q11 in Abhängigkeit von einem hohen Source-Eingangspotential hoch. Da der Drainstrom des MISFETs Q11 mit der hohen Vorspannung zunimmt, wird die Drainspannung (am Schaltungspunkt b2) relativ positiv. Im Gegensatz dazu wird die Drain-Spannung .des MISFETs Q10 (am Schaltungspunkt b1) in Abhängigkeit von dem relativ negativen Potential am Schaltungspunkt al relativ negativ.

In dem beschriebenen Ausführungsbeispiel haben die MISFETs Q3 und Q4 sehr geringe Impedanzen, um die MISFETs Q10 und Q11 durch die Eingangsstufe 2 genügend aussteuern zu können.

Daher tritt in der Eingangsstufe 2 kaum eine Verstärkung auf, während andererseits die Verstärkung in der Kaskadenstufe 3 außerordentlich groß ist. Beispielsweise beträgt die Verstärkung vom Punkt a2 zum Punkt b2 bis zu etwa 50 dB.

Wird der Eingang IN1 auf relativ negativem Potential und der Eingang IN2 auf relative positivem Potential gehalten, wie oben dargelegt, so bleibt der Schaltungspunkt b2 auf relativ positivem Potential. Das Potential des Punktes b2 liegt an den Gate-Elektroden der MISFETs Q22 und Q23 der Ausgangsstufe. Daher nimmt die Leitfähigkeit des MISFETs Q22 ab und die des MISFETs Q23 zu. Am Ausgangspunkt e der Ausgangsstufe 4 erscheint daher die Ausgangsspannung Vout, die zur Spannung am Ausgangspunkt b2 der Kaskadenstufe 3 proportional (um beispielsweise etwa 20 dB verstärkt) ist und die entgegengesetzte Phase aufweist.

Werden die Arbeitspun'cte der Schaltungspunkte b1 und

b2 in der in Fig. 1 gezeigten Schaltung auf relativ hohem Potential gehalten, so ergibt sich folgende Arbeitsweise. Das Potential am Verbindungspunkt c der zwischen die Ausgangspunkte b1 und b2 der Kaskadenstufe 3 eingeschalteten MISFETs Q16 und Q17 wird auf einen Zwischenpegel zwischen den Potentialen der Punkte b1 und b2 eingestellt. Wie oben beschrieben, wird die Source-Spannung des MISFETs Ql8, an dessen Gate-Elektrode das Potential des Schaltungspunkt c liegt, auf die Bezugsspannung Vref eingestellt, die um die Schwellenspannung über dem Erdpegel liegt. Entsprechend befindet sich das Potential des Punktes c auf einem Pegel, der höher ist als der Erdpegel der Schaltung, wobei beispielsweise der MISFET Q18 abgeschaltet ist und kein Strom durch die MISFETs Q19 und Q20 fließt. In diesem Fall findet im wesentlichen keine Rückkopplung über die MISFETs Q18 bis Q20 auf die Kaskadenstufe 3 statt.

Die Arbeitspunkte an den Schaltungspunkten b1 und b2 werden in diesem Zustand durch die Leitfähigkeitseigenschaften der MISFETs Q3, Q4 und Q10 bis Q15 bestimmt. Deren Arbeitspunkte schwanken jedoch in diesem Zustand merklich. Beispielsweise verursachen Schwankungen in den Herstellungsbedingungen der integrierten Schaltung zwischen den jeweiligen Eigenschaften der MISFETs Q3 und Q4 und der MISFETs Q10 und Q11 Änderungen, die nicht vernachlässigbar sind. Ebenso verursachen auch die Beziehungen in den Eigenschaften der P-Kanal-MISFETs Q3, QA, Q10 und Q11 relativ zu denen der N-Kanal-MISFETs Q12 bis Q15 nicht vernachlässigbare Änderungen. Bekanntlich sind die Kennlinien der MISFETs Gate-Source-Spannung über Drain-Strom temperaturabhängig. Die Temperatureigenschäften der P-Kanal-MISFETs sind dabei regelmäßig von denen der N-Kanal-MISFETs verschieden. Beim Betrieb der Schaltung nimmt die\ Temperatur des Halbleitersubstrats in Folge der durch die Schaltungselemente, etwa die MISFETs, erzeugten Warme zu, wobei zwischen den viel Wärme erzeugenden und den. weniger Wärme

· «ι

- 21 -

erzeugenden Schalungselementen Temperaturgradienten auftreten. Infolgedessen bestehen zwischen den in Fig. 1 gezeigten MISFETs unterschiedliche Arbeitstemperaturen, die nicht zu vernachlässigen sind.

Da die Kaskadenstufe 3 so aufgebaut ist, daß sie eine verhältnismäßig große Verstärkung aufweist, werden die Arbeitspunkte der Schaltungspunkte b1 und b2 durch Änderungen und Schwankungen in den Eigenschaften der MISFETs merklich beeinflußt. In Folge von Änderungen im Arbeitspunkt am Schaltungspunkt b2 kann sich der Ausgangspegel der Ausgangsstufe 4 signifikant ändern.

Wie oben beschrieben, ist das vorliegende Ausführungsbeispiel jedoch so aufgebaut, daß die Arbeitspunkte an den Schaltungspunkten bi und b2 verhältnismäßig niedrige Werte haben, wenn die aus den MISFETs Q18 bis Q21 bestehende Rückkopplungsschleife nicht vorgesehen ist. Aus diesem Grund schaltet das Potential am Schaltungspunkt c den MISFET Q18 ein, und die Rückkopplungsschleife kommt, zur Wirkung, was weiter unten im einzelnen erläutert wird. Durch die Arbeit der Rückkopplungsschleife werden die Arbeitspunkte an den Schaltungspunkten b1 und b2 auf geeignete Werte eingestellt.

Werden die Potentiale an den Ausgangspunkten b1 und b2 der Kaskadenstufe 3 in der Schaltung nach Fig. 1 reduziert, so verringert sich demgemäß auch das Potential an dem gemeinsamen Verbindungspunkt c der als Widerstände arbeitenden MISFETs Q16 und Q17. Bei abfallendem Potential am Punkt c wird der MISFET Q18 stark leitend geschaltet, und -durch den MISFET Q19 beginnt ein hoher Vorstrom zu fließen.

Dabei wird eine Vorspannung erzeugt, deren Pegel durch den MISFET Q19 erhöht wird, und der von der Vorspannungsschaltung 1 den MISFETs Q20 und Q21 zugeführte Strom nimmt zu. Daher sinkt das Potential am Verbindungspunkt d der MISFETs Q20 und Q21, und ebenso nehmen auch die Gate-Potentiale an den MISFETs Q10 bis Q13 ab.

I U

Bei abfallendem Potential am Punkt d steigt die Gate-Source-Spannung der MISFETs Q10 und QII, während die Gate-Source-Spannung der MISFETs Q12 und Q13 abnimmt. Der den Schaltungspunkten b1 und b2 über die Transistoren Q10 bzw, Q11 jeweils zugeführte Vorstrom steigt mit zunehmender Gate-Source-Spannung der jeweiligen MISFETs Q10 und Q11 . Somit nehmen die Potentiale an den Ausgangspunkten b1 und b2 zu. Mit anderen Worten werden die Gate-Elektroden der MISFETs Q10 bis Q13 der Kaskadenstufe 3 durch die den Widerstandskreis bildenden MISFETs Q16 und Q17 und durch die MISFETs Q18 bis Q21 gegengekoppelt.

Gehen die Potentiale an den Punkten b1 und b2 in Folge der Gegenkopplung gegen den Erdpegel, so nähert sich auch das Potential am Punkt'c dem Erdpotential, und die Leitfähigkeits des MISFETs Q18 nimmt ab. Daher wird der Arbeitspunkt für das gleichphasige Signal am Ausgangspunkt b1 der Kaskadenstufe 3 auf einem Pegel stabilisiert, der im wesentlichen gleich dem Erdpegel ist.

Die oben beschriebene Rückkopplungswirkung bleibt auch dann wirksam, wenn sich die Arbeitsbedingungen der Eingangsstufe 2 ändern. Nehmen die Pegel an den Eingängen IN1 und IN2 der Eingangsstufe 2 zu, so steigt der Drain-Strom des Konstantstrom-MISFETs Q5 in Abhängigkeit von der Zunahme dieser Pegel. Der MISFET Q5 stellt daher keine ideale Konstantstromquelle dar; vielmehr steigt sein Drain-Strom in Folge des effektiven Kanallängen-Modulationseffekt. Dabei steigen die Arbeitsströme der MISFETs Q1 und Q2, und die Pegel an den Schaltungspunkten al und a2 nehmen ab. Sinken andererseits die Pegel an den Eingängen IN1 und IN2, so steigen demgemäß die Pegel an den Schaltungspunkten al und a2 an. Die Source-Gate-Spannungen der MISFETs Q10 und Qi1 der Kaskadenstufe 3 · ändern sich mit den Potentialänderungen an den Punkten al und a2. Die Arbeitspunkte an den Schaltungspunkten b1 und b2 werden jedoch durch die Rückkopplungswirkung

der MISFETs Q18 bis Q21 auf den gewünschten Werten behalten.

In der Schaltung des oben beschriebenen Ausführungsbeispiels kann die Kaskadenstufe 3 allein kein Ausgangssignal hinreichender Amplitude erzeugen, weshalb die Ausgangsstufe hinzugefügt ist, um das Ausgangssignal auf die Versorgungsspannung zu verstärken. Diese Ausgangsstufe 4 muß jedoch nicht immer vorgesehen sein; vielmehr ist es auch möglich, das Ausgangssignal der Kaskadenstufe mit geringer Amplitude als solches der nächsten Schaltungsstufe zur Verfügung zu stellen.

In dem gezeigten Ausführungsbeispiel sind das Substrat und die Source-Elektrode des den Vorspannungskreis 1 bildenden MISFETs Q7 sowie die entsprechenden Teile der die Kaskadenstufe 3 bildenden MISFETs Ql2 und Q13 miteinander verbunden, um den Back-Gate-Effekt (Substrateffekt) an den MISFETs Q7, Q12 und Q13 zu beseitigen und damit die Schwellenspannung Vth zu verringern.

In dem Ausführungsbeispiel sind ferner das Substrat und die Source-Elektroden der die Eingangsstufe 2 bildenden Eingangs-MISFETs Q1 und Q2 miteinander verbunden, um die Schwellenspannung Vth sowie den unteren Grenzwert der Betriebsspannung für die Eingangsstufe herabzusetzen. Wie oben beschrieben, ist erfindungsgemäß an die Ausgangs-Schaltungspunkte einer Kaskadenstufe mit MISFETs, die als Eingangssignale an ihren Source-Elektroden die Ausgangssignale einer Differential-Eingangsstufe aufnehmen, .ein Widerstandskreis angeschlossen, der ein Potential auf

" einem Zwischenpegel als Ausgangssignal der Kaskadenstufe erzeugt, wobei das Potential dieses Zwischenpegels seinergeits den MISFET Q18 derart beaufschlagt, daß ein Vorstrom fließt und die MISFETs 010 bis Q13 über die MISFETs Q19 bis Q21 gegengekoppelt werden. Diese Schaltungsanordnung vermittelt einen Stabilisierungspunkt, der durch die Schaltung selbst bestimmt wird, so daß eine Stabilisierung des Arbeitspunktes der Sei altung erzielt und der dynamische

Bereich der Schaltung in ausreichendem Maße gewährleistet werden kann.

Die Erfindung beschränkt sich nicht auf das oben beschriebene Ausführungsbeispiel. Beispielsweise kann der den Gate-Elektroden der Konstantstrom-MISFETs Q14 und Q15 zugeführte Vorstrom durch den Rückkopplungskreis 5 erzeugt werden. In diesem Fall könnte an den Gate-Elektroden der MISFETs Q10 und Q11 eine feste Vorspannung liegen. Die MISFETs Q12 und Q13, die die Drain-Potentiale der Konstant strom-MISFETs Q14 und Q15 verringern, können weggelassen werden.

PS/CG

Claims

STREHL 'SCHUB β L-H ÖPF" SCHUL^ : " ^".',"_, V" "V WIDENMAYERSTRASSE 17, D-8000 MÜ^" " HITACHI, LTD. DEA-26 174 1. September 1983 Differentialverstärker PATENTANSPRÜCHE ' , --

1. Differentialverstärker, gek^ennzeichnet durch \

einen ersten Verstärkerkreis, enthaltend einen ersten Feldeffekttransistor (Q1O), der einen Kanal eines ersten Leitfähigkeitstyps (P) aufweist und an seiner"Source-Elektrode ein erstes Eingangssignal aufnimmt, sowie eine zwischen die Drain-Elektrode des ersten Feldeffekttransistors (Q10) und eine Versorgungsklemme . (VSS) eingeschaltete erste Last (Q14),

einen zweiten Verstärkerkreis, enthaltend einen zweiten Feldeffekttransistor (Q11), der einen Kanal des ersten Leitfähigkeitstyps (P) aufweist, und an seiner Source-Elektrode ein au dem ersten Eingangssignal gegenphasiges zweites Eingangssignal aufnimmt, und eine zwischen:die Drain-Elektrode

■-■ 2 -

des zweiten Feldeffekttransistors (Q11) und die Versorgungsklenune (VSS) eingeschaltete zweite Last (Q15), und

eine Rückkopplungsstufe (5), die ein Ausgangssignal des ersten Verstärkerkreises (Q10, Q14) und ein Ausgangssignal des zweiten Verstärkerkreises (Q11, Q15) aufnimmt, und ein Steuersignal zur Steuerung der Arbeitspunkte der beiden Verstärkerkreise erzeugt.

2. Differentialverstärker nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerspannung der Rückkopplungsstufe (5) an den Gate-Elektroden des ersten und des zweiten Feldeffekttransistors (Q10, Q11) liegt.

3. Differentialverstärker nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Rückkopplungsstufe

(5) einen ersten Kreis (QI6, Q17) umfaßt, der die Ausgangssignale des ersten und des zweiten Verstärkerkreises (Q10, Q14; Q11, Q15) aufnimmt und den Arbeitspunkt der beiden Verstärkerkreise ermittelt, sowie einen zweiten Kreis (Q18), der das Ausgangssignal des ersten Kreises (Q16, Q17) mit einer Bezugsspannung (Vref) zur Bestimmung der Steuerspannung vergleicht.

4. Differentialverstärker nach Anspruch 3, dadurch gekennzeichnet , daß der erste Kreis ein erstes Widerstandselement (16) enthält, das an seinem

einen Ende mit dem Ausgang des ersten Verstärkerkreises (Q10, Q14) verbunden ist, und ein zweites Widerstandselement (Q17), das mit seinem einen Ende an den Ausgang des.zweiten Verstärkerkreises (Q11, Q15) und mit seinem anderen Ende an das andere Ende des ersten Widerstandseiements (Q16) angeschlossen ist, und daß der erste Kreis sein Ausgangssignal am Verbindungspunkt (c) zwischen den beiden Widerstandselementen (Q16, Q17) erzeugt.

5. Differentialverstärker nach Anspruch 4, dadurch

gekennzeichnet, daß die beiden Widerstandselemente von Feldeffekttransistoren (Q16, Q17) gebildet sind.

6. Differentialverstärker nach einem der Ansprüche 1 bis 5, gekennzeichnet durch eine Vorverstärkerstufe (2), die ein Paar von Differential-Eingangsfeldeffekttransistoren (Q1,Q2), einen an die Drain-Elektroden der Differential-Eingangsverstärker (Q1, Q2) angeschlossenen Stromspiegel-Lastkreis (Q3, Q4) und eine an die Source-Elektroden der Differential-Eingangstransistoren (Q1, Q2) angeschlossene Konstantstromquelle (Q5) umfaßt und die beiden Eingangssignale an den Drain-Elektroden der beiden Differential-Eingangstransistoren (Q1, Q2) erzeugt.

_..-.--■ ο ο ο I D Z D

7. Differentialverstärker nach Anspruch 6, dadurch gekennzeichnet, daß die Konstantstromquelle, die erste und die zweite Last von einem dritten, einem vierten bzw. einem füntten Feldeffekttransistor (Q5, Q14, Q15) gebildet sind, und daß die Differential-Eingangsfeldeffekttransistoren (Q1 , Q2) sowie der dritte, der vierte und der fünfte Feldeffekttransistor (Q5, Q14, Q15) Kanäle des zu dem ersten Leitfähigkeitstyps (P) entgegengesetzten zweiten Leitfähigkeitstyps (N) aufweisen.

8. Differentialverstärker nach Anspruch 7, dadurch gekennzeichnet, daß die Drain-Elektrode des die erste Last bildenden vierten Feldeffekttransistors (Q4) über einen sechsten Feldeffekttransistor (Q12) an die Drain-Elektrode des ersten Feldeffekttransistors (Q10) und die Drain-Elektrode des die zweite Last bildenden fünften Feldeffekttransistors (Q15) über einen siebten Feldeffekttransistor (QI3) an die Drain-Elektrode des zweiten Feldeffekttransistors '(QiI) angeschlossen ist, so daß die an den Drain- und Source-Elektroden des vierten und des fünften Feldeffekttransistors (Q14, Q15) liegenden Spannungspegel verringert sind.

9. Differentialverstärker nach Anspruch 8, dadurch gekennzeichnet , daß der sechste und der . siebte Feldeffekttransistor (012, Q13) Kanäle des zweiten Leitfähigkeitstyps (N) aufweisen und daß die Steuerspannung

• * A

an den Gate-Elektroden des ersten, des zweiten, des sechsten und des siebten Feldeffekttransistors (Q10, Q11 , Q12, Q13) liegt.

10. Differentialverstärker nach einem der Ansprüche 1 bis 9, gekennzeichnet durch einen Ausgangsverstärker (4), an dessen Eingang das Ausgangssignal des zweiten Verstärkerkreises (Q11, Q15) liegt.

11, Differentialverstärker, gekennzeichnet durch

ein Paar von Differential-Eingangsfeldeffekttransistoren (Q1/ Q2) mit Kanälen eines ersten Leitfähigkeitstyps (N), einen Stromspiegel-Lastkreis,'enthaltend einen ersten und einen zweiten Feldeffekttransistor (Q3, Q4), die Kanäle eines zweiten Leitfähigkeitstyps (P) aufweisen und zwischen die Drain-Elektroden des Paares von Differential-Eingangsfeldeffekttransistoren (Q1, Q2) und eine erste Versorgungsklemme (VDD) eingeschaltet sind,

einen dritten Feldeffekttransistor (Q10), der einen Kanal des zweiten Leitfähigkeitstyps (P) aufweist, und an seiner Source-Elektrode ein Signal vom Verbindungspunkt (al) ^wischen dem einen (Q1) der beiden Differential-Eingangsfeldeffekttransistoren und dem Stromspiegel-Lastkreis (Q3, Q4) aufnimmt,

einen vierten Feldeffekttransistor (Q11), der einen Kanal

des zweiten Leitungstyps (P) aufweist und an seiner Source-Elektrode ein Signal vom Verbindungspunkt (a2) zwischen der Drain-Elektrode des anderen Differential-Eingangsfeldeffekttransistors (Q2) und dem Stromspiegel-Lastkreis (Q3, Q4) aufnimmt,

eine zwischen den Drain-Elektroden des dritten und des vierten Feldeffekttransistors (Q10, Q11) und einer zweiten Versorgungsklemme (VSS) einen Strompfad bildenden Laststufe (Q14, Q15),und

eine Spannungserzeugungsstufe (5), die eine an den Gate-Elektroden des dritten und des vierten Feldeffekttransistors (Q10, Q11) liegende Vorspannung erzeugt.