DE3328407C2

DE3328407C2 -

Info

Publication number: DE3328407C2
Application number: DE3328407A
Authority: DE
Inventors: Takao Hitachi Ibaraki Jp Sasayama
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-08-06
Filing date: 1983-08-05
Publication date: 1988-03-24
Also published as: JPS5927569A; US4585962A; JPH0237110B2; DE3328407A1

Description

Die Erfindung bezieht sich auf eine Halbleiterschaltanordnung der im Oberbegriff des Patentanspruchs 1 angegebenen Art.

Wenn ein Strom und eine Spannung im Bipolartransistor verarbeitet werden, der am häufigsten als Halbleiterschaltanordnung verwendet wird, treten die folgenden Probleme auf:

(1) Da die Stromverteilung nicht gleichmäßig ist und sich der Strom örtlich konzentriert, verringert sich die wirksame Emitterfläche (beispielsweise auf angenähert 40% eines GTO (Thyristor mit ausschaltendem Steuerstrom)), und der Ausnutzungswirkungsgrad ist niedrig. Demgemäß wachsen die Plättchenfläche und die Kosten für die Anordnung.
(2) Da der Strom nicht gleichmäßig ist, ist auch der Vorspannungszustand zwischen dem Emitter und der Basis ungleichmäßig, so daß der Betrieb des Abziehens von Überschußladungsträgern, wenn die Anordnung ausgeschaltet wird, örtlich langsam wird und daher kein Hochgeschwindigkeitsverhalten erhältlich ist.

Im Vergleich mit dem vorstehend beschriebenen Bipolartransistor hat ein MOS-Transistor die Nachteile, daß sein Widerstand, wenn eingeschaltet, hoch ist, eine hohe Stromdichte nicht leicht verarbeitet werden kann und es schwierig ist, die Sperrspannung eines MOS-Transistors zu steigern.

Aus "Elektronik", 1981, H. 23, S. 93-96, ist eine Halbleiterschaltanordnung der eingangs vorausgesetzten Art bekannt. Außerdem ist darin offenbart, eine Erhöhung der Schaltströme durch einfaches Parallelschalten mehrerer Kaskadenschalter zu erreichen.

Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiterschaltanordnung der eingangs vorausgesetzten Art zu entwickeln, bei der die wirksame Emitterfläche praktisch nicht verringert wird, der Ausnutzungswirkungsgrad gesteigert ist, die Plättchenfläche und die Herstellungskosten möglichst gering sind, ein gutes Hochgeschwindigkeitsverhalten erzielt wird, kein störend hoher Widerstand im Einschaltzustand auftritt, eine hohe Stromdichte möglich ist und die Sperrspannung gesteigert werden kann.

Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.

Das Wesen der Erfindung beruht darauf, daß bei einer Halbleiterschaltanordnung das Ausnutzungsverhältnis der Emitterfläche durch Beseitigen der Ungleichmäßigkeit der Stromdichte eines Bipolartransistors mittels gleichmäßiger Verteilung der Stromdichte über die gesamte Oberfläche der Emitter mit Hilfe des Durchlaßwiderstandes von MOS-Transistoren verbessert wird, die in Reihe mit den Emittern des Bipolartransistors verbunden sind, so daß die Anordnung einen verringerten Plättchenflächen-Herstellungsaufwand hat und mit hoher Schaltgeschwindigkeit arbeiten kann.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Erfindung wird anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert; darin zeigt

Fig. 1 ein Schaltbild einer Halbleiterschaltanordnung nach einem Ausführungsbeispiel der Erfindung;

Fig. 2 einen Schnitt durch den Aufbau der in Fig. 1 gezeigten Halbleiterschaltanordnung;

Fig. 3 ein Schaltbild zur Veranschaulichung des Verfahrens zur Steuerung der in Fig. 1 dargestellten Halbleiterschaltanordnung; und

Fig. 4 einen Schnitt durch ein anderes Ausführungsbeispiel der Halbleiterschaltanordnung.

Gemäß Fig. 1, die eine Halbleiterschaltanordnung nach einem Ausführungsbeispiel der Erfindung zeigt, weist ein Bipolartransistor 1 einen Kollektor 1 _c in Verbindung mit einem Kollektoranschluß C, eine Basiselektrode 1 _b in Verbindung mit einem Basisanschluß B und Emitter 1 _{e 1} bis 1 _en auf. Die Emitter sind von einem Vielfachaufbau. Die Halbleiterschaltanordnung enthält außerdem Anreicherungs-MOS-Transistoren 2₁ bis 2 _n, und die Emitterelektroden 1 _{e 1} bis 1 _en des Bipolartransistors 1 sind mit den Drainelektroden 2 _{d 1} bis 2 _dn der MOS-Transistoren 2₁ bis 2 _n verbunden. Die Steuerelektroden der MOS-Transistoren 2₁ bis 2_n sind gemeinsam verbunden und über eine Leitung 2 _g als Elektrode G herausgeführt, während ihre Sourceelektroden 2 _{s 1} bis 2 _sn ebenfalls gemeinsam verbunden und als Elektrode E herausgeführt sind.

Der Aufbau der Halbleiterschaltanordnung mit der vorstehend beschriebenen Schaltung ist in Fig. 2 veranschaulicht. Eine N^--Schicht 11 ist über einem N⁺-Halbleitersubstrat 10 gebildet, und eine P-Schicht 12 ist über der N^--Schicht 11 gebildet. Eine Metallschicht 9 ist auf der Rückseite des N⁺-Halbleitersubstrats 10 durch Aufdampfen oder auf ähnliche Weise aufgebracht, wodurch eine Elektrode C gebildet wird. Eine Mehrzahl von N-Diffusionsschichten 15 ist selektiv auf der Oberfläche der P-Schicht 12 gebildet, und P- Diffusionsschichten 13 sind jeweils innerhalb der N- Diffusionsschichten 15 gebildet. N⁺-Diffusionsschichten 14 sind innerhalb der P-Diffusionsschichten 13 gebildet. Die N-Diffusionsschichten 15 wirken als die Emitter des Bipolartransistors und als die Drains der MOS-Transistoren und sind gemeinsam verbunden. Elektroden 18 sind von der P-Schicht 12 zwischen jedem benachbarten Paar der N-Diffusionsschichten 15 herausgeführt und gemeinsam zur Bildung einer Elektrode B verbunden. Elektroden 17 sind von den N⁺-Diffusionsschichten 14 herausgeführt und gemeinsam zur Bildung der Elektrode E verbunden. Steuerelektroden aus einer Schicht 16 sind in Bereichen der P- Diffusionsschichten 13 zwischen den Elektroden 18 und den Elektroden 17 über einer Isolierschicht 19 gebildet und gemeinsam zur Bildung der Elektrode G verbunden.

Die Halbleiterschaltanordnung mit dem vorstehend beschriebenen Aufbau wird in der folgenden Weise verwendet. Wie in Fig. 3 gezeigt ist, ist eine Last 4 mit der Elektrode C der Halbleiterschaltanordnung 3 verbunden, und eine Stromquelle 5 ist zwischen dem anderen Ende der Last 4 und der Elektrode E eingefügt, die geerdet ist. Ein Vorspannungsstrom wird der Elektrode B der Halbleiterschaltanordnung 3 von einer Stromquelle 6 durch einen Widerstand 8 zugeführt. Ein Logikausgang wird von einem Gate 7, das beispielsweise aus einer MOS-Großbereichsintegration od. dgl. besteht, der Elektrode G der Halbleiterschaltanordnung 3 zugeführt.

In der vorstehend beschriebenen Schaltanordnung werden die N-Kanal-Anreicherungs-MOS-Transistoren 2₁ bis 2 _n ausgeschaltet, wenn der Elektrode G keine Signalspannung zugeführt wird. Daher wird der Bipolartransistor 1 ausgeschaltet gehalten. Wenn der Elektrode G eine Signalspannung zugeführt wird, wird der Transistor 1 durch einen durch den Widerstand 8 zugeführten Vorspannungsstrom zum Einschalten gesteuert.

Gleichzeitig erreicht jeder mit den Emitterelektroden 1 _{e 1} bis 1 _en des Bipolartransistors 1 verbundene MOS-Transistor den Zustand, in welchem sich eine große Zahl von Ladungsträgern zwischen dessen Source und Drain bewegen, und r _e wird ein Durchlaßwiderstand mit einem Wert von einigen Zehnen Ohm. Als Ergebnis ergibt sich der Emitterstrom durch:

So läßt sich die Temperaturabhängigkeit von i _e verringern, wenn r _e wächst. Mit anderen Worten läßt sich ein positiver Wärme/Strom-Rückkopplungsbetrieb verringern, und örtliche Stromkonzentrationen können vermieden werden. Als Ergebnis kann der effektive Ausnutzungswirkungsgrad der Emitterflächen verbessert werden und eine Anordnung mit der gleichen Stromkapazität auf verringerter Fläche erhalten werden. Da die Stromverteilung gleichmäßig gemacht werden kann, wird auch die Menge der in der Basisschicht gespeicherten Ladungsträger an jedem Emitter/Basis-Übergang gleichmäßig gemacht, und die Anordnung kann auch mit hoher Geschwindigkeit ausgeschaltet werden, weil dies mit einer Durchschnittsgeschwindigkeit je Flächeneinheit erfolgt.

Wie vorstehend beschrieben, ist, da die Halbleiterschaltanordnung nach diesem Ausführungsbeispiel einen Steuereingang zu MOS-Transistoren liefert, der Gleichstromeingangswiderstand im wesentlichen unendlich, und Großbereichsintegrationen und andere MOS-Logikanordnungen können direkt gesteuert werden. Die Anordnung gemäß der Erfindung liefert die folgenden Vorteile im Vergleich mit MOS-Transistoren, Bipolartransistoren oder anderen zusammengesetzten Anordnungen:

(1) Da ein Bipolartransistor für die Ausgangsstufe verwendet wird, läßt sich eine Anordnung mit einer niedrigeren Sättigungsspannung und einer größeren Stromkapazität als eine MOS-Leistungstransistoren verwendende Anordnung erhalten.
(2) Die MOS-Transistoren brauchen keine Lastspannung auszuhalten, sondern können eine viel niedrigere Sperrspannung als MOS-Leistungstransistoren und MOS-Eingangsbipolartransistoren haben. Dies bedeutet, daß die Hochsperrspannungs- Verarmungsschicht (n^--Schicht) entfallen kann und die Kapazität dieser Schicht keine Eingangskapazität wird. Daher läßt sich ein hoher Wechselstromwiderstand erhalten, die Kapazitätslast kann verringert werden, und eine Logikanordnung kann bei niedriger Spannung, jedoch mit hoher Geschwindigkeit betrieben werden.
(3) Im Vergleich mit einer Bipolaranordnung hat die erfindungsgemäße Anordnung einen höheren Eingangswiderstand, läßt sich leichter steuern und hat eine gleichmäßigere Stromverteilung. Demgemäß ist die wirksame Emitterfläche größer, und es läßt sich eine Anordnung des gleichen Stromnennwerts mit einer geringeren Abmessung und mit geringeren Herstellungskosten fertigen.

Im oben beschriebenen Ausführungsbeispiel ist eine Mehrzahl von N-Diffusionsschichten 13, worin jeweils eine P-Diffusionsschicht 14 und eine N⁺-Diffusionsschicht 15 gebildet sind, getrennt und unabhängig voneinander gebildet, wie Fig. 2 zeigt, doch können sie natürlich auch in einer Zickzackart, beispielsweise wie in Fig. 4 gezeigt, angeordnet sein, indem man sie untereinander verbindet.

Wie vorstehend beschrieben, ermöglicht die Halbleiterschaltanordnung gemäß der Erfindung ein erhöhtes Ausnutzungsverhältnis der Emitterfläche, eine Verringerung der Halbleiterplättchenfläche sowie der Herstellungskosten und einen Hochgeschwindigkeitsschaltbetrieb.

Claims

1. Halbleiterschaltanordnung mit einer Kaskadenschaltung eines hochsperrenden Bipolartransistors und eines niedrig sperrenden MOS-Transistors, dessen Drain-Elektrode mit der Emitterelektrode des Bipolartransistors verbunden ist, dadurch gekennzeichnet, daß auf einem Halbleiterplättchen (10) der Bipolartransistor (1) mit

einer Kollektorelektrode (1 c), die mit einer einzelnen Schicht (11) auf der ganzen Oberfläche des Halbleiterplättchens (10) gebildet und mit einem Kollektoranschluß (C) verbunden ist,
einer Basiselektrode (1 b), die mit einer einzelnen Schicht (12) über der ganzen Oberfläche des Halbleiterplättchens (10) gebildet und mit einem Basisanschluß (B) verbunden ist, und
einer Mehrzahl von Emitterelektroden (1 e₁ bis 1 e _n) aus einer Mehrzahl von Schichten (15), die gleichmäßig und unterteilt über der ganzen Oberfläche der Basiselektrodenschicht (12) des Halbleiterplättchens (10) gebildet sind, und

die gleiche Zahl von MOS-Transistoren (2₁ bis 2 _n) wie die Zahl der Emitterelektroden (1 e₁ bis 1 e _n) des Bipolartransistors (1) ausgebildet sind und daß jeder MOS-Transistor

eine Drain-Elektrode (2 d₁ bis 2 d _n), die gemeinsam mit der Schicht (15) der Emitterelektrode (1 e₁ bis 1 e _n) des Bipolartransistors gebildet ist,
eine Source-Elektrode (2 s₁ bis 2 s _n) aus einer Schicht (14), die innerhalb der Schicht der Drain-Elektrode (2 d₁ bis 2 d _n) gebildet, und
eine Steuerelektrode (2 g) aus einer Schicht (16), die innerhalb der Schicht der Drain-Elektrode (2 d₁ bis 2 d _n) gebildet ist,

enthält.

2. Halbleiterschaltanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerelektroden der MOS-Transistoren (2₁ bis 2 _n) mit einer gemeinsamen Leitung (2 _g) verbunden sind.

3. Halbleiterschaltanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Innenwiderstände der Mehrzahl der MOS-Transistoren (2₁ bis 2 _n) gleichmäßig sind.