DE3301090A1 - Abbildungsvorrichtung - Google Patents

Description

I 1:. .Γ: ' - "^:: ^33Q

Hewlett-Packard Company ^,

Int. Az.: Case 1589 13. Januar 1983

ABBILDUNRSVORRICHTUNG

Die.Erfindung betrifft eine Abbildungsvorrichtung von der Art, welche in der deutschen Patentanmeldung P 31 43 429 erläutert ist.

Bei Ultraschall-Abbildungsvorrichtungen mit einer phasenmäßig abgestimmten Sender/Empfängeranordnung zum Erzeugen von Abbildern eines Querschnitts des Herzens oder eines anderen Organes eines Patienten wird die Sender/Empfänqeranordnung periodisch mit Impulsen beaufschlagt, so daß eine akustische Welle in den Körper geschickt wird. Während eines jedem Impuls folgenden Intervalles wird die Anordnung längs einer radialen Linie eines Sektors nach außen fokussiert, so daß die Linie abgetastet und die von dem Körper empfangenen akustischen Echosiqnale für diese Linie in ein analoges Spannungssignal umgesetzt werden. Eine einfache Art zur Anzeige dieser Daten besteht darin, daß der Elektronenstrahl einer Kathodenstrahlröhre längs entsprechender radialer Linien abgelenkt und dessen Intensität gemäß dem analogen Spannungssignal moduliert wird. Dabei ergeben sich jedoch Leerstellen zwischen den radialen Linien, die sich mit dem Bereich erhöhen. Bei dem Versuch, dieses Problem zu lösen, wird das analoge Spannungssignal für jede radiale Linie abgetastet, und jeder Abtastwert wird beim nächsten der Anzeigepunkte reproduziert, die in orthogonalen Reihen und Spalten angeordnet sind. Da alle diese Leerstellen nicht ausgefüllt werden, ergibt sich ein sogenanntes Moire-Muster. Dieses Muster wurde beispielsweise dadurch vermindert, daß an einem Anzeigepunkt, der einer Leerstelle entspricht, die gleiche Helligkeit erzeugt wurde, die an dem angrenzenden Anzeigepunkt erzeugt wurde.

Dadurch werden Diskontinuitäten in das Abbild eingeführt, die stören.

Ausgehend von einer Abbildunqsvorrichtunq gemäß dem Oberbegriff wird durch die kennzeichnenden Merkmale des Anspruchs 1 demgegenüber erfindungsgemäß die Aufgabe gelöst, die Abbildung derart zu ver-

Hewlett-Packard Company ·"* ■
Int. Az.: Case 1589 - 4 -

bessern, daß Diskontinuitäten vermieden werden.

Erfindunqsgemäß werden alle Anzeiqepunkte mit interpolierten Datenwerten versehen, so daß eine volle Rekonstruktion des Abbildes erhalten wird. Das Grundprinzip einer Ausführungsform der Erfindung wird nun unter Bezugnahme auf Figur 1 erläutert, welche die relative Position von zwei radialen Linien R_n und R₁- in einem Feld von Anzeigepunkten χ darstellt, die in orthogonalen Reihen mit einem Abstand K und in Spalten mit einem Abstand K angeordnet sind. Die Analogsignale entlang jeder radialen Linie werden abgetastet, um einen Datenabtastwert S_Qn im Ursprung der radialen Linie R_Q und Datenabtastwerte S_Q1 bis S_Q8 zu erzeugen, die positioniert sind, wo Rq die Bogen A, bis Ag schneidet, die konzentrisch mit dem Ursprung der radialen Linien und gleichförmig im Abstand s anneordnet sind, in ähnlicher Weise befindet sich der Datenabtastwert Sj₀ im Ursprung der radialen Linie R., und die Datenabtastwerte S_T, bis S_TO sind dort anqeordnet, wo R. die Boqen A, bis A₀ schnei-

1 I Io " 1"Io

det. Die Datenabtastwerte für R_Q und R_T sind in einem Speicher enthalten, während die Datenabtastwerte für die nächste radiale Linie R₀ in den Speicher abgegeben werden.

Während des Empfangs der Daten von der radialen Linie R_n werden alle Anzeigepunkte zwischen R~ und Rj nacheinander entsprechend der strichpunktierten Line adressiert. Wenn jeder Anzeigepunkt adressiert worden ist, sind die diesen umgebenden Abtastwerte verfügbar,, und ein bei diesem Anzeigepunkt anzuzeigender interpolierter Datenwert wird von diesen Datenabtastwerten auf folgende Weise abgeleitet:

Es wird ausgegangen von dem Anzeigepunkt DP am Ende einer radialen Linie R. Der radiale Abstand von DP wird bestimmt, und wenn K und K durch die Werte s ausgedruckt werden und nicht größer als s sind, ist der Bruchteil des Radius RERR¹ und auch das Verhältnis RERR des Abstandes zwischen dem Bogen A*, auf welchem DP angeordnet ist, und dem Boqen A2 zum Bogenabstand s. RERR wird daher dazu verwendet, um einen ersten vorläufigen interpolierten Datenwert i™., an dem Schnittpunkt von A* und Rq von den Datenabtastwerten S™ und S_Q3

Hewlett-Packard Company """" ·*" *" ""

Int. Az.: Case 1589 - 5 -

auf dem Bogen R_Q abzuleiten. RERR wird auch dazu verwendet, um einen zweiten vorläufigen interpolierten Datenwert i,™ von den Oatenabtastwerten Sj₂ und S₁₃ auf dem Bogen R₁ an der Schnittstelle zwischen A* und Rj abzuleiten.

Das Verhältnis 8ERR des Winkels 9ERR¹ zwischen R_Q und R zu dem Winkel

θ zwischen R_fl und Ry wird bestimmt und bei der Interpolation der ersten und zweiten vorläufigen interpolierten Datenwerte ig₂₃ ^un(* ij2-3· verwendet, um den endgültigen interpolierten Datenwert für den Anzeigepunkt DP abzuleiten.

Wie in der eingangs genannten Patentanmeldung erläutert wurde, werden die Werte RERR und 9ERR jeweils durch ein Verfahren abgeleitet, bei dem rekursiv bestimmte Konstanten für jeden Schritt von einem Anzeigepunkt zum nächsten abgeleitet werden, und es werden Zähler verwendet zur Ableitung der geeigneten Datenabtastwerte vom Zeilenspeicher. Die Werte von RERR und die Abtastwerte, beispielsweise Sq₂ und S₀₃, werden einem Festwertspeicher ROM zugeführt, so daß ein erster vorläufiger interpolierter Datenwert, beispielsweise ΐη₂₃ abgeleitet wird, und einem anderen Festwertspeicher werden die Werte RERR und Datenabtastwerte, beispielsweise Sj₂ und Sj₃ zugeführt, um einen zweiten vorläufigen interpolierten Datenwert, beispielsweise abzuleiten. Die Werte i_n?3 und i,_?~ und 9ERR werden einem dritten

Festwertspeicher zugeführt, um den endgültigen interpolierten Datenwert für einen Anzeigepunkt DP abzuleiten.

Alle Datenabtastwerte eines Sektors können in einem Speicher gespeichert werden, und es können Festwertspeicher verwendet werden zur Auswahl der geeigneten Abtastwerte, zum'Ableiten der ersten und zweiten vorläufigen interpolierten Datenwerte und zur Bestimmung des endgültigen interpolierten Datenwertes für einen Arizeigepunkt entsprechend den Signalen, die dessen Koordinaten bezüglich Reihe und Spalte angeben.

Hewlett-Packard Company "„**:" ' **." .;. " *..*"..* Int. Az.: Case 1589 - 6 -

Erfindungsgemäß werden die ersten und zweiten vorläufigen interpolierten Datenwerte, beispielsweise I^o und Ijoo» bei Punkten abgeleitet, wo die Reihen von Anzeigepunkten die radialen Linien R_Q und Rj schneiden und nicht bei Punkten, wo sie von den Bogen A. bis A„ geschnitten werden. Die ersten und zweiten interpolierten Datenwerte werden dann winkelmäßig interpoliert, um endgültige interpolierte Datenwerte für alle Anzeigepunkte in der Reihe der dazwischenliegenden Anzeigepunkte abzuleiten. Um die erforderliche radiale Interpolation auszuführen , so daß der vorläufige interpolierte Datenwert I₀₂₃ ermittelt werden kann, muß dessen radiale Lage bezüglich der Datenabtastwerte S_Q2 und Sq₃ bestimmt werden, und in ähnlicher Weise erfordert die Bestimmung des vorläufigen interpolierten Datenabtastwertes I_T?~ eine Bestimmung von dessen radialer Lage bezüglich der Datenabtastwerte Sj« ^un(i Sjo· Wenn nur zwei radiale Linien von Datenabtastwerten in dem Speicher zurückgehalten werden sollen, während eine dritte Linie in diesem gerade gespeichert wird, ergibt sich als eine Möglichkeit zur Bestimmung dieser radialen Positionen folgender Weg:

Wenn die Abtastung des Anzeigepunktes von der Reihe r_Q der Anzeigepunkte abgesenkt wird, die durch den Ursprung 0 zur nächst tieferen Reihe der Anzeigepunkte r, gelangt, hat der Radius der Schnittstelle der Reihe r, mit Rq einen Radius vonAR_Q, und der Radius an der Schnittstelle der Reihe r, mit R, hat einen RadiusÄR,. Jedes Mal, wenn die Abtastung des Anzeigepunktes vertikal zur nächst tieferen Reihe von Anzeigepunkten abfällt, kann daher der Radius der Schnittstelle dieser tieferen Reihe mit R_Q bestimmt werden, indem AR_n addiert wird, um ,2"äRq zu bestimmen, und der Radius der Schnittstelle dieser unteren Reihe mir R. kann bestimmt werden, indemAR,. addiert wird, umiÄRj- zu bestimmen. Wenn der gleichförmige Abstand zwischen den Abtastwerten die Dimensionseinheit ist, dann zeigen die somit bestimmten Bruchteile von2&R_Q und iAR, die radiale Position von. RERRO und RERRI an. Natürlich sind der Wert Ar_q und der WertÄRj für jede radiale Linie unterschiedlich. Der für die Interpolation der ersten und zweiten vorläufigen interpolierten Datenwerte erforderliche Wert von QERR kann in der gleichen Weise erhalten werden, wie in der Patentanmeldung P 31 43 429.

Hewlett-Packard Company ?'J -■
Int. Az.: Case 1589

Eine andere Art, die Erfindung auszuführen, besteht darin, daß alle Datenabtastwerte eines Sektors in einem Speicher gespeichert werden und ein Festwertspeicher (ROM) mit den radialen Positionen der ersten und zweiten vorläufigen interpolierten Datenwerte 9ERR, der Zahl einer der radialen Linien neben dem Anzeigepunkt und der Zahl einer der Datenabtastwerte programmiert werden, die benutzt werden sollen zur Ableitung der ersten und zweiten vorläufigen interpolierten Datenwerte. Wenn dann jeder Anzeigepunkt nach Reihe und Spalte identifizierbar ist, werden die geeigneten Abtastwerte durch einen zweiten Festwertspeicher entsprechend den Zeilenzahlen und Abtastzahlen ausgewählt. Die beiden ausgewählten Abtastwerte auf einer radialen Linie werden einem dritten Festwertspeicher zusammen mit dem Signal zur Darstellung einer radialen Position, beispielsweise RERRO, zugeführt, um zu bewirken, dad der zweite Festwertspeicher den ersten vorläufigen interpolierten Datenwert abgibt, und zwei ausgewählte Abtastwerte auf der anderen radialen Linie werden einem vierten Festwertspeicher zusammen mit dem Signal zugeführt, welches die andere radiale Position, beispielsweise RERRI, darstellt, so daß der vierte Festwertspeicher den zweiten vorläufigen interpolierten Datenwert abgibt. Dann werden die ersten und zweiten vorläufigen interpolierten Datenwerte einem fünften Festwertspeicher zusammen mit dem Wert 8ERR zugeführt, um zu bewirken, daß dieser den endgültigen interpolierten Datenwert abgibt zur Verwendung bei dem identifizierten Anzeigepunkt.

Im folgenden werden bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnungen erläutert; es zeigt

Figur 1 die relativen Stellen der Datenabtastwerte und der-Anzeigepunkte sowie die Positionen der vorläufigen interpolierten Datenwerte gemäß der Anmeldung P 31 43 429 und dieser Anmeldung,

Figur 1A, 1B, IC und 1D einen Festwertspeicher zur Zeilenübertragung gemäß Figur 4,

Figur 2 bis 6 zusammen ein Umformersystem für Äbtastwerte gemäß der Erfindung,

Figur M den Zusammenhang der Figuren 2 bis 6, Figur 2 den Abschnitt des Systems, der Abtastwerte, Zeilenzahlen und Zeitsignale erzeugt,

Hewlett-Packard Company .:- 8:- *..* .:. ".»"*-.* Int. Az.: Case 1589

Figur 2A die Bits in den Datenwörtern, die von einem Datenabtaster geliefert werden,

Figur 3 den Speicheranteil des Systems sowie die Einrichtung zum Speichern und Entnehmen von Datenabtastwerten in der erforderliehen Weise,

Figur 3A und 3B die entsprechenden Wahrheitstabellen für die äußeren und inneren radialen Zeilenmultiplexer gemäß Figur 3,

Figur 4 den Abschnitt des Systems, der die Abtastung durch die Datenpunkte hindurch steuert, die zwischen radialen Linien enthalten sind,

Figur 4A die Einzelheiten eines Adressensteuerzählers gemäß Figur 4,

Figur 5 den Abschnitt des Systems, der Signale RERR erzeugt, welche die entsprechenden radialen Positionen£AR_Q und^ÄRx der Schnittstellen der Reihen von Anzeigepunkten mit R_Q und R, darstellen und welche auch Signale 9ERR erzeugen, welche die

radiale Position jedes Anzeigepunktes darstellen,

Figur 5A eine Funktionstabelle für einen Festwertspeicher, der zum Ableiten des Wertes eines Signales COUNT erzeugt wird,

Figur 6 den Abschnitt des Systems, der die Abtastwerte auswählt, welche interpoliert werden müssen, um die vorläufigen inter

polierten Datenwerte für jede radiale Linie, die vorläufigen interpolierten Datenwerte und die endgültigen interpolierten Datenwerte zu erzeugen,

Figur 7 eine Ausführungsform der Erfindung unter Verwendung von Festwertspeichern und

Figur 7A die Verknüpfung von Punkten zur Erläuterung des Betriebs der Schaltung gemäß Figur 7.

Unmittelbar vor der übertragung eines Impulses akustischer Energie gibt ein Abtaster 2 gemäß Figur 2 ein Datenwort entsprechend Figur 2A ab, welches folgende Bits aufweist: Bits 2 bis 8, welche die Zeilenzahl darstellen, von welcher Datenwerte gerade erhalten werden sollen, ein Bit HDR mit der höchsten Stellenwertigkeit, welches den Pegel H hat und ein Bit STROBE mit der niedrigsten Stellenwertigkeit, welches den Pegel H hat, wenn genügend Zeit vergangen ist, damit die gerade genannten Bits sich stabilisiert haben und gültig sind. Nach dem Impuls akustischer

Hewlett-Packard Company _A:~"V~"'." --- *.«"'-.' Int. Az.: Case 1589

Energie stellen die Bits 2 bis 6 nacheinander die. Werte einer Reihenfolge von Datenwerten von der radialen Linie dar, und jede nachfolgende Änderung ist von einem STROBE-Impuls begleitet, welcher anzeigt, wenn die Bits gültig sind.

Während der Zeitperiode vor der Übertragung des Impulses akustischer Energie ist einer der Zeilenspeicher 4, 6 und 8 der Figur 3 vorbereitet für das Einschreiben von Daten in diesen, und die beiden anderen sind vorbereitet, um Daten aus diesen zu lesen, und die zugeordneten Adressenzähler 4', 6¹ und 8' sind auf Null zurückgestellt. Diese Funktionen erfordern Impulse, die auf STROBE bezogen sind und synchron mit dem Takt eines Taktgebers 10 für das Abtastumformersystem erfolgen, aber weil der Impuls STROBE im allgemeinen nicht synchron zu dem Takt ist, ist eine Synchronisiereinrichtung 12 vorgesehen, um von dem Impuls STROBE einen entsprechenden Impuls INENABLE abzuleiten, der mit dem Takt synchronisiert ist. Die Einrichtung 12 besteht im Ausführungsbeispiel aus D-Flipflops 14 und 16 und einer damit verbundenen UND-Torschaltung 18.

Die zur Steuerung der Eingangsdatenbahn erforderlichen Impulse werden abgeleitet, indem einem Schieberegister 20 ein Befehl INENABLE zugeführt wird, worauf dieses zusammenhängende Impulse NINENO, NINEN1 und NINEN2 abgibt, und deren invertierte Formen INENO, INEN1 und INEN2 mittels Invertern 22, 24 und 26 ableitet. Da das Schieberegister 20 durch Impulse von dem Taktgeber 10 getaktet wird, sind die vorgenannten Impulse synchron zu diesem Takt. Es ist lediglich erforderlich, daß alle Eingangsfunktionen des Zeilenspeichers ausgeführt werden, bevor der nächste STROBE-Pulse ankommt. Die·Übertragung der Bits 2 bis 6, welche die Datenabtastwerte nach der Übertragung des Impulses akustischer Energie an einen Datenbus 27 darstellen, der mit den Eingangs/Ausgangskanälen der Zeilenspeicher 4, 6 und 8 durch Pufferverstärker 28, 30 und 32 mit drei Schaltzuständen verbunden ist, wird folgendermaßen erreicht. Alle Bits vom Abtaster 2 außer dem Impuls STROBE werden dem Eingang eines Speichers 34 zugeführt, der aufgetastet wird, indem ein Inverter 36 zwischen dem Ausgang der UND-Torschaltung 18, an der ein Befehl INENABLE anliegt, und dem durch den Pegel L aufgetasteten Eingang

Hewlett-Packard Company .'-"ί?" - *..* .:. " *.*"".."

Int. Az.: Case 1589

des Speichers verbunden wird. Obgleich die Datenwörter vom Abtaster 2 synchron zu ihrem eigenen STROBE-Impuls sind, sind sie im allgemeinen nicht synchron zu dem Befehl INENABLE, werden aber synchronisiert bezüglich des Befehls INENABLE auf der Ausgangsseite des Speichers 34, weil dieser durch einen Befehl INENABLE aufgetastet wird. Bits 2 bis 6 werden vom Ausgang des Speichers 34 zum Eingang eines Speichers 38 geführt, der durch den Befehl NINENO aufgetastet wird, und der Ausgang des Speichers 38 ist mit dem Datenbus 27 verbunden.

Die Vorbereitung der Zeilenspeicher 4, 6 und 8 und die Nullstellung ihrer Adressenzähler unmittelbar vor der Übertragung jedes Impulses elektrischer Energie wird folgendermaßen erreicht. Das Bit HDR mit der höchsten Stellenwertigkeit vom Abtaster 2 mit der Bezeichnung HDR1 am Ausgang des Speichers 34 wird einem Eingang einer NAND-Torschaltung 46 zugeführt und ein Befehl INENO wird dem anderen Eingang dieser Torschaltung zugeführt. Weil das Bit HDR1 den Pegel H während der gesamten Periode vor der Übertragung des akustischen Impulses hat, gibt die NAND-Torschaltung 46 einen Impuls NLD mit dem Pegel 11 ab, wann immer der Befehl INENO auftritt. Der Befehl INENO tritt auch auf während der Übertragung jedes Datenabtastwertes im Verlauf einer radialen Linie nach dem akustischen Impuls, aber der Befehl HDR1 hat den Pegel L während der gesamten Linie, so daß der Befehl INENO dann keine Wirkung hat und der Befehl NLD nicht erzeugt wird. Die Impulse NLD.werden einem M0D3-Zähler 48 zugeführt, der die Signale M1, M2 und M3 abgibt, von denen nur eines den Pegel H hat. Das Ausgangssignal mit dem Pegel H ändert sich entsprechend jedem Impuls NLD, so daß nach drei derartigen Impulsen jedes der Signale M1, M2 und M3 den Pegel H hat. Inverter 50, 52 und 54 liefern Signale NM1, NM2 und NM3.

Gemäß Figur 3 werden die Impulse M1, M2 und M3 durch Pegel L betätigbaren Auftasteingängen der Linienspeicher 4, 6 und 8 zugeführt, und die Impulse NM1, NM2 und NM3 werden entsprechend durch Pegel L betätigbaren Auftasteingängen der Pufferverstärker 28, 30 und 32 zugeführt, welche drei Schaltzustände haben. Der Impuls NLD wird durch Pegel L aktivierten Lastklemmen der Adressenzähler 4¹, 6* und 8' zugeführt, um diese zu Beginn jeder radialen Linie auf Null zurückzustellen. Wenn während

Hewlett-Packard Company „·„ s- 11V,' .:. *«»·*.='* Int. Az.: Case 1589

einer radialen Linie das Signal Mt den Pegel H hat, kann Information nicht aus dem Speicher 4 über dessen Eingangs/Ausgangskanal gelangen. Weil aber das Signal NM1 den Pegel L hat, kann Information in dessen Eingangs/Ausgangskanal vom Datenbus 27 über den Pufferverstärker 28 gelangen. Die umgekehrte Situation liegt vor bezüglich der Linienspeicher 6 und 8, so daß es möglich ist, aus diesen Daten auszulesen.

Wie bereits erwähnt, stellten während der Periode vor der übertragung des akustischen Impulses die Bits 2 bis 8 den Wert L# dar, und die Bits Z bis 6 gelangten durch die Speicher 34 und 38 und befinden sich auf dem Datenbus 27, wenn einer der Speicher, beispielsweise der Speicher 4 in dem genannten Beispiel, zur Aufnahme von Daten vorbereitet ist. Um zu verhindern, daß diese Bits in einem Speicher gespeichert werden, wenn sie einen Wert L# darstellen, wird das Signal HDR1 durch einen Inverter 56 gemäß Figur 2 invertiert und dem einen Eingang einer UND-Torschaltung 58 zugeführt, während ein Befehl INEN1 dem anderen Eingang der Torschaltung zugeführt wird. Der Ausgang, der UND-Torschaltung 58 ist mit einem Eingang jeder der NAND-Torschaltungen 60, 62 und 64 verbunden, und Befehle M1, M2 und M3 werden den anderen Eingängen dieser NAND-Torschaltungen zugeführt. Die Ausgänge der NAND-Torschaltungen 60, 62 und 64 mit den Bezeichnungen M1 Λ SWE, M2 Λ SWE und M3 Λ SWE sind mit den durch Pegel L aktivierbaren Schreibauftasteingängen der Linienspeicher 4, 6 und 8 gemäß Figur 3 verbunden. Während der Periode, wenn die Bits 2 bis 6 einen Teil des Signals L# darstellen, hat das Signal HDR1 den Pegel H, weil es durch den Inverter 56 invertiert wird, und es hat den Pegel L am Eingang der UND-Torschaltung 58, so daß dessen Ausgang den Pegel L hat, unabhängig davon, ob das Signal INEN1 den Pegel L oder H hat. Dadurch wird verhindert, daß die Ausgänge der NAND-Torschaltungen 60, 62 und 64 den Wert L unabhängig von dem Zustand der Signale M1, M2 oder M3 bekommen, die ihren anderen Eingängen zugeführt werden. Unter dieser Bedingung nimmt keiner der Schreibauftasteingänge der Linienspeicher 4, 6 und 8 das erforderliche Signal mit dem Pegel L auf, um sie aufzutasten für die Aufnahme von Daten. Während der Periode nach der übertragung des akustischen Impulses, wenn die Bits 2 bis 6 Datenabtastwerte darstellen, hat das Signal HDR1 den Pegel L, so

Hewlett-Packard Company - 12 Int. Az.: Case 1589

daß dessen durch den Inverter 56 invertierter Wert bewirkt, daß ein Eingang der UND-Torschaltung 58 während der ganzen Linie den Wert H hat. Wenn das Signal INEN1 auftritt, erhält der Ausgang der UND-Torschaltung 58 den Wert H, so daß ein Impuls mit dem Wert H an einem Eingang jeder der NAND-Torschaltungen 60, 62 und 64 erzeugt wird. Die eine dieser Torschaltungen, für welche eines der Signale W , M2 oder M3 den Pegel H hat, gibt einen Impuls mit dem Pegel L ab, welcher erforderlich ist zur Betätigung des Schreibauftasteingangs des Speichers, mit dem er verbunden ist. Im vorstehenden Beispiel handelt es sich um die NAND-Torschaltung 60, bei welcher das Signal M1 den Pegel H hat. Während der Periode nach der übertragung eines akustischen Impulses überträgt das synchronisierte Abtastsignal INENABLE die Bits, einschließlich der Bits 2 bis 6, zur Darstellung eines Datenabtastwertes, durch den Speicher 34, und das Signal INENO überträgt dann diese Bits durch den Speicher 38 an den Datenbus 27. Zum Zeitpunkt dieser übertragung bewirkt das Signal INENO, daß ein anderer unter den Speichern M1, M2 und M3 den Pegel H hat und den Linienspeicher wählt, in welchen Daten eingeschrieben werden können. Danach erzeugt das Signal INEN1 einen Impuls mit dem Pegel 0 am Schreibauftasteingang des' Linienspeichers, der gewählt wurde, so daß diese Daten auf dem Bus 27 in diesen geschrieben werden.

Die folgenden Schaltkreise schalten die Adresse des Linienspeichers bei jedem Datenabtastwert weiter, in den gerade eingespeichert wird. Auch die Inhalte der Speicher M1, M2 und M3 werden dem einen Eingang von ODER-Torschaltungen 68, 70 und 72 mit Ausgängen SHIFT1, SHIFT2 und SHIFT3 zugeführt, deren Ausgangssignale wiederum über Inverter 74, 76 und 78 den im Schaltzustand L auftastbaren Eingängen von Zählern 4', 6' und 8' gemäß Figur 3 zugeführt werden. Wie vorher beschrieben wurde, bereitet derjenige der Speicher M1, MZ und M3 mit dem Pegel H einen entsprechenden unter den Linienspeichern 4, 6 und 8 vor zur Aufnahme von Datenabtastwerten. Der Ausgang einer der ODER-Torschaltungen 68, 70 und 72, denen der Wert H eines der Speicher MI, M2 und M3 zugeführt wird, hat einen Ausgangssignal pegel H unabhängig von dem Zustand des anderen Eingangs, so daß der Eingang ENP den Wert L erhält,

Hewlett-Packard Company - 13 - _;„ "T *.." ·"- *--**-- Int. Az.: Case 1589

mit dem der Ausgang verbunden ist. Wenn daher der Speicher M1 den Pegel H speichert, führt der Ausgang der ODER-Torschaitung 68 den Pegel H und der ENP-Eingang des Adressenzählers 4¹ hat den Pegel L.

Damit ein Zähler für jeden Abtastwert zählt, muß ein ENT-Eingang den Pegel L bei der Aufnahme jedes Datenabtastwertes haben. Dieses wird durch die folgende Schaltung erreicht: Das Signal HDR1 wird einem Inverter 80 in Figur 2 zugeführt, dessen Ausgang mit einem Eingang einer UND-Torschaltung 82 verbunden ist, und das Signal INEN2 wird dem anderen Eingang zugeführt. Das Ausgangssignal ADDEN der UND-Torschaltung 82 wird dem einen Eingang von ODER-Torschaltungen 84, 86 und 88 zugeführt, und die Signale NM1, NM2 und NM3 von den Invertern 50, 52 und 54 werden entsprechend den anderen Eingängen der ODER-Torschaltungen 84, 86 und 88 zugeführt. Das Signal NM1 + ADDEN am Ausgang der ODER-Torschaitung 84 wird einem Inverter 90 in Figur 3 zugeführt, dessen Ausgang mit dem ENT-Eingang des Adressenzählers 4¹ verbunden ist. Das Signal NM2 +ADDEN am Ausgang der ODER-Torschaitung 86 wird einem Inverter 92 zugeführt, dessen Ausgang mit dem ENT-Eingang des Adressenzählers 6 verbunden ist, und das Signal NM3 + ADDEN am Ausgang der ODER-Torschaitung 88 wird einem Inverter 94 zugeführt, dessen Ausgang mit dem ENT-Eingang des Adressenzählers 8¹ verbunden ist. Wenn daher in diesem Beispiel der Speicher MI den Pegel H hat und das Signal NMt den Pegel L hat, gibt die ODER-Torschaitung 84 einen Impuls mit dem Pegel H während jedes Signales INEN2 ab, das der UND-Torschaltung 82 zugeführt wird, und bewirkt, daß der Adressenzähler 4¹ um eine Stelle weiterschaltet.

Nachdem ein Paar von radialen Linien von Datenabtastwerten empfangen wurde, sind zwei der Linienspeicher 4, 6 und 8 mit Datenabtastwerten voll, und diese werden in den dritten Linienspeicher eingeschrieben. Während dieses erfolgt, werden die endgültigen interpolierten Datenwerte aus dem Linienpaar der gespeicherten Datenabtastwerte für die Anzeigepunkte zwischen diesen radialen Linien bestimmt.

Da alle Einrichtungen zur Ausführung der diversen Funktionen, welche zur Ableitung der endgültigen interpolierten Datenwerte für jeden Anzeigepunkt bei der erläuterten Abtastung dienen, mit der halben

Hewlett-Packard Company - ^ - : ·*:· · :j : ' :./.../.

Int. Az.: Case 1589

Frequenz des Taktgebers 10 getaktet werden müssen, wird die Frequenz des Taktgebers 10 durch einen Teiler 96 durch zwei geteilt, um ein Ausgangssignal ENABLE zu erhalten. Ein Inverter 98 erzeugt das phasenmäßig entgegengesetzte Signal NENABL.

Insoweit die Folge der Abtastschritte von einem Datenpunkt zum nächsten entlang der Reihen und Spalten der Anzeigepunkte entsprechend der Beschreibung in Verbindung mit Figur t für die radialen Linien Rq und R₁ für jedes Paar radialer Linien verschieden ist, ist es erforderlich, das Paar radialer Linien zu identifizieren, für welche Datenabtastwerte in den beiden Linienspeichern gespeichert sind. Dieses kann aus den Bits 2 bis 8 bestimmt werden, welche den Wert L# darstellen und am Ausgang des Speichers 34 gemäß Figur 3 erscheinen sowie aus dem ersten Bit SIGN, welches den Pegel H hat, falls der Wert L# für eine radiale Linie in der linken Hälfte des Sektors dient und welches den Pegel L hat, falls der Wert einer radialen Linie in der rechten Hälfte des Sektors zugeordnet ist. Die Bits 2 bis 8 für den Wert L# und das SIGN-Bit werden einem Speicher 100 zugeführt, der nur aufgetastet ist, wenn diese Bits eine Liniennummer darstellen und bevor der erste Datenabtastwert aufgenommen wurde. Dieses wird erreicht, indem das Signal HDR1 einem Eingang einer NAND-Torschaltung 102, das Signal ENABLE einem zweiten Eingang und das Ausgangssignal einer ODER-Torschaltung 104 einem dritten Eingang zugeführt wurden. Die Eingangssignale für die QDER-Torschaltung 104 sind INENO und INENI. Das Ausgangssignal von der NAND-Torschaltung 102 wird dem mit dem Pegel L auftastbaren Eingang des Speichers 100 zugeführt. Das Signal HDR1 stellt sicher, daß das Ausgangssignal von der NAND-Torschaltung 102 nicht den Pegel L annimmt und den Speicher 100 auftastet, wenn die Bits nicht einen Wert L# darstellen, und das Signal ENABLE für die zeitlich richtige Steuerung sorgt. Weil das Signal HDR1 während der Dauer zwischen aufeinanderllegenden Signalen INENABLE anliegt und während dieser Zeit eine Anzahl von ENABLE-Impulsen auftritt, träte am Ausgang der NAND-Torschaltung 102 der Pegel L auf, und der Speicher 100 würde unerwünschterweise aufgetastet, sobald ENABLE-Impulse aufträten. Nur einer dieser ENABLE-Impulse wird durch den Ausgang der ODER-Torschaltung 104 ausgewählt, da die Signale INENO und INEN1 nur einmal während jeder radialen Linie auftreten. Der Grund für die Be-

1 (?

Hewlett-Packard Company "-

Int. Az.: Case 1589

nutzung dieser beiden Signale besteht darin, daß das Signal ENABLE in einer der beiden Phasen bezüglich des Signales INENABLE auftreten kann, so daß dann, wenn nur das Signal INENO oder INEN1 benützt würde, der Schaltzustand am Ausgang der NAND-Torschaltung 102 sich niemals ändern könnte. Während Datenabtastwerte empfangen werden, hat das Signal HDRl den Pegel L, so daß das Ausgangssignal der NAND-Torschaltung 102 nicht den Wert L annehmen und den Speicher 100 auftasten kann. Nachdem der Speicher 100 aufgetastet ist, erscheinen die Signale L# und SIGN an dessen Ausgang und werden an den Eingang eines Pufferspeichers 106 in Figur 4 weitergeleitet.

Zusätzlich zu den Signalen L# und SIGN muß ein Impuls erzeugt werden, der den Start einer radialen Linie anzeigt. Während der Impuls für den Pegel L am Ausgang der NAND-Torschaltung 102 am Beginn einer Linie auftritt, bewirkt die Verzögerung in der NAND-Torschaltung, daß dessen Vorderflanke zu spät für eine geeignete zeitliche Steuerung auftritt. Dieses wird erreicht, indem ein Inverter 108 zwischen dem Ausgang der NAND-Torschaltung 102 und dem Dateneingang eines Speichers 110 verbunden wird, dessen durch den Pegel L betätigbarer Äuftasteingang mit NENBL verbunden ist. Wegen der erläuterten Verzögerung kann der Impuls mit dem Pegel L von der NAND-Torschaltung nicht am Dateneingang des Speichers 110 eintreffen, bis der NENBL Impuls, der dem ENABLE-PuIs folgt, der NAND-Torschaltung 102 zugeführt wird. Wenn der Speicher 110 durch das Signal NENBL aufgetastet wird, gibt dieser einen STRTL genannten Impuls ab, der verwendet wird, um den Start einer radialen Linie anzuzeigen.

Zu diesem Zeitpunkt wurde eine radiale Linie identifiziert, beispielsweise die gestrichelte Linie R_Q in Figur 1, entlang welcher Datenabtastwerte gerade aufgenommen werden sollen. Die Anzeigepunkte, für welche endgültige interpolierte Datenwerte bestimmt werden sollen, liegen zwischen den zwei vorherigen radialen Linien R_Q und Rj. In dieser speziellen Ausführungsform wird die Information über die zu unternehmenden Schritte bei der Abtastung dieser Anzeigepunkte jeweils auf die radiale Linie unabhängig von der Hälfte des Sektors bezogen, in welcher sich diese befindet. R_Q in Figur 1 ist die Refe-

Hewlett-Packard Company ■ - 16 Int. Az: Case 1589

renzlinie für die linke Hälfte des Sektors und ist die älteste Linie. Sie wird wie folgt identifiziert. Wenn R_Q die Linie war, entlang welcher Datenabtastwerte gerade empfangen werden sollten, wird deren Wert L# dem Speicher 106 in Figur 4 zugeführt und zum Ausgang dieses Speichers übertragen, wenn das Signal STRTL für Rq auftritt, indem das Signal STRTL dem Auftasteingang des Speichers zugeführt wird. Ein fifo-Verzögerungsglied 112 für zwei Leitungen ist mit dem Ausgang des Speichers 106 verbunden, so daß beim Auftreten des Signals STRTL für R_D der Wert L# für R_Q sich am Ausgang des Verzögerungsgliedes 112 befindet.

Die Identifizierung des Wertes L# für eine äußere radiale Linie in der rechten Hälfte des Sektors erfolgt, indem ein Festwertspeicher 114 mit dem Ausgang des Verzögerungsgliedes 112 verbunden wird. Das Ausgangssignal vom Festwertspeicher 114 wird einem Speicher 116 zugeführt. Gemäß Figur 1A, 1B, 1C und 1D nehmen die Zahlen der radialen Linien in jeder Hälfte des Sektors um zwei ab, je näher man der Mittellinie kommt. Die Mittellinie hat die Zahl 0 und wird als im linken Halbsektor liegend betrachtet. Der älteste radiale Wert L# ist die älteste Linie, und deren Wert L# befindet sich am Ausgang des Verzögerungsgliedes 112. Der Wert L# ist die Liniennummer für die äußere radiale Linie R_Q in der linken Hälfte des Sektors, bis R₁ zur Mittellinie gemäß Figur 1B wird. Figur 1C stellt demgegenüber dar, daß beim Zusammenfallen der ältesten Linie mit der Mittellinie nicht die äußere radiale Linie sondern die innere zur Mittellinie wird. Die Reihenfolge der Schritte beim Abtasten der Anzeigepunkte zwischen R_Q und Rr gemäß Figur 1B ist das Spiegelbild der Folge der Schritte zum Abtasten der Anzeigepunkte zwischen Rq und R₁ gemäß Figur IC, so daß die horizontalen Schritte in entgegengesetzten Richtungen erfolgen. Der Richtungsfaktor kann berücksichtigt werden, indem das Signal SIGN in einer zu beschreibenden Weise verwendet wird, aber die Anzahl der horizontalen Schritte entlang einer gegebenen Reihe von Anzeigepunkten ist die gleiche. Daher können die gleichen Festwertspeicher verwendet werden, um Information zu behalten bezüglich der Anzeigepunktabtastung für Figur 1B und IC. Die Tatsache, daß der Wert Lf am Ausgang des Verzögerungsgliedes 112 1/0 ist und die T der Wert für

33Q1090

Hewlett-Packard Company : ^:*:* *i : : " : : - ^

Int. Az.: Case ί589 " ~ ' ■■;, ;

SIGN und die 0 der Wert für L# ist, statt 0/2, wird beriicksichtigt, indem der Festwertspeicher 114 zwei zu dem Wert U hinzufügt, der nach 1/0 aufgenommen wurde. Daher ergeben sich die Linienzahlen gemäß Figur 1D, woraus ersichtlich ist, daß die Linie 1/0 in 0/2 um- numeriert wurde und daher die gleichen Äbtastbahndaten für die Anzeigepunkte wie in Figur 1B darstellen würde, d,h. die Daten waren diejenigen, die auf die Linie Nummer 2 bezogen sind mit dem entgegen,-' gesetzten Wert SIGN, welcher eine gespiegelte Abtastbahn für die Linie 1/2 bedeutet. Alle nachfolgenden Linien auf der rechten Seite

des Sektors sind um 2 erhöht. . ;

Nachdem nun der.Wert L# bestimmt worden ist, auf welchen die ge- ^: wünschten Anzeigepunktabtastdaten bezogen sind, wird eine Zustandsmaschine 118 gemäß Figur 4 erläutert, die ein Signal YINC/XINC und ein Signal XDIR.erzeugt, welche Signale zusammen die Anzeigepunkt-Abtastbahn und den Anzeigepunkt definieren, für den ein endgültiger interpolierter Datenwert gesucht wird.

Die drei Bits mit dem höchsten Stellenwert aus den sechs Bits am Ausgang des Speichers 116, welche eine Linienzahl darstellen, werden einem Festwertspeieber 120 zugeführt, um einen der acht Festwertspeicher auszuwählen, die in einem Zustandsspeicher 122 benutzt werden. Jeder dieser Festwertspeicher enthält die Anzeigepunkt-Abtastdaten für bis zu acht Paare radialer Linien. Die drei Bits mit dem niedrigsten Stellenwert vom Speicher 116 werden dem Zustandsspeicher 122 zugeführt, um den Abschnitt innerhalb des Festwert-Speichers auszuwählen, der auf das spezielle Paar radialer Linien bezogen ist. Jeder der späteren Abschnitte enthält 256 aus acht Bits bestehender Datenwörter, so daß sich insgesamt 2048 Bits er- . geben. Jedes Bit entspricht einem Schritt längs einer Reihe oder . Spalte von Anzeigepunktenin der abzutastenden Bahn von Anzefgepunkten. Der Wert beträgt 0, falls der Schritt in einer der Richtungen längs der X-Achse erfolgt und der Wert beträgt. 1, wenn der Schritt entlang der Y-Achse erfolgt.

Das Signal STRTL, welches zum Auftasten des Pufferspeichers 106 ver-

Hewlett-Packard Company -»- « "··* *^:- ·* ··

Int. Az.: Case 1589 - 18 -

wendet wurde, tritt an dessen Ausgang auf und wird zugeführt zum Laden eines Adressenzählers 124 der Zustandsmaschine mit einem Zählerstand, der Verzögerungen in nachfolgenden Schaltungen kompensiert. Der Zähler 124 gibt nacheinander aus 11 Bits bestehende Zahlen mit der Frequenz der zugeführten -ENABLE-Impulse ab. Acht dieser Bits werden zugeführt, um nacheinander eine der 256 aus acht Bits bestehenden Wörter für jedes Linienpaar auszuwählen, die sich in dem ausgewählten Abschnitt des Speichers 122 befinden und um diese einem Speicher 126 zuzuführen. Die drei Bits mit dem niedrigsten Stellenwert innerhalb der 11 Bits am Ausgang des Adressenzählers 124 werden in einer UND-Torschaltung mit dem Signal ENABLE einer UND-Torschaltung 18 verknüpft, so daß der Speicher 126 aufgetastet wird und das aus acht Bits bestehende Byte zu einem Multiplexer 130 durchläßt, das er von dem Speicher 122 erhalten hat. Der Multiplexer wählt die Bits des Daten-Wortes in der Reihenfolge unter der Steuerung der drei Bits mit dem niedrigsten Stellenwert und führt sie der Steuerschaltung 132 eines Adressenzählers zu. Der Multiplexer 130 gibt ein Ausgangssignal YINC/YTRÜ ab.

Das aus 11 Bits bestehende Datenwort am Ausgang des Adressenzählers 124 wird einem Zustandsadressen-Decodierer 134 in der Form eines Festwertspeichers zugeführt, um Zeitsignale entsprechend den vorbestimmten Zählerständen abzuleiten. Wenn das Datenwort einen Zählerstand erreicht und genügend Zeit für die Berechnung von QERR, INCRI, INCRO, RERRI und RERRO gemäß Figur 5 vergangen ist für die in Verbindung mit Figur 5 erläuterten Berechnungen, wird ein Signal STRTO. d.h. Starte die Interpolation, an den Rückstelleingang eines Speichers 135 in Figur 2 übertragen. Zu einem geeigneten Zeitpunkt sendet der Adressendecodierer 134 aus noch zu erläuternden Gründen ein Signal NACCCLR zu Beginn jeder Linie, um vier Speicher in den Schaltungen von Figur 5 zu löschen, welche die Werte SAR_Q, £ARp COUNT und XHAT bestimmen. Der Decodierer 134 gibt auch ein Ausgangssignal NINTL ab, das der Steuereinheit 132 des Adressenzählers zugeführt wird, um dessen Ausgangssignal zu einem geeigneten Zeitpunkt auszulösen und um ein Signal CTRLD abzugeben, welches wiederholt einen X-Adressenzähler 136 auf die X-

Hewlett-Packard Company

Int. Az.: Case 1589 - 19 -

Adresse des Ursprungs des Sektors stellt wie durch eine Quelle bestimmt wird. Auch wird ein Y-Adressenzähler 140 auf die Y-Adresse des Ursprungs gestellt, wie durch eine Quelle 142 zu Beginn jeder Linie bestimmt wird.

Wie in Verbindung mit Figur 4A erläutert wird, gibt die Steuereinheit 132 des Adressenzählers ein Signal XCNT an den x-Zä'hler 136 für jeden Wert Null am Ausgang des Multiplexers 130 sowie ein Signal YCNT an den y-Zähler 140 für jede Eins am Ausgang des Multiplexers 130 und ein Signal XU/D für den x-Zähler 136 ab um anzuzeigen, ob dessen Zählerstand zunehmen oder abnehmen soll. Zusätzlich gibt die Steuereinheit 132 des Adressenzählers ein Signal XDIR ab, das zusammen mit dem Signal YINC/XINC vom Multiplexer 130 und dem Signal SIGN die Abtastbahn der Anzeigepunkte definiert. Die Signale XDIR und YINC/XINC werden in einer zu erklärenden Weise verwendet, um den Wert der trigonometrischen Funktionen zu identifizieren, die durch die Schaltungen gemäß Figur 5 verwendet werden, welche die Werte von XHAT und COUNT bestimmen,die in noch zu beschreibender Weise verwendet werden zur Bestimmung des Wertes 9ERR. Das Steuerwerk 132 gibt ein Signal ACCCLK ab, welches den Speicher eines Akkumulators gemäß Figur 5 taktet, der verwendet wird zur Bestimmung des Wertes von COUNT, und ein von der Steuereinheit 132 abgegebenes Signal THECLK wird verwendet, um einen Speicher eines Akkumulators gemäß Figur 5 zu takten, der benutzt wird zur Bestimmung des Wertes von XHAT. Auch werden die Speicher zur Bestimmung des Wertes von ^^ARo und&lRj getaktet.

Das Steuerwerk 132 des Adressenzählers wird nun unter Bezugnahme auf Figur 4A erläutert. Zu Beginn jeder Linie, hat das Signal NINTL vom Decodierer 134 gemäß Figur 4 den Pegel L und wird dem Auftasteingang eines D-Flipflops 144 zugeführt, so daß das Signal XDIR den Pegel H erhält und eine Stufe längs der X-Achse zu der äußeren radialen Linie (siehe Reihe r_n in Figur 1) signalisiert, ohne daß die Richtung bezüglich des Ursprungs festgelegt worden wäre. Das Signal NINTL löscht auch eine achtstufige Verzögerungseinrichtung 146, so daß deren Ausgangssignal den Pegel L einnimmt.

Hewlett-Packard Company

Int. Az.: Case 1589 - 20 -

Der Ausgang des Verzögerungsgliedes 146 ist mit einem Eingang einer XOR-Torschaltung 148 (Exklusiv-ODER) und der Eingang des Verzögerungsgliedes 146 ist mit dem Ausgang des Flipflops 144 verbunden, an dem das Signal XDIR anliegt. Der andere Eingang der XOR-Torschaltung 148 ist verbunden, um das SIGN-Bit vom Speicher 116 gemäß Figur 4 aufzunehmen. Das Ausgangssignal der XOR-Torschaltung 148 ist XUP/TJN. Wenn die radiale Linie sich in der linken Hälfte des Sektors befindet, hat das Signal SIGN den Pegel H, so daß der Ausgang der XOR-Torschaltung 148 den Pegel L hat und eine Herabzählung (also nach links) bedeutet. Falls die Linie sich in der rechten Hälfte des Sektors befindet, hat das Signal SIGN den Wert L, so daß der Ausgang der XOR-Torschaltung 148 den Wert H hat und eine Heraufzählung bedeutet.

Die Steuerung des Signals XDIR wird folgendermaßen erreicht:

YINC/XINC, d.h. die Werte in χ und y, vom Multiplexer 130 in Figur 4 werden einem Eingang einer UND-Torschaltung 150 zugeführt, und ein ENABLE-Signal wird dem anderen Eingang zugeführt. Falls der nächste Schritt noch nach außen gerichtet ist, ist das Signal YINC/XINC 0, so daß der Ausgang der UND-Torschaltung 150 den Pegel L hat. Dieses Ausgangssignal wird einem Eingang einer XOR-Torschaltung 152 zugeführt, und das Signal XDIR, welches sich am Ausgang des D-Flipflops 144 befindet, wird dem anderen Eingang zugeführt. Da das Signal XDIR den Wert H für eine nach außen gerichtete Bewegung hat, hat das Ausgangssignal der XOR-Torschaltung 152 den Pegel H, und XDIR bleibt auf dem Pegel H. Wenn jedoch YINC/OTC den Wert 1 hat und eine Bewegung vom Ursprung längs der y-Achse anzeigt, führt der Ausgang der UND-Torschaltung 150 den Pegel H, wenn ein Signal ENABLE auftritt, so daß bewirkt wird, daß der Ausgang der XOR-Torschaltung 152 den Pegel L führt und das Signal XDIR den Pegel L bekommt und anzeigt, daß ein Schritt in Richtung auf den Sektor bei der nächsten x-Bewegung ausgeführt wird.

Nachdem nun die Richtung eines Schrittes längs der x-Achse sowie

Hewlett-Packard Company

Int. Az.: Case 1589 - 21 -

der Wert XUP/W bekannt ist, muß das Signal XCNT für jeden Schritt in der x-Richtung bereitgestellt werden. Hierzu wird das Signal YINC/XINC einem neunstufigen Verzögerungsglied 154 zugeführt, welches auch durch das Signal NINTL gelöscht wird. Der Ausgang des Verzögerungsgliedes 154 ist mit einem Eingang einer UND-Torschaltung 156 und mit einem invertierenden Eingang einer UND-Torschaltung 158 verbunden, und das Signal ENABLE wird den anderen Eingängen beider Torschaltungen zugeführt. Wenn das Signal YINC/XINC den Wert L hat, führt der Ausgang der UND-Torschaltung 156 den Pegel L, so daß in y-Richtung keine Zähl stufe vorliegt, aber das Ausgangssignal der UND-Torschaltung 158 hat den Pegel H, so daß das Signal XCNT den Pegel H erhält und bewirkt, daß der y-Adressenzähler 136 nach oben oder unten zählt abhängig davon, ob XUP/TJN" die Pegel H oder L hat.

Falls das Signal YINC/ΠΝϋ den Pegel H hat und einen Schritt in y-Richtung anzeigt, führt der Ausgang der UND-Torschaltung 156 den Pegel H und bewirkt, daß der Adressenzähler für den Sektor y den Zählerstand erhöht.

Der Zweck der Verzögerungsglieder 146 und 154 ist es, daß vorherige Daten durch die Interpolatoren gemäß Figur 6 gelöscht werden können. Sie werden vom Taktgeber 10 getaktet nach ENABLE-Signalen. Das D-FlipfTop 144 wird jedoch nur durch CLOCK-Signale getaktet.

Der Takt CLK wird auch dem Takteingang einer Synchronisierschaltung 160 zugeführt, die einen D-Eingang enthalt, der das Signal ENABLE bekommt, um am entsprechenden Ausgang ein Signal ACCCLK zu erzeugen. Ein anderer D-Eingang der Synchronisierschaltung 160 ist mit dem Ausgang der UND-Torschaltung T50- verbunden, und der entsprechende Ausgang "Q ist mit einem dritten D-Eingang verbunden, und dessen entsprechender Q-Ausgang gibt ein Signal THETCLK ab, welches mit dem Signal ENABLE synchronisiert ist und auftritt, wenn die nächst tiefere Reihe von Anzeigepunkten abgetastet wird.

Hewlett-Packard Company *. *'·" " ^: .^: .:. * -

Int. Az.: Case 1589 - 22 -

Die Ausgänge der Zähler 136 und HO gemäß Figur 4 für die x- und y-Adressen sind mit Speichern 162 bzw. 164 verbunden, die wiederum mit Pufferverstärkern 166 und 168 verbunden sind, deren Auftasteingänge ENABLE-Signale erhalten. Daher werden bei jedem ENABLE-Signal die x- und die y-Adressen des Anzeigepunktes, für welchen ein endgültiger interpolierter Datenwert ermittelt werden soll, Leitungen 170 und 172 zugeführt, die auf der Unterseite von Figur 5 zu einem Anzeigespeicher DM¹ in Figur 6 verlaufen. Im folgenden wird erläutert, wie die Signale RERRO, RERRI, INCRO und INCRI ermittelt werden.

Der Wert L# für R_Q vom Speicher 116 in Figur 4 wird den Festwertspeichern 176 und 178 in Figur 5 zugeführt, um die entsprechenden Werte von £vR_Q und ARr zu wählen. Der Wert L# für R^ braucht nicht spezifiziert zu werden, da AR. für die nächste innere radiale Linie bestimmt ist.

Das Ausgangssignal vom Festwertspeicher 176 für den Wert ARq wird einem Eingang einer Addierschaltung 180 zugeführt und dessen Ausgang ist mit einem Speicher 182 verbunden, dessen Ausgang mit einem anderen Eingang der Addierschaltung 180 verbunden ist, um einen Akkumulator zu bilden. Zu Beginn jeder radialen Linie löscht das Signal NACCCLR vom,Zusatzadressendecodierer 134 in Figur 4 den Speicher 182, und das Signal THETCLK vom Zähler 132 in Figur 4 taktet den Speicher bei jedem Schritt von einer Reihe von Anzeigepunkten zur nächsten. Daher ergibt sich bei jedem abgetasteten Anzeigepunkt der Radius 21A.R_Q der Schnittstelle der Reihe von Anzeigepunkten mit Rß_;und dieser Wert erscheint am Ausgang des Speichers 182. Diese Summe umfaßt sowohl eine ganz Zahl als auch einen Bruchteil, wobei der Bruchteil am Ende RERRO wird.

Der Wert von "SL^R wird in ähnlicher Weise bestimmt durch eine Addierschaltung 184 und einen Speicher 186, die zur Ausbildung eines Akkumulators zusammengeschaltet sind. Der Wert IAR₁ hält jedoch nicht die Summe der ganzzahligen Überträge, da diese nicht benötigt wird. Der Speicher 186 wird durch den Befehl NACCCLR gelöscht und durch

Hewlett-Packard Company

Int. Az.: Case 1589 - 23 -

den Befehl THETCLK aufgetastet.

Die Signale^AT- und IlAR.. werden durch Speicher 180 und 190 hindurchgelassen. Falls die Signale ZäR_q und TAr ausgedrückt werden durch die radiale Trennung s zwischen Anzeigeabtastwerten, ergeben sich als Bruchteile der Werte Χ.Δ R_Q undXAR₁ die Werte RERRO und RERRI, und diese Werte werden Interpolationsschaltungen gemäß Figur 6 über Leitungen 192 und 194 zugeführt.

Die Werte INCR₀ und INCRt geben an, wann die Schnittstelle einer Reihe von Anzeigepunkten mit R_Q und Ry über einen Bogen A. bis A_R hinausgelangt ist und werden durch Übertragsbits in den Addierschaltungen 180 und 184 angezeigt, die auftreten, wenn die Werte !AR» undSAR, durch Integralwerte der Trennung s zwischen Datenabtastwerten gelangen. Das Übertragsbit INCR₀ von der Addierschaltung 18 gelangt durch die Speicher 182, 188 und 190 und wird von den anderen Bits getrennt, so daß es auf einer Leitung 196 erscheint.

Das Übertragsbit INCR. von der Addierschaltung 184 gelangt durch die Speicher 186, 188 und 190 und wird von den anderen Bits getrennt, so daß es auf einer Leitung 198 erscheint.

Endgültige interpolierte Datenwerte für die Anzeigepunkte in einer Reihe, die R_Q in einem größeren Radius als ein vorbestimmter Grenzwert schneidet,können nicht in den Anzeigespeicher DM' gemäß Figur 6 eintreten. Der Wert SAR wird im Komparator 200 verglichen mit einem Radius-Grenzwert, der von einer Quelle 202 geliefert wird, um ein Signal ROK? zu liefern, wenn der Radius der Schnittstelle einer Reihe von Anzeigepunkten mit R_Q kleiner als der Maximalwert ist. Dieses Signal gelangt durch Speicher 188 und 190 und über Verzögerungsstufen 204 zu einem Eingang einer NAND-Torschaltung 206, deren Ausgang über einen Speicher 208 mit einem Puffer-Verstärker 210 verbunden ist. Das Ausgangssignal NVALD? vom Puffer-Verstärker 210 wird einem Anzeigespeicher DM¹ gemäß Figur 6 derart zugeführt, daß festgestellt wird, ob der endgültig interpolierte Datenwert für den Anzeigepunkt eingegeben werden soll. Falls der Radius der Schnittstelle größer als der radiale Grenzwert von der Quelle 202 ist,

Hewlett-Packard Company

Int. Az.: Case 1589 - 24 -

verhindert der Wert NVALD?, daß der endqültig interpolierte Datenwert für den Anzeigepunkt in den Speicher DM¹ eingespeichert wird. Insoweit der Wert SAR jeweils kleiner alsÜAFL ist, wird dieser Wert nicht benutzt, um festzustellen, wann der Radius eines Anzeigepunktes das Maximum überschreitet, so daß dessen ganzzahliger Anteil nicht benötigt wird.

Datenabtastwerte werden folgendermaßen gelesen: Zu Beginn jeder radialen Linie löscht das Signal NLD die Adressenzähler 4', 6' und 8¹ gemäß Figur 3, so daß die Abtastwerte S_QQ und S.Q am Ursprung der auszulesenden Linienspeicher an ihren Eingabe/ Ausgabekanälen und für die Interpolationseinrichtung verfügbar werden. Die radiale Interpolation kann jedoch nicht stattfinden, bis zwei aufeinanderfolgende Datenabtastwerte auf einer radialen Linie gleichzeitig abgegeben werden. Falls die Zähler für die Linienspeicher bei der Adresse Null verbleiben, bis der erste Wert INCR_Q an der Schnittstelle der Anzeigepunktreihe r, und R₀ (Figur 1) erzeugt wird, und das erste Signal INCRI an der Schnittstelle der Anzeigepunktreihe r, mit R, erzeugt wird, wären die Abtastwerte S_Qq und Sq. die nachfolgenden Datenabtastwerte, die an die Interpolationseinrichtung für die Außenlinie R_Q geliefert wird, und S~~ und S₁₁ wären die aufeinanderfolgenden Datenabtastwerte, die an die Interpolationseinrichtung für die innere Linie R₁ abgegeben werden. Leider sind dieses die falschen Datenabtastwerte, um interpolierte Werte an der Schnittstelle von r, mit R_n und R_T zu erhalten. Die richtigen Datenabtastwerte sind S». und S_n? für R_n und S,., und S_T? für Rr. Es ist eine Einrichtung vorgesehen, um die Zähler weiterzuschalten, bevor die Signale INCRO und INCRI auftreten, so daß die Datenabtastwerte S_n, und S., die Stelle der Werte S_n(, und S_Tf) einnehmen. Wenn die Signale INCRO und INCRI auftreten, werden die geeigneten Datenabtastwerte vorgesehen. Von dort aus wird die Weiterschaltung der Zähler für die gerade ausgelesenen Linienspeicher durch Signale INCRO und INCRI bewirkt.

Wie in Verbindung mit der Schreibfunktion erläutert wurde, bewirkt der Pegel H des Signals M1, M2 oder M3, daß einer der Linienspeicher 4, 6 und 8 Datenabtastwerte für die gesamte Linie aufnimmt. Die

Hewlett-Packard Company

Int. Az.: Case 1589 ~ 25 -

anderen beiden der Speicher M1, M2 und M3 haben den Pegel L, so daß die entsprechenden Werte von NMl, NM2 und NM3 den Pegel H haben. Insoweit diese späteren Signale mit den Eingägen ENT der Zähler 4', 6' und 8' über Inverter 90, 92 und 94 verbunden sind, bereiten die beiden Signale mit dem Pegel H die Zähler zum Zählen vor, denen sie zugeführt werden. Das Zählen erfolgt, wenn die entsprechenden Signale SHIFTI, SHIFT2 oder SHIFT3 den Pegel H haben, weil sie mit den Eingängen ENP der Zähler 4', 6¹ und 8¹ durch Inverter 74, 76 und 78 gekoppelt sind.

Die Steuerung der Signale SHIFTI, SHIFT2 und SHIFT3 erfolgt durch Scnaltungen in Figur 2. Das Signal STRTL am Ausgang des Speichers tritt zu Beginn jeder Linie auf und wird einem Schieberegister 211 zugeführt, welches durch das Signal NENBL aufgetastet wird. Dessen Ausgangssignal STRT1 wird einem Eingang eines Innen/Außen-Adressendecodierers in der Form eines Festwertspeichers 212 zugeführt. Die Signale M1, M2 und M3 und SIGN werden anderen Eingängen zugeführt. Die Signale INCRO und INCRI auf den Leitungen 196 und 198 in Figur 5 werden einem Speicher 214 zugeführt. Der Speicher 214 wird zu Beginn jeder radialen Linie gelöscht, indem dessen Löscheingangsklemme mit dem Ausgang des Speichers 135 verbunden wird, der durch das Signal STRTL gesetzt wird. Wenn genügend Zeit für den Ablauf der Funktionen in Figur 5 vergangen ist, gibt der Zustandsadressendecodierer 134 in Figur 4 ein Signal STRTI zum Start der Interpolation ab, welches dem Rückstelleingang des Speichers 135 zugeführt wird, so daß jedes Signal INCRO oder INCRI, welches am Eingang des Speichers 214 vorliegen kann, dessen betreffenden Ausgängen zugeführt wird. Diese Ausgänge sind wiederum mit anderen Eingängen des Festwertspeichers 212 verbunden. Der Festwertspeicher 212 hat drei Absgänge UGSHIFTI, UGSHIFT2 und ÜGSHIFT3, welche jeweils mit Eingängen von UND-Torschaltungen 218, 220 und 222 verbunden sind. Die anderen Eingänge dieser UND-Torschaltungen erhalten das Signal ENABLE, und ihre Ausgänge sind mit anderen Eingängen der ODER-Torschaltungen 68, 70 und 72 verbunden, als jene, denen die Signale M1, M2 und M3 zugeführt werden.

In dem vorstehenden Beispiel wurde angenommen, daß das Signal MI den Pegel H hat, so daß die Datenabtastwerte in den Linienspeicher 4 ein-

Hewlett-Packard Company *·* *

Int. Az.: Case 1589 -'26 -

geschrieben werden. Es wurde auch gezeigt, daß die Zufuhr des Signales M1 an einen Eingang der ODER-Torschaltung 68 bewirkt, daß dessen Ausgangssignal SHIFT1 den Pegel H erhält unabhängig von dem Zustand des anderen Eingangssignales, welches dem Ausgang der UND-Torschaltung 218 zugeführt wird» In einem solchen Fall hätten die Signale M2 und M3 den Pegel L, so daß die entsprechenden Ausgangssignale SHIFT2 und SHIFT3 der ODER-Torschaltungen 70 und 72 den Pegel H nur dann hätten, wenn die entsprechenden Ausgänge der UND-Torschaltungen 220 und 222 den Pegel H hätten, und dieses erfolgt, wenn die Signale U6SHIFT2 und UGSHIFT3 den Pegel H aufweisen. Wenn das Signal SHIFT2 den Pegel H annimmt, schaltet der Zähler 6' um eine Adresse weiter, und wenn das Signal SHIFT3 den Pegel H annimmt, schaltet der Zähler 8¹ eine Adresse weiter.

Es wird nun die Wahrheitstabelle für den festwertspeicher 212 betrachtet, um zu beschreiben, wie der gewünschte Vorgang erreicht wird. Die ersten drei Reihen (Klammer A) zeigen den Zustand, bei dem das Signal STRT1, welches zu Beginn jeder Linie erfolgt, den Pegel H hat. Unabhängig davon, welche Linie gerade geschrieben wird, haben die SHIFT-Signale für die anderen beiden Linien, aus denen gerade gelesen wird, den Pegel H, so daß sie ihre Zähler weiterschalten. Dieses ist die besondere vorher genannte Weiterschaltung des Zählers, damit die Abtastwerte für die Interpolationseinrichtung stimmen. Die x-Werte für die Signale INCRO, INCRI und SIGN zeigen, daß es keinen Unterschied ausmacht, ob diese Signale die Pegel H oder L aufweisen.

Der Rest der beiden Reihen zeigt die Zustände, welche während der Linie auftreten können, wenn das Signal STRT1 den Pegel L hat. In den drei Reihen in der Klammer B haben weder das Signal INCRO noch das Signal INCRI den Pegel H, so daß die SHIFT-Signale für die gerade gelesenen Linien nicht den Pegel H annehmen. Die SHIFT-Signale mit dem Pegel H sind diejenigen, welche durch die Befehle M1, M2 oder M3 ausgelöst werden, wie in Verbindung mit dem Schreibvorgang erläutert wurde. Die Reihen in Klammer C zeigen die Zustände für die Linien in der linken Hälfte des Sektors, und die Reihen in Klammer D zeigen die Zustände für die Linien in der rechten Hälfte des Sektors.

Hewlett-Packard Company !■it. Az.: Case 1589

- 27 -

	STRTl	INCRO	1.%'CRI	Ml	M 2
Γ		X	. χ	1	0
A	1	χ	X	0	1
L	1	χ	X	0	0
Γ	0	0	0	1	0
B	ο .	G	0	0	1
L	0	0	0	0	0
	0	1	0	1	0
	ο ·	.1	0	0	1
	0	1	0	0	0
	0	0	1	1	0
	0	0	1	0	1
	0	0	1	0	0
	0	1	1	1	0
	0	1	1	0	1
	0	1	1	0	0
	0	0·	0	1	0
	0	0	0	0	1
	0	0.	0	0	0
	0	1	0	3	0
	0	1	0	0	1
	0	1	0	0	0
	0	0	1	1	0
	0	0	1	0	1
	0	0	1	0	0
	0	1	1	1	0
	0	1	1	0	1
-	0	1	1	0	0

M 3	SIGN	UGSHIFTl	UGSHIFT-2	UGSHIFT3
O	χ	O	1	1 '.
O	χ	1	O	1
1	χ	1	1	O
O	1	1	O	O
O	1	O	1	O
1	1	O	O	1
O	1	ι ·	O	1
O	1	1	1	ο ■
1	1	O	1	■1
O	1	1	1	O
O	1	O	1	1
1	1	1	O	1
O	1	1	1	1
O	ι'	1	1	1
1	,1	1	1	1
O	O	1	O	O
O	O	O	1	O
1	O	O	O	1
O	O	1	1	O
O	O	O	1	1
1	O	1	O	1
O	O	1	O	1
O	O	1	1	O
1	O	O	1	1
O	O	1	1	1
O	O	1	1	1
1	O	1	1	1

Hewlett-Packard Company »:.*": *·-" *·"· '-·'"■

Int. Az.: Case 1589 - 28 -

Datenabtastwerte zur radialen Interpolation werden folgendermaßen abgeleitet:

Nachdem die Abtastwerte für die radialen Linien R_n und FL in zwei der Linienspeicher 4, 6 und 8 eingespeichert worden sind, und eine Einrichtung vorgesehen ist, um diese zur richtigen Zeit in der beschriebenen Weise auszulesen, ist es wesentlich, daß die geeigneten beiden Datenabtastwerte der Einrichtung zur Ausführung der radialen Interpolation zugeführt werden. Beispielsweise müssen zur Ableitung des vorläufigen interpolierten Datenwertes Iq₂₃ in Figur 1 die Abtastwerte S_Q2 und S₀₃ bereitgestellt werden. Um den vorläufigen interpolierten Datenwert I_T?3 abzuleiten, müssen die Abtastwerte S_T? und S,- bereitgestellt werden. Zur winkelmäßigen Interpolation der Werte I₀₂₃ und I,«3 ist es erforderlich zu wissen, welcher Wert für die äußere radiale Linie R_n und welcher für die innere radiale Linie Ry bestimmt ist, unabhängig davon, in welcher Sektorhälfte sich R_n und R_T befinden.

Die letztgenannte Funktion wird durch Multiplexer 224 und 226 in Figur 3 ausgeführt. Die entsprechenden Wahrheitstabellen folgen aus Figur 3A und 3B. Verschiedene Eingänge jedes Multiplexers sind jeweils mit dem Eingangs/Ausgangskanal jedes der Linienspeicher 4, 6 und 8 verbunden und werden in der unten beschriebenen Weise gesteuert, so daß der Multiplexer 224 Datenabtastwerte von der äußeren radialen Linie R_n zu einem Datenbus OL leitet und der Multiplexer 226 Datenabtastwerte von der inneren radialen Linie R. zu einem Datenbus IL leitet.

Die Steuerungseinrichtung für den Multiplexer 224 besteht aus einem Inverter 228, der zwischen einer Quelle für das Signal M2 und einem Eingang einer UND-Torschaltung 230 verbunden ist und aus einem Inverter 232, der zwischen dem Ausgang einer XOR-Torschaltung 234 und dem anderen Eingang der UND-Torschaltung 230 verbunden ist. Den Eingängen der XOR-Torschaltung 234 werden Signale SIGN und M1 zugeführt. Das Ausgangssignal der XOR-Torschaltung 234 wird auch einem Eingang einer UND-Torschaltung 236 zugeführt, und das Signal M3 wird deren anderem Eingang über einen Inverter 238 zugeführt. Das Ausgangssignal der UND-Torschaltung 230 wird dem Eingang für das

Hewlett-Packard Company

Int. Az.: Case 1589 - 29 -

Bit mit der niedrigsten Stellenwertigkeit des Multiplexers 224 (A) zugeführt, und das Ausgangssignal der UND-Torschaltung 226 wird dem Eingang für das Bit mit der höchsten Stellenwertigkeit (b) des Multiplexers 224 zugeführt. Mit diesen Verbindungen werden die äußeren Linien gemäß der Tabelle in Figur 3A ausgewählt, und die entsprechenden Signale werden dem äußeren Linienbus OL zugeführt.

Die Steuereinrichtung für den Multiplexer 226 besteht aus einem Inverter 240, der zwischen einer Quelle für ein Signal M3 und einem Eingang einer UND-Torschaltung 242 verbunden ist, aus einem Inverter 244, der zwischen einer Quelle für das Signal M2 und einem Eingang einer UND-Torschaltung 246 verbunden ist, einer XOR-Torschaltung 248, deren einer Eingang mit einer Quelle für das Signal SIGN verbunden ist und deren anderer Eingang mit einer Quelle für das Signal M1 verbunden ist. Der Ausgang für die XOR-Torschaltung 248 ist mit einem Eingang der UND-Torschaltung 246 und auch über einen Inverter 229 mit einem Eingang der UND-Torschaltung 242 verbunden. Der Ausgang der UND-Torschaltung 246 ist mit dem Eingang A für das Bit mit der niedrigsten Stellenwertigkeit des Multiplexers 226 verbunden,, und der Ausgang der UND-Torschaltung 242 ist mit dem Eingang B für das Bit mit der höchsten Stellen-Wertigkeit des Multiplexers 226 verbunden. Mit diesen Verbindungen wird die innere Linie gemäß Figur 3B selektiert, und die entsprechenden Signale werden dem inneren Linienbus IL zugeführt.

Zur radialen Interpolation ist der Datenbus OL, auf welchem die Datenabtastwerte für die äußere radiale Linie R₁ erscheinen, mit dem Dateneingang eines Speichers 250 verbunden, und dessen Ausgang ist mit einem Eingang eines (1-RERR) Festwertspeichers 252 verbunden. Der Datenbus OL ist auch mit einem Dateneingang eines (ERR-)Festwertspeichers 254 verbunden. Wenn ursprünglich die Adressenzähler 4', 6' und 8' in Figur 3 durch das Signal NLD zurückgesetzt worden sind, befindet sich der Datenabtastwert S_Q0 in Figur 1 auf dem Datenbus OL und an den Eingängen des Speichers 250 und des Festwertspeichers 254. Zu diesem Zeitpunkt ist das Ausgangssignal des Speichers 250 bedeutungslos. Das Signal STRT1 am Ausgang des Schieberegisters 211 in Figur 1 und das Signal INCRO, welches am Ausgang des Speichers 214 anliegt, werden den

Hewlett-Packard Company _:." . *..' -■■

Int.Az.: Case 1589 - 30 -

Eingängen nach einer ODER-Torschaltung 256 zugeführt, deren Ausgangssignal MINCRO dem ENABLE-Eingang des Speichers 250 zugeführt wird. Das Signal STRT1, welches in verzögerter Form dem Signal STRTL entspricht, überträgt den Datenabtastwert S_Q. vom Speicher 250 zu einem (1-RERR)-Festwertspeicher 252 und bewirkt wegen des Festwertspeichers 212, daß der Zähler für den Linienspeicher 4, 6 oder 8, in dem die Abtastwerte für Rq gespeichert sind, weitergeschaltet wird, so daß der nächste Datenabtastwert S_n, auf dem Datenbus OL und damit an den Eingängen des Speichers 250 und des Festwertspeichers 254 erscheint. Der Grund für die Verzögerung des Signales STRT1 durch das Schieberegister 211 besteht darin, daß Zeit für den ersten Abtastwert S_fiQ gewonnen wird, der in den Innenspeicher eingespeichert werden soll. Somit befinden sich alte Daten, beispielsweise S_QQ am Eingang des (1-RERR)-Festwertspeichers 252, und neue Daten, wie beispielsweise S_Q,, befinden sich am Eingang des (RERR)-Festwertspeichers 254. Wenn das erste Signal INCRO an der Schnittstelle von r. und R_n auftritt, ermöglicht es, daß der Speicher 250 das Signal S^₁ zum Festwertspeicher 252 hindurchläßt und der Adressenzähler für den Linienspeicher weitergeschaltet wird, so daß das Signal S_n? im Festwertspeicher 254 und am Eingang des Speichers 250 eingespeichert wird. Somit ist der dem Festwertspeicher 252 zugeführte Datenabtastwert derjenige, der gerade vor dem dem Festwertspeicher 254 zugeführten Datenabtastwert auftritt.

Der Datenbus IL, auf dem die Datenabtastwerte für die innere Linie auftreten, ist mit dem Dateneingang eines Speichers 258 verbunden, und dessen Ausgang ist mit einem Eingang eines (I-RERR)-Festwertspeichers 260 verbunden. Der Datenbus IL ist auch mit einem Dateneingang eines (RERR)-Festwertspeichers 262 verbunden. Der Speicher wird durch das Ausgangssignal MlNCRI der ODER-Torschaltung 264 aufgetastet, deren Eingänge mit dem Ausgang INCRI des Speichers 214 und für das Signal STRTI am Ausgang des. Schieberegisters 211 verbunden ist. Somit werden alte und neue Daten auf dem Datenbus IL dem (l-RERR)-Festwertspeicher 260 und dem (RERR)-Festwertspeicher 262 zugeführt.

Das Signal RERRO vom Speicher 190, welches sich auf der Leitung 192 in Figur 5 befindet_/wird über einen Speicher 266, der durch das Signal NENBL aufgetastet wird,denEingängen der Festwertspeicher 252 und 254 zugeführt, und das Signal RERRI vom Festwertspeicher 190, welches sich

Hewlett-Packard Company - 31 -

Int. Az.: Case 1589

auf der Leitung 194 befindet, wird über den Speicher 266 den Eingängen der Festwertspeicher 260 und 262 zugeführt.

Zur Ausführung der Interpolation ist der Festwertspeicher 252 derart programmiert, daß er einen inneren Datenabtastwert, beispielsweise S₀₂ in Figur 1 mit (S-RERR¹) multipliziert, und der Festwertspeicher 254 ist derart programmiert, daß er einen äußeren Datenwert, beispielsweise Sg₃, mit RERR¹ multipliziert. Die Ausgangssignale der Festwertspeicher 252 und 254 werden den Speichern 252' bzw. 254'zugeführt, und deren Ausgangssignale werden einer Addierschaltung 268 zugeführt, die einen interpolierten Datenzwischenwert, beispielsweise Iq23 in Figur 1 abgibt. In ähnlicher Weise ist der Festwertspeicher 260 derart programmiert, daß er einen inneren Datenwert, beispielsweise Sj2 in Figur 1, mit (S-RERR¹) multipliziert, und der Festwertspeicher 262 ist derart programmiert, daß er den äußeren Datenabtastwert, beispielsweise S₁₃, mit RERR' multipliziert. Die Ausgangssignale der Festwertspeicher 260 und 262 werden Speichern 260' und 262' zugeführt, und deren Ausgangssignale werden einer Addierschaltung 270 zugeführt, die einen interpolierten Datenzwischenwert, beispielsweise Ijo3> abgibt. Die interpolierten Datenzwischenwerte an den Ausgängen der Addierschaltungen 268 und 270 werden Speichern 272 bzw. 274 zugeführt, die durch das Signal NENBL aufgetastet werden.

Nachdem die vorläufigen interpolierten Datenwerte, beispielsweise 1,^3 und Ij23? abgeleitet worden sind, die sich für die Schnittstellen der Reihe r~ der Anzeigeabtastwerte mit R_Q und Rj ergeben, ist es erforder!ich, den Wert 9ERR' für jeden dazwischen befindlichen Anzeigepunkt abzuleiten, damit diese Zwischenwerte interpoliert werden können, um den endgültigen interpolierten Wert für diesen Anzeigepunkt zu erhalten. Dieses wird am Beispiel des Anzeigepunktes DP' in der Reihe r₅ in Figur 1 erläutert, wobei der Abstand längs r,- zwischen den Schnittstellen dieser Reihe mit R_Q und R₁ XHAT genannt wird und der Abstand zwisehen DP¹ und R_Q längs r_g COUNT genannt wird. Wenn der Wert COUNT durch den Wert XHAT geteilt wird, ergibt sich der Wert 9ERR, der gleich dem Wert 9ERR'/A9 ist.

Hewlett-Packard Company

Int. Az.: Case 1589 - 32 -

Der Wert XHAT wird folgendermaßen bestimmt:

Jedesmal, wenn die Anzeigepunkte einer tieferen Reihe abgetastet werden, wird der Wert XHAT um den Betrag AXHAT gleich K I tanÖg-tanGj. | erhöht, wobei θη der Winkel zwischen der Mittellinie des Sektors und R ist, und Qj der Winkel zwischen der Mittellinie und R^ ist. K kann in dieser Ausführungsform gleich Eins gesetzt werden, da K =K =s ist.

Es wird nun Bezug genommen auf Figur 5 zur Beschreibung der Schaltungen, um den Wert von XHAT abzuleiten. Die Zufuhr des Signales L# vom Ausgang des Speichers 116 in Figur 4 zum Adresseneingang eines Festwert-Speichers 276, in dem die Werte für &XHAT für jeden Wert R~ gespeichert sind, dient zur Wahl des entsprechenden Wertes von Δ.ΧΗΑΤ. Das Ausgangssignal des Festwertspeichers 276 dauert während einer gesamten Linie und wird einem Eingang einer Addierschaltung 278 zugeführt. Das Ausgangssignal der Addierschaltung 278 wird einem Speicher 280 zugeführt, der durch das Signal NACCCLR vom Zustandsadressendecodierer 134 gelöscht wird und durch das Signal THETCLK von der Steuereinrichtung für den Adressenzähler getaktet wird, wie aus Figur 4 hervorgeht. Das Signal THETCLK tritt jedesmal auf, wenn Anzeigepunkte einer tieferen Reihe abgesenkt werden. Der Ausgang des Speichers 280 ist mit einem anderen Eingang der Addierschaltung 278 zurückverbunden, so daß ein Akkumulator gebildet wird, der am Ausgang des Speichers 280 den Wert von XHAT erzeugt,welcher gleich der Summe von &XHAT für jeden Schritt längs einer Spalte von Anzeigepunkten ist.

Einegrößere Anzahl von Bits wird in der Rückkopplung zur Addierschaltung 278 verwendet um zu verhindern, daß der akkumulierte Fehler zu groß wird. Es werden 16 Bits in diesem Akkumulator für die vier Bits mit der höchsten Stellenwertigkeit verwendet, die den ganzzahligen Teil des ■ Wertes XHAT angeben.

Das Signal COUNT wird folgendermaßen bestimmt:

In dem beschriebenen System ist die Trennung K zwischen den Spalten von Anzeigepunkten gleich der Trennung K' zwischen den Reihen und jede ist gleich dem Abstand s zwischen Anzeigepunkten, so daß alle als Einheit betrachtet werden können. Das Signal COUNT ist der Abstand eines

Hewlett-Packard Company

Int. Az.: Case 1589 - 33 -

Anzeigepunktes von R₀ gemessen entlang dessen Reihe. Das Signal COUNT für einen Anzeigepunkt DP'' ist um eins größer als das Signal COUNT für den Anzeigepunkt DP¹ war, weil es um eine Spalte nach rechts gegenüber DP¹ verschoben ist. Jedesmal wenn eine tiefere Reihe von An-Zeigepunkten abgetastet wird, nimmt das Signal COUNT um tan 9„ zu.

Die Signale, welche den Wert U vom Speicher 116 in Figur 4 darstellen, und die Signale XDIR und YINC/XTNÜ von der Steuereinrichtung 132 des Adressenzählers der gleichen Figur werden einem Festwertspeicher 282 in Figur 5 zugeführt, so daß einer der Werte +1, -1 und tanBg gemäß Figur 5A ausgewählt wird. Der Winkel 8q ist der Winkel zwischen der äußeren Linie R₀ und der Mittellinie des Sektors, und daher hängt der Wert von tanö« von dem jeweils gewählten Wert L# ab.

Ein Speicher 284 ist zwischen dem Ausgang des Festwertspeichers 282 und dem Eingang einer Addierschaltung 268 verbunden und dessen Ausgang ist wiederum mit einem Speicher 288 verbunden. Der Speicher 288 wird durch das Signal NACCCLR vom Zustandsadressendecodierer 134 in Figur gelöscht und durch ein Signal ACCCLK von der Steuereinrichtung 132 des Adressenzählers in Figur 4 getaktet. Der Ausgang des Speichers ist mit einem anderen Eingang der Addierschaltung 286 verbunden, so daß alle vom Festwertspeicher 282 für jede Stufe gewählten Werte summiert werden, die durch die Steuersignale YINC/'XTNTT und XDIR für die Abtastung des Anzeigepunktes angezeigt werden. Diese Summe ist der Wert des Signales COUNT, von R_Q aus gemessen. Es werden 16 Bits in der Ruckkopplungsschleife verwendet im Vergleich zu acht Bits für die Summe, um den akkumulierten Fehler zu reduzieren. Vier Bits werden für den ganzzahligen Anteil des Signales COUNT verwendet. Ungleich den Signalen RERR und XHAT kann das Signal COUNT jedoch einen negativen Wert haben, wenn der Anzeigepunkt sich außerhalb des Wertes R_n befindet. Daher wird das Bit mit der höchsten Stellenwertigkeit am Ausgang des Speichers bereitgestellt, um anzuzeigen, ob der Wert des Signales COUNT positiv oder negativ ist.

Das Signal QERR wird folgendermaßen bestimmt; 9ERR ist in Wirklichkeit gleich dem Signal COUNT/XHAT, wie vorher er-

Hewlett-Packard Company · „:.*":* *·♦" ··* '"'

Int. Az.: Case 1589. - 34 -

wähnt wurde. Diese Teilung könnte direkt erfolgen, aber hierzu wäre eine 16-Bit mal 16-Bit-Teilung erforderlich. Da bei dieser Ausführungsform eine solche Genauigkeit nicht erforderlich ist, sondern nur eine fünf-Bit-Genauigkeit nötig ist, ergibt ein geeignet gewähltes fünf-Bit-Feld der Signale COUNT und XHAT die erforderliche Bitauflösung der Tei.lerschaltung. Da das Signal XHAT im allgemeinen die größere der beiden Zahlen und nicht negativ ist, wird es nach links verschoben, bis das Bit mit der höchsten Stellenwertigkeit ungleich Null ist durch einfache Veränderung des Maßstabsfaktors. Das Signal COUNT wird dann um den gleichen Betrag verschoben. Die Festwertspeicher 290, 292 und 294 dienen dazu, eine Verschiebung von Null um drei Stellen zu erreichen. Die fünf-Bit-Ausgangssignale der Festwertspeicher 292 und 294 gelangen durch einen Speicher 296 zu einem Festwertspeicher 298, der den Betrag des Signales COUNT durch den Betrag des Signales XHAT teilt und das Ergebnis einem Speicher 300 zuführt, der das gewünschte Signal 9ERR abgibt, welches zur Interpolationsschaltung in Figur 6 weitergeleitet wird.

Um das Signal THETOK? abzuleiten, welches angibt, ob der Anzeigepunkt winkelmäßig zwischen R_Q und R₁ liegt, wird das das Vorzeichen des Signales COUNT darstellende Bit durch einen Inverter 302 und den Speicher 296 einer UND-Torschaltung 304 zugeführt. Wenn das Signal COUNT den Pegel H hat, hat dieses Bit den Pegel H und zeigt damit an, daß der Anzeigepunkt nicht außerhalb der äußeren Linie R_Q liegt. Wenn andererseits das Signal COUNT den Pegel L hat, hat auch das Eingangssignal für die Schaltung 304 den Pegel L. Ein Komparator 306 nimmt das Signal COUNT vom Speicher 288 und das Signal XHAT vom Speicher 280 auf und gibt ein Bit mit dem Pegel H ab, wenn das Signal COUNT kleiner als das Signal XHAT ist, wodurch angezeigt wird, daß der Anzeigepunkt sich nicht innerhalb von R» befindet, und es wird ein Bit mit dem Pegel L abgegeben, wenn das Signal COUNT größer als das Signal XHAT ist und.dadurch wird angezeigt, daß der Anzeigepunkt sich innerhalb der Linie R₁ befindet. Dieses Bit am Ausgang des Komparator 306 gelangt durch den Speicher 296 und wird einem anderen Eingang einer UND-Torschaltung 304 zugeführt. Das Ausgangssignal gelangt durch den Speicher 300 zur Abgabe des Signales THETOK?, welches durch die Ver-

301010

Htwl§tt=Paekiird-Company-/

Int. Ai,j Cult till =31=

|11§4©p 104 iu einem anderen Eingang der NAND=Ter§ehaTtune| 206-gelangt alt iu dim iingang, dim das Signal RQK? lupführt wi>d. Wtnn tntwtdtr dtp Ptgel des Signales RQK? oder di§ SignnT§§ THITQK den Wert L hat, verhindert dm Signal NVALÖ im Ausgang dgl Puffsrs S 110» di3 der endgültig interpolierte. Oattnwert für din Anitigepunkt .. ."In din Anieigespeieher DM⁴ e1np$p§iehert wird»

01© Interpolation der vori8ufige.n interpolierten Ditenwtrti» &©1*· . spitlswtise Ig₂₃ und Ij^ in Figur 1» iur Ableitung dg§ indgUH1g©n inttrpaiifrten Dat^nwtrtiS bsi der W1nkglp©s1t1on d§§ Aniiigepunktes,

tO bfispieUwaise QP, k&nn fsigindirmaßin §rr§1eht wprdini Der vorläufige Interpolitrti Ditsnwirt auf dir L1n1s Rq₅ wtlehir im Ausgang des Speiehers Wl in Figur β auftritt, wird §in§m linging s1n§s (1-9ERR)=Festwertspeiehiri 308 zugeführt_t und dir verTäufigg 1nter*p8i1iP« ti-· Datenwspt auf dir LInIs R₁, wtleher im Ausging des Speieheri 274 §r=

IS iehiint, wird tintm Eingang eines (@IRR)-FsstvfSPtspg1ehipi 310 iugefühpt. Zur giitiiehtn Sttuerung wird das Signal IERR am Ausgang im Speichers 300 In Figur i nacheinander dureh Speicher 312, 114 und 316 geleitet, die durch tin Signal NENBL aufgetastet werden und gelingt dann-zu den Festwertspeiehern 308 und 310. Der Festwertspeicher 308 lit derart programmiert, daß tr den vorläufig interpelitrtin DattnwtPt auf dir Linie R«, der am Ausgang des Speichers 272 auftritt, mit dem Wert-(1-iERR) multipliziert, und der Festwertspeicher 310 ist derart programmiert, dad ir den vorläufigen interpolierten Datinwirt auf i%r Linie R₁, der im Ausgang des Speiehers 274 auftritt, mit dem Wert IiRR

ES multipliziert. Die Speicher 30S¹ und 310', die dureh im Sipil NPIL aufgetastet sind, werden zwischen den Ausgängen dtr Festwertspeicher 308 und 310 und verschiedenen Eingängen einer Addiersehiltunf 310 verbundin. Der endgültige interpolierte Patenwert für din §dr§ss1§rt§n Aniiigepunkt erscheint am Ausgang der Addiersehaltung 318 und gelangt durch Speicher 320 und 322, die dureh da§ Signal NINBL euffitastit

wenden, iu einem Pufferspeicher 324, der dureh das Signal !NABLE auf= ^; Ittaittt wird. Pai Auigangssignal des Pufferspeichers 324 wird §1n§m

: ^;:Antiifi|pficher OM' zugeführt und bei dessen xy-Adrt§§e g§ip§1eh#rt, dit durch die Wirte auf den Leitungen 170 und 172 in Figur 4 ang§-

BS -".zeigt sind, wenn nicht das Signal NVALD vom Puff§r 210 in Figur i äfl= ." ,-,.zeigt.,":daß dir Anzeigepunkt, für welchen der endgültige. interp©]i§rfc§

Hewlett-Packard Company _; '--;- · : : : ^:

Int. Az.: Case 1589 ' -36-

Datenwert am Ausgang des Puffers 324 bestimmt worden ist, entweder jenseits der Radiusgrenze oder nicht zwischen den radialen Linien R₀ und Rj. liegt.

Eine Lesesteuereinrichtung 326 tastet den Anzeigespeicher DM¹ ab und liefert den darin gespeicherten endgültigen interpolierten Datenwert an die Anzeigeeinrichtung 328.

Nachfolgend wird eine andere Ausführungsform erläutert: Obgleich das beschriebene System zur Umwandlung von Abtastwerten vorzuziehen ist, wird in Figur 7 eine andere Art zur Ausführung der erläuterten Funktionen erläutert. Ein xy-Adressenzahler 330 für einen Anzeigepunkt gibt ein Signal ab, welches die Spalte und Reihe identifiziert, in welcher ein Anzeigepunkt angeordnet ist, für den ein endgültiger interpolierter Datenwert gesucht wird. Das Signal wird einem Festwertspeicher 332 zugeführt, der mit den Werten 9ERR, RERRI, RERRO programmiert ist, sowie mit der Anzahl von einem der vier Datenabtastwerte, der bei der Interpolation zu verwenden ist sowie mit der Nummer der Linie, auf welcher der Datenabtastwert für jeden Anzeigepunkt erscheint. Ein Abtaster 334 gibt Datenabtastwerte an einen Linienspeicher 336 ab j der alle Datenabtastwerte für einen Sektor speichert. Wenn der endgültig interpolierte Datenwert für einen Anzeigepunkt, beispielsweise DP in Figur 7A gesucht wird, werden die Koordinaten über dessen Reihe und Spalte durch den Zähler 330 dem Festwertspeicher 332 zugeführt, so daß dieser beispielsweise eine Linienzahl entsprechend R» und eine Datenabtastnummer 1 abgibt, um den Datenabtastwert S_n, zu identifizieren.

Der Linienspeicher 336 ist derart programmiert, daß er Datenabtastwerte S_Q1, Sq₂, Sj-, und S₁₂ entsprechend der Information über die Liniennummer und Abtastnummer abgibt. Naturgemäß könnte jeder der vier Datenabtastwerte benutzt werden.

Bei diesem Beispiel werden die Datenabtastwerte S_n, und S_n? einem Festwertspeicher 338 zur Interpolation zugeführt, und die Datenabtastwerte Sj-, und S₁₂ werden einem Festwertspeicher 340 zugeführt. Das Signal RERRO bezüglich des Verhältnisses des Abstandes zwischen S_Q1 und dem Schnittpunkt der Reihe r von Anzeigepunkten einschließlich DP und R_n zum radialen Abstand s zwischen Anzeigepunkten wird dem Festwertspeicher

Hewlett-Packard Company -^- · "»»*--·»

Int. Az.: Case 1589 - 37 -

338 zugeführt, und das Signal RERRI, welches das Verhältnis des Abstandes zwischen Sj, und der Schnittstelle zwischen der Reihe r und Rj zum radialen Abstand s angibt, wird dem Festwertspeicher 340 zur Interpolation zugeführt. Der erste vorläufige interpolierte Datenwert Ig₁₂ am Ausgang des Festwertspeichers 338 und der zweite interpolierte Datenwert Ij₁₂ am Ausgang des Festwertspeichers 340 werden zusammen mit dem Wert QERR einem Festwertspeicher 342 zugeführt, der den endgültigen interpolierten Datenwert für den Anzeigepunkt DP ableitet.

Bei dem System gemäß Figur 2 bis 6 umfaßt die Einrichtung zum Ableiten eines ersten vorläufigen interpolierten Datenwertes die Schaltungen der Figur 3, welche die Datenabtastwerte auf dem Datenbus OL abgeben, die Schaltungen der Figur 5 zur Abgabe des Signales RERRO und den Speicher 250, den Festwertspeicher 252, den Festwertspeicher 254 und die Addierschaltung 268 der Figur 6. Die Einrichtung zum Ableiten eines zweiten vorläufigen interpolierten Datenwertes umfaßt die Schaltkreise gemäß Figur 3 für Datenabtastwerte auf dem Datenbus IL, die Schaltkreise der Figur 5 zur Abgabe des Signales RERRI, den Speicher 258, den Festwertspeicher 260, den Festwertspeicher 262 und die Addierschaltung 270 der ^Figur 6. Die Einrichtung zum Ableiten eines Signales über die Winkelposition eines identifizierten Anzeigepunktes umfaßt die Schaltungen der Figur 5, welche die Signale XHAT und COUNT abgeben, sowie die Teilerschaltung 298. Schließlich umfaßt die Einrichtung zum Interpolieren der ersten und zweiten vorläufigen interpolierten Datenwerte die Festwertspeicher 208 und 210 und die Addierschaltung 318 der Figur 6.

Bei einem anderen System zur Umformung von Abtastwerten gemäß Figur 7 umfaßt die Einrichtung zum Ableiten des ersten vorläufigen interpolierten Datenwertes den Festwertspeicher 332, die Speichereinrichtung 336 und den Festwertspeicher 338 zur Interpolation. Die Einrichtung zum Ableiten des zweiten vorläufigen interpolierten Datenwertes umfaßt den Festwertspeicher 332, den Speicher 336 und den Festwertspeicher 340. Der Festwertspeicher 332 erzeugt das Signal 9ERR, welches die Winkelposition des Anzeigepunktes darstellt, und der Festwertspeicher 342 ist die Einrichtung zum Erzeugen des endgültigen interpolierten Datenwertes für den Anzeigepunkt.

. 38*

Leerseite

Claims (1)

1. Hew!ett-Packard Compa ny

   Int. Az.: Case 1589 13. Januar 1983

   PATENTANSPRÜCHE

   CTJAbbildungsvorrichtung, bei welcher das Abbild, welches durch Datenabtastwerte bei äquidistanten Punkten längs radialer Linien dargestellt wird, die von dem Ursprung eines Sektors ausgehen, reproduziert wird durch interpolierte Datenwerte bei AnzeigeDunkten, die in orthogonalen durch einen Abstand K,getrennten Reihen und in Spalten angeordnet sind,

   mit einem Speicher (4, 6 oder 8) zum Speichern von wenigstens einigen Datenabtastwerten, die auf einer gegebenen radialen Linie auftreten,

   mit einer Einrichtung (182) zur Abgabe eines ersten Signales, welches den Radius der Schnittstelle der gegebenen radialen Linie und einer gegebenen Reihe von Anzeigepunkten angibt, mit einer Einrichtung (118, 132) zum Erzeugen von Anzeigepunkt-Abtastsignalen, welche die Schritte von einem Anzeigepunkt zum nächsten längs einer Reihe oder Spalte von Anzeigeounkten bei der Abtastung von einem Anzeiqepunkt auf der aeqebenen Reihe längs einer Bahn angibt, welche durch Anzeigepunkte zwischen der gegebenen radialen Linie und einer anderen radialen Linie verläuft, mit einer Wähleinrichtung (224, 226, 4¹, 6', 8'), welche entsprechend den Anzeigepunkt-Abtastsignalen Datenabtastsignale vom Speicher wählt, dadurch gekennzeichnet , daß eine Einrichtung (176, 180, 182) entsprechend den Anzeiqepunkt-Abtastsianalen das erste Signal bezüglich des Betrags von K_vgeteilt durch cos θ für jeden Schritt der Anzeigepunkt-Abtastsignale von einer Reihe von Anzeigepünkten zur nächsten aktualisiert, wobei θ der spitze Winkel zwischen der gegebenen radialen Linie und einer Spalte von Anzeigepunkten ist und

   eine Einrichtung (250, 252, 254 und 268) entsprechend dem aktualisierten ersten Signal und den Datenabtastwerten auf der gegebenen radialen,durch die Wählvorrichtung bestimmten Linie einen interpolierten Datenwert in dem radialen Abstand ableitet, der durch das erste aktualisierte Signal abneleitet ist.

   Hewlett-Packard Company

   Int. Az.: Case 1589 - 2 -

   ^{ 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß

   eine Einrichtung (186) ein zweites Signal abgibt, welches den Radius der Schnittstelle einer anderen radialen Linie mit der gegebenen . Reihe von Anzeigepunkten anzeigt,

   eine Einrichtung (178, 184) entsprechend den Anzeigepunkt-Abtastsignalen das zweite Signal bezüglich des Betrags von Kygeteilt durch cos Θ¹ für jeden Schritt der Arizeigepunkt-Abtastsignale von einer Reihe von Anzeigepunkten zur nächsten aktualisiert, wobei der Winkel Θ' der spitze Winkel zwischen der anderen radialen Linie und einer Spalte von Anzeigepunkten ist, ein zweiter Speicher (4, 6 oder 8) wenigstens einige der Datenabtastwerte auf der anderen radialen Linie speichert, eine zweite Wähleinrichtung (224, 226 und 4¹, 6¹ und 8') entsprechend den Anzeigepunkt-Abtastsiqnalen Datenwerte vom zweiten Speicher wählt, eine Einrichtung (258, 260, 262 und 270) entsprechend dem aktualisierten zweiten Signal und von der zweiten Wähleinrichtung bestimmten Datenabtastwerten einen zweiten interpolierten Datenwert in dem radialen Abstand ableitet, der durch das aktualisierte zweite Signal dargestellt ist,

   eine Einrichtung (276, 282 und 298) entsprechend den Anzeigepunkt-Anzeigesignalen ein drittes Signal ableitet, welches die winkelmäßige Position jedes Anzeigepunktes auf der gegebenen Reihe darstellt, die zwischen der gegebenen und einer anderen radialen Linie liegt, bezüglich der dieser und der anderen radialen Linie und eine Einrichtung (308, 310 und 318) entsprechend dem dritten Signal und den interpolierten Datenwerten einen endgültigen interpolierten Datenwert für jeden Anzeigepunkt auf der gegebenen Reihe bestimmt, die zwischen den radialen Linien liegt.