DE3280420T2 - Verfahren zum herstellen eines mos-transistors auf einem substrat. - Google Patents

Verfahren zum herstellen eines mos-transistors auf einem substrat.

Info

Publication number
DE3280420T2
DE3280420T2 DE8686108855T DE3280420T DE3280420T2 DE 3280420 T2 DE3280420 T2 DE 3280420T2 DE 8686108855 T DE8686108855 T DE 8686108855T DE 3280420 T DE3280420 T DE 3280420T DE 3280420 T2 DE3280420 T2 DE 3280420T2
Authority
DE
Germany
Prior art keywords
gate electrode
source
oxide
substrate
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8686108855T
Other languages
English (en)
Other versions
DE3280420D1 (de
Inventor
James R Adams
Gary F Derbenwick
Alfred P Gnadinger
Matthew V Hanson
William D Ryden
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thorn EMI North America Inc
Original Assignee
Thorn EMI North America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thorn EMI North America Inc filed Critical Thorn EMI North America Inc
Application granted granted Critical
Publication of DE3280420D1 publication Critical patent/DE3280420D1/de
Publication of DE3280420T2 publication Critical patent/DE3280420T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines MOS-Transistors auf einem Substrat. Das Verfahren ist besonders auf verbesserte Verarbeitungstechniken zum Herstellen von MOS-Transistoren (Metalloxidhalbleiter) in einem weiten Bereich der integrierten Schaltungen gerichtet.
  • Ein MOS-Transistor weist im allgemeinen Source-/Drain-Bereiche in einem Substrat, und eine Gate-Elektrode auf, die auf dem Substrat zwischen den Source-/Drain-Bereichen ausgebildet ist und die von dem Substrat durch ein relativ dünnes Dielektrikum getrennt ist. Die relative Ausrichtung des Gates mit dessen Source-/Drain-Bereichen ist ein wichtiger Faktor, der die Anwendung des Transistors beeinflußt.
  • Herkömmliche Fertigungstechniken verursachen üblicherweise Kanten der Source-/Drain-Bereiche, die anfänglich im wesentlichen senkrecht mit den Kanten ihres Gates ausgerichtet werden sollen. Jedoch in nachfolgenden Hitzebehandlungsschritten breiten sich die Source-/Drain-Bereiche seitlich aus. Daraus resultiert das Überlappen der Kanten des Gates in den Source-/Drain-Bereichen. Folglich werden unerwünschte Gate-Drain-Überlappungen und Miller-Kapazitäten geschaffen, was die Betriebsgeschwindigkeit des Transistors reduziert.
  • Das IBM Technical Disclosure Bulletin, Band 24, No. 7A, Dezember 1981, Seite 3417-3419 zeigt eine Technik zum Herstellen eines MOS-Transistors, bei dem eine Implantat-Maske an den Seiten der Gate-Elektrode die darunterliegenden Abschnitte des Substrates von der Implantation abschirmt, so daß anfänglich ein Spalt zwischen der Seitenkante der Gate- Elektrode und einer Seitenkante des implantierten Bereichs vorhanden ist.
  • Die GB-A-207 43 74A offenbart eine Technik zum Fertigen eines MOS-Transistors, bei dem eine Schicht eines Isolieroxides über dem Substrat abgelegt wird. Anschließend wird eine Schicht von Polysilizium abgelagert, worauf eine weitere Oxidschicht folgt. Das Polysilizium und die weitere Oxidschicht werden dann geätzt, um eine Gate-Elektrode mit einer Oxidabdeckung festzulegen. Die separate Oxidschicht wird dann aufgewachsen, die eine Implantat-Maske an der Seitenwand des Gates bildet und die Dicke der Oxidabdeckung vergrößert.
  • Die US-A-42 10 993 offenbart eine Technik zum Fertigen eines MOS-Transistors, bei dem ein Gate durch Ätzen von einer Schicht von Polysilizium ausgebildet wird, die auf einem Halbleitersubstrat mit einer dazwischenliegenden Schicht eines Gate-Oxides angeordnet ist. Ein Siliziumdioxidfilm wird durch thermische Oxidation so aufgewachsen, daß die auf der Oberfläche des Gates erzeugte Oxidschicht dicker ist als der Oxidfilm, der auf dem Substrat erzeugt wird. Die Oxidschicht an den Seiten des Gates wirkt dann als eine Implantat-Maske.
  • Es wird gleichfalls Bezug genommen auf die EP-A-0072967, die ein Teil des Standes der Technik gemäß Artikel 54(3) des Europäischen Patentübereinkommens bildet und in der eine Oxidschicht, die über dem Gate ausgebildet ist, als eine Implantat-Maske wirkt, um die Source- und Drain-Bereiche auszubilden. Diese Oxidschicht wird durch thermische Oxidation aufgewachsen, so daß die auf der Oberfläche des Gates erzeugte Oxidschicht dicker ist als der Oxidfilm über den Source- und Drain-Bereichen.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines MOS-Transistors auf einem Substrat vorgeschlagen, der eine Gate-Elektrode und einen selbstausrichtenden Source-/Drain-Bereich aufweist, wobei das Verfahren die Schritte umfaßt:
  • a) Ausbilden einer dotierten Polysilizium-Gate-Elektrode auf und isoliert von dem Substrat;
  • b) dann differentiales thermisches Aufwachsen eines Oxides bis zu einer bestimmten Dicke an der Oberseite und den Seiten der Gate-Elektrode und über dem Substrat, das an die Gate-Elektrode grenzt, wobei das Oxid an der Oberseite und den Seiten der Gate-Elektrode verglichen zu dem Oxid über einem beabsichtigten Source-/Drain-Bereich des Substrates relativ dick ist;
  • c) dann anisotropisches Ätzen des Oxides, wodurch das Oxid eine implantierte Maske auf den Seiten der Gate-Elektrode abgrenzt; und
  • d) Implantieren wenigstens eines Source-/Drain-Bereiches in dem Substrat derart, daß die implantierte Maske einen darunterliegenden Abschnitt des Substrates vor Implantation schützt, um einen Spalt zwischen einer Seitenkante der Gate-Elektrode und einer Seitenkante des implantierten Bereiches auszubilden, wobei weiter der Verfahrensschritt vorgesehen ist; Implantieren von Stickstoff vor dem Verfahrensschritt b), während die Gate-Elektrode vor dem Implantat geschützt ist, und der Verfahrensschritt des Heizens auf den implantierten Source-/Drain-Bereich einwirkt, bis dessen Seitenkanten im wesentlichen mit den zuvor getrennten Seitenkanten der Gate-Elektrode ausgebildet ist, wobei die Breite des Oxides auf den Seiten der Gate-Elektrode im Verfahrens schritt b) derart gesteuert wird, daß der Verfahrensschritt des Hitzeeinwirkens die Source-/Drain-Kanten veranlaßt, sich im wesentlichen mit der Gate-Elektrode-Kante mit im wesentlichen keiner Überlappung auszurichten.
  • Gemäß einer weiteren Lösung der Erfindung wird ein Verfahren zum Herstellen eines MOS-Transistors auf einem Substrat vorgeschlagen, der eine Gate-Elektrode und ein Paar von Source-/Drain-Bereichen aufweist,
  • bei dem ein relativ dünner Gate-Isolator über dem Substrat und über den vorgesehenen Source-/Drain-Bereichen ausgebildet wird,
  • eine Polysilizium-Gate-Elektrode über dem Gate-Isolator zwischen den vorgesehenen Source-/Drain-Bereichen festgelegt wird,
  • eine dielektrische Schicht über der Gate-Elektrode und dem Gate-Isolator errichtet wird, so daß das Dielektrikum wenigstens über den Seiten der Gate-Elektrode relativ dicker und über den vorgesehenen Source-/Drain-Bereichen relativ dünner ist, und
  • die Source-/Drain-Bereiche derart implantiert werden, daß diese von dem Substratbereich unter der Gate-Elektrode durch die Dicke der dielektrischen Schicht an den Seiten der Gate-Elektrode seitlich verschoben werden, und weiter die Verfahrensschritte vorgesehen sind, Stickstoff vor dem Verfahrensschritt des Errichtens einer dielektrischen Schicht über der Gate-Elektrode zu implantieren, während die Gate-Elektrode vor dem Implantat geschützt ist, und der Schritt des Erhitzens die Source-/ Drain-Bereiche seitlich bewegt, bis deren Kanten im wesentlichen vertikal mit den Seiten der Gate-Elektroden ausgerichtet sind,
  • Ätzen der Kontaktbereiche, um so das Substrat freizulegen, das die Source-/Drain-Bereiche enthält und weiter das Dielektrikum auf den Seiten der Gate-Elektrode trägt, und Ausbilden leitfähiger Kontakte in den geätzten Bereichen, wodurch die Source-/Drain-Bereiche genau mit der Gate-Elektrode ausgerichtet sind und die Metallkontakte mit den Source-/Drain-Bereichen ohne Kurzschluß der Gate-Elektrode ausgerichtet sind.
  • Einige Wege zum Durchführen der Erfindung werden nachfolgend anhand eines Beispiels beschrieben, das auf die beigefügten Zeichnungen Bezug nimmt, die zeigen:
  • Fig. 1-4 die Abfolge der Konstruktion eines beispielhaften MOS-Transistors, der gemäß der Erfindung hergestellt wird,
  • Fig. 5 eine vereinfachte Draufsicht auf einen Transistor, der wie in den Fig. 1-4 gezeigt, gefertigt wird,
  • Fig. 6 und 7 eine alternative Ausführungsform eines Verfahrens zum Herstellen eines MOS-Transistors,
  • Fig. 8 eine Variation in dem Verfahren, das in den Fig. 6 und 7 gezeigt wird,
  • Fig. 9 und 10 wie ein MOS-Transistor unter Verwenden einer Implantat-Maske aus Foto-Schutzlack gefertigt wird, und
  • Fig. 11 eine Variation des Verfahrens, das in den Fig. 9 und 10 gezeigt wird.
  • In der folgenden Beschreibung wird ein Verfahren zum Steuern der Ausrichtung der Source-/Drain-Bereiche eines typischen MOS-Transistors mit dessen Polysilizium-Gate-Elektrode und zum Ausbilden von Source-/Drain-Kontakten beschrieben, die sich selbst ausrichten. Danach werden alternative Techniken zum Erzielen des gleichen Ergebnisses in Anwendungen beschrieben, in denen Polysilizium oder anderes Gate-Material verwendet wird, und die eine Steuerung über verschiedene andere Aspekte der Fertigung bereitstellen.
  • Wie nachfolgend im Detail beschrieben wird, sind die selbstausrichtenden Source-/Drain-Bereiche sogar in freiliegendem Silikon ausgeformt, wenn dies gewünscht wird, während gleichzeitig eine Isolierschicht als Dielektrikum z. B. auf dem Gate des Transistors ausgebildet wird.
  • Die Vorgehensweise, bei der ein exemplarischer MOS-Transistor mit selbstausrichtenden Source/Drains gebildet wird, um reduzierte Miller-Kapazitäten zu erhalten, und die selbstausrichtenden Kontakte werden nachfolgend unter Bezugnahme auf die Fig. 1-4 beschrieben. Diese Figuren zeigen die verschiedenen Stufen eines Transistoraufbaus, welche durch die verschiedenen Schritte in dem Verfahren der Herstellung bewirkt werden.
  • Wie zuerst in Fig. 1 gezeigt, sind ein Substrat 10 und Feldoxidbereiche 12 und 13 vorgesehen, die in konventioneller Weise wie durch lokale Oxidation ausgebildet werden. Zwischen diesen Feldoxidregionen wird ein MOS-Transistor durch erstes Formen eines Gate-Oxides 14 in der üblichen Weise gefertigt. Als nächstes wird eine Polysiliziumschicht, die als Poly bezeichnet und auf einen Flächenwiderstand von ungefähr 20 Ohm pro Quadratflächenprobe dotiert wird, unter Verwenden von Musterauftragtechniken mit einem Fotoschutzlack festgelegt und geätzt. Dies hinterläßt eine Poly-Gate-Elektrode 16, die über dem beabsichtigten Kanal des Transistors angeordnet ist.
  • Eine dielektrische Schicht 18 des Oxides wird anschließend an den Ober- und Unterseiten der Gate-Elektrode und über dem Substrat errichtet, das an die Gate-Elektrode angrenzt, so daß die Oxidschicht an den Ober- und Unterseiten der Gate-Elektrode verglichen zu den Oxidschichten relativ dick ist, die an die Gate-Elektrode über den beabsichtigten Source-/Drain-Bereichen angrenzt. Dies wird vorzugsweise durch Dampfoxidation mit 850ºC ausgeführt, bis ungefähr 500 Nanometer des Oxides 18 an der Oberseite (Maß A) der Gate-Elektrode ausgebildet sind. Dieser Schritt des unterschiedlichen Aufwachsens des Oxides liefert im wesentlichen eine gleiche Oxiddicke an den Seiten (Maß B) der Gate-Elektrode und eine relativ dünne Oxidschicht (Maß C) über den beabsichtigten Source-/Drain-Bereichen. Diese Dicke der Oxidschicht an C wird typischerweise ungefähr 170 Nanometer sein, weil das Oxid über der Oberseite und den Seiten der dotierten Gate-Elektrode schneller aufwächst. Unabhängig von den speziellen Maßen der Oxidschicht 18 wird die Dicke der Oxide an den Seiten der Gate-Elektrode (Maß B) so gewählt, daß die später implantierten Sourcen und Drains mit den vertikalen Kanten der Gate-Elektrode 16 in der Folgerung der Transistorfertigung ohne irgendeinen wesentlichen Spalt oder Überlappungen zwischen den Source-/Drain-Bereichen und der Gate-Elektrode dicht ausgerichtet werden. D.h., das Oxid an den Seiten der Gate-Elektrode wirkt als eine Implantat-Maske, die die darunterliegenden Abschnitte des Substrates vor Implantationen schützt.
  • Wurde die Oxidschicht 18 errichtet, werden die Source-/Drain- Bereiche z. B. mit einer Tiefe, die ungefähr 0,3 Mikrometer (0,3·10&supmin;³ mm) zu einer Dosis von ungefähr 6·10¹&sup5; Ionen pro Quadratzentimeter sein kann, mit Arsen oder Phosphor implantiert. Aufgrund des Maskeneffektes, der durch die Oxide an den Seiten der Gate-Elektrode hervorgerufen wird, werden die Source-/Drain-Bereiche 20 und 22 nicht implantiert, die an die vertikalen Kanten der Gate-Elektrode angrenzen. Vielmehr wird ein Spalt zwischen der Gate-Elektrode 16 und den Source-/Drain-Bereichen ausgebildet, was die nachfolgende Diffusion der Source-/Drain-Bereiche zuläßt.
  • Es ist erforderlich, die Dicke (Maß A) der Schicht 18 zu vergrößern, um eine verbesserte Isolation zu bewirken und es kann wünschenswert sein, die Dicke C unabhängig zu steuern oder zu reduzieren, um die Source-/Drain-Bereiche mit einem dünneren Oxid oder keinem Oxid zu versehen. Folglich wird ein anisotropisches Ätzen verwendet, um die Oxidschichten zu entfernen oder zu verdünnen, die die Source-/ Drain-Bereiche abdecken. Das anisotropische Ätzen kann ein Plasmaätzen sein, wie es nachfolgend beschrieben wird. Durch Verwenden des anisotropischen Ätzens werden die Seitenwandoxide (Maß B) im wesentlichen nicht ausgedünnt und der Spalt zwischen der Gate-Elektrode und den implantierten Source-/Drain-Bereichen beträgt ungefähr 500 Nanometer. Jedoch kann es wünschenswert sein, die Anisotropie des Ätzens zu modifizieren, um die Oxide der Seitenwand der Gate-Elektrode gesteuert zu verdünnen, wodurch ein schmaler Spalt, z. B. 300 Nanometer, ausgebildet wird, wobei nachfolgende Hitzebehandlungen bekannt sind, um eine geringere seitliche Diffusion der Source-/Drain-Bereiche zu erhalten.
  • Nachdem die Source-/Drain-Bereiche implantiert wurden, kommen Standardverarbeitungen vor, die eine Hitzebehandlung der Struktur einschließen. Während einer derartigen Hitzebehandlung werden die implantierten Source-/Drain-Bereiche tiefer getrieben (z. B. um ungefähr 0,7 Micrometer) und seitlich im wesentlichen in Ausrichtung mit den vertikalen Kanten der Gate-Elektrode (Fig. 2) gebracht. Eine gute Ausrichtung wird durch Ausbilden der Dicke der Oxidschicht 18 an den Seiten der Gate-Elektrode erzielt, so daß die bekannten und folgenden Hitzebehandlungen die Kanten der Source-/Drain-Bereiche veranlassen, sich um eine Distanz seitlich zu bewegen, die im wesentlichen gleich der Abmessung B ist.
  • Ein Stickstoff implantat wird vorhergehend verwendet, um die Oxidschicht 18 (Fig. 1) zu formen und um die Oxidationsanzahl über den Source-/Drain-Bereichen zu reduzieren, wohingegen das Beeinflussen der Rate von Oxidationen auf dem Poly nicht. Während dieser Stickstoffimplantation wird die Gate-Elektrode vor dem Implantat durch eine Fotoschutzschicht geschützt. Die Source-/Drain-Implantate können dann durchgeführt werden, nachdem die Oxidschicht 18 geformt ist, und das Source-/Drain-Eintreiben kann gestaltet werden, um eine Überlappung zwischen der Poly-Gate-Elektrode und den Source-/Drain-Bereichen zu vermeiden.
  • Nach der Hitzebehandlung wird eine Zwischenoxidschicht 24 mit einer Tiefe von ungefähr 500 Nanometer z. B. abgelagert. Wie in Fig. 2 gezeigt, deckt diese Zwischenoxidschicht vorzugsweise die vollständige Struktur ab, die die Feldoxidbereiche 12 und 13 enthält.
  • Kontaktbereiche für die Gate-Elektrode und die Source-/ Drain-Bereiche werden durch Musterfestlegung einer Fotoschutzlackschicht mit 26, 28 und 30 errichtet. Wie gezeigt, wird ein Kontaktbereich so zwischen Fotoschutzschichten 26 und 28 geformt. Dieser Kontaktbereich überlappt die Feldoxidregion 12 und die Gate-Elektrode. Ein ähnliches Überlappen wird in dem Bereich den Fotoschutzschichten 28 und 30 bewirkt.
  • Nachfolgend werden die Oxidschichten 18 und 24 von den Kontaktbereichen entfernt, so daß das Substrat über den Source-/Drain-Bereichen vorzugsweise dem Einsatz eines Plasmaätzens ausgesetzt ist. Das nicht durch Fotoschutzlack abgedeckte Feldoxid liegt gleichfalls frei und die unmaskierte Oxidschicht 18, welche die Gate-Elektrode abdeckt, kann verschmälert werden. Ein derartiges Plasmaätzen kann z. B. in einem reaktiven Plasmaätzer durchgeführt werden, der imstande ist, anisotropische Ätzungen auszuführen. Ein Parallelplattenreaktor mit engem Abstand (um 2 cm) zwischen den Platten verwendet effektiv 50% CHF&sub3; und 50% C&sub2;F&sub6; mit einem totalen Druck von ungefähr 93,1 Pa (700 Millitorr) und eine Leistung von ungefähr 2.000 Watt.
  • In diesem Punkt ist wichtig zu beachten, daß die dielektrischen Schichten 18 und 24 aus irgendeinem ähnlichen Material oder verschiedenen Materialien bestehen können. Es kann wünschenswert sein, verschiedene Materialien zu verwenden, um einen Ätzstop zu bewirken, der dünne Dielektrika 18 über der Gate-Elektrode vermeidet.
  • Wo die Dielektrika 18 und 24 aus gleichem Material wie Siliziumdioxid bestehen, kann eine dünne Schicht eines anderen Dielektrikums wie ein Nitrid auf dem Dielektrikum 18 vorausgehend abgelagert werden, um das Dielektrikum 24 zu bilden. Dies vermeidet gleichzeitig das Ätzen beim Entfernen des Oxides 18, während das Dielektrikum 24 entfernt wird. In jedem Fall wird eine Oxidschicht 18 auf der Gate- Elektrode 16 verbleiben, um die Formation der selbstausrichtenden Kontakte zu fördern oder die Source-/Drain-Bereiche miteinander zu verbinden.
  • Das gerichtete Ätzen, wie oben beschrieben, liefert die in Fig. 3 gezeigte Figur, in der eine Zwischenoxidschicht 24a und eine Fotoschutzschicht 26 über dem dargestellten Abschnitt des Feldoxides 12 verbleiben. Der dargestellte Abschnitt des Feldoxides 13 wird durch eine Zwischenoxidschicht 24c und eine Fotoschutzschicht 30 abgedeckt, wobei der zentrale Abschnitt der verbleibenden Oxidschicht durch eine Zwischenoxidschicht 24b und einen Fotoschutzfilm 28 abgedeckt wird.
  • Nach Fig. 4 werden die Fotoschutzschichten in konventioneller Weise entfernt und eine Zwischenkontaktschicht 32, 34 wie aus Aluminium oder Polysilizium wird vorgesehen, so daß die Zwischenlage 32 den Source-/Drain-Bereich 20 abdeckt und beide, das Poly-Gate und das Feldoxid 12 überlappt.
  • Ähnlich überdeckt die Zwischenlage 34 den Source-/Drain-Bereich 22 und überlappt beide, das Poly-Gate und den Feldoxidbereich 13. Dieses zwischengeschaltete Muster kann als elektrischer Kontakt für die Source-/Drain- und Gate-Bereiche in üblicher Weise verwendet werden.
  • Die oben beschriebene Herstellungstechnik weist verschiedene Vorteile auf. Hauptvorteil unter diesen ist das Nichtvorhandensein von unerwünschten Überlappungen zwischen den abschließend gefertigten Source-/Drain-Bereichen und dem Poly-Gate. Folglich weist der Transistor verringerte Miller-Kapazitäten auf und arbeitet deshalb schneller. Zusätzlich ist die Breite des Poly-Gates im wesentlichen gleich der elektrischen Kanallänge des Transistors. Dies erlaubt die Fertigung von Transistoren mit längeren Kanalcharakteristiken bei kleineren physikalischen Abmessungen.
  • Ein anderer signifikanter Vorteil dieser Fertigungstechnik besteht darin, daß die Source-/Drain-Kontakte selbst abgleichend sein können. Dieses Ergebnis wird erzielt, weil die Technik das Ätzen des Substrates über den Source-/ Drain-Bereichen erlaubt, während die Oxidschicht 18 das Poly-Gate schützt. Sogar wenn die Fotoschutzschicht 28 mit Bezug auf das Gate 16 fehlerhaft ausgerichtet ist, vermeidet das Oxid 18 Kurzschlüsse zu dem Gate, wenn die Zwischenlagen 32, 34 für die Source-/Drain-Bereiche ausgebildet werden.
  • In der Weise, in der die Zwischenlagen vorgesehen werden, liefert dies im wesentlichen gleichfalls eine Reduktion in der Größe des Transistors. Wie in der vereinfachten Draufsicht, die in Fig. 5 dargestellt ist, überlappen die Zwischenmuster 32 und 34 das Poly 16, wobei die aktiven Bereiche, die durch die schraffierten Bereiche 36 und 38 dargestellt sind, abgedeckt werden. Typischerweise sind das Poly und die aktiven Bereiche ungefähr 2 Mikrometer breit, und eine Überlappung von ungefähr 0,5 Micrometer (Maß D) ist zwischen den Zwischenlagemustern und dem Poly vorhanden. Folglich wird die Größe (Maß E) des Transistors auf ungefähr 7 Mikron oder weniger reduziert.
  • Verschiedene Alternativen zum Durchführen der vorliegenden Herstellungstechniken sind möglich. Z.B. kann das Verwenden der Zwischenoxidschicht 24 eliminiert sein und die Kontaktbereiche können durch ein nicht-selektives Ätzen festgelegt werden. Die resultierende Struktur wird im wesentlichen der in Fig. 4 gezeigten entsprechen, außer daß das Zwischenoxid nicht vorhanden sein wird. Diese Technik ist vorteilhaft im Ausbilden von selbstausrichtenden, unterirdischen Kontakten.
  • Das unter Bezugnahme auf die Fig. 1-4 beschriebene Verfahren benutzt die differentiale Aufwachsrate von Dielektrika über der Gate-Elektrode und über den Source-/Drain-Bereichen, um selbstausrichtende, nichtüberlappende Source-/ Drain-Bereiche zu schaffen.
  • Alternative Herstellungsverfahren werden in den Fig. 6-11 gezeigt und diese Figuren, bei denen Material und Struktur den Materialien und der Struktur in den Fig. 1-4 entspricht, weisen entsprechende Bezugszeichen auf, denen ein Buchstabe zugeordnet ist.
  • Die Fig. 6 und 7 zeigen ein Verfahren, das verwendet werden kann, wenn es wünschenswert ist, das Polysilizium-Gate zum gleichen Zeitpunkt zu dotieren, wenn die Source-/Drain-Bereiche dotiert werden. Wie in Fig. 6 gezeigt, wird in diesem alternativen Verfahren ein Dielektrikum 14b über dem Substrat 10b errichtet und anschließend wird ein Polysilizium-Gate 16b über dem Dielektrikum 14b festgelegt. Ein anderes Dielektrikum 46, wie Siliziumdioxid, wird anschließend über der ganzen Struktur abgelegt oder aufgewachsen. Das Dielektrikum 46 wird durch das zuvor beschriebene Plasmaätzen anisotropisch geätzt, um das reine Siliziumsubstrat und die Oberseite der Gate-Elektrode 16b wie in Fig. 7 gezeigt, freizulegen. Wegen des eindirektionalen Ätzens verbleiben die Restbestandteile 46a und 46b des Dielektrikums auf den Seiten der Gate-Elektrode, um die Implantation der Source-/Drain-Bereiche 20b und 22b abzudekken. Die Gate-Elektrode 16 kann nun zum gleichen Zeitpunkt dotiert werden, wie die Source-/Drain-Bereiche implantiert werden.
  • Unter Beachtung der Fig. 1 und 7 ist erkennbar, daß ähnliche Strukturen ausgebildet werden, außer daß das Gate 16b nach Fig. 7 nicht durch das Dielektrikum abgedeckt wird. Nachfolgende Verarbeitungsschritte werden ähnlich zu diesen vorgenannten zum Erhitzen beschrieben, die die Source-/ Drain-Bereiche in Ausrichtung mit den vertikalen Kanten der Gate-Elektrode 16b treiben und die selbstausrichtenden Kontakte festlegen.
  • Es ist mitunter vorteilhaft, während der Implantation eine dünne Schicht von Oxid über den Source-/Drain-Bereichen 20b und 22b zu belassen. Diese Variante wird in Fig. 8 gezeigt, bei der eine Oxidschicht 48 mit einer Dicke von typischerweise weniger als 100 Nanometer über dem Gate 16b, über den Restbestandteilen 46a und 46b (in Fig. 8 nicht separat gezeigt) und über dem Substrat aufgewachsen und abgelagert wird.
  • Die Source-/Drain-Bereiche 20b und 22b können dann durch die Oxidschicht 48 implantiert werden, während die Gate- Elektrode 16b gleichzeitig dotiert wird.
  • Die Restbestandteile auf den Seiten der Gate-Elektrode, die in Fig. 7 gezeigt ist, können aus einem anderen Material als einem Dielektrikum geformt werden. Solch ein Material ist ein Fotoschutzlack, der in Verbindung mit den Fig. 9 und 10 beschrieben, benutzt werden kann. Zuerst wird Bezug zu Fig. 9 genommen. Ein Dielektrikum 14c wird über dem Substrat 10c in üblicher Weise aufgebaut, und z. B. eine Gate- Elektrode 16c aus Polysilizium wird über dem beabsichtigten Kanal des Transistors festgelegt. Eine Schicht von Fotomaterial 50 wird anschließend in konventioneller Weise über der vollständigen Struktur konform aufgebaut. Dies führt zu einer Schicht von Fotoschutzlack, der über den beabsichtigen Source-/Drain-Bereichen und über der Gate-Elektrode 16 eine Dicke H aufweist. Eine größere Dicke I von Fotoschutzlack kommt in den angrenzenden Bereichen der Seiten der Gate-Elektrode vor.
  • Der Fotoschutzlack wird anschließend konventionell belichtet und entwickelt oder anisotropisch geätzt, um ihn so in eine Stärke H zu entfernen. Weil die größere Dicke des Fotoschutzlackes in den Bereichen angrenzend der Gate-Elektrode vorkommt, verbleiben an den Seiten der Gate-Elektrode Fotoschutzlack-Restbestandteile oder Säume 50a und 50b (Fig. 13). Diese Säume dienen selbstverständlich dazu, die Source-/Drain-Implantation wie in anderen Beispielen beschrieben, abzudecken.
  • Die Source-/Drain-Bereiche 20c und 22c können nun implantiert werden. Weil die Gate-Elektrode 16 unbedeckt ist, dotiert diese Implantation gleichzeitig die Gate-Elektrode.
  • Nachdem die in Fig. 10 gezeigte Struktur erhalten wurde, würden die Fotoschutzlacksäume 50a und 50b konventionell abgeschält. Anschließend wird eine Oxidschicht 52 (Fig. 11) über der vollständigen Struktur aufgebaut. Vorzugsweise werden ungefähr 50 Nanometer des Oxides 52 thermisch aufgewachsen und der Rest wird abgelagert. Als nächstes kommen die zuvor beschriebenen Verarbeitungsvorgänge vor, die die Hitzebehandlung enthalten, die die Source-/Drain-Bereiche 20c und 22c in die gezeigte nichtüberlappende Ausrichtung mit den vertikalen Kanten der Gate-Elektrode 16 treibt.
  • Wenn es nicht erwünscht ist, die Gate-Elektrode während der Source-/Drain-Implantation zu dotieren, kann eine Schicht aus Oxid vor der Anwendung des Fotoschutzlackes über dem Gate-Material abgelagert werden. Das Gate-Material und Oxid kann dann festgelegt werden, um eine Gate-Elektrode zu formen, in der sich ein Oxid-Material an der Oberseite des Gate-Elektroden-Materials befindet. Der Fotoschutzlack kann dann anschließend zugeführt und selektiv wie zuvor beschrieben mit dem Ergebnis entfernt werden, daß eine Oxidschicht 54 (Fig. 9) die Fotoschutzschicht von der Oberseite der Gate-Elektrode trennt. Diese Oxidschicht vermeidet während der Source-/Drain-Implantation, daß das Gate-Material dotiert wird.
  • Obwohl verschiedene Verfahren zum Fertigen einer MOS-Vorrichtung beschrieben wurden, weisen all diese Verfahren eine Implantat-Maske auf, die sicherstellt, daß die Source-/Drain-Bereiche am Schluß der Fertigung korrekt mit der Gate-Elektrode ausgerichtet werden. Zusätzlich dient die Implantat-Maske zur Isolation der Gate-Elektrode, teilweise deren Kanten vor Zwischenverbindungen, so daß die Muster, die die Zwischenverbindungen festlegen, nicht in engen Toleranzen gehalten werden müssen.

Claims (9)

1. Verfahren zum Herstellen eines MOS-Transistors auf einem Substrat, der eine Gate-Elektrode und einen selbstausrichtenden Source-/Drain-Bereich aufweist, wobei das Verfahren die Schritte umfaßt:
a) Ausbilden einer dotierten Polysilizium-Gate-Elektrode (16) auf und isoliert von dem Substrat (10);
b) dann differentiales thermisches Aufwachsen eines Oxides (18) bis zu einer bestimmten Dicke an der Oberseite und den Seiten der Gate-Elektrode (16) und über dem Substrat (10), das an die Gate-Elektrode grenzt, wobei das Oxid an der Oberseite und den Seiten der Gate-Elektrode verglichen zu dem Oxid über einem beabsichtigten Source-/Drain-Bereich des Substrates relativ dick ist;
c) dann anisotropisches Ätzen des Oxides (18), wodurch das Oxid eine implantierte Maske auf den Seiten der Gate-Elektrode (16) abgrenzt; und
d) Implantieren wenigstens eines Source-/Drain-Bereiches (20,22) in dem Substrat (10) derart, daß die implantierte Maske (18) einen darunterliegenden Abschnitt des Substrates (10) vor Implantation schützt, um einen Spalt zwischen einer Seitenkante der Gate-Elektrode und einer Seitenkante des implantierten Bereichs auszubilden, wobei weiter der Verfahrensschritt vorgesehen ist: Implantieren von Stickstoff vor dem Verfahrensschritt b), während die Gate-Elektrode vor dem Implantat geschützt ist; und der Verfahrensschritt des Hitzeeinwirkens auf den implantierten Source-/Drain-Bereich (20,22) bis dessen Seitenkante im wesentlichen mit den zuvor getrennten Seitenkanten der Gate-Elektrode (16) ausgerichtet ist, wobei die Breite des Oxides auf den Seiten der Gate-Elektrode im Verfahrensschritt b) derart gesteuert wird, daß der Verfahrensschritt des Hitzeeinwirkens die Source-/Drain-Kanten veranlaßt, sich im wesentlichen mit der Gate-Elektroden-Kante mit im wesentlichen keiner Überlappung auszurichten.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Oxid in Dampf mit einer Temperatur von ungefähr 850ºC aufgewachsen wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Source-/Drain-Bereich (20,22) durch die relativ dünne Oxidschicht über dem Substrat implantiert wird.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Verfahrensschritt des anisotropischen Ätzens die Oxide (18) über den vorgesehen Source-/Drain- Bereichen (20,22) entfernt und noch Abdeckoxid (B) an den Seiten der Gate-Elektrode (16) beläßt.
5. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß weiter nach dem Implantierschritt d) vorgesehen ist,
ein Zwischendielektrikum (24) über den beiden Gate-Elektroden (16) und Source-/Drain-Bereichen (20,22) auszubilden,
einen Kontaktbereich über dem Source-/Drain-Bereich (20,22) auf zumustern, um den Source-/Drain-Bereich abzudecken und das Oxid auf der Gate-Elektrode (16) zu überlappen,
das Dielektrikum (24) in dem Kontaktbereich bis hinunter zu dem Substrat (10) zu ätzen, während das Oxid (18) an den Seiten und der Oberseite der Gate-Elektrode (16) verbleibt, und
ein leitfähiges Material (32,34) in dem geätzten Kontaktbereich auszubilden, um einen Kontakt für den Source-/Drain-Bereich (20,22) zu schaffen, wodurch ein sich selbstausrichtender Kontakt derart geformt wird, daß die Gate-Elektrode (16) durch das Oxid (18) über der Gate- Elektrode bewirkt, für den Fall keinen Kontakt herzustellen, wenn der gemusterte Kontaktbereich fehlerhaft fluchtet.
6. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß die Gate-Elektrode (16) Polysilizium auf einen Flächenwiderstand von ungefähr 20 Ohm pro Flächenprobe dotiert ist.
7. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß das Oxid anisotropisch geätzt wird, um wenigstens an den Seiten der Gate-Elektrode (16b) Oxid zu belassen, und daß der Source-/Drain-Bereich (20b,22b) implantiert wird, während die Oberseite der Gate-Elektrode (16b) im wesentlichen frei von Oxid zur Dotierung der Gate-Elektrode (16b) während der Source-/ Drain-Implantation ist.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß ein relativ dünnes Oxid (48) über der Gate-Elektrode (16b), den Oxidrestbestandteilen (46a, 46b) auf den Seiten der Gate-Elektrode und dem vorgesehenen Source-/ Drain-Bereich (22a, 22b) vor der Implantation ausgebildet wird.
9. Verfahren zum Herstellen eines MOS-Transistors auf einem Substrat, der eine Gate-Elektrode und ein Paar von Source-/Drain-Bereichen aufweist, bei dem ein relativ dünner Gate-Isolator (14) über dem Substrat (10) und über den vorgesehenen Source-Drain-Bereichen (20, 22) ausgebildet wird, eine Polysilizium-Gate-Elektrode (16) über dem Gate-Isolator (14) zwischen den vorgesehenen Source-/Drain-Bereichen (20, 22) festgelegt wird, eine dielektrische Schicht (18) über der Gate-Elektrode (16) und dem Gate-Isolator (14) errichtet wird, so daß das Dielektrikum (18) wenigstens über den Seiten der Gate- Elektrode (16) relativ dicker und über den vorgesehenen Source-/Drain-Bereichen (20, 22) relativ dünner ist, und die Source-/Drain-Bereiche derart implantiert werden, daß diese von dem Substratbereich unter der Gate-Elektrode (16) durch die Dicke der dielektrischen Schicht (18) an den Seite der Gate-Elektrode (16) zeitlich verschoben werden, und weiter die Verfahrensschritte vorgesehen sind, Stickstoff vor dem Verfahrensschritt des Errichtens einer dielektrischen Schicht über der Gate- Elektrode zu implantieren, während die Gate-Elektrode vor dem Implantat geschützt ist, den Schritt des Erhitzens, der die Source-/Drain-Bereiche (20, 22) seitlich bewegt, bis deren Kanten im wesentlichen vertikal mit den Seiten der Gate-Elektroden ausgerichtet sind, Ätzen der Kontaktbereiche, um so das Substrat (10) freizulegen, das die Source-/Drain-Bereiche (20, 22) hält und weiter das Dielektrium (18) auf den Seiten der Gate- Elektrode (16) trägt, und Ausbilden leitfähiger Kontakte (32, 34) in den geätzten Bereichen, wodurch die Source-/ Drain-Bereiche (20, 22) genau mit der Gate-Elektrode (16) ausgerichtet sind, und die Metallkontakte (32, 34) mit den Source-/Drain-Bereichen (20, 22) ohne Kurzschluß der Gate-Elektrode (16) ausgerichtet sind.
DE8686108855T 1981-12-16 1982-12-10 Verfahren zum herstellen eines mos-transistors auf einem substrat. Expired - Lifetime DE3280420T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US33147481A 1981-12-16 1981-12-16

Publications (2)

Publication Number Publication Date
DE3280420D1 DE3280420D1 (de) 1992-12-17
DE3280420T2 true DE3280420T2 (de) 1993-04-08

Family

ID=23294125

Family Applications (2)

Application Number Title Priority Date Filing Date
DE8282306614T Expired DE3279079D1 (en) 1981-12-16 1982-12-10 A method of fabricating a mos transistor on a substrate
DE8686108855T Expired - Lifetime DE3280420T2 (de) 1981-12-16 1982-12-10 Verfahren zum herstellen eines mos-transistors auf einem substrat.

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE8282306614T Expired DE3279079D1 (en) 1981-12-16 1982-12-10 A method of fabricating a mos transistor on a substrate

Country Status (4)

Country Link
EP (2) EP0225426B1 (de)
JP (1) JPH0640549B2 (de)
CA (1) CA1197926A (de)
DE (2) DE3279079D1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603472A (en) * 1984-04-19 1986-08-05 Siemens Aktiengesellschaft Method of making MOS FETs using silicate glass layer as gate edge masking for ion implantation
JPS61117868A (ja) * 1984-11-14 1986-06-05 Toshiba Corp 半導体装置及びその製造方法
KR960001611B1 (ko) * 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
EP0549055A3 (en) * 1991-12-23 1996-10-23 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor device provided with a field effect transistor, and such a semiconductor device
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
CN110223990B (zh) * 2019-06-18 2022-03-08 京东方科技集团股份有限公司 顶栅结构及其制备方法、阵列基板、显示设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL161305C (nl) * 1971-11-20 1980-01-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderin- richting.
JPS5235983A (en) * 1975-09-17 1977-03-18 Hitachi Ltd Manufacturing method of field effective transistor
JPS52130567A (en) * 1976-04-26 1977-11-01 Toshiba Corp Preparation of semiconductor device
JPS5444482A (en) * 1977-09-14 1979-04-07 Matsushita Electric Ind Co Ltd Mos type semiconductor device and its manufacture
US4182023A (en) * 1977-10-21 1980-01-08 Ncr Corporation Process for minimum overlap silicon gate devices
JPS5476069A (en) * 1977-11-30 1979-06-18 Fujitsu Ltd Manufacture of semiconductor device
US4287661A (en) * 1980-03-26 1981-09-08 International Business Machines Corporation Method for making an improved polysilicon conductor structure utilizing reactive-ion etching and thermal oxidation
FR2481005A1 (fr) * 1980-04-17 1981-10-23 Western Electric Co Procede de fabrication de transistors a effet de champ a canal court

Also Published As

Publication number Publication date
JPS58147071A (ja) 1983-09-01
EP0225426B1 (de) 1992-11-11
JPH0640549B2 (ja) 1994-05-25
CA1197926A (en) 1985-12-10
EP0225426A3 (en) 1987-10-28
EP0081999B1 (de) 1988-09-28
DE3280420D1 (de) 1992-12-17
DE3279079D1 (en) 1988-11-03
EP0081999A3 (en) 1985-01-16
EP0081999A2 (de) 1983-06-22
EP0225426A2 (de) 1987-06-16

Similar Documents

Publication Publication Date Title
DE69307216T2 (de) Verfahren für DMOS-Transistor mit Grabenstruktur unter Verwendung von sechs Masken
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3687179T2 (de) Herstellung eines selbstausrichtenden kontaktfensters in einer integrierten schaltung.
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE69132695T2 (de) CMOS-Verfahren mit Verwendung von zeitweilig angebrachten Siliciumnitrid-Spacern zum Herstellen von Transistoren (LDD) mit leicht dotiertem Drain
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE69223193T2 (de) Feldeffekttransistor mit Submikronbreite-Gate
DE2928923C2 (de)
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE19909993A1 (de) Verfahren zum Bilden von Bipolartransistoren mit selbstausrichtender epitaktischer Basis
DE69030409T2 (de) Herstellungsverfahren für eine selbstjustierte diffundierte Verbindungsstruktur
DE4232820B4 (de) Verfahren zur Herstellung eines MOSFET
DE3788470T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate.
DE69226223T2 (de) Kontaktausrichtung für Festwertspeicher
DE3788120T2 (de) Verfahren zur herstellung gestapelter mos-strukturen.
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE2922016A1 (de) Vlsi-schaltungen
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition