DE3237848A1

DE3237848A1 - Datenwiedergabevorrichtung zum wiedergeben von daten, die auf mehrfachspuren aufgezeichnet sind

Info

Publication number: DE3237848A1
Application number: DE19823237848
Authority: DE
Inventors: Takaro Sagamihara Kanagawa Mori; Yasuhiro Fussa Tokyo Yamada
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1981-10-13
Filing date: 1982-10-13
Publication date: 1983-04-28
Also published as: GB2111804B; DE3237848C2; CA1198516A; FR2514542A1; KR840002133A; FR2514542B1; NL8203939A; KR880001340B1; SU1131483A3; JPH043025B2; JPS5864622A; GB2111804A; US4499507A

Description

10296 Victor Company of Japan,Ltd., Yokohama,Japan

Datenwiedergabevorrichtung zum Wiedergeben von Daten, die auf Mehrfachspuren aufgezeichnet sind.

• 5 Die vorliegende Erfindung betrifft eine Datenwiedergabevorrichtung zum Wiedergeben von Daten, die auf Mehrfachspuren aufgezeichnet sind gemäß dem Oberbegriff des Anspruchs 1 und sie befaßt sich allgemein mit Daten Wiedergabevorrichtungen zum Wiedergeben digitaler Daten, die auf Mehrfachspuren auf Aufzeichnungsmedien, wie einem Magnetband, aufgezeichnet sind. Insbesondere befaßt sich die Erfindung mit einer Datenwiedergabevorrichtung,' die einen Datenwiedergabeausgang mit automatischer Korrektur der- statischen und dynamischen Zeitabweichung zwischen den von jeder Spur wiedergegebenen Signalen erreicht, die infolge von Positionsabweichungen oder LagefeHlar (skew) in einem Signalwandler in Spurbreiten der Mehrfachspuren eingeführt werden.

20· Es ist ein magnetisches Mehrspur-Aufzeichnungs- und -wiedergabegerät bekannt·, in welchem ein digitales Signal, das man dadurch erhält, daß man ein analoges Tonsignal einer digitalen Pulsmodulation beispielsweise einer Pulscodemodulation aussetzt, aufgespalten wird und auf mehreren Spuren (Mehrfachspuren) auf einem Magnetband mit einem stationären Magnetkopf aufgezeichnet wird. In solch einer Aufzeichnungs- und Wiedergabevorrichtung werden die aufgezeichneten digitalen Signale gleichzeitig mit dem Magnetkopf wiedergegeben, und die wiedergegebenen Signale werden in das ursprüngliche

analoge Tonsignal umgesetzte Das digitale Signal wird aus- den folgenden Gründen auf die Mehrfachspuren aufgespalten und aufgezeichnet. Dies, weil die Breite der Kopfspalte des oben erwähnten Magnetkopfs nicht kleiner ausgebildet werden kann, als ein bestimmter Wert, der von den Herstellungstoleranzen abhängt, weil die Aufzeichnung mit einer ziemlich hohen Bandgeschwindigkeit, um eine gewünschte Übertragungsrate zu erhalten,, durchgeführt werden muß. Die Aufzeichnungs- und Wiedergabezeit

•10 wird jedoch verkürzt, wenn die Bandgeschwindigkeit auf eine ziemlich hohe Geschwindigkeit gesetzt wird, weil die Länge des Magnetbandes begrenzt ist«, Beispielsweise wird es unmöglich sein, eine Aufzeichnungs- und Wiedergabezeit von einer Stunde zu erhalten, welche aber für die Aufzeichnung und Wiedergabe eines Stereoprogramms erforderlich ist.

Um folglich die oben erwähnte gewünschte Aufzeichnungs- und Wiedergabezeit zu erhalten, wird die Band - geschwindigkeit auf eine Geschwindigkeit in der Größenordnung von beispielsweise 7>1 cm/s verringert, und das oben erwähnte digitale Signal wird auf den Mehrfachspuren entlang der Längsrichtung oder' longitudinalen Richtung auf dem Magnetband aufgespaltet und aufgezeichnet, so daß die Übertragungsrate auf einen Wert verringert wird, mit welcher die Information mit der· verringerten Bandgeschwindigkeit übertragen werden kann.

Der Magnetkopf, welcher ein Signalwandler zum Wied <srgeben der digitalen Signale (Daten) ist, die· auf den Mehrfachspuren aufgezeichnet sind, enthält mehrere Kopfspalte in Spurbreitenrichtung der Mehrfachspuren. Die Anzähl der Kopfspalte stimmt mit der Anzahl der Mehrfach-' spuren überein. Infolge der Herstellungstoleranzen ist es jedoch schwierig, die verschiedenen Kopfspalte entlang der gleichen Geraden in der Spurbreitenrichtung ab-

zugleichen. So werden geringe Unstimmigkeiten in der Position oder Lage in die Kopfspalte eingeführt.

Die obigen Lageunstimmigkeiten oder die sogenannten Skews, die in jeden der Kopf spalte eingeführt werden, bewirken statische und dynamische Zeitabweichungen zwischen den wiedergegebenen Signalen von jeder Spur bei der Wiedergabe von den Mehrfachspuren auf dem Magnetband in Verbindung mit den verschiedenen Bewegungsbedingungen in bezug auf jede Spur und dergleichen. Als Folge davon treten Fälle auf, bei denen Codefehler eingeführt werden, und das analoge Tonsignal kann nicht exakt wiedergegeben werden.

Deshalb wurde bisher üblicherweise eine Korrekturschaltung für die Aufzeichnung und Wiedergabe zum Ab- ■ gleich mit der Zeitabweichung verwendet, die mit dem Lagefehler (skew) in dem Aufzeichnungsmagnetkopf und dem Wiedergabemagnetkopf übereinstimmt und diese Zeitabweichung korrigiert (de-skewing). Jedoch sind Einstellungen gemäß den Lagefehlern in dem Magnetkopf notwendig, um die obige Entzerrung (de-skewing) durchzuführen. Zusätzlich besteht ein Nachteil darin, daß die obige Entzerrung (de-skewing) keine Auswirkungen in bezug auf die dynamische Zeitabweichung besitzt.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine neuartige und nützliche Datenwiedergabevorrichtung zum Wiedergeben von Daten, die auf · Mehrfachspur en auf ge- · zeichnet sind, zu schaffen, wobei die oben beschriebenen Nachteile überwunden werden sollen.

Diese Aufgabe wird durch die Merkmale des kennzeich-· nenden Teils des Anspruchs 1 gelöst* 35

Weiter soll eine Datenwiedergabevorrichtung ausgebildet werden , in welcher eine eingeschriebene Adresse von Zählern hervorgerufen wird, deren Anzähl mit der Anzahl der wiedergegebenen Spuren übereinstimmt, von " Mehrfachspuren wiedergegebene Daten, werden nacheinander in einen Speicher für alle wiedergegebenen Daten von jeder Spur entsprechend dem Ausgang der obigen Zähler eingeschrieben und die eingeschriebenen Daten von jeder Spur werden von dem obigen Speicher mit einem Zeitablauf ausgelesen, der eingerichtet wird, nachdem eine bestimmte Zeitperiode verstrichen ist» Gemäß der. Vorrichtung der vorliegenden Erfindung können Auswirkungen von Lagefehlern, die infolge von unstetig angeordneten Signalaufnehmerteilen ( die mit den Kopfspalten im Fall eines Magnetkopfs übereinstimmen) eines Signalwandlers für Mehrfachspuren und dergleichen eingeführt werden, automatisch kompensiert werden«

Außerdem ist es ein Anliegen der Erfindung, eine Datenwiedergabevorrichtung zu schaffen« in welcher der Zeitablauf, mit welchem eingeschriebene Daten von einem Speicher ausgelesen werden« in den Daten eingeschrieben sind, die von den Mehrfachspuren wiedergegeben mit einem Ausgangssignal eines Zählers gesteuert werden, der in einem wiedergebenden.Signalübertragungssystem von einer Spur ausgebildet ist, das im wesentlichen das Zentralteil mit bezug auf die Spurbeeitenrichtung unter, den Mehrfachspuren auf einem Aufzeichnungsmedium formt» Gemäß der Vorrichtung der vorliegenden Erfindung können die wiedergegebenen Daten sehr stabil von den Spuren, die im wesentlichen das Zentralteil mit bezug auf die Spurenweitenrichtung des Aufzeichnungsmediums formen, im wesentlichen beachtungslos mit der Umwandlung in dem Signalwandler erhalten werden« die Änderungen im Bandbewegungssystem und dergleichen« und die Wirkungen von Lagefehlern können sehr stabil kompensiert werden.

- Io -

Weiter soll gemäß der vorliegenden Erfindung eine Datenwiedergabevorrichtung ausgebildet werden, in welcher ein Codefehlernachweisergebnis, das von einem Codefehlernachweiscode erhalten wird, der von den Mehrfachspuren wiedergegeben wird, worin die Daten zeitsequentiell mit einem Synchronisationssignal und .dem Codefehlernachweiscode multiplexiert werden, gleichzeitig mit den Daten hervorgerufen wird. Gemäß der Vorrichtung der vorliegenden Erfindung kann die Korrektur der Codefehler in den Daten, die mehrere Wörter enthalten, zweckmäßig in Form von Wörtern in einer Codefehlerkorrekturschaltung in einer nachfolgenden Stufe ausgeführt werden.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnungen beschrieben. Es zeigen:

Fig. 1 ein Beispiel eines Spurmusters auf einem Mag-• netband, welches mit einer Datenwiedergabevorrichtunggemäß der vorliegenden Erfindung wiedergegeben werden soll;

Fig. 2 eine perspektivische Ansicht eines freige schnittenen Teils, das an einem Beispiel ein wesentliches Teil von einem Mehrspurwiedergabemagnetkopf zeigt; 25

. Fig. 3 ein systematisches Blockdiagramm eines ersten. Ausführungsbeispiels einer Datenwiedergabevorrichtung gemäß der vorliegenden Erfindung;

Fig. 4 ein Diagramm, das den Signalaufbau von Signalen zeigt, die von jeder Spur wiedergegeben werden;

Fig. 5 ein Diagramm, das an einem Beispiel ein Verhältnis zwischen einem wiedergegebenen Eingangssignal und einem Wert an einem Einschreibadressenzähler in dem, wie in Fig. 3 gezeigten, Blocksystem zeigt;

Fig. 6 ein -systematisches Blockdiagramm, das ein Äusführungsbeispiel eines Dekoders in dem Blocksystem, wie in Fig. 3 gezeigt/ zeigt;

Fig» 7(A) bis 7(F) Diagramme, die je Signalkurvenformen von Eingangsdaten und Signalen an jedem Teil des Blocksystems, wie in Figo 3 gezeigt, zum Erläutern der Arbeitsweise von diesem Blocksystem zeigen;

Fig, 8(A) bis 8(E) Diagramme,, die je Signalkurvenformen von Eingangsdaten und Signalen an jedem Teil des Blocksystems, wie in Fig» 3 gezeigt, zum Erläutern der Arbeitsweise von diesem Blocksystem zeigen;

Fig. 9 ein systematisches Blockdiagramm, das ein zweites Ausführungsbeispiel einer Datenwiedergabevorrichtung gemäß der vorliegenden Erfindung zeigt;

Fig» 10 den Signalaufbau von wiedergegebenen Signalen, die zu dem in Fig. 9 gezeigten Blocksystem geführt werden;

Fig« 11(A) bis 11(C) Diagramme, die je Signalkurvenformen von Eingangsdaten und Signalen an jedem Teil des Blocksystems,, wie in Fig» 9 gezeigt„ zum Erläutern der Arbeitsweise von diesem Blocksystem zeigen; und

Fig. 12(A). bis 12(F) Diagramme., die je Signalkurvenformen von Eingangsdaten und Signalen an jedem Teil des Blocksystems, wie in Fig. 9 gezeigt, zum Erläutern der Arbeitsweise von diesem Blocksystem zeigen»

In Fig. 1 sind die N Spureri T₁, T₂, T₃, ..., Tjj/₂_1» T_n-, ..., Tivr -1» T]vr> die mit schrägen Linien markiert sind, Spuren, welche gleichzeitig geformt werden, wenn ein Magnetband, das eine Bandbreite ¥ besitzt, veranlaßt wird, sich in seiner einen Richtung.zu bewegen. Die anderen N Spuren T_n+1, T_n+2, ... , T_2n-1, T_2n sind Spu- · ren, welche gleichzeitig geformt werden, wenn das Magnetband veranlaßt wird, sich in derselben Richtung wie die obige eine Richtung in einer Lage, wo die oberen und die unteren Seiten des Magnetbandes vertauscht sind, zu bewegen. Die Bandbreite ¥ ist beispielsweise bei einem Kassettenband 3,81 mm.

. Die obigen N Spuren T₁ bis T_n oder TjT₊₁ bis T_2n wer-.

den aufgezeichnet und wiedergegeben mit einem in Fig. 2 gezeigten Magnetkopf 11. In Fig. 2 werden die Magnetkerne, die beispielsweise aus einzelnen Kristallferriten hergestellt sind, die einen Kopfspalt unter den Kopfspalten G₁, G₂, G₅, .... , G_n besitzen, und die N-1 Iso-■ lierteile I₁, I₂, I₃, ... , I_n-1> die zwischen den angrenzenden Magnetkernen eingefügt sind, auf einer Glas- ■ fassung 12 ausgebildet. Die obigen Magnetkerne, die Isolierteile und.die Glasfassung werden innerhalb eines Gehäuses -13 untergebracht. Die N Kopf spalte G₁ bis G_n des Kopfes 11 werden in einer Richtung senkrecht bezüglich der longitudinalen Richtung des Bands auf eine Lage in einer Linie (in-line) abgeglichen.

Die N Spuren T₁ bis T_n (oder T_n+1 bis T_2n) auf dem in Fig. 1 gezeigten Band werden gleichzeitig mit dem in Fig. 2 gezeigten Kopf 11 wiedergegeben. Das von der Spur T_nZ_2-1 (oder T^_n Z_2-1) wieder gegebene Signal wird durch eine Datenausleseschaltung (nicht gezeigt) geführt und einem Eingangsanschluß 14, wie in Fig. 3 gezeigt, zugeführt, wobei N eine gerade Zahl ist, die größer oder gleich 2 ist. Zusätzlich wird das von der Spur T^/p (oder T^_N/₂) wiedergegebene Signal durch eine Datenaus-

leseschaltung (nicht gezeigt) geführt und einem Eingangsanschluß 15, wie in Fig.. 3 gezeigt, zugeführt. Digitale Daten, die durch Unterwerfen eines analogen Informationssignals (Tonsignals beispielsweise) einer digitalen PuIsmodulation, wie eine Pulscodemodulation (PCM), werden für jeden vorbestimmten Bereich unterteilt»Ein Rahmensignal(ein Blocksignal) oder ein Datenblock wird durch zeit sequentielles Multiplexen eines Synchronsignals SYNC, das den Beginn eines Rahmensignals anzeigt und M-Bit (M ist eine ganze Zahl größer als 1) Daten, die von allen den Bits Dq, D-j, ... , Du_-j» wie in Fig« 4 gezeigt, erhalten werden. So werden die obigen digitalen Daten gestreut und aufgezeichnet in Einheiten von Rahmensignalen durch zeitsequentielles Multiplexer - . '

Die Rahmensignale, die von der (W/2-1)ten Spur' wiedergegeben und zu dem Eingangsanschluß 14 geführt werden, werden einer Synchronisationsdetektorschaltung innerhalb einer Schaltungsgruppe 16 zugeführt« Das Synchronisationssignal SYNC wird von der Detektorschaltung 17 ermittelt. Ein Synchronisationsdetektorsignal von der obigen Detektorschaltung 17 wird zu einem Löschanschluß eines Zählers 18 geführt, um diesen Zähler 18 (das Synchronisationsdetektorsignal kann an einen Ladeanschluß gegeben werden, um in dem Zähler 18 einen vorbestimmten Wert vorzuwählen) zu löschen» Der Zähler 18 zählt die Taktimpulse von einer Datenausleseschaltung (nicht gezeigt), die eine Periode gleich der Übertragungsrate der M-Bitdaten besitzen« . ·

. · '

Andererseits werden die von der N/2ten Spur wiedergegebenen und zu dem Eingangs anschluß 15 zugeführten Rahmensignale an eine Synchronisationsdetektorschaltung 19 innerhalb einer Schaltungsgruppe gegeben, die den gleichen Aufbau xvie die obige Schaltungsgruppe 16 besitzt* Folglich wird das Synchronisationssignal in der Detektorschaltung 19 ermittelt, und ein Zähler 20 wird mit einem Syn-

chronisationsdetektorsignal von der. Detektorschaltung 19 in ähnlicher Weise gelöscht. Der Zähler 20 zählt die ' Takt^mpulse von einer Datenausleseschaltung (nicht gezeigt), die nur in einem wiedergebenden Signalübertragungssystera für die N/2th Spur ausgebildet ist. Wie in Fig. 5 gezeigt, gibt es eine Zeitabweichung zwischen den Daten, die von der (N/2-1 ).ten Spur wiedergegeben werden und den Daten, die von der N/2ten Spur mit dem Kopf infolge der Lageabweichung wiedergegeben werden.

Weil die gezählten Werte in den Zählern 18 bzw. 20 einen gezählten Wert anzeigen, der der Ordnung von jedem Bit in den wieder gegebenen Daten Dq bis D-^_^ entspricht, wird die Zeitabweichung als ein Ergebnis zwischen die jeweiligen gezählten Werte eingeführt. Ferner sind die gezählten Werte in den Zählern 18 und 20 selbst unabhängig von dem Lagefehler, und diese gezählten Werte stimmen der Reihe nach und genau mit der Ordnung von . jedem Bit in den wiedergegebenen Daten Dq bis Djyr., überein.

Alle von den wiedergegebenen Daten, von der ersten bis zur (N/2-2)ten Spur und der (N/2+1)ten bis Nten Spur, werden zu Schaltungsgruppen (nicht gezeigt) ähnlich der oben beschriebenen Schaltungsgruppe 16 geführt.

Die ausgelesenen Daten, die zu den Eingangsanschlüs-, sen 14 und .15 geführt werden, werden der Reihe nach einem Datenbus 23 über Tri- State-Puffer 21 und 22 eingegeben. Die von den anderen Spuren wiedergegebenen und ausgelesenen Daten werden dem Datenbus 23 über jeweilige Tri-State-Puffer (nicht gezeigt) zugeführt. Jeder der Ausgänge der Zähler 18 und 20 und Zähler (nicht gezeigt), die mit diesen Zählern 18 und 20 übereinstimmen, werden durch die Tri-State-Puffer 24 und 25 und Tri-State-Puff er (nicht gezeigt), die mit diesen Tri-State-Puffern 24 und 25 übereinstimmen, geführt und in einen Adreßbus 26 ein-

gegeben. Alle der ausgelesenen Daten der Spuren, die so dem Datenbus 23 eingegeben werden, werden einem Dateneingangsanschluß eines Speichers mit wahlfreiem Zu- · ■ griff (RAM) 27 zugeführt- Andererseits werden die gezahlten Werte, die die Bitpositionen der Daten in jeder Spur anzeigen, welche zu dem Adreßbus 26 geführt werden, zu einem Bitselektionsanschluß des RAMs 27 ge-. führt.

Das Einschreiben der Daten in das RAM 27 wird mit ' einem Bussteuerschaltkreis 28 durchgeführt,, Während dieses Einschreibvorgangs werden die Daten für jede Spur mit übereinstimmenden Adressen eingeschrieben;, weil die Bussteuerschaltung 28 zeitmultiplex den Datenbus 23 und den Adreßbus 26 mit Bezug auf jede Spur unter der ersten bis Nten Spur freigibt. Andererseits werden die ausgelesenen Adressen des RAMs 27 zusammen unabhängig von den Spuren herausgegriffen. Folglich werden Daten, die die' Wirkungen verursacht durch den Lagefehler kompensieren, an dem Ausgang des RAMs 27 erhalten. Eine Beschreibung wird im folgenden im Detail gegeben.

Fig. 7(A) bis 7(F) zeigen der Reihe nach Zeitab- " laufe des Einschreibens und Auslesens des RAMs 27 und den Zeitablauf der Bussteuerung für eine durchschnittliche tJbertragungsrate bezüglich einer Spur. Fig. 7(A) zeigt die Daten (oder den Adreßausgang) der ersten und zweiten Spur, worin D_& und D^ Daten sind, innerhalb der . gleichen Einbitübertragungsperiode. Die Lage und die Breite dieser Daten D und D, variieren entsprechend dem Ändern wie Zittern in dem Bandbewegungssystem. Die Daten der ersten und zweiten Spur, wie in Fig». 7(A) sowie die Daten der. in Fig. 7(A) weggelassenen anderen Spuren, werden der Reihe nach dem Dateneingangsanschluß des RAMs 27, wie in Fig. 3 gezeigt, zugeführt. Das Ein- ' lesen und Auslesen des RAMs 27 wird abwechselnd mit einem

Steuersignal R/W, wie in Fig. 7(C) gezeigt, durchgeführt, welches von einem in Fig. 3 gezeigten Decoder 23 erhalten wird.

Wie in Fig. 7(C) gezeigt, gibt es zwei Einschreibperioden WT und zwei Ausleseperioden RD innerhalb einer Bitübertragungsperiode. Die Daten der ersten bis Nten Spuren werden aufeinanderfolgend während einer Einschreibperiode eingeschrieben. Andererseits werden die Daten der Hälfte der Spuren unter der ersten bis Nten Spur während einer Ausleseperiode ausgelesen, und die Einschreibedaten von allen Spuren werden mit zwei Ausleseperioden ausgelesen. Wenn daher die Zeitposition und die Zeitweite der Eingangsdaten sich ändert, wird eine Einschreibzeit zum Einschreiben der Daten jeder Spur wenigstens einmal reserviert. Wenn ferner die gleichen Daten der gleichen Spur zweimal eingeschrieben werden, werden keine Probleme eingeführt, weil das Einschreiben gemäß des Adreßausgangs von jeder Spur durch-

geführt wir.d. · '

Ein Adreßanschluß des RAM 27 enthält den Bitselektionsanschluß zum Anzeigen einer Adresse, die mit der Bitposition der Daten übereinstimmt und einen Spurselek-'<■«.-25 tionsanschluß zum Anzeigen einer Adresse, die mit der Spurnummer der Daten übereinstimmt. Während einer Übertragungsperiode von einem Bit der Daten wird ein konstanter Adressenwert zu dem Bitselektionsanschluß geführt, und die Adresse an dem Bitselektionsanschluß ändert sich nicht. Zusätzlich wird ein Adreßsignal, das von dem Decoder 33 erhalten wird, zu dem Spurselektionsanschluß über einen Tri-State-Puffer 34 oder 35 geführt. Ein Ausgangssignal eines Zählers 30, welcher die Taktimpulse von einem Taktgenerator 29 zählt,' wird zu dem Decoder 33 geführt.

Der Decoder 33 besitzt einen wie in Pig« 6 gezeigten Aufbau. Ein gezähltes Ausgangssignal des Zählers 30 , welcher die Taktimpulse zählt, die eine vorbestimmte Periode ( eine Periode ist beispielsweise gleich 1./3N der durchschnittlichen Zeit der Übertragungsrate der Eingangsdaten) besitzt, wird einem Eingangsanschluß zugeführt. Das so zu dem Eirigangsanschluß 39 geführte Signal wird einem Spurselektionsadressgenerator zum Einschreiben 40, einem Selektionsadressgenerator zum Auslesen 41 , einer Einschreib — und Auslesesteuerschaltung 42 und einem Speicherimpulsgenerator 43 eingegeben. Die Adressignale , die mit den Generatoren· 40 bzw. .41 erzeugt werden, werden den Tri-State puffern 34 und 35 zugeführt. Die Steuerschaltung 42 erzeugt das Steuersignal R/W , wie in Fig. 7(C) gezeigt und gibt dieses Steuersignal R/W zu einem R/W Anschluß des RAMs 27 , der Bussteuerschaltung 28 und den Tri-State Puffern 32, 34 und 35 als ein Steuersignal. Weiter wird ein Speicherimpuls , wie in Fig. 7(E) , welcher im nachfolgenden beschrieben wird, mit einem Speicherimpulsgenerator 43 erzeugt und seriell und aufeinanderfolgend zu Verzögerungsflip-Flops (D-Typ) 36.. bis 3Oj₁T von einem Ausgangsanschluß 47 geführt„ Danach erzeugt der Speicherimpulsgenerator 43 einen Speicherimpuls , wie in Fig. 7(F) gezeigt und führt den Speicherimpuls von einem Ausgangsanschluß 48 gemeinsam den D-Typ Flip-Flops 37^ bis 37_N zu.

Die Beschreibung wird erstens mit bezug auf den · Einschreibvorgang bezüglich des RAMs 27 gegeben. Wenn das Steuersignal R/W , gezeigt in Fig. 7(C) ,welches von der Steuerschaltung 42 erhalten wird, fällt, wird das RAM 27 so gesteuert, um einen Einschreibvorgang wie in Fig, 7(C) mit WT angezeigt, während .einer Niedrigwertperiode von dem Punkt des Fallens zu einem Punkt, wenn das Steuersignal R/W als nächstes ansteigt, durchzuführen. Zusätzlich wird ein Impuls mit negativer

- 18 -

Polarität N-fach von der Bussteuerschaltung 28, wie in Fig . 7 (D) gezeigt, zeitmultiplex erzeugt. Der erste Impuls mit negativer Polarität unter den Impulsen mit negativer Polarität, wie in Fig. 7(D) gezeigt, wird zu einem Steueranschluß eines Tri-Sta.tepuffers in dem Übertragungssystem für die wiedergegebenen Signale der ersten Spur geführt, um die Tri-Statepuffer in einen aktiven Zustand zu setzen. Die. Tri-Statepuffer in den Übertragungssystemen für die zweite bis N-te Spur werden aufeinanderfolgend und zeitmultiplex aktiviert (wenn das Übertragunssystem für das wiedergegebene Signal der (N/2-1)- ten Spur den Tri-statepuffer 21 aktivieren wird und wenn das Übertragungssystem für das wiedergegebene Signal der N/2-ten Spur den Tri-statepuffer 22 aktivieren wird). Folglich werden während einer Einschreibperiode WT , wie in Fig. 7(C) gezeigt, die von den Endspuren wiedergegebenen Signale über dem Datenbus 23 zu.dem Dateneingangsanschluß des RAMs 27 Zeitmultiplex zugeführt und darin eingeschrieben.

Weiter setzt das obige Steuersignal R/W während der Niedrigwertperiode des Steuersignals R/W nur den Tri-State-Puffer 34 unter den Tri-State-Puffer 32, 34 und 35 in einen aktiven Zustand. Das Adressignal , das ■ von dem Spuradress-Selektionsgenerator 40 erhalten wird,' wird deshalb durch einen Ausgangsanschluß 44 , gezeigt in Fig. 6, und den Tri-.State-Puffer 34 ,'gezeigt in Fig. 3, geführt und wird dem SpurSelektionsanschluß des RAMs 27 zugeführt. Andererseits werden die Tri-State Puffer 24 ,25 und dergl., die in den Ausgangs stufen der Zähler 28 ausgebildet sind, aufeinanderfolgend und . · zeitmultiplex in die aktiven Zustände mit einem Impuls mit negativer Polarität , gezeigt in Fig. 7(D),in Übereinstimmung mit den von jeder Spur wiedergegebenen Daten , die zu dem RAM 27 geführt werden, gesetzt. Folglich werden während einer Einschreibperiode WT , angezeigt in Fig. 7(C)* die Ausgänge der Zähler , die in

19 -

Übertragungssystemen für von jeder Spur wiedergegebene . .· Signale wie der Zähler 18 und 20 ausgebildet sind^zu dem Einbit-Selektionsanschluß des RAMs 27 geführt. Daraus folgt, daß während einer Einschreibperiode WT die von jeder Spur wiedergegebenen Daten in Adressen geschrieben werden, die mit den Zählern 18 und 20 und dgl. unabhängig von dem Lagefehler spezifiziert werden»

Wenn hier das Einschreiben bezüglich des RAMs 27 in einer Zeit durchgeführt wird, wenn sich die Eingangsdaten an den Eingangsanschlüssen 14; 15 und dergl» oder ■ . sich die Ausgänge der Zähler 18 , 20 undjdergl. ändern, werden die Inhalte in dem RAM 27 unbestimmt. Dies muß so bei der tatsächlichen Verwirklichung der Schaltung berücksichtigt werden. Damit kann der gleiche Haupt takt für jede Schaltung benutzt werden, so daß die Datenausleseschaltung , der Zähler 18 und anderes synchron mit den Zählern 30 und 31 arbeiten. Als andere Alternative kann eine Speicherschaltung, welche mit dem Takt der Zähler 30 und 31 betrieben wird, in eine Stufe von unmittelbar vorhergehenden Punkten eingefügt werden,, wo die Signale zu dem Datenbus 23 und dem Adressbus geführt werden. In diesem Fall kann der Ausgang der Speicherschaltung beispielsweise zu dem Datenbus 23 und dem Adressbus 26 geführt werden.

Als nächstes wird der Vorgang des Auslesens von dem obigen RAM 27 beschrieben. Wenn das Steuersignal R/W", gezeigt in Fig. 7(C) , das von der Steuerschaltung 42 erhalten wird, ansteigt, wird das RAM 27 so gesteuert, um einen Auslesevorgang während einer Periode RD, wie angezeigt in Fig.7(C)»auszuführen. Diese Ausleseperiode RD stimmt mit einer Hochwertperiode des Steuersignals R/W von dem obigen Anstieg an einem Punkt überein, wenn das Steuersignal R/W als nächstes fällt. Ferner werden während dieser Ausleseperiode RD die Tri-S tate-Puffer bzw. 35 unter den Tri-State-Puffer 32, 24 und 35

in ihre aktiven Zustände gesteuert. Zusätzlich, werden infolge der Arbeitsweise der Tri-State-Puffer 21, 22, 24, 25 und anderer, welche mit dem Hochwert-Ausgangssignal der Bussteuerschaltung 28 zugeführt werden, die Signale von den Übertragungssystemen für die von jeder Spur wiedergegebenen Signale in Übertragungsunterbrechende Zustände gesetzt.

Andererseits werden die Taktimpulse .von dem Takt- ' generator 29 in dem Zähler 30 frequenzgeteilt und in einen Impuls umgesetzt, wie in Fig. 7(B) , der eine Periode gleich der durchschnittlichen Zeit der Übertragungsrate der Eingangsdaten besitzt. Dieser erhaltene und so umgesetzte Impuls wird von einem Ausführungsanschluß CA des Zählers 30 erhalten und· dem Zähler 31 zugeführt. Der Zähler 31 ist ein Adresszähler zum Anzeigen der Position der Daten innerhalb eines Rahmens oder Satzes -von Auslesedaten. Wenn die Daten innerhalb des Rahmensignals M-Bitdaten sind, frequenzunterteilt der obige Zähler die Frequenz des Eingangsimpulses auf 1/M der Originalfrequenz und der frequenzunterteilte Ausgang wird über den Tri-State-Puffer 32 und den Adressbus 26 zu dem Bit-Selektionsanschluß des RAMs 27 geführt. Damit wird der obige Zähler 31 ein Adresszähler bezüglich des Auslesens und ist mit dem Zähler 18 und anderen in Übereinstimmung, unterscheidet sich aber von dem Adresszähler bezüglich des Einschreibens darin, daß nur einer gemeinsam für alle der Spuren ausgebildet ist. Der Ausgangsadresswert des Zählers 31 nimmt einen konstanten Wert während einer ■ Übertragungsperiode für ungefähr 1 Bit an und wird schrittweise mit "1" zunehmen ,wie eine Bitübertragungsperiode verstreicht.

-^ Zusätzlich·wird das Adressignal von dem Spurselektionsadressgenerator 41 , gezeigt in Fig. 6, über einen

Ausgangsanschluß 45 und den Tri-state-Puffer 35 , gezeigt in Fig. 3, zu dem Spurselektionsanschluß des RAMs 27 geführt. Der Wert des Ausgangsadressignals des Generators 41 ändert sich hier nacheinander von 1 bis N/2 während ■ einer Ausleseperiode RD, wie in Fig. 7(C) gezeigt. Während der zweiten Ausleseperiode RD ändert sich der Wert des obigen Ausgangsadressignals des Generators 41 nacheinander von (N/2+1) bis N.

Deshalb werden während der ersten Ausleseperiode RD, angezeigt in Fig. 7(C)., alle der wiedergegebenen Daten von der ersten bis N/2-ten Spur und die die gleiche Bitposition besitzen, zeitmultiplex ausgelesen. In ähnlicher Weise werden während der zweiten Ausleseperiode RD alle der wiedergegebenen Daten von den verbleibenden (N/2+1)-ten bis N-ten Spuren und die die gleiche Bitposition besitzen, zeitmultiplex ausgelesen. Weil nur ein einziger

31
Adresszähler zum Auslesen der Bitselektion vorgesehen" ist, hat man unabhängig von den"Spuren iZugriff in RAM 27ο Als ein Ergebnis werden die.Daten, die von den Wirkungen infolge des Lagefehlers kompensiert sind, von dem RAM 27 ausgelesen.

Die von dem RAM 27 ausgelesenen Daten werden je zu Datenanschlüssen derjKD-Flip-Flops 36,» bis 36jt zugeführt.

■ Die Speieherimpulse werden von dem Speicherimpulsgenerator 43 innerhalb des Decoders 33 mit Zeitabläufen erzeugt, · die mit e* bis e^. in Fig. 7(E) angezeigt werden. Diese Speicherimpulse Verden zu den Takteingangsanschlüssen der Flip-flops 36,, bis 36^. über den Ausgangsanschluß 47 zugeführt, um die ausgelesenen .Daten zu speichern, die außerdem zugeführt werden. Damit wird der Speieherimpuls, der mit dem Zeitablauf , wie in Fig. 7(E) mit e^ angezeigt, erzeugt wird, zu dem Takteingangsanschluß des Flip-Flops 36,, zugeführt, um den Haltezustand auszuführen. In ähn-

■ licher Weise wird der Haltezustand in den Flip-Flops 36₂ bis 36_W mit den Speicherimpulsen ausgeführt, die mit

den·Zeitabläufen, wie in Fig. 7(E) mit e₂ bis e_N an- . gezeigt, erzeugt werdenuößddie zu den jeweiligen Takteingangsanschlüssen geführt werden.

: . Die.Ausgangssignale der'Flip-flops 36^ bis 36„ werden einzeln zu den jeweiligen Dateneingangsanschlüssen'der D-Typ Flip-F.lops 37-j bis 37^ geführt.Ein Speicherimpuls wird von dem Speicherimpulsgenerator 43., wie in Fig. gezeigt, innerhalb des Decoders 33 mit einem Zeitablauf wie in Fig. 7(F) ... mit einem Pfeil angezeigt, erzeugt. ^" Dieser einzelne Speieherimpuls wird gleichzeitig und zusammen zu jedem Takteingangsanschluß der Flip-Flops 37-1 bis 37_N über den Ausgangsanschluß 48 zugeführt, um in den Flip-Flops 371 bis 37^ den Haltezustand gleichzeitig durchzuführen. Die Flip-Flops 37-j bis 37™ ordnen deshalb je die Zeitabläufe der wiedergegebenen Daten von all den Spuren und geben diese Daten parallel über die Ausgangsanschlüsse 38^ bis 38^ aus, um diese Daten • an eine Codefehlerkorrekturschaltung (nicht gezeigt) ^zu führen, die in einer nachfolgenden Stufe ausgebildet ist. Beispielsweise kann ein RAM HM6147LP für' das obige RAM 27 verwendet werden.

ν- .

Als nächstes wird die Beschreibung bezüglich der Ausgänge von dem am meisten kennzeichnenden Bit (MSB) des Einschreibadresszählers und das MSB des Ausleseadressenzählers 31 mit bezug auf Fig. 8 beschrieben. Alle von der ersten Spur wiedergegebenen Daten, die in • der Nähe des Randes des Magnetbandes geformt sind, und die N/2-te Spur, die wesentlich in dem Mittelteil des

Magnetbandes geformt ist, welcher von der Datenausleseschaltung erhalten werden, besitzen je Zeitabweichungen infolge der Lagefehler, wie in den Figuren 8(A) und 8(C) gezeigt. Jedoch der Ausgang von dem MSB des Einschreib-.. 35 adressenzählers für die erste Spur, gezeigt in Fig. 8(B), ist in synchroner Phase mit den wiedergegebenen Daten

der ersten in Fig. 8 (A) gezeigten Spur«, In ähnlicher Weise ist der Ausgang von dem MSB des Einschreibadressen-Zählers 20 für die N/2te Spur , wie in Fig» 8 (D) gezeigt, in synchroner Phase mit den wiedergegebenen Daten der N/2ten Spur, wie in Fig. 8 (D) gezeigt„■Folglich gibt es eine Zeitablaufabweichung in den Ausgängen von den MSBs der zwei Einschreibadressenzählern in Übereinstimmung mit dem Lagefehler,.

Andererseits wird,wie in den Fig«,3 und 8 gezeigt, der Zähler 31 mit dem Anstieg in dem MSB des Einschreibadressenzählers 20 für die N/2-te Spur TjTZ₂ ( oder T^jr/p) gelöschtj welche wesentlich in dem zentralen Teil des Magnetbandes unter den Mehrfachspuren ausgebildet ist» ■ Deshalb eilt die Phase des Ausgangs von dem MSB des Zählers 31 den Ausgängen von den MSBs der Einschreib- . - ^Adreesenzähler für die erste und N/2-ten Spuren, wie in' den Fig. 8(B) und 8(D) gezeigt, mit ungefähr einer 1/2 Rahmenübertragungszeit , wie in Fig. 8(E) gezeigt,

.20 nach. Als ein Ergebnis wird das Auslesen von dem RAM 27 nach ungefähr einer 1/2 Rahmenübertragungszeit , die von dem Einschreiben verstrichen ist, ausgeführt. So werden die von dem RAM 27 ausgelesenen Daten ,. auf welche unabhängig von den Spuren mit der Ausleseadresse zurückgegriffen wird, die von dem Einzelzähler 31 erhalten wird, mit dem angeordneten Zeitablauf ausgelesen, weshalb die Wirkungen des Lagefehlers kompensiert werden. Die Menge der infolge des Lagefehlers verursachten Effekte, welcher kompensiert ist, ist in dem Bereich von einer 1/2 Rahmen-Übertragungsperiode auf maximum » Der Ausgang von dem MSB des Einschreibadressenzählers 20 für die N/2-te Spur die im wesentlichen das ^zentrale Teil des Magnetbandes formen, wird zum Löschen des Zählers 31 benutzt, welcher ■ der Ausleseadressenzähler in dem obigen beschriebenen Ausführungsbeispiel ist» Dies trifft zu, weil die Spurposition der N/2 — ten Spur in dem zentralen Teil der

Mehrfachspuren liegt, wodurch höhere Stabilität bei Bandbewegungen und kleinere Codefehlerraten verglichen zu den Spuren in der Nähe der Ränder des Magnetbandes erhalten werden und es gibt eine geringere Verzerrung in dem Einschreibadressenzähler, weil eine stabilere Steuerung bezüglich des Ausleseadressenzählers durchgeführt werden kann. . ·

Als nächstes wird die Beschreibung bezüglich, eines zweiten Ausführungsbeispiels einer Vorrichtung gemäß der vorliegenden Erfindung gegeben. In Fig. 9 besitzen die wiedergegebenen Rahmensignale den in Fig. 10 gezeigten Aufbau, welcher einzeln von den acht Spuren und von einer Datenausleseschaltung (nicht gezeigt) ausgelesen werden und werden gleichzeitig zu Eingangsanschlüssen 49^ bis 49q zugeführt. In Fig. 10 werden vierzehn Worte Wq bis VIa-z , die je mit 16 Bit gebildet werden, nachfolgend einem Synchronisationssignal SYNC zeitaufeinanderfolgend zusammengesetzt und ein 16 Bit.. Codefehlernachweiscode CRC wird weiter nachfolgend dem obigen Wort W^-? zuaddiert. Zusätzlich kennzeichnen D_Q bis ^£23 ^^{e die ers}"^fcen ^^is .224-sten Daten in 1-Bit -Ausdrücken. Ein Rahmensignal , das einen Rahmen von dem Signal SYNC bis zu dem Code CRC bildet, wird zeitaufeinanderfolgend in Ausdrücken von Rahmen zusammengesetzt und auf jeder Spur aufgezeichnet. Der Codefehlernachweiscode wird innerhalb des wiedergegebenen Rahmensignals von jeder Spur neben den Daten hinzugefügt. Dieser Codefehlernachweiscode wird benutzt, um den Codefehler zu ermitteln und das Codefehlernachweis— ergebnis wird zur Korrektur des Fehlers in Ausdrücken von Worten Wg bis VI*-* in einer Codef ehlerdetektierschaltung benutzt , die in einer nachfolgenden Stufe der in Fig.9 gezeigten Schaltung ausgebildet ist. Folglich wird, wie nachfolgend weiter beschrieben, das obige Codefehlernachweisergebnis zu den Daten in Ausdrücken von jedem Wort hinzugefügt und an dem Ausgang der in Fig. 9 gezeigten Schaltung erhalten. Weiter wird ein Speicher in der oben

beschriebenen Codefehlerkorrekturschaltung verwendet, um die Codefehlerkorrektur durchzuführen und um die Gleichlaufschwankungen , die durch Geschwindigkeitsänderungen (¥ow und Flutter) und anderes in dem Bandbewegungssystem hervorgerufen werden, zu kompensieren. Ein wirksames Signalherstellformat wird angewendet, worin eine Adresse, die die Wartzahl anzeigt und die Spurnummer in dem

Ausgang der nach Fig. 9 gezeigten Schaltung zusammen mit den obigen Daten und dem Codefehlernachweisergebnis als -]q die Adresse des obigen Speichers in der Codefehlerdetektierschaltung hergestellt werden»

In Fig« 9 wird das von der ersten Spur wiedergegebene Rahmensignal , welches zu dem Eingangsanschluß 49^ ge-

-jK ■ führt wird, einer Synchronisationsdetektorschaltung 51^ innerhalb eines Schaltungsteils 50., eingegeben. Das Synchronisations signal , in Fig'. 10 mit SYNC angezeigt, wird in der Synchronisationsdetektorschaltung 51* detektiert und ein Zähler 52^ bzw. eine Codefehlerdetektierschaltung 53-j werden mit dem Nachweis impuls , der von der Synchronisationsdetektorschaltung 51^ geliefert wird, gelöscht. Wie in Fig. 9 gezeigt, sind insgesamt 224 Bits von Daten Dq bis Dpp^ innerhalb eines Rahmens vorhanden. So sind 8 Bits für die Adresse notwendig, um die Datenposition innerhalb des gleichen Rahmensignals anzuzeigen. Wenn das Signalformat dem in Fig. 4 gezeigten entspricht, ist die Anzahl der Adressbuse 26, wie in Fig.3 gezeigt, acht. Im vorliegenden Ausführungsbeispiel der Erfindung wird ein Rahmensignal , das mit dem Codefehlernachweis-

^₀ signal , wie in Fig. 10 gezeigt, versehen ist, zugeführt, ein Zähler, der eine Periode von zwei Rahmen besitzt, wird zusätzlich ausgebildet und die Anzahl der Adressbuse 59 beträgt neun. Der Zähler 52,, ist ein Einschreibadressenzähler für die erste Spur und zählt Taktimpulse

;zpj von einer DatenausIJ-eseschaltung (nicht gezeigt) , die eine Periode gleich der Übertragungsbitrate besitzt. Die

Codefehlerdetektierschaltung 53^ ist eine Schaltung zum Detektieren des Codefehlers des Eingangssignals, demnach, ob nach Dividieren der gesamten 240 Bits der Daten ein Rest verbleibt und der Codefehlernachweiscode innerhalb des Eingangsrahmensignals einem vorbestimmten Verarbeitungspolynom unterworfen wird* Weil der Rest, der erhalten wird, wenn die 224 Bits der Daten mit dem obigen Verarbeitungspolynom dividiert werden, als der 16-Bit Codefehler-Nachweiscode CRC aufgezeichnet wird, wird der Rest, der erhalten wird, wenn die obigen 240 Bits von Daten mit dem obigen Verarbei-'. tungspolynom verarbeitet werden, Null, wenn es keinen ■ Codefehler gibt. Alle von der zweiten bis achten Spur wiedergegebenen Rahmensignale werden den Eingangsan-Schlüssen 49₂ bis 49_Q zugeführt. Die Schaltungsteile 5Ο2 bis 50g werden je zu diesen Eingangsanschlüssen 49p bis 49o geschaltet, wobei diese die gleiche · Schaltungskonstruktion aufweisen, wie der obige beschriebene Schaltungsteil 50^.

Als nächstes wird die Beschreibung ■"" bezüglich des Einschreibe- und Auslesezeitablaufs von einem .^RAM beschrieben, welches ein Pufferspeicher ist. Beispielsweise, wie in Fig. 11(A) gezeigt,wird angenommen, daß die Daten D₁ q,- und die Adresse in der 106-ten Bitposition nach dem Synchronisationssignal , das von der ersten Spur wiedergegeben wird,und die Daten D_n,, und die Adresse in der 94-ten Bitposition nach dem Synchronisationssignal , das von der achten Spur wiedergegeben wird, je zu den Bussn 57 und 59 geführt werden. In diesem Zustand wird das Einschreiben und das Auslesen in das RAM 60 innerhalb der Übertragungsperiode von einem Bit, wie in Fig«,-' 11(B) gezeigt, gemäß einem'Ausgangssteuersignal von einem Zähler 62 abwechselnd ausgeführt.

Während jeder Einschreibperiode der Einschreibperioden . WT1 und WT2 , wie in Fig. 11 (B) angezeigt, wird das Einschreiben von einem Bit der Daten von allen den

Spuren von der ersten bis zur achten Spur nacheinander ausgeführt. Zusätzlich von den Ausleseperioden RD1 und RD2j in Fig. 11 (B) angezeigt, werden die Daten D^ bis Dc₅!. welche die erste Hälfte der Daten innerhalb der vier Worte der beispielsweise von der ersten Spur wiedergegebenen' Rahmensignale sind , während der Ausleseperiode RD1 ausgelesen» Danach werden die Daten D,-g bis Dg-* , welche die letzte Hälfte der Daten innerhalb der vier Worte W^ sindj, während der zweiten Ausleseperiode ■ RD2 ausge-

Ί0 lesen. Während einer Ausleseperiode RD3 innerhalb der nachfo^nden Übertragungsperiode von einem Bit , werden die Daten D^₈ bis D₁-,- , welche die erste Hälfte der Daten innerhalb der vier Worte W^ des von der zweiten Spur wiedergegebenen Rahmensignals sind, wie in Fig. 11(B) gezeigt, ausgelesen. Folglich wird das Auslesen der Daten in Ausdrücken von Worten in einer derartigen Reihenfolge durchgeführt, worin das Wort Wq innerhalb des ■ Rahmensignals von der ersten Spur_f das Wort Wq innerhalb des Rahmensignals von der zweiten Spur , ...., das Wort " Wq innerhalb des Rahmensignals von der achten Spur, das Wort W^ innerhalb des Rahmensignals von der ersten Spurj das Wort W^ innerhalb des Rahmensignals von der zweiten Spur, ...... und das Wort W^ innerhalb des Rahmensignals von der achten Spur für jede Übertragungsperiode von einem B-^t ausgelesen werden«

In Fig. 9 führt ein Spurselektionszähler 61. zum Einschreiben Zugriffe auf das RAM 60 auf das Einschreiben über einen Tri~ State-Puffer 66 in eine Adresse, welche die Spur anzeigt,aus„ Ein Dekoder 63 dekodiert einen Ausgang des Spurselektionszählers 61 und führt aufeinan- . derfolgend und zeitsequentiell Steuersignale EW.1 bis EN.8 , wie in Fig. 11(C) gezeigt,zu den Tri-State-Puffern 54>j bis 54g, 5S₁ bis 55₈ und 56^ bis 56_Q während der ' Einschreibperioden WT1 und W-T2, wie in Fig. 11(B) angezeigt, um diese Tri'~ State—Puff er während den Niedrigwertperioden der Steuersignale EN.1 bis EN.8 in aktive Zustände zu setsn.

α * * tf β

- 28 -

Folglich wird während der Einschrei"bperiode WT1 oder WT2 des RAJIs 60 das Steuersignal EN.1 zuerst erzeugt und die Tri-State-Puffer 54^ , 55,j und 56. werden in ihre aktiven Zustände gesetzt. Die Daten innerhalb des von der ersten Spur wiedergegebenen Rahmensignals,welches über den Eingangsanschluß 4SL eingegeben wird, wird zu einem Dateneingangsanschluß des RMs 60 über den Tri-State-Puff er 54·^ und den Datenbus 57 zugeführt. Zusätzlich wird das Codefehlernachweisergebnis des von der ersten Spur wiedergegebenen Rahmensignals , welches von der Codefehlerdetektierschaltung 53,, erhalten wird, über den Tri-State-Puff er. 55* und einen Fehlerkennzeichenbus 58 zu einer CRC-SeIektionsschaltung 73 geführt. Weiter wird ein gezählter Wert, der mit den Eingangsdaten deswon der ersten Spur wiedergegebenen Signals übereinstimmt, zu einem Adresseingangsanschluß (BIT -Selektionsanschluß ) des RAMs 60 über den Tri- £tate-Puffer 56,. und den Adressbus 59 als ein Einschreibadressignal zugeführt. Die Daten innerhalb der von der zweiten Spur bis achten Spur wiedergegebenen Rahmensignale , die Codefehlernachweisergebnisse und die Einschreibadressensignale werden zeitmultiplexiert zu dem RAIi 60 , der CRC -Selektions- >>-■ schaltung 73 und- anderen in ähnlicher Weise wie oben in dem Fall für die Daten und andere der ersten Spur zugeführt,· weil die Tri-State-Puff er 54₂ bis 54_Q, 55p bis 55o und 56p bis 56g de mit den Steuersignalen ■ EN.2 bis EN.8 zeitmultiplexiert in ihre: aktiven Zustände gesetzt werden.

30

Der Zähler 62 formt die Zeitabläufe des obigen Einschreibens und Auslesens und erzeugt ,wie in Fig.11(C) gezeigt, das Steuersignal. Dieses so mit dem Zähler 62 erzeugte Steuersignal steuert die Tri-State-Puffer 64, 65 , 66 und 69, den Dekoder 63 und das Einschreiben und Auslesen in dem RAM 60. Andererseits wird dieses Steuersignal auch zu einem Zähler 67 geführt, worin das Steuer-

signal frequenzgeteilt wird. Das frequenzgeteilte Ausgangssignal des Zählers 67 wird zu einem Spurselektionszähler 68 zum Auslesen und darin Zählen zugeführt» Der Zähler 67 ist vorgesehen,, um zwei Einschreibperioden innerhalb der Übertragungsperiode von einem Bit zu reservieren. Während der Einschreibperioden WT.1, WT2 und anderer, welche JTiedrigwertperioden des oben beschriebenen Steuersignals sind, wird nur der Tri-State-Puffer 66 unter den Tri-State-Puffern 64, 65 66 und 69 in den aktiven Zustand gesetzt. Aus diesem Grund wird das Ausgangsadressignal des Spurselektionszählers zu. dem Adressanschluß (SpurSelektionsanschluß) des RAMs 60 über den Tri-State-Puffer 66 geführt. Übereinstimmend mit den von den acht Spuren wiedergegebenen Daten, welche zeitmultiplex!ert zu dem RAM 60 während einer

. Einschreibperiode geführt werden, kennzeichnet der Spurselektionszähler 61 die jeweiligen Adressen«. Deshalb werden die von jeder Spur wiedergegebenen Daten in das RAM 60 in vorbestimmte Adressen , die im voraus diesen wiedergegebenen Daten zugeordnet werden, unabhängig von dem Lagefehler aufeinanderfolgend eingeschrieben.

Wenn als nächstes das in Fig. 11(C) gezeigte Steuersignal einen hohen Wert annimmt,, wird dasRAM 60 während der Hochwertperiode des Steuersignals , wie mit den Ausleseperioden RD1, RD2 , RD3 und den anderen angezeigt, auf Auslesen gesteuert» Andererseits werden die Tri-State-Puffer 64, 65 und 69 unter den Tri-State-Puffern . 64, 65, 66 und 69 in ihre"' aktiven Zustände gesetzt. Zu— sätzlich nimmt das Ausgangssignal des Decoders 63, wie in Fig. 11(C) gezeigt, einen hohen Wert an. Als Folge davon werden die Tri-State-Puffer 54^ bis 54_ft , 55<i bis 55q und 56,, bis 56_Q alle in ihre eingangunterbrechende Zustände geschaltet. Deshalb wird kein Eingangssignal an dem Dateneingangsanschluß des RAMs 60 erhalten und in der gleichen Zeit wird der gezählte Wert in dem Zähler zu dem Adressanschluß (Spurselektionsanschluß) des RAMs

als ein Adressignal zum Auswählen der Spur auf Auslesen über den Tri-State-Puffer 69 zugeführt. Ferner wird ein gezählter Wert in einem Bit-Selektionszähler 71 zum Auslesen zu dem Adressanschluß (Bit-Selektionsanschluß) des RAM 60 als eine Adresse zum Auswählen der Daten- ■ nummer auf Auslesen über den Tri-State-Puffer 65 und den Adressbus 59 zugeführt.

Der Zähler 71 zählt die Taktimpulse", die eine Frequenz in dem Bereich von 4 MHz besitzen, welche von dem Taktgenerator (nicht gezeigt) erhalten werden, während der Ausleseperiode. Der gezählte Wert in dem Zähler 71 kennzeichnet die Ordnung (von 0 bis 223 )· der Bitposition der ausgelesenen Daten innerhalb der Aus.leseperioden RD1, RD2 , RD3 und anderer·, wie in Fig. 11(B) angezeigt, und kennzeichnet die Ordnung der 8 Bits, welche eine Hälfte der 16 Bits darstellen, die ein Wort innerhalb einer Ausleseperiode bilden. Andererseits ist während der Übertragungsperiode von ungefähr 1 Bit der wiedergegebenen Rahmensignale der Adresswert für die Spurauswahl in dem Zähler 68 konstant und wird schrittweise um eins für jede Übertragungsperiode von einem Bit erhöht. • Folglich werden während einer Ausleseperiode wie der Ausleseperioden RD1, RD2 und RD3 die Daten der ersten Hälfte oder der zweiten Hälfte von einem Wort von der gleichen Spur von dem RAM 60 über einen Ausgangsanschluß lh aus gele·* sen. Diese so ausgelesenen Daten werden Daten der Bitposition gemäß dem Wert in dem Zähler 71.

Weiter wird während des obigen Auslesens ein.Codefehlernachweisergebnis von der CRC-Selektionsschaltung mit einem Zeitablauf , welcher im nachfolgenden beschrieben wird, erzeugt und zu einem Ausgangsanschluß 75 zugeführt. Zusätzlich wird das Ausgangssignal des Zählers 68 zu- einem Zähler 70 zum Auslesen der Wortnummer zugeführt und darin gezählt. Ein 4-Blt- gezähltes Ausgangssignal des Zählers

_ 31 _

kennzeichnet die Wortnummer der Ί4 Worte Wq bis W₁ ^₅, die-das obige Rahmensignal bilden« Das 4-Bit-gezählte Ausgangssignal des Zählers 70 wird zu einem Ausgangsanschluß 78 als eine Adresse, die das Wort anzeigt,, geführt und wird einer Codefehlerkorrekturschaltung (nicht gezeigt) eingegeben, die in einer nachfolgenden Stufe ausgebildet ist, zusammen mit einer Adresse, die die ausgelesene Spur anzeigt _$ welche zu einem Ausgangsan-

■ Schluß 77 von dem Zähler 68 geführt wird und als eine

Einschreibadresse von einem Zähler zur Korrektur benutzt»

Als nächstes wird die Beschreibung des Verhältnisses zwischen den Daten und dem Codefehlernachweisergebnis gegeben» Das Codefehlernachweisergebnis wird erhalten, nachdem das letzte Bit des Codefehlernachweiscodes (CRC) zugeführt wird. Deshalb wird der Zeitablauf mit . einer Periode verschoben, die ungefähr mit einer Rahmenübertragungsperiode übereinstimmt. Wenn beispielsweise das. von der 5. Spur wiedergegebene Rahmensignal zu dem Eingangsanschluß 49^₁, wie in Fig. 9 gezeigt, zeitsequen-• tiell mit einer Reihenfolge,wie in Fig. 12 (A) gezeigt, zugeführt wird, wird das Codefehlernachweisergebnis zu dem Fehlerkennzeichenbus 58 mit einer Zeitverschiebung zugeführt, die ungefähr mit einer Rahmenübertragungsperiode » wie in Fig» 12(D) gezeigt, übereinstimmt. So wird in dem vorliegenden Ausführungsbeispiel der Erfindung für die Ausgänge angenommen,die die Periode gleich zweier

■ Rahmenübertragungsperioden besitzen, daß die die Ausgänge der MSBs der Einschreibzähler und der Auslesezähler sein sollen_s Damit wird der Auslesezähler so betrieben, den Einschreibadresszähler in Phase mit ungefähr 1,5 Rahmenübertragungsperioden verzögert zu betreiben.

Wie in Fig. 9 erläutert, führt ein Flip-Flop 72 einen bistabilen Vorgang mit einem Anstieg in einem Ausgangssignal von einem zweiten Bit Ay » wie in Fig. 12(B) gezeigt,

welches von dem Einschreibadressenzähler 52., innerhalbdes Schaltungsteils 50- erhalten wird, das eine Periode gleich einer Rahmenübertragungsperiode besitzt,aus. Ein Ausgangssignal dieses Flip-Flops 72 , gezeigt in Fig. 12(E), nimmt das Ausgangssignal des MSB des Ausleseadressenzählers an und wird zu dem Adressbus 59 über den' Tri-State-Puffer 64 zugeführt. Das Ausgangssignal des Flip-Flops 72 wird gleichfalls zu dem Ausgangsanschluß· • 76 geführt. Die Daten des Rahmens 1, wie in den Figuren . 12(A) und 12(C) gezeigt, welche innerhalb einer Periode

(a) , wie in Fig. 12(B) angezeigt, eingeschrieben werden, werden als ein Ausgangssignal während einer Niedrigwertperiode (b) , wie in Fig. 12(E) gezeigt, des Ausgangssignals der MSB von dem obigen Ausleseadresszähler ausgelesen. In Fig. 12(B) bezeichnet A_g die Ausgangssignalwellenform des MSB des Einschreibadressenzählers 52,-innerhalb des Schaltungsteils 5O₅. Die Zähler 70 bzw. 7t werden mit einem Ausgangssignal Ay des Zählers.. 52,- gelöscht.

Vorausgehend zu dem Datenauslesen der obigen Daten wird das Nachweisergebnis des .Rahmens 1 , der zu dem. Fehlerkennzeichenbus 58 mit einem Zeitablauf sofort .nach dem Fehlercodenachweiscode CRC , wie' in Fig . 12(D) gezeigt, zugeführt wird, wird zu der CRC -Selektionsschaltung 73 geführt. Die Nachweisergebnisse gemäß jeder Spur werden zu dem Ausgangsanschluß 75 von der CRC-Selekt ions schaltung für jedes Datenwort zugeführt. Die Daten, die von dem Datenausgangsanschluß des RAM 60 in den Ausgangsan-Schluß 74 ausgelesen werden und das Nachweisergebnis , das zu dem Ausgangsanschluß 75 geführt wird, werden mit einem Zeitablauf , wie in Fig. 12(F) gezeigt, wiedergegeben. In dem vorliegenden Ausführungsbeispiel der Erfindung werden,ungleich zu dem obigen ersten Ausführungsbeispiel der Erfindung,die an dem Ausgangsanschluß 74 ausgelesenen öaten seriell wiedergegeben. Weil die ausgelesenen und seriell wiedergegebenen Daten mit einem vorbestimmten

Zeitablauf wiedergegeben werden, können die Dateii von jeder Spur nach dem Zeitablauf , wie in dem Fall des ersten Ausführungsbeispiels der Erfindung, angeordnet werden.

Gemäß dem vorliegenden Ausführungsbeispiel der

Erfindung betreibt der Ausleseadresszähler das Verzögern des Einschreibadressenzählers mit ungefähr 1.5 Rahmenübertragungsperioden» Folglich wird die Größe der ■ Wirkungen, die mit dem Lagefehler verursacht werden, welcher kompensiert wird, gleich einem halben Rahmen, ■ wie in dem obigen ersten Ausführungsbeispiel der Erfindung .

Ferner beschränkt sich die vorliegende Erfindung nicht auf diese Ausführungsbeispiele, sondern zahlreiche Variationen und Änderungen können durchgeführt werden,' ohne daß der Bereich der Erfindung verlassen wird.

Claims

323784§

10296

Yictor Company of Japan, Ltd», Yokohama,Japan

y Datenwiedergabevorrichtung zum Wiedergeben von Daten, die auf Mehrfachspuren aufgezeichnet sind,, die die ■ " Daten innerhalb von Rahmensignalen von mehreren Spuren auf einem Aufzeichnungsmedium gleichzeitig wiedergibt, wobei das Rahmensignal durch die Daten, die man dadurch erhält, daß ein analoges Informationssignal einer digitalen Pulsmodulation unterworfen wird , und wenigstens ein Synchronisationssignal gebildet wird, in der Signale, die durch zeitlich aufeinanderfolgendes Zusammensetzen der Rahmensignale in Ausdrucken von Rahmensignalen erhalten werden, auf die verschiedenen Spuren auf dem Aufzeichnungsmedium aufgeteilt und aufgezeichnet werden, und wobei die Datenwiedergabevorrichtung einen Signalwandler zum gleichzeitigen Wiedergeben der Rahmensignale von den verschiedenen Spuren enthält, die.auf dem Aufzeichnungsmedium aufge~ · zeichnet sind,

gekennzeichnet durch :

eine Einschreibadressenerzeugungsschaltung (I6j 50,.--5Oq) , die in jedem der Übertragungssysteme für wiedergegebene Signale von jeder Spur der mehreren Spuren,, die parallel. von dem Signalwandler erhalten werden, ausgebildet ist, zum Erzeugen einer Einschreibadresse, die die Anzahl der Bits von Daten innerhalb eines Rahmensignais eines Zählers anzeigt, welcher die Taktimpulse zählt, die eine Periode gleich der Übertragungsbitrate besitzen, wobei die Einschreibadressenerzeugungsschaltung mit einem Nachweisimpuls vorbestimmt oder gelöscht wird, der durch Feststellen des Synchronisationssignals innerhalb der

wiedergegebenen Rahmensignale erhalten wird; einem Speicher (27; 60) , in welchen Daten innerhalb der Blocksignale, die von jeder Spur der verschiedenen Spulen wiedergegeben werden, eingeschrieben werden und von welchem die eingeschriebenen Daten ausgelesen werden; und Speichersteuereinrichtungen (21, 22, 24, 25, 29-35; ⁵⁴I ~ ⁵⁴8' ⁵⁵I " ⁵⁵8» ⁵⁶I " ⁵⁶8' ⁶¹~ ⁷²^ ^{2um steuern}

des Speichers, um so die Daten innerhalb der Rahmensignale aufeinanderfolgend und wiederholbar zuzuführen, die von jeder Spur unter den mehreren Spuren wiedergegeben werden und zum Einschreiben der Daten in die Einschreibadressen, die von der Einschreibadressenerzeugungs schaltung erhalten werden und zum Auslesen der eingeschriebenen Daten von jeder der Spuren von dem Speicher · mit der zeitlichen Folge, die , nachdem -eine vorbestimmte Zeit verstrichen ist, vorgesehen wird.
2. Datenwiedergabevorrichtung nach Anspruch 1, ' dadurch gekennzeichnet, daß die Speicher steuereinrichtung eine Einrichtung ist, die so arbeitet, daß sie einen Einschreibvorgang bzw. · einen Auslesevorgang für insgesamt jeweils zwei Zeiten innerhalb einer Periode, die im wesentlichen gleich der .Übertragungsperiode von einem Bit der wiedergegebenen Signale ist, ausführt, um aufeinanderfolgend und wiederholt die Daten der Rahmensignale einzuschreiben, die von jeder Spur unter den verschiedenen Spuren für jede Spur während einer Einschreibperiode wiedergegeben werden ■ und um die Bits der gleichen Bitpositionen der Daten innerhalb eines Rahmensignals für alle die Spuren auszulesen oder ein Wort der Daten innerhalb eines Rahmensignals auszulesen, das von der gleichen Spur mit zwei der Ausleseperioden wiedergegeben wird.

^:
3. Datenwiedergabevorrichtung nach Anspruch 1, . dadurch gekennzeichnet, . daß die· Speichersteuereinrichtung eine Einrichtung zum Steuern des Zeitablaufs enthält, mit welcher die eingeschriebenen Daten aus" dem Speicher mit einem Ausgangssignal des Zählers (20; 52j-) innerhalb der Einschreibadresserzeugungsschaltung ausgelesen werden, die in einem Übertragungssystem für wiedergegebene Signale von Spuren ausgebildet ist, die im wesentlichen den zentralen Teil der mehreren Spuren auf dem Aufzeichnungsmedium aufzeichnen und formen»'
4. Datenwiedergabevorrichtung nach Anspruch 1, dadurch gekennzeichne t, daß die Einschreibadressenerzeugungsschaltung weiter eine Codefehlerdetektorschaltung (53-j - 53o) zum Ermitteln des Codefehlers durch Vorhandensein oder NichtVorhandensein eines Restes enthält, wenn ein Codefehlerdetektorcode und Daten innerhalb der wiedergegebenen Rahmensignale, nach einem vorbestimmten Verarbeitungspolynom dividiert werden, wobei die Codefehlerdetektorschaltung mit dem Synchronisationssignalnachweis impuls gelöscht wird, wobei die Speichersteuereinrichtung Einrichtungen (64,72) zum Setzen des Zeitablaufs enthält, mit welchen das Einschreiben und das Auslesen bezüglich des Speichers annähernd einer Übertragungsperiode von 1.
5 Rahmensignalen nach dem Dateneinschreiben in den Speicher ist und daß ferner vorhanden sind Einrichtungen (55-j — 55g) zum Zuführen

30.- eines Codefehlernachweisergebnisses des Rahmensignals, das von der Codefehlerdetektorschaltung erhalten wird, zu einem Fehlerkennzeichenbus während einer Übertragungsperiode von dem letzten Bit dieses Rahmensignals bis zu dem Bit eines nachfolgenden Rahmensignals und eine Seiektionsschaltung (73), die mit dem Codefehlernachweisergebnis des Rahmensignals j, das von jeder Spur über den Fehlerkennzeichenbus wiedergegeben wird, zum Lesen des

Codefehlernachweisergebnisses und zum gleichzeitigen Herstellen des Ausgangscodefehlerhinweisergebnisses von der Selektionsschaltung und zum Datenauslesen · aus dem Speicher, beliefert wird.

·£?* Datenwiedergabevorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Speichersteuereinrichtung einen anderen Einzelzähler (31) zum Zählen der Taktimpulse enthält,:

die eine Periode gleich einer durchschnittlichen Zeit der Übertragungsrate des wiedergegebenen Rahmensignals aufweisen, um ein· gezähltes Wertausgangssignal zu erzeugen, das eine Periode im wesentlichen gleich der Übertragungsperiode von einem Bit des wiedergegebenen Rahmensignals besitzt, wobei der andere Zähler mit einem Signal von einem am meisten kennzeichnenden Bit des . Zählers innerhalb der Einschreibadressenerzeugungsschaltung gelöscht wird, die in einem ÜbertragungSrsystem für die wiedergegebenen Signale von den Spuren ausgebildet ist, die im wesentlichen ein zentrales Teil der mehreren Spuren auf dem Aufzeichnungsmedium aufzeichnen und formen, um das gezählte Wertausgangssignal

ι ■ auszulesen und dieses dem Speicher als eine Ausleseadresse zuzuführen und Bits von Daten in der gleichen Bitposition innerhalb des einen Rahmensignals für alle die Spuren während zwei Ausleseperioden auszulesen.

•
6. Datenwiedergabevorrichtung nach Anspruch 2, dadurch .gekennzeichnet, daß die Speichersteuereinrichtung ein··.' Flipflop (72) enthält, welches einen bistabilen Vorgang mit einem Bit.ausgang ausführt, der eine Periode gleich der Übertragungsperiode eines Rahmens des Zählers innerhalb der Einschreibadressenerzeugungsschaltung besitzt, die in einem Übertragungssystem für das wiedergegebene Signal von den Spuren ausgebildet ist, die im wesentlichen ein zentrales Teil der mehreren Spuren auf dem Aufzeich-

BAP ORIGINAL

nungsmedium aufzeichnen und formen und führt
einen Ausgang des Flipflops zu dem Speicher als ein Signal des am meisten kennzeichnenden Bits des Ausleseadressignals zum Auslesen der eingeschriebenen
Daten aus dem Speicher, und zwar von jeder Spur in Ausdrücken von Worten. '