DE3235264A1

DE3235264A1 - Datenverarbeitungsvorrichtung und -verfahren

Info

Publication number: DE3235264A1
Application number: DE19823235264
Authority: DE
Inventors: Kunihiro Tokorozawa Saitama Nagura; Fumitaka Oome Tokyo Sato
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-09-29
Filing date: 1982-09-23
Publication date: 1983-04-07
Also published as: FR2513778B1; JPS5856277A; GB2107091B; US4628450A; DE3235264C2; FR2513778A1; GB2107091A

Description

Henkel, Pfenning, Feiler, Hänzel & Meinig

Tokyo Shibaura Denki Kabushiki Kaisha Kawasaki, Japan

Patentanwälte

European Patent Attorneys Zugelassene Vertreter /or den. Europäischen Patentamt

Dr phil G Henkel München Dipt Ing. J Pfenning. Berlin Dr rer nat L l^;eiler. München Dipl Ing. W Haruei Muncr^n Dipl -Phvs < H Mennig. 3t"iir Dr Ing A Butenscr.un.

Mohistraße 37 D-8000 München 30

Tel 039/982085-87 Telex. 0529802 ηηκία¹ Telegramme ellipsoid

EYK-56P1416-3

23. September 1982

Datenverarbeitungsvorrichtung und -verfahren

Die Erfindung betrifft eine Datenverarbeitungsvorrichtung und ein Verfahren zur Datenverarbeitung.

Aufgrund der Entwicklung von LSIs (großintegrierten Schaltkreisen) und Mikrorechnern konnten in jüngster Zeit Datenverarbeitungsvorrichtungen zunehmend kostengünstiger hergestellt werden. Im Zuge dieser Entwicklung wird vorliegend ein System vorgeschlagen, bei dem ein

IQ kostengünstiger Mikroprozessor zur Ausführung systematischer Operationen mit einer Datenverarbeitungsvorrichtung verbunden ist. Unter Verwendung eines LSI oder Mikroprozessors für die arithmetische Kontrolle oder Steuerung bzw. Eingabe/Ausqabesteuerung wird nach Maßgäbe spezifischer Software (Programmausstattung) eine ganz spezielle Verarbeitung durchgeführt.

Fig. 1 veranschaulicht ein Beispiel für eine Datenverarbeitungsvorrichtung unter Verwendung des genannten Systems. Dabei steuert eine Zentraleinheit (CPU) 11 die arithmetischen Operationen in Übereinstimmung mit einem in einem Hauptspeicher (MMU) 12 gespeicherten Programm unter Überwachung der nicht dargestellten, an eine Sammelschiene 15 angeschlossenen Eingabe/Ausgabegeräte.

Eingabe/Ausgabe-Prozessoren (IPO) 13 und 14 führen die Datenübertragung zwischen der Sammelschiene 15 und den Eingabe/Ausgabegeräten durch. Die Zentraleinheit 11, der Hauptspeicher 12 und die Prozessoren 13 und 14 sind an die Sammelschiene 15 angeschlossen.

Bei der Datenverarbeitungsvorrichtung gemäß Fig. 1 belegen die Eingabe/Ausgabegeräte die Sammelschiene 15 für die Datenübertragung und den gegenseitigen Informationsaustausch (über die Sammelschiene).

Im Hauptspeicher 12 sind allgemeine Programme, einschließlich eines Operationssystems (operating system OS) gespeichert. Die Zentraleinheit 11 bewirkt einen Zugriff zum Hauptspeicher 12 über die Sammelschiene 15, sooft die Operationssystemsteuerung benötigt wird. In diesem Fall belegt die Zentraleinheit 11 die Sammelschiene 15 und überträgt Daten in vorbestimmten Einheiten. Anschließend steht die Sammelschiene 15 für andere Vorrichtungen oder Geräte offen.

Bei dem beschriebenen System belegt jedoch die Zentraleinheit 11 die Sammelschiene 15 häufig, weil das Operationssystem in seinem Maßstab (scale) erweitert ist. Hierdurch vergrößert sich der Operationssystem-Gesamtanteil (OS overhead) weiter unter Beeinträchtigung der Leistung der Anlage.

Ein Cache-Speichersystem soll, die Hochgeschwindigkeitsverarbeitung ermöglichen und die Leistung der Zentraleinheit 11 verbessern. Ein Cache-Speicher ist ein Hochgeschwindigkeitsspeicher für die Zwischenspeicherung der zwischen der Zentraleinheit 11 und dem Hauptspeicher 12 übertragenen Daten. Obgleich die Speicherkapazität des Cache-Speichers klein ist, werden die Daten stufenlos (smoothly) zwischen der Zentraleinheit 11 und dem Hauptspeicher übertragen, weil ein Hochgeschwindigkeits-Speicherelement Verwendung findet.

Der Hauptspeicher 12 und der Cache-Speicher sind jeweils im wesentlichen in Blöcke einer festen Länge (3 2 Byte zu 64 Byte) unterteilt. Die im Hauptspeicher 12 gespeicherten Daten werden zum Cache-Speicher in Blockeinheiten übertragen. Wenn die Zentraleinheit 11 sowohl eine Berechnung der Befehlszahl als auch die nächste Anweisung anfordert, prüft sie zunächst, ob derartige Daten im Cache-Speicher gespeichert sind. Wenn in letzterem die

-τ

nötigen Daten gespeichert sind, werden diese Daten sofort aus diesem Speicher ausgelesen und als Adreßtabelle in einem Speicher abgespeichert, der ein sog. Inhaltsverzeichnis (directory) darstellt, um eine Hochgeschwindigkeits-Adressierung durchzuführen. Falls dagegen im Cache-Speicher die nötigen Daten nicht enthalten sind, wird ein diese Daten enthaltender Block aus dem Hauptspeicher 12 ausgelesen und zum Cache-Speicher übertragen. Gleichzeitig wird der oben beschriebene Block für die Verarbeitung durch die Zentraleinheit 11 benutzt. Ein Block enthält im allgemeinen eine Zahl von Daten, die um einen Befehl größer ist als die verarbeitete (n) Daten (zahl) Im Betrieb ist es weiterhin wahrscheinlicher, daß die

¹^ nötigen Daten im selben Block des Hauptspeichers 12 enthalten sind. Bei der beschriebenen Anlage wird daher die Verarbeitungsgeschwindigkeit des Rechners erhöht.

Bei Anwendung des Cache-Speichersystems wird die Leistung der Zentraleinheit 11 verbessert. Die Hardware (Inhaltsverzeichnis und seine peripheren Schaltungen) für die Steuerung der Zentraleinheit 11 besitzt jedoch große Abmessungen. Weiterhin wird dabei das Steuersystem der Zentraleinheit 11 komplex. Die beschriebene Anlage ist ^° demzufolge noch nicht optimal, weil hochintegrierte Speicherelemente zu niedrigen Kosten zur Verfügung stehen.

Im Hinblick auf die geschilderten Mängel des Stands der Technik liegt der Erfindung damit insbesondere die Auf-

gäbe zugrunde, ein Verfahren und eine Vorrichtung für die Datenverarbeitung zu schaffen, wobei ein Satz von Routineprogrammen, die häufig in einem Operationssystem benutzt werden, in einem in einer Zentraleinheit angeordneten lokalen Speicher gespeichert ist und die Zentraleinheit einen Zugriff zum lokalen Speicher herstellt, so daß die Betriebsleistung einer Sammelschiene und die (Ausführ-)Geschwindigkeit eines Zentraleinheit-Befehlszyklus wesentlich erhöht werden und damit die Leistung-

(sfähigkeit) der Sammelschiene bedeutend verbessert wird.

Diese Aufgabe wird bei einer Datenverarbeitungsvorrichtung der angegebenen Art erfindungsgemäß gelöst durch einen Hauptspeicher, durch eine mit dem Hauptspeicher verbundene und einen Zugriff zu ihm herstellende Zentraleinheit; durch einen mit letzterer verbunden lokalen Speicher, der einen Teil der Adressenplätze des Haupt-

jQ Speichers als seine Adressenplätze aufweist und zu dem anstelle des Hauptspeichers ein Zugriff durch die Zentraleinheit herstellbar ist, und durch eine Speichersteuereinheit zum Vergleichen einer ersten Adresse, die den genannten Teil der Adressenplatze begrenzt, mit einer zweiten Adresse, die von der Zentraleinheit erzeugt bzw. geliefert wird, wenn letztere einen Speicherzugriff zum Hauptspeicher anfordert, um zu bestimmen, ob die zweite Adresse innerhalb des genannten Teils der Adressenplatze enthalten ist oder nicht, und um der Zentraleinheit Steuerdaten zu liefern, die angeben, ob ein Zugriff zum Hauptspeicher oder zum lokalen Speicher hergestellt werden soll.

Mit der Vorrichtung und dem Verfahren zur Datenverarbeitung gemäß der Erfindung werden die folgenden Vorteile erzielt:

a) Da der lokale Speicher ein Hochgeschwindigkeitsspeicher ist, ist die Gang- oder Zykluszeit des Zentraleinheit-Befehls kürzer als die Zugriffzeit zum Hauptspeicher.

b) Während die Zentraleinheit einen Zugriff zum lokalen Speicher herstellt, ist ein Zugriff anderer Eingabe/ Ausgabegeräte zum Hauptspeicher möglich.

c) Im Vergleich zu einer Anlage, bei der das Operationssystem in einem Festwertspeicher in Firmware-Weise programmiert ist, kann das Operationssystem einfach

ι - /ρ.

verbessert und modifiziert werden.

d) Da sich der Inhalt des lokalen Speichers dynamisch ändern läßt, läßt sich die Anlage mittels einer entsprechenden Änderung flexibel an verschiedene Anwendungsfälle anpassen.

Im folgenden ist eine bevorzugte Ausführungsform der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen:

Fig.·1 ein Blockschaltbild des Gesamtaufbaus einer

bisherigen Datenverarbeitungsvorrichtung, 15

Fig. 2 ein Blockschaltbild des Aufbaus einer Zentraleinheit, auf die sich die Erfindung bezieht,

Fig. 3 Speicherpläne des Hauptspeichers und des lokalen Speichers, die erfindungsgemäß verwen

det werden, und

Fig. 4 ein Blockschaltbild der Schaltungsanordnung der

Speichersteuereinheit gemäß Fig. 2 25

Fig. 1 ist eingangs bereits erläutert worden.

Das Blockschaltbild von Fig. 2 zeigt den Aufbau einer Zentraleinheit, auf die sich die Erfindung bezieht.

^O Dabei sind nur die die Erfindung betreffenden Teile veranschaulicht. Eine Zentraleinheit (CPU) Il umfaßt eine arithmetische Logikeinheit (ALU) 21, eine lokale Speichereinheit (LMU) 22, eine Speichersteuereinheit (MCU) 23 und eine Sammelschienen-Schnittstelleneinheit (BIU) 24. Die Logikeinheit 21 führt eine logische Berechnung nach Maßgabe von im lokalen Speicher 2 2 oder in einem Hauptspeicher (MMU) 12 gespeicherten Programmdaten durch und steuert die mit der Anlage verbundenen

Eingabe/Ausgabegeräte (an). Die lokale Speichereinheit (LMU) 22 stellt einen zusätzlichen Speicher gemäß der Erfindung darr in ihr ist ein Satz von Programmen gespeichert, die aus einem Operationssystem (OS) des Hauptspeichers 12 häufig benutzt werden.Bei der dargestellten Ausführungsform können gemäß Fig. 3 die Speicherinhalte des den Adressen von 16KB bis 3 2KB entsprechenden Speicherplatzes kopiert und in der lokalen Speichereinheit 22 gespeichert werden. Die Speichersteuereinheit (MCU) 23 ist mit der arithmetischen Logikeinheit 21 und der lokalen Speichereinheit 22 verbunden, und ihr Innenaufbau ist in Fig. 4 dargestellt. Die Speichersteuereinheit 23 umfaßt ein Adressenregister, einen Komparator, Flip-Flops sowie verschiedene Arten von nicht dargestellten Torschaltungen (gates), und sie steuert die erfindungsgemäß vorgesehenen Speichereinheiten (an).

Die Sammelschienen- Kopplungselektronik (BIU) 24 ist in eine solche, die zur Verbindung der Zentraleinheit 11 mit einer Sammelschiene 15 dient und die einen Sammelschienen-Treiber/Empfänger (nicht dargestellt) sowie andere Arten von Torschaltungen (gates) aufweist. Die Sammelschiene 15 wird durch eine Anzahl von Adressenleitungen, Datenleitungen und Steuerleitungen gebildet.

Bei der beschriebenen Datenverarbeitungsvorrichtung liest die Zentraleinheit 11 einen Teil des Operationssystems aus dem Hauptspeicher 12 aus und schreibt diesen Teil in

die lokale Speichereinheit 22 ein. Eine Adresse, die die

Übereinstimmung zwischen einem in die lokale Speichereingeschriebenen Programm
einheit 22/und einem Speicherplatz des Hauptspeichers 12 angibt, wird in einem Adressenregister 54 in der Speichersteuereinheit 23 gesetzt. Danach führt die Zentraleinhext 11 Operationen unabhängig vom Speicherinhalt des lokalen Speichers 22 durch. Sooft die Zentraleinheit 11 einen Zugriff zum Hauptspeicher 12 herstellt, wird eine durch erstere erzeugte oder gelieferte Adresse durch einen

Komparator 55 mit der im Adressenregister 54 gesetzten Größe verglichen. Wenn die von der Zentraleinheit 11 gelieferte Adressendateneinheit innerhalb der Summe der (aus den) im Adressenregister 54 gespeicherten Adressendaten und der Kapazität des lokalen Speichers 22 liegt, stellt die Zentraleinheit 11 einen Zugriff zum lokalen Speicher 22 her. Gleichzeitig wird eine Signalausgabe zur Sammelschiene 15 durch die Sammelschienen- Kopplungselektronik 24 verhindert (prohibited).

Im folgenden sind Aufbau und Arbeitsweise der erfindungsgemäßen Datenverarbeitungsvorrichtung im einzelnen erläutert. Wenn die Anlage initialisiert ist (das Anfangsprogramm geladen ist), wird ein Lader (loader) von einem externen Speicher, z.B. einer mit Eingabe/Ausgabe-Prozessoren 13 und 14 (lOPs) verbundenen Platten(speicher)-einheit, in den Hauptspeicher 12 eingegeben. Durch diesen Lader werden Daten (z.B. Operationssystemprogramm und Anwenderprogramm) von einer Magnetplatteneinheit in den Hauptspeicher 12 eingegeben. Die im Hauptspeicher 12 gespeicherten Daten werden teilweise oder ganz auch in den lokalen Speicher 22 eingegeben. Dabei wird ein Teil jedes dem Speicherbereich des Hauptspeichers 12 zugewiesenen Adressenplatzes auch als Adresse des lokalen Speichers 22 zugewiesen. Die Einschreib- und Lesebefehle werden sowohl im Hauptspeicher 12 als auch im lokalen Speicher 22 gemeinsam benutzt. In diesem Fall muß die Zentraleinheit 11 entweder den Hauptspeicher 12 oder den lokalen Speicher 22, welche dieselben Adressen aufweisen, wählen. Wenn weiterhin ein Programm, das einen Datenbereich im lokalen Speicher 22 aufweist, kopiert und dieses Programm ausgeführt wird, ergibt sich eine gewisse Störung, weil die Daten durch andere Geräte, wie die Eingabe/-Ausgabegeräte, aus diesem Datenbereich ausgelesen werden müssen. In diesem Fall müssen daher Daten in den Datenbereich (data area) des Hauptspeichers 12 eingeschrieben werden.

-Ah.

Zur Lösung dieses Problems ist erfindungsgemäß ein Flip-Flop zur Unterscheidung der Anfangsbetriebsdauer von der Betriebsdurchführdauer vorgesehen. Wenn die Anlage initialisiert ist oder wird, wird ein Befehlswort des Laders aus dem Hauptspeicher 12 ausgelesen, und im Hauptspeicher 12 gespeicherte Daten (z.B. Anwenderprogramm) werden in den lokalen Speicher 22 kopiert.

i
Wenn sich die Anlage dagegen im Betrieb befindet, wird ein Befehlswort des Anwenderprogramms aus dem lokalen Speicher 22 ausgelesen, während Daten (Operationsergebnis aufgrund der Ausführung des Anwenderprogramms) aus dem Hauptspeicher 12 ausgelesen und in ihn eingeschrieben werden.

Fig. 4 veranschaulicht eine Schaltung für die Steuerung der vorstehend beschriebenen Operation. Die Schaltung stellt einen Teil der Speichersteuereinheit (MCU) 23 dar, die einen Regler aufweist, der ein Speicherstartsignal MEMS nach Lieferung eines Lesesignals READ und eines Einschreibsignals WRITE liefert, um eine vorbestimmte Operation auszuführen. Ein derartiger Regler (controller) ist an sich bekannt und braucht daher nicht im einzelnen beschrieben zu werden. Das Lesesignal READ wird an die eine Eingangsklemme eines UND-Glieds 41 sowie die erste Eingangsklemme eines UND-Glieds 44 angelegt. Das Lesesignal READ wird auch über einen Treiber 61 zum lokalen Speicher 22 und über einen Treiber 64 zum Hauptspeicher

^⁰ 12 geliefert. Ein Befehlsabrufzyklus-Signal IFS (das angibt, ob sich die Zentraleinheit 11 in einem Schritt zum Abrufen eines Befehls befindet oder nicht) wird der anderen Eingangsklemme des UND-Glieds 41 aufgeprägt. Das Einschreibsignal WRITE wird der ersten Eingangsklemme eines UND-Glieds 43 zugeführt und außerdem über einen Treiber 62 zum lokalen Speicher 22 und über einen Treiber 65 zum Hauptspeicher 12 geliefert.

Das Speicherstartsignal MEMS wird an die zweiten Eingangsklemmen aller UND-Glieder 4 3, 44 und 45 sowie die dritte Eingangsklemme des UND-Glieds 4 2 und die erste Eingangsklemme eines UND-Glieds 46 gemeinsam (gleichzeitig) angelegt. Weiterhin wird ein Ausgangssignal des UND-Glieds 41 über einen Umsetzer 49 zur ersten Eingangsklemme des UND-Glieds 42 und zur ersten Eingangsklemme des UND-Glieds 45 zugeführt.

Eine Eingangsklemme D eines Flip-Flops 51 nimmt die Daten(einheit) des 2ten Bits der in der arithmetischen Logikeinheit 21 vorgesehenen internen Sammelschiene ab. Eine Eingangsklemme D eines Flip-Flops 52 nimmt Daten des 3ten Bits der internen Sammelschiene in der Logikeinheit

Programmstatuswort- bzw.
21 ab. Ein/ PSW-Aktualisierungssteuersignal PSW LD wird an die Eingangsklemmen CK der Flip-Flops 51 und 52 angelegt. Wenn der PSW-Aktualisierungsbefehl ausgegeben wird, werden die Flip-Flops 51 und 52 gesetzt. Ein Ausgangssignal an einer Ausgangsklemme Q des Flip-Flops 51 wird den dritten Eingangsklemmen der UND-Glieder 43 und 44 zugeführt. Ein an einer Ausgangsklemme Q erscheinendes Ausgangssignal wird der zweiten Eingangsklemme des UND-Glieds 42 und der dritten Eingangsklemme des UND-Glieds 45 zugeführt.

Ein Ausgangssignal von einer Ausgangsklemme Q des Flip-Flops 52 wird als höchstwertigste Bit-Dateneinheit eines Adressenregisters 53 geliefert, in welchem Startadressendaten des lokalen Speichers 22 gespeichert sind. Die von der Zentraleinheit (CPU) Il gelieferten Adressendaten werden im Adressenregister 54 gespeichert. Die in den Adressenregistern 53 und 54 enthaltenen Daten werden dem Komparator 55 zugeführt, der dann die oberen 10-Bitdaten (Daten über dem 14ten Bit, d.h. über der 16KB-ten Adresse bei dieser Ausführungsform) mit im Adressenregister 53 gespeicherten Daten vergleicht, um festzustellen, ob die herauszugreifende Adresse innerhalb der Summe aus den im

-M-

Adressenregister 53 gespeicherten Adressendaten und der Speicherkapazität des lokalen Speichers 22 liegt oder nicht. Ein Ausgangssignal des Komparators 55 wird den § vierten Eingangsklemmen der UND-Glieder 42 und 43 sowie der zweiten Eingangsklemme des UND-Glieds 46 über einen Umsetzer 50 zugeführt.

Ausgangssignale von den UND-Gliedern 42 und 43 werden jQ einem ODER-Glied 47 zugeliefert, dessen Ausgangssignal über einen Treiber 63 als Speicherstartsignal MEMS-L dem lokalen Speicher 22 zugeführt wird. Ausgangssignale der UND-Glieder 44, 45 und 46 werden einem ODER-Glied zugeführt, dessen Ausgangssignal der Sammelschienen-Schnittstelleneinheit (BIU) 24 und außerdem über einen Treiber 66 als Speicherstartsignal MEMS-M dem Hauptspeicher 12 zugeführt wird.

Nachstehend ist die Arbeitsweise der Schaltung nach Fig- 4 erläutert.

Es sei angenommen, daß beim Initialisieren der Anlage das Flip-Flop 51 gesetzt und das Ausgangssignal vom Komparator 55 hoch ist. In diesem Fall entsprechen die im Adressenregister 54 gespeicherten Adressendaten den Adressen von 16KB bis 32KB des Hauptspeichers 12. Wenn die Zentraleinheit 11 das Lesesignal READ und dann nach einer kurzen Zeit das Speicherstartsignal MEMS liefert, ist nur das UND-Glied 44 durchgeschaltet (ON). Sodann

Ϊ30 wird das Speicherstartsignal MEMS-M über das ODER-Glied 48 und den Treiber 66 zum Hauptspeicher 12 geliefert. Gleichzeitig wird ein Signal erzeugt, das einen Zugriff zur Sammelschienen-Schnittstelle 24 ermöglicht. Als Ergebnis wird eine gewünschte Datenreihe über die Sammelschiene 15 aus dem Hauptspeicher 12 ausgelesen.

. Αι

Es sei angenonunen, daß das von der Zentraleinheit 11 gelieferte Einschreibsignal im selben Zustand ist, wobei nur das UND-Glied 43 durchgeschaltet ist und das Speicherc Startsignal MEMS-L über das ODER-Glied 47 und den Treiber 63 zum lokalen Speicher 22 geliefert wird. Infolgedessen werden die aus dem Hauptspeicher 12 ausgelesenen Daten in den lokalen Speicher 22 eingeschrieben.

Im Betrieb(szustand) der Anlage wird jedoch das Flip-Flop 51 rückgesetzt. Es sei nun angenommen, daß das Ausgangssignal des Komparators 55 hoch ist (Speicheradressenbereich: 16KB bis 32KB) und das Lesesignal READ des Befehlsworts von der Zentraleinheit 11 geliefert wird. Wenn die Zentraleinheit 11 das Signal IFS des hohen Pegels liefert, ist das UND-Glied 41 durchgeschaltet. Nach Ablauf einer kurzen Zeitspanne wird das Speicherstartsignal MEMS von der Zentraleinheit 11 zum UND-Glied 42 übertragen, das daraufhin durchschaltet. Daher wird das Speicherstartsignal MEMS-L über das ODER-Glied 47 und den Treiber 63 zum lokalen Speicher 22 übertragen. Da der Lesebefehl READ-L dem lokalen Speicher 22 über den Treiber 61 zugeführt wird, wird ein Befehlswort aus dem lokalen Speicher 22, der mit hoher Geschwindigkeit betrieben wird oder arbeitet, ausgelesen.

Es sei angenommen, daß in diesem Zustand das Lesesignal READ oder das Einschreibsignal WRITE von der Zentraleinheit 11 geliefert und sodann das Speicherstartsignal MEMS ^Q von ihr abgegeben wird. Das UND-Glied 45 ist dabei durchgeschaltet (das UND-Glied 45 ist (stets) durchgeschaltet, außer wenn das Signal IFS und das Signal READ geliefert werden). Das Speicherstartsignal MEMS-M wird dem Hauptspeicher 12 über das ODER-Glied 48 und den Treiber 66 zugeführt. Gleichzeitig wird ein Sammelschienen-Freigabesignal der Sammelschiene 15 zur Schnittstelleneinheit 24 geliefert. Da der Hauptspeicher 12 bereits den Lesebefehl READ-M oder den Einschreibbefehl WRITE-M über den Treiber

η- ■ '

χ 64 bzw. 65 erhalten hat, können die gewünschten Daten über die Sammelschiene 15 in der Zentraleinheit 11 abgerufen werden.

Die Größe des Lese/Einschreibsignals READ/WRITE muß im lokalen Speicher 22 und im Hauptspeicher 12 ausreichend lange vor der Ausgabe des Speicherstartsignals (MEMS-L/ MEMS-M) bestimmt werden. Die Zeit- oder Taktsteuerung zwischen dem Speicherstartsignal und dem Lese/Einschreib-

^q signal ist auch dann gewährleistet, wenn die Schaltung gemäß Fig. 4 hinzugeführt ist, weil die Zeitspanne, während welcher das Lese/Einschreibsignal die Schaltung nach Fig. 4 durchläuft, kurzer ist als die Zeitspanne, während welcher das Speicherstartsignal diese Schaltung passiert.

Wenn das Ausgangssignal des Komparators 55 niedrig wird, wird ein Signal eines hohen Pegels über den Umsetzer 5O zum UND-Glied 46 geliefert, so daß das Speicherstartsignal MEMS über das UND-Glied 46 und das ODER-Glied 48 zum Hauptspeicher 12 übertragen wird.

Das Flip-Flop 52 wird zinn Deaktivieren des lokalen Speichers 22 rückgesetzt. Ein Ausgangssignal von der Ausgangsklemme Q des Flip-Flops 52 wird als höchstwertigstes Bit des Adressenregisters 53 geliefert, so daß das höchstwertigste Bit auf den logischen Pegel "1" gesetzt wird. Infolgedessen wird eine sehr große Größe im Adressenregister 53 gesetzt. Das Ausgangssignal vom Komparator 55 geht auf den niedrigen Pegel über, und das Speicherstartsignal kann nicht zum lokalen Speicher 22 geliefert werden.

Da das Flip-Flop 51 durch den in der Hauptbetriebsart (master mode) ausgegebenen PSW-Aktualisierungsbefehl gesetzt ist oder wird, kann die Größe durch das Anwenderprogramm nicht modifiziert werden. Das Adressenregister 53 kann einen festverdrahteten Konstantschaltkreis aufweisen

rf

Das Anwenderprogramm braucht nicht in einem Bereich von 16KB bis 3 2KB gespeichert zu sein. Auch wenn es überfließt, kann der überlaufende

Programmteil aus dem Hauptspeicher 12 ausgelesen werden, wahrend der im Bereich von 16KB bis 32KB liegende Programmteil aus dem lokalen Speicher 22 ausgelesen wird. Der Anwenderprogrammbereich braucht daher nicht begrenzt zu sein.

Bei der beschriebenen Ausführungsform umfaßt der lokale Speicher 22 acht Chips von Speicherelementen, die jeweils aus 8 Bits χ 2KB bestehen. Ein Speicherelement von 8 Bits χ 8KB befindet sich jedoch derzeit in Ent-Wicklung. Wenn ein solches Speicherelement verwendet wird, sind nur zwei Chips zur Bildung des lokalen Speichers 22 nötig. Die erfindungsgemäße Datenverarbeitungsvorrichtung mit dem lokalen Speicher bietet mithin größere Vorteile als die Datenverarbeitungsvorrichtung unter Verwendung des Cache-Speichers, die eine größere periphere Schaltung und einen Inhaltsverzeichnisspeicher benötigt.

Leerseite

Claims

Patentansprüche

j. Datenverarbeitungsvorrichtung, g e k e η η zeichnet durch einen Hauptspeicher (12), durch eine mit dem Hauptspeicher (12) verbundene und einen Zugriff zu ihm herstellende Zentraleinheit (CPU 11), durch einen mit letzterer verbundenen lokalen Speicher (22), der einen Teil der Adressenplätze des Hauptspeichers (12) als seine Adressen-IQ platze aufweist und zu dem anstelle des Hauptspeichers (12) ein Zugriff durch die Zentraleinheit (11) herstellbar ist, und durch eine Speichersteuereinheit (23) zum Vergleichen einer ersten Adresse, die den genannten Teil der Adressenplätze begrenzt, mit einer zweiten Adresse, die von der Zentraleinheit (11) erzeugt bzw. geliefert wird, wenn letztere einen Speicherzugriff zum Hauptspeicher (12) anfordert, um zu bestimmen, ob die zweite Adresse innerhalb des genannten Teils der Adressenplätze enthalten ist oder nicht, und um der Zentraleinheit (11) Steuerdaten zu liefern, die angeben, ob ein Zugriff zum Hauptspeicher (12) oder zum lokalen Speicher (22) hergestellt werden soll.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Speichersteuereinheit (23) einen Komparator (55) zum Vergleichen von erster und zweiter Adresse sowie ein Flip-Flop (61) zur Anzeige eines Status¹ der Datenverarbeitungsvorrichtung aufweist, bei dem die Steuerdaten zur Zentraleinheit (11) geliefert werden, so daß ein Zugriff zum Hauptspeicher (12) nach Maßgabe eines Lesebefehls und ein Zugriff zum lokalen Speicher (22) nach Maßgabe eines Einschreibbefehls erfolgen, wenn das Flip-Flop (51) auf einem

^ (bestimmten) logischen Pegel bleibt und der Komparator (55) feststellt, daß die zweite Adresse innerhalb des im lokalen Speicher (22) zugewiesenen Adressenbereichs liegt, und bei dem die Steuerdaten

der Zentraleinheit (11) zugeliefert werden, so daß ein Zugriff zum lokalen Speicher (22) nach Maßgabe des Lesebefehls und zum Hauptspeicher (12) nach Maßgäbe des Einschreibbefehls erfolgt, wenn das Flip-Flop (51) auf dem anderen logischen Pegel bleibt und der Komparator (55) feststellt, daß die zweite Adresse innerhalb des im lokalen Speicher (22) zugewiesenen Adressenbereichs liegt.
3. Datenverarbeitungsvorrichtung, insbesondere nach Anspruch 1 und/oder 2, gekennzeichnet durch einen Hauptspeicher (12) und durch eine mit letzterem über eine Sammelschiene (15) verbundene Zentraleinheit

(11) mit einer arithmetischen Logikeinheit (21), einem mit letzterer ohne Zwischenschaltung (intermediacy) einer Sammelschiene (15) verbundenen lokalen Speicher (22), der einen Teil eines Adressenplatzes des Hauptspeichers (12) als eigene Adresse bestimmt oder definiert und der anstelle des Hauptspeichers

(12) durch die arithmetische Logikeinheit (21) zugreifbar ist, einer Einrichtung zum Setzen einer ersten Adresse, die den genannten Teil des Adressenplatzes angibt, einem Komparator (55) zum Vergleichen der ersten Adresse mit einer zweiten, von der arithmetischen Logikeinheit (21) gelieferten Adresse, wenn die arithmetische Logikeinheit (21) einen Speicherzugriff zum Hauptspeicher (12) anfordert, und zur Bestimmung, ob die zweite Adresse innerhalb eines im lokalen Speicher (22) zugewiesenen Adressenbereichs liegt oder nicht, einem Flip-Flop (51), das einen Status der Datenverarbeitungsvorrichtung angibt oder anzeigt, einer Speichersteuereinheit (23) zur Lieferung von Steuerdaten zur Zentraleinheit (11), so daß ein Zugriff zum Hauptspeicher (12) nach Maßgabe eines Lesebefehls und zum lokalen Speicher (22) nach Maßgabe eines Einschreibbefehls erfolgt, wenn sich das

Flip-Flop (51) auf dem einen logischen Pegel befindet und wenn der Komparator (55) feststellt, daß die zweite Adresse innerhalb des im lokalen Speicher (22) zugewiesenen Adressenbereichs liegt, und zur Lieferung der Steuerdaten zur Zentraleinheit (11) für einen Zugriff zum lokalen Speicher (22) nach Maßgabe des Lesebefehls und zum Hauptspeicher (12) nach Maßgabe des Einschreibbefehls, wenn sich das Flip-Flop

(51) auf dem anderen logischen Pegel befindet und wenn der Komparator (55) feststellt, daß die zweite Adresse innerhalb des im lokalen Speicher (22) zugewiesenen Adressenbereichs liegt, und einer Sammelschienen-Schnittstelleneinheit (24) zur Verhinderung der Belegung der Sammelschiene (15) in Abhängigkeit von einem von der Speichersteuereinheit (23) gelieferten Signal.
4. Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß eine Einrichtung (52, 53) zum Deaktivieren des lokalen Speichers (22) vorgesehen ist.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Einrichtung (52, 53) zum Deaktivieren des lokalen Speichers (22) ein Flip-Flop (52), das ein spezifisches Bit der ersten Adresse zwecks Überschreitung des im lokalen Speicher (22) zugewiesenen Adressenbereichs modifiziert, und ein Register (53)

zur Speicherung einer modifizierten Adresse aufweist. 30
6. Verfahren zur Datenverarbeitung, dadurch gekennzeichnet, daß Daten von einem externen Speicher in einen Hauptspeicher geladen werden, daß ein Teil der im Hauptspeicher gespeicherten Daten ausgelesen wird und die ausgelesenen Daten sequentiell in eine Adresse eines lokalen Speichers eingeschrieben werden, welche einer Adresse des Hauptspeichers entspricht, aus der die Daten ausgelesen (worden) sind, und daß ein

Zugriff zum lokalen Speicher zwecks Auslesung der Daten aus der Adresse des Hauptspeichers, welche der Adresse der in den lokalen Speicher eingeschriebenen Daten entspricht, und ein Zugriff zum Hauptspeicher zwecks Auslesung oder Einschreibung der Daten vom Hauptspeicher aus der bzw. in die Adresse (η), mit Ausnahme der Adresse, welche der Adresse der in den lokalen Speicher eingeschriebenen Daten entspricht, vorgenommen werden·
7. Verfahren zur Datenverarbeitung, dadurch gekennzeichnet, daß Daten von einem externen Speicher in einen Hauptspeicher geladen werden, daß ein einen Status einer Datenverarbeitungsvorrichtung angebendes Flip-Flop in einen ersten Zustand gesetzt wird, daß ein Teil der im Hauptspeicher gespeicherten Daten ausgelesen wird und die ausgelesenen Daten sequentiell in eine Adresse eines lokalen Speichers eingeschrieben werden, welche einer Adresse des Hauptspeichers entspricht, aus der die Daten ausgelesen (worden) sind, daß das Flip-Flop in einen zweiten Zustand gesetzt wird und daß ein Anwenderprogramm so ausgeführt wird, daß dann, wenn eine Adresse, zu der ein Zugriff erfolgen soll, beim Auslesen eines Befehlsworts innerhalb öines Adressenbereichs des lokalen Speichers liegt, aus letzterem Daten ausgelesen werden, während dann, wenn die auszugreifende Adresse beim Auslesen eines Befehlsworts nicht innerhalb des Adressenbereichs des lokalen

°Q Speichers liegt, Daten aus dem Hauptspeicher ausgelesen werden, so daß Daten aus dem Hauptspeicher ausgelesen bzw. in ihn eingeschrieben werden.