DE4135031C2 - Eingabe/Ausgabe-Einrichtung und Verfahren zum Betreiben einer Eingabe/Ausgabe-Einrichtung - Google Patents

Description

Die Erfindung bezieht sich auf eine Eingabe/Ausgabe-Einrichtung nach dem Oberbegriff des Patenanspruches 1 und auf ein Verfahren zum Betreiben einer Eingabe/Ausgabe-Einrich­ tung nach dem Oberbegriff des Patentanspruches 9. Es handelt sich dabei insbesondere um Eingabe/Ausgabe-Einrichtungen zum Steuern der Eingabe/Ausgabe für ein Eingabe/Ausgabe-System des Getrennt­ types.

Im folgenden wird Eingabe/Ausgabe auch mit "E/A" abgekürzt.

Aus dem US-Patent 4,646,230 ist eine Eingabe/Ausgabe-Einrichtung bekannt, bei der Adressen codiert und decodiert werden. Dabei sind Adreßspeicher vorgesehen und E/A-Einrichtungen sind über E/A-Pro­ zessoren und einen Bus mit einer Datensteuerung verbunden. Eine derartige Einrichtung weist jedoch die Beschränkung auf, daß bei der Übertragung von großen Datenmengen in E/A-Puffern häufig zwi­ schengespeichert werden muß, so daß die Übertragung nur langsam verläuft.

Es gibt eine E/A-System vom Getrennttyp (E/A-System), bei dem Ein­ gabe/Ausgabe "abgebildet" ist, und ein E/A-System, bei dem der Spei­ cher abgebildet ist, in E/A-Systemen von Mikroprozessoren. Fig. 10 zeigt einen Adreßplatz in einem E/A-System mit abgebildeter Ein­ gabe/Ausgabe und Fig. 11 zeigt einen Adreßplatz in einem E/A-Sy­ stem mit abgebildetem Speicher.

Wie in Fig. 10 gezeigt ist, sind Speicher in einem Speicherplatz angeordnet und E/A-Einrichtungen sind in einem E/A-Platz des E/A- Systemes mit abgebildeter Eingabe/Ausgabe angeordnet. Wie in Fig. 11 gezeigt ist, sind E/A-Einrichtung in einem Teil des Bereiches auf dem Speicherplatz in einem E/A-Systeme mit abgebildetem Spei­ cher angeordnet. Fig. 12 ist ein Blockschaltbild einer Struktur eines E/A-Systemes mit abgebildeter Eingabe/Ausgabe, das herkömm­ liche E/A-Einrichtungen enthält. E/A-Einrichtungen 100 und Spei­ cher 300 sind mit einer Zentralverarbeitungseinheit (im folgenden "CPU" genannt) 200 durch einen Datenbus DP, einen Adreßbus AB und einen Steuerbus CB verbunden. Ein von der CPU 200 und abgegebenes Identifikationssignal M/I wird an einen Decoder 400 durch einen Inverter G4 angelegt. Eine Mehrzahl von Ausgangssignalen des Deco­ ders 400 werden an E/A-Einrichtungen 100 als Chipauswahlsignale CS angelegt. Ein von der CPU 200 zugeführtes Identifikationssignal M/I wird an einen Decoder 500 angelegt. Eine Mehrzahl von Aus­ gangssignalen des Decoders 500 wird an Speicher 300 als entspre­ chende Chipauswahlsignale CS angelegt.

Adreßsignale A15-A4 werden an den Decoder 400 angelegt und Adreßsignale A3-A0 werden an die E/A-Einrichtungen 100 angelegt. Adreßsignale A19-A10 werden an den Decoder 500 angelegt und Adreßsignale A9-A0 werden an die Speicher 300 angelegt. Dadurch werden durch die Adreßsignale A15-A0 bezeichnete Adressen in dem E/A-Platz den E/A-Einrichtungen 100 zugeordnet und durch die Adreßsignale A19-A0 bezeichnete Adressen in dem Speicherplatz werden den Speichern 300 zugeordnet.

Das Identifikationssignal M/I wird zum Feststellen benutzt, ob Adreßsignale auf dem Adreßbus AB eine Adresse in dem E/A-Platz oder eine Adresse in dem Speicherplatz bezeichnen. Entweder wird der Decoder 400 oder der Decoder 500 als Reaktion auf das Identi­ fikationssignal M/I aktiviert. Das Ausgangssignal des Decoders 400 aktiviert eine der E/A-Einrichtungen 100. Das Ausgangssignal des Decoders 500 aktiviert einen der Speicher 300.

Eine externe Vorrichtung wie ein Drucker, eine Tastatur oder eine Kommunikationsleitung ist mit den E/A-Einrichtungen 100 verbunden. Da die Betriebsgeschwindigkeit der externen Vorrichtung sich norma­ lerweise von der der CPU 200 unterscheidet, weist jede der E/A- Einrichtungen ein Register zum zeitweiligen Speichern von Daten, die an die externe Vorrichtung zu übertragen sind, und von Daten, die von der externen Vorrichtung empfangen werden, auf. Jeder der E/A-Einrichtungen 100 funktioniert als Schnittstelle zwischen der CPU 200 und der externen Vorrichtung.

Die von der CPU 200 angelegten Daten oder die durch die CPU 200 aus den Speichern 300 ausgelesenen Daten werden zu den Registern innerhalb der E/A-Einrichtungen 100 durch den Datenbus DB übertra­ gen und zeitweilig darin gespeichert. Die gespeicherten Daten wer­ den an die externe Vorrichtung übertragen.

Die von der externen Vorrichtung empfangenen Daten werden zeitwei­ lig in den Registern innerhalb der E/A-Einrichtungen gespeichert. Die gespeicherten Daten werden an die CPU 200 durch den Datenbus DB oder zu den Speichern 300 durch die CPU 200 übertragen. Die E/A-Einrichtungen 100 werden durch ein von der CPU 200 durch den Steuerbus CB angelegtes Steuersignal gesteuert.

Es ist notwendig, daß die Speicherkapazität des in jeder E/A-Ein­ richtung 100 vorhandenen Registers zu erhöhen, damit der Betrag der Daten erhöht werden kann, die von der externen Vorrichtung an das E/A-System mit Eingabe/Ausgabe-Abbildung übertragen werden, als auch der Daten, die von dem E/A-System an die externe Vorrich­ tung übertragen werden. Der E/A-Platz ist jedoch im allgemeinen kleiner als der Speicherplatz.

Selbst wenn jedoch der E/A-Platz groß ist, wird dessen Software zum Zugreifen auf den großen E/A-Platz kompliziert.

Wenn die Speicherkapazität der Register in den E/A-Einrichtungen klein ist, müssen Daten viele Male von der CPU 200 oder den Spei­ chern 300 durch den Datenbus DB übertragen werden, wenn ein großer Betrag von Daten an die externe Vorrichtung zu übertragen ist. Während der Datenübertragung kann der Datenbus DB nicht für andere Verarbeitung benutzt werden.

Aus der US-Firmenschrift: 80386 Hardware Reference Manual, Intel Corp. 1987, S. 8-1 sind eine Eingabe-/Ausgabeeinrichtung zum Steuern des Eingebens/Ausgebens von Daten an eine/von einer externen Vorrichtung und ein Verfahren zum Betreiben einer Ein­ gabe-/Ausgabeeinrichtung zum Steuern Eingebens/Ausgebens von Daten an eine/von einer externen Vorrichtung bekannt. Dabei han­ delt es sich um ein "I/O-Mapping"-Verfahren, bei dem Identifika­ tionssignale und Speichereinrichtungen (Register) eingesetzt werden.

Gegenüber diesem Stand der Technik ist es Aufgabe der vorliegen­ den Erfindung den adressierbaren Speicherbereich für den Ein­ gabe-/Ausgabe-Bereich einer Eingabe-/Ausgabeeinrichtung zu erhö­ hen.

Diese Aufgabe wird gelöst durch eine Eingabe-/Ausgabeeinrichtung mit den Merkmalen des Patentanspruches 1.

Bevorzugte Ausgestaltungen der Eingabe-/Ausgabeeinrichtung sind in den Unteransprüchen 2 bis 8 angegeben.

Schließlich stellt auch das Betriebsverfahren mit den Merkmalen des Patentanspruches 9 eine Lösung der obigen Aufgabe dar.

Wenn ein Identifikationssignal den Speicherplatz bezeichnet, wird die Speichereinrichtung aktiviert. Die Übertragungsdaten werden in die Speichereinrichtung geschrieben, oder die in der Speichereinrich­ tung gespeicherten Empfangsdaten werden als Reaktion auf ein Adreßsignal ausgelesen, das von der Zentralverarbeitungseinheit durch den Adreßbus angelegt ist.

Wenn andererseits das Identifikationssignal den E/A-Platz bezeichnet, wird die Steuereinrichtung aktiviert. Steuerdaten werden in der Halteeinrichtung innerhalb der Steuereinrichtung als Reaktion auf ein Adreßsignal gespeichert, das von der Zentralverarbeitungsein­ heit durch den Adreßbus angelegt ist. Die Steuereinrichtung liest Übertragungsdaten von der Speichereinrichtung aus und überträgt diese zu der externen Vorrichtung oder schreibt die von der exter­ nen Vorrichtung angelegten Empfangsdaten in die Steuereinrichtung auf der Grundlage der Steuerdaten ein.

Da bei der Eingabe/Ausgabe-Einrichtung die Speichereinrichtung zum zeitweiligen Speichern der Übertragungsdaten und der Empfangsdaten in dem Speicherplatz ange­ ordnet ist, kann ein großer Betrag von Daten an die externe Vorrichtung eingegeben werden oder von dieser ausgegeben werden, selbst wenn der E/A-Platz klein ist.

Da Übertragung/Empfang von Daten zwischen der Speichereinrichtung und der externen Vorrichtung durch die in der Halteeinrichtung in­ nerhalb der Steuereinrichtung gehaltenen Steuerdaten gesteuert werden kann, kann die Software einfach gemacht werden.

Da weiter der Datenbus freigegeben wird, nachdem die Steuerdaten in der Halteeinrichtung innerhalb der Steuereinrichtung gehalten werden, wird die Zeitdauer verkürzt, während der der Datenbus be­ setzt ist.

Bevorzugte Weiterbildungen der Erfindung sind in den jeweiligen Unteransprüchen gekennzeichnet.

Es folgt die Beschreibung eines Ausführungsbeispieles anhand der Figuren.

Von den Figuren zeigen:

Fig. 1 ein Blockschaltbild einer Anordnung eines E/A-Systemes mit E/A-Abbildung, das E/A-Einrichtungen gemäß einer Aus­ führungsform der Erfindung verwendet;

Fig. 2 ein Blockschaltbild einer Anordnung einer E/A-Einrichtung gemäß der Ausführungsform von Fig. 1;

Fig. 3 ein Diagramm eines Adressenplatzes in dem E/A-System mit E/A-Abbildung von Fig. 1;

Fig. 4 ein Blockschaltbild der Anordnung einer Übertragungsemp­ fangssteuerschaltung mit der E/A-Einrichtung von Fig. 2;

Fig. 5 ein Blockschaltbild der Anordnung eines ersten in Fig. 4 enthaltenen Registers;

Fig. 6 ein Blockschaltbild der Anordnung eines in Fig. 1 gezeig­ ten Decoders;

Fig. 7 ein Diagramm einer Einzelheit der Anordnung des Decoders von Fig. 6;

Fig. 8 ein Flußdiagramm eines Übertragungsbetriebes bei der E/A- Einrichtung der obigen Ausführungsform;

Fig. 9 ein Flußdiagramm eines Empfangsbetriebes bei der E/A-Ein­ richtung der obigen Ausführungsform;

Fig. 10 ein Diagramm eines Adressenplatzes in einem E/A-System mit E/A-Abbildung;

Fig. 11 ein Diagramm eines Adressenplatzes in einem E/A-System mit Speicherabbildung;

Fig. 12 ein Blockschaltbild einer Anordnung eines herkömmlichen E/A-Systemes mit E/A-Abbildung.

Jede der in Fig. 1 gezeigten E/A-Einrichtungen 1 weist eine inte­ grierte Halbleiterschaltung auf. Die Mehrzahl von E/A-Einrichtun­ gen 1 und ein Speicher 6 sind mit einer CPU 2 über einen Datenbus DB, einen Adreßbus AB, und einen Steuerbus CB verbunden. Ein Iden­ tifikationssignal M/I wird an einen Decoder 3 über eine in dem Steuerbus CB enthaltene Steuerleitung angelegt. Adreßsignale A19- A4 werden an den Decoder 3 angelegt. Adreßsignale A11-A0 werden an jede der E/A-Einrichtungen 1 angelegt, und Adreßsignale A19- A0 werden an den Speicher 6 angelegt.

Eine externe Vorrichtung wie ein Drucker 4 oder eine Tastatur 5 ist mit jeder der E/A-Einrichtungen 1 verbunden. Kommunikationsleitun­ gen oder andere externe Vorrichtungen können jeder der E/A-Einrich­ tungen 1 verbunden sein. Als Reaktion auf das Identifikationssi­ gnal M/I wird entweder der Decoder 3 oder der Speicher 6 akti­ viert. Der Decoder 3 decodiert die Adreßsignale A19-A4 und legt ein Chipauswahlsignal CS an eine der Mehrzahl von E/A-Einrichtun­ gen 1. Jede E/A-Einrichtung 1 wird als Reaktion auf das Chipaus­ wahlsignal CS aktiviert.

Die in Fig. 2 gezeigte E/A-Einrichtung 1 weist einen Speicher 10 zum Speichern von Übertragungsdaten für die externe Vorrichtung und Empfangsdaten von der externen Vorrichtung, einen Datenselektor 20, einen Adreßselektor 30, eine Übertragungsempfangssteuerschaltung 40 zum Steuern des Übertragungsbetriebes und des Empfangsbetrie­ bes, eine Empfangserfassungsschaltung 50, eine Busschnittstellen­ einheit 60, und einen Taktgenerator 70 auf. Die Busschnittstellen­ einheit 60 ist mit einem Datenbus DB, einem Adreßbus AB und einem Steuerbus CB verbunden. Das Chipauswahlsignal CS wird an die Bus­ schnittstelleneinheit 60 von dem Decoder 3 (sh. Fig. 1) angelegt. Adreßsignale A11-A0 werden an den Adreßselektor 30 von der Bus­ schnittstelleneinheit 60 angelegt, und Adreßsignale A3-A0 werden an die Übertragungsempfangssteuerschaltung 40 von der Busschnitt­ stelleneinheit 60 angelegt.

Die Busschnittstelleneinheit 60 erzeugt das Identifikationssignal M/I, ein Schaltsignal WR und ein Lesesignal RD als Reaktion auf ein durch den Steuerbus CB angelegtes Steuersignal. Das Iden­ tifikationssignal M/I, das Schreibsignal WR und das Lesesignal RD werden an den Speicher 10 und die Übertragungsempfangssteuerschal­ tung 40 angelegt. Die Übertragungsempfangssteuerschaltung 40 legt Adreßsignale a11-a0 an den Adreßselektor 30 zum Zeitpunkt des Übertragens und Empfangens von Daten an. Der Adreßselektor 30 wählt entweder die von der Busschnittstelleneinheit 60 angelegten Adreßsignale A11-A0 oder die von der Übertragungsempfangssteuer­ schaltung 40 angelegten Adreßsignale a11-a0 aus und legt diese an den Speicher 10 als Reaktion auf das Steuersignal von der Übertra­ gungsempfangssteuerschaltung 40 an.

Der Datenselektor 20 und die Übertragungsempfangssteuerschaltung 40 sind mit der Busschnittstelleneinheit 60 durch den Datenbus DB verbunden. Der Datenselektor 20 ist ebenfalls mit der externen Ausrüstung durch einen Datenübertragungsweg TP verbunden. Der Da­ tenselektor 20 wählt entweder den Datenbus DB oder den Datenüber­ tragungspfad TP aus und verbindet ihn mit den im Speicher 10 als Reaktion auf das Steuersignal von der Übertragungsempfangssteuer­ schaltung 40.

Die Empfangserfassungsschaltung 50 erfaßt, daß Daten von der ex­ ternen Ausrüstung über den Datenübertragungsweg TP übertragen wer­ den, und legt ein Erfassungssignal DET an die Übertragungsempfangs­ steuerschaltung 40 an. Die Übertragungsempfangssteuerschaltung 40 erzeugt ein Übertragungsbefehlssignal TR, das die Übertragung von Daten aktiviert, und ein Empfangsbefehlssignal RE, das den Empfang von Daten aktiviert, und sie legt diese an den Adreßselektor 30 und an den Datenselektor 20 an.

Der Taktgenerator 70 empfängt von außen ein Systemtaktsignal CK und erzeugt ein internes Taktsignal iCK zum Steuern der Zeitpunkte bzw. Taktabfolge der einzelnen internen Schaltungen.

Wie in Fig. 3 gezeigt ist, ist die Übertragungsempfangssteuer­ schaltung 40 innerhalb der E/A-Einrichtung 1 in dem E/A-Platz an­ geordnet und der Speicher 10 innerhalb der E/A-Einrichtung 1 ist in einem Teil des Bereiches innerhalb des Speicherplatzes angeord­ net. Der in Fig. 1 gezeigte Speicher 6 ist in einem anderen Be­ reich des Speicherplatzes angeordnet.

Wie in Fig. 2 gezeigt ist, wird eine Adresse in dem Speicher durch die an den Adreßselektor 30 angelegten Adreßsignale A11-A0 bezeichnet. Eine Adresse in dem E/A-Platz wird durch die an die Übertragungsempfangssteuerschaltung 40 angelegten Adreßsignale A3- A0 bezeichnet. Ob die Adreßsignale A11-A0 auf dem Adreßbus AB eine Adresse in dem Speicherplatz oder eine Adresse in dem E/A- Platz bezeichnen, wird durch das Identifikationssignal M/I festge­ stellt.

Die in Fig. 4 gezeigte Übertragungsempfangssteuerschaltung 40 weist einen Decoder 41; ein erstes bis sechstes Register R1-R6; einen ersten und zweiten Zähler CT 1, CT 2; Addierer 42, 44; Kompa­ ratoren 43, 45 und ein ODER-Gatter 46 auf.

Der Decoder 41 wird durch das Identifikationssignal M/I aktiviert, er decodiert die Adreßsignale A3-A0 und aktiviert einen des er­ sten bis sechsten Registers R1-R6.

Wie in Fig. 5 gezeigt ist, wird ein Ausgangssignal des Decoders 41 an ein Auswahlanschluß SEL des ersten Registers R1 angelegt. Ein Schreibsignal WR und ein Lesesignal RD werden an einen Schaltsteu­ eranschluß WRITE bzw. an einen Lesesteueranschluß READ des ersten Registers 1 angelegt. Ein Dateneingangsanschluß DI und einen Da­ tenausgangsanschluß DA des ersten Registers R1 sind mit dem Daten­ bus DB verbunden. Der Aufbau des zweiten bis sechsten Registers R2- R6 ist der gleiche wie der in Fig. 5 gezeigte.

Das Ausgangssignal des Decoders 41, das Schreibsignal WR, das Le­ sesignal RD und der Datenbus DB sind in Fig. 4 aus Vereinfachungs­ gründen nicht gezeigt.

Der in Fig. 6 gezeigte Decoder 3 weist einen Decoder 31 für den Speicherplatz, einen Decoder 32 für den E/A-Platz und eine Kombi­ nationsschaltung 33 auf. Das Identifikationssignal M/I wird an den Chipauswahlanschluß CS des Decoders 31 für den Speicherplatz ange­ legt. Das Identifikationssignal M/I wird an den Chipauswahlan­ schluß CS des Decoders 32 für den I/O-Platz über einen in Werte GU angelegt. Die Adreßsignale A19-A12 werden an den Decoder 31 für den Speicherplatz angelegt, und die Adreßsignale A15-A4 werden an den Decoder 32 für den E/A-Platz angelegt.

Die Kombinationsschaltung 33 legt ein Chipauswahlsignal CS an eine der Mehrzahl von E/A-Einrichtungen an, als Reaktion auf ein Aus­ gangssignal des Speicherplatzdecoders 31 und eines Ausgangssigna­ les des E/A-Platzdecoders 32.

Wie in Fig. 7 gezeigt ist, weist der Speicherplatzdecoder 31 eine Mehrzahl von UND-Gatter G1 auf. Ein Identifikationssignal M/I und die Adreßsignale A19-A12 oder invertierte Signale davon werden an jedes UND-Gatter G1 angelegt. Der E/A-Platzdecoder 32 weist eine Mehrzahl von UND-Gatter G2 auf. Ein invertiertes Signal des Identifikationssignales M/I und die Adreßsignale A15-A4, oder davon invertierte Signale werden an jedes der UND-Gatter G2 angelegt. Die Kombinationsschaltung 33 weist eine Mehrzahl von ODER-Gatter G3 auf. Ein Ausgangssignal von einem UND-Gatter G1 in dem Speicherplatzdecoder 31 und ein Ausgangssignal von einem UND- Gatter G2 in dem E/A-Platzdecoder 32 werden an jedes der ODER-Gat­ ter G3 angelegt. Ein Ausgangssignal von jedem der ODER-Gatter G3 ist ein Chipauswahlsignal CS.

Es folgt die Beschreibung des Betriebes der E/A-Einrichtungen 1, insbesondere unter Bezugnahme auf die Fig. 1 und 2.

Zuerst wird die Beschreibung des Betriebes des Schreibens von Übertragungsdaten in den Speicher 10 innerhalb der E/A-Einrichtung 1 von der CPU gegeben. In diesem Fall bezeichnet das Identifikati­ onssignal M/I den Speicherplatz. Die CPU 2 legt die Übertragungs­ daten an den Datenbus DB an. Der Datenselektor 20 legt die Über­ tragungsdaten des Datenbusses DB an den Speicher 10 an. Der Adreß­ selektor 30 legt die Adreßsignale A11-A0 an den Speicher 10 an. Als Ergebnis werden die Übertragungsdaten in die durch die Adreß­ signale A11-A0 bezeichneten Adressen geschrieben.

Jetzt wird der Betrieb des Lesens der in dem Speicher 10 gespei­ cherten Empfangsdaten beschrieben. In diesem Fall bezeichnet das Identifikationssignal M/I ebenfalls den Speicherplatz. Der Adreßs­ elektor 20 legt die Adreßsignale A11-A0 an den Speicher 10 an. Als Ergebnis werden die Empfangsdaten aus den durch die Adreßsi­ gnale A11-A0 bezeichneten Adressen ausgelesen. Der Datenselektor 20 übergibt die aus dem Speicher 10 ausgelesenen Empfangsdaten an den Datenbus DB. Die Empfangsdaten auf dem Datenbus DB werden an die CPU 2 übertragen.

Der Betrieb des Übertragens von Daten von dem Speicher 10 inner­ halb der E/A-Einrichtung 1 an eine externe Ausrüstung wird im fol­ genden beschrieben, insbesondere unter der Bezugnahme auf die Fig. 4 und 8.

Zuerst werden Übertragungsdaten in den Speicher 10 innerhalb der E/A-Einrichtung 1 von der CPU 2 durch den oben beschriebenen Be­ trieb geschrieben (Schritt S1). Dann bezeichnet das Identifika­ tionssignal M/I den E/A-Platz. Zuerst werden die eine führende Adresse darstellende Daten in das zweite Register R2 (sh. Fig. 4) innerhalb der Übertragungsempfangssteuerschaltung 40 von der CPU 2 über den Datenbus DB geschrieben (Schritt S2). Die die Zahl der Bytes darstellenden Daten werden in das dritte Register R3 von der CPU durch den Datenbus DB geschrieben (Schritt S3). Weiterhin wird ein Übertragungsanforderungsbefehl in das erste Register R1 von der CPU 2 durch den Datenbus DB geschrieben (Schritt S4). Als Ergebnis wird das Übertragungsbefehlssignal TR von dem Register R1 zur Ver­ fügung gestellt. Ein Zählbetrieb durch den Zähler CT 1 wird begon­ nen, nachdem der Inhalt des ersten Zählers CT 1 als Reaktion auf das Übertragungsbefehlssignal TR zurückgesetzt ist, (Schritt S5). Der Addierer 42 addiert die gezählten Werte des Zählers CT 1 zu den Daten, die die führende Adresse darstellen und in dem zweiten Register R2 gehalten sind, und stellt das Resultat als Adreßsi­ gnale a11-a0 zur Verfügung (Schritt S6). Die Adreßsignale a11- a0 werden dem Speicher 10 durch den Adreßselektor 30 (sh. Fig. 2) zugeführt. Als Ergebnis werden die Übertragungsdaten aus dem Spei­ cher 10 ausgelesen (Schritt S7).

Der Datenselektor 20 überträgt die aus dem Speicher 10 ausgelese­ nen Übertragungsdaten an die externe Ausrüstung über den Daten­ übertragungsweg TP (Schritt S8). Danach wird der Zählwert des CT 1 um 1 erhöht (sh. Fig. 4) (Schritt S9). Der Komparator 43 ver­ gleicht den Zählwert des Zählers CT 1 mit dem die Zahl der Bytes darstellenden Wert der in dem dritten Register R3 gehalten wird (Schritt S10). Wenn der Zählwert nicht mit dem die Zahl der Bytes darstellenden Wert übereinstimmt, werden die Schritte S6-S9 wie­ derholt.

Wenn der Zählwert mit dem die Zahl der Bytes darstellenden Wert übereinstimmt, wird von dem Komparator 43 ein Koinzidenzsignal EQ abgegeben. Das Koinzidenzsignal EQ wird an das erste Register R1 durch das ODER-Gatter 46 als Rücksetzsignal RST angelegt. Als Re­ sultat werden die Inhalte des ersten Registers R1 zurückgesetzt (Schritt S11). Ein Ausgangssignal des ODER-Gatters 46 wird an die CPU 2 durch die Busschnittstelleneinheit 60 als ein Unterbre­ chungssignal INT angelegt (Schritt S12).

Im folgenden wird der Betrieb des Schreibens von der externen Aus­ rüstung empfangenen Daten in den Speicher 10 unter Bezugnahme auf die Fig. 9 beschrieben.

Als erstes wird ein Bereich zum Empfangen von Daten in dem Spei­ cher 10 vorgesehen (Schritt S21).

Dann bezeichnet das Identifikationssignal M/I den E/A-Platz. Zuer­ st werden die die führende Adresse darstellenden Daten in das in Fig. 4 gezeigte Register R4 von der CPU 2 durch den Datenbus DB geschrieben (Schritt S22). Die die letzte Adresse darstellende Da­ ten werden ebenfalls in das fünfte Register R5 durch die CPU 2 durch den Datenbus DB geschrieben (Schritt S23). Weiterhin wird ein Empfangsanforderungsbefehl in das Register R1 von der CPU 2 durch den Datenbus DB geschrieben (Schritt S24).

Die Empfangserfassungsschaltung 50 (in Fig 2 gezeigt) erfaßt, ob die Empfangsdaten von der externen Ausrüstung an den Datenübertra­ gungsweg TP angelegt sind. Wenn die Empfangsdaten an den Daten­ übertragungsweg TP angelegt sind, wird ein Erfassungssignal DET er­ zeugt. Nachdem die Inhalte des in Fig. 4 gezeigten zweiten Zählers CT 2 als Reaktion auf das Erfassungssignal DIT zurückgesetzt sind, wird der Zählbetrieb durch den Zähler CT 2 gestartet (Schritt S25).

Der Addierer 44 addiert den Zählwert des Zählers CT 2 zu den die führende Adresse darstellenden Daten, die in dem vierten Register R4 gehalten sind, und stellt das Ergebnis als Adreßsignale a11- a0 zur Verfügung (Schritt S27).

Der Komparator 45 vergleicht die von dem Addierer 44 angelegten Adreßsignale a11-a0 mit den die Schlußadresse darstellenden Daten, die in dem fünften Register R5 gehalten sind (Schritt S28).

Wenn die Adreßsignale a11-a0 nicht mit den die Schlußadresse darstellende Daten übereinstimmen, werden die Adreßsignale a11- a0 an den Speicher 10 durch den Adreßselektor 30 (sh. Fig. 2) an­ gelegt. Zusätzlich legt der Datenselektor 20 die Empfangsdaten auf dem Datenübertragungsweg TP an den Speicher 10 an. Als Ergebnis werden die Empfangsdaten in die durch die Adreßsignale a11-a0 bezeichneten Adressen geschrieben (Schritt S29). Danach wird der Inhalt des zweiten Zählers CT 2 um eins erhöht (Schritt S30).

Die Empfangserfassungsschaltung 50 umfaßt, ob die Empfangsdaten auf dem Datenübertragungsweg TP die Schlußdaten sind (Schritt S31). Wenn die Empfangsdaten nicht die Schluß bzw. Enddaten sind, werden die Schritte S27 bis S30 wiederholt.

Wenn die Daten auf dem Datenübertragungsweg TP die Enddaten sind, wird der Zählwert des zweiten Zählers CT 2 zu dem sechsten Regi­ ster R6 übertragen (Schritt S32). Der zu dem sechsten Register R6 übertragene Zählwert wird zu der CPU 2 durch den Datenbus DB über­ tragen. Wenn dagegen die Adreßsignale a11-a0 mit den die Endadresse darstellenden Daten in Schritt S28 übereinstimmen, wird ein Koinzidenzsignal EQ von dem Komparator 45 zur Verfügung ge­ stellt. Das Koinzidenzsignal EQ wird an das erste Register R1 durch das ODER-Gatter 46 als ein Rücksetzsignal RST angelegt. Die Inhalte des ersten Register R1 werden dadurch zurückgesetzt (Schritt S33). Das Ausgangssignal des ODER-Gatters 46 wird an die CPU 2 als ein Unterbrechungssignal INT angelegt (Schritt S34).

Bei der oben beschriebenen Ausführungsform ist es möglich, da der Speicher 10 in dem Speicherplatz angeordnet ist, die Speicherkapa­ zität des Speichers 10 groß zu machen. Daher kann eine großer Be­ trag von Übertragungsdaten und Empfangsdaten gespeichert werden.

Da die Daten für die Steuerung in dem ersten bis sechsten Register R1-R6 innerhalb der Übertragungsempfangssteuerschaltung 40 ge­ halten werden und die Übertragungsdaten und Empfangsdaten nicht darin gehalten werden, wird kein großer E/A-Platz benötigt. Selbst wenn daher der E/A-Platz klein ist, kann ein großer Betrag von Da­ ten an die externe Ausrüstung eingegeben oder von ihr ausgegeben werden.

Da zusätzlich das Lesen von Übertragungsdaten aus dem Speicher 10 und das Schreiben von Empfangsdaten in dem Speicher 10 durch die in dem ersten bis sechsten Register R1-R6 innerhalb der Übertra­ gungsempfangssteuerschaltung 40 gehaltenen Steuerdaten gesteuert wird, kann die Software einfach gemacht werden.

Da weiterhin der Datenbus DB nach dem Übertragen der Steuerdaten an die Übertragungsempfangssteuerschaltung 40 freigegeben wird, kann ein weitere Vorgang zwischen der CPU 2 und dem Speicher 6 und der anderen Ausrüstung durchgeführt werden.

Das Identifikationssignal M/I in der obigen Ausführungsform be­ zeichnet den E/A-Platz, wenn es z. B. auf dem logischen "1" liegt, dagegen bezeichnet es den Adreßplatz, wenn es auf dem logischen "0" liegt. Dagegen kann das Identifikationssignal M/I den E/A- Platz bezeichnen, wenn es auf dem logischen "0" liegt, und es kann den Speicherplatz bezeichnen, wenn es auf dem logischen "1" liegt.

Der Speicher 10 enthält z. B. einen FIFO (First In First Out) Spei­ cher, und einen RAM (Random Access Memory).

Es ist ebenfalls möglich, die verschiedenen Abschnitte innerhalb des Speichers 10 an verschiedenen Plätzen anzuordnen.

Da, wie oben ausgeführt wurde, die Speichereinrichtung in dem Speicherplatz angeordnet ist und die Steuereinrichtung in dem E/A- Platz angeordnet ist, kann eine großer Datenbetrag von der exter­ nen Ausrüstung ausgegeben werden oder an sie eingegeben werden, selbst wenn der E/A-Platz klein ist.

Da das Lesen von an die externe Ausrüstung zu übertragenden Daten aus der Speichereinrichtung und das von der externen Einrichtung empfangenen Daten in die Speichereinrichtung als Reaktion auf in der Halteeinrichtung in der Steuereinrichtung gehaltenen Steuerda­ ten durchgeführt wird, kann die Software einfach gemacht werden.

Da der Datenbus freigegeben wird, nachdem die Steuerdaten an die in der Steuereinrichtung enthaltenen Halteeinrichtung angelegt sind, kann die Verarbeitungseffektivität des Systemes erhöht wer­ den.

Claims (9)

1. Eingabe-/Ausgabeeinrichtung zum Steuern des Eingebens/Ausge­ bens von Daten an eine/von einer externen Vorrichtung (4, 5), bei der ein Identifikationssignal (M/I) anzeigt, ob eine CPU (2) auf einen Speicherbereich oder einen Eingabe-/Ausgabebereich in einem Speicher (10) zugreift, gekennzeichnet durch
eine Übertragungsempfangssteuerschaltung (40), an die ein erster Adreßbereich (A0-A3) eines Adreßbusses (AB, A0-A19) angelegt wird und
die bei einem Zugriff auf den Eingabe-/Ausgabebereich einen größeren zweiten Adreßbereich (a0-a11) in Abhängigkeit von dem Identifikationssignal (M/I) erzeugt, wobei der zweite Adreßbe­ reich (a0-a11) einem dritten Adreßbereich (A0-A11) für einen Zugriff auf den Speicherbereich entspricht und
in der Übertragungsempfangssteuerschaltung (40) eine Mehrzahl von Registern (R1-R6) zum Festlegen von Anfangs- und End­ adressen bestimmenden Daten und eine Zähleinrichtung (CT1, CT2) zum sequentiellen Erzeugen der Adressen des zweiten Adreßberei­ ches (a0-a11) vorgesehen sind.

2. Eingabe-/Ausgabeeinrichtung (1) nach Anspruch 1, dadurch gekennzeichnet, daß ein Adreßselektor (30) vorgesehen ist, der entweder den durch einen Adreßbus (AB) angelegten dritten Adreßbereich (A11-A0) oder den durch die Übertragungsempfangs­ steuerschaltung (40) erzeugten zweiten Adreßbereich (a11-a0) zum Anlegen des ausgewählten Adreßsignales an den Speicher (10) auswählt.

3. Eingabe-/Ausgabeeinrichtung (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Datenselektor (20) vorgesehen ist, der an die externe Vorrichtung (4, 5) von dem Speicher (10) aus­ zulesende Daten oder zum Schreiben von der externen Vorrichtung (4, 5) in den Speicher (10) zu schreibende Daten auswählt.

4. Eingabe-/Ausgabeeinrichtung (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine Empfangserfassungsschaltung (50) zum Erfassen, daß die Daten von der externen Vorrichtung (4, 5) empfangen worden sind, vorgesehen ist, wobei die Übertragungsempfangssteuerschaltung (40) das Schreiben der Daten von der externen Vorrichtung (4, 5) in den Speicher (10) als Reaktion auf ein Ausgabesignal (DET) der Empfangserfas­ sungsschaltung (50) steuert.

5. Eingabe-/Ausgabeeinrichtung (1) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein Datenbus (DB) zum Übertragen von Daten und ein Steuerbus (CB) zum Übertragen eines Steuersignales vorgesehen sind und daß die Register (R1-R6) Daten auf dem Datenbus (DB) als Steuerdaten als Reaktion auf ein durch den Steuerbus (CB) ange­ legtes Steuersignal empfangen.

6. Eingabe-/Ausgabeeinrichtung (1) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß ein erster Dekoder (41) vorgesehen ist, der auf den ersten Adreßbereich (A0-A3) auf dem Adreßbus (AB) zum Auswählen eines der Mehrzahl von Registern (R1-(R6)) reagiert.

7. Eingabe-/Ausgabeeinrichtung (1) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß
die Register (R1-R6) ein erstes Register (R1) zum Halten von Kontrolldaten, die eine Übertragungsanforderung (TR) oder eine Empfangsanforderung (RE) darstellen, aufweisen,
die Zählereinrichtung (CT1, CT2) auf die Übertragungsanforderung (TR) oder die Empfangsanforderung (RE) darstellende Steuerdaten reagiert zum Starten eines Zählbetriebes und
eine Addiereinrichtung (42, 44) zum Addieren der Ausgabe der Zähleinrichtungen (CT1, CT2) zu den die Anfangsadresse darstel­ lenden Steuerdaten und zum Erzeugen des Resultates der Addition als den zweiten Adreßbereich (a0-a11) vorgesehen ist.

8. Eingabe-/Ausgabeeinrichtung (1) nach Anspruch 7, dadurch gekennzeichnet, daß die Register (R1-R6) aufweisen,
ein zweites Register (R2) zum Halten von eine Anfangsadresse zu dem Zeitpunkt der Übertragungstätigkeiten für die Daten darstel­ lenden Steuerdaten,
ein drittes Register (R3) zum Halten von eine Zahl von Bytes der Daten darstellenden Steuerdaten,
ein viertes Register (R4) zum Halten von eine Anfangsdaten zu dem Zeitpunkt der Empfangstätigkeit für die Daten darstellenden Steuerdaten und
ein fünftes Register (R5) zum Halten von eine Endadresse dar­ stellenden Steuerdaten und
die Übertragungsempfangssteuerschaltung (40) aufweist:
einen auf die von dem ersten Register (R1) angelegten Steuerda­ ten reagierenden ersten Zähler (CT1) zum Starten eines Zählbe­ triebes,
einen ersten Addierer (42) zum Addieren der Ausgabe des ersten Zählers (CT1) zu von dem zweiten Register (R2) angelegten Steuerdaten und zum Erzeugen des Resultates der Addition als den zweiten Adreßbereich (a0-a11),
einen ersten Komparator (43) zum Vergleichen von von dem ersten Zähler (CT1) angelegten Steuerdaten mit von dem dritten Register (R3) angelegten Steuerdaten und zum Erzeugen eines Rücksetzsig­ nales (RST) zum Rücksetzen des ersten Registers (R1) als Reak­ tion auf die Erfassung einer Koinzidenz zwischen den beiden,
einen auf ein Ausgabesignal (DET) einer Empfangserfassungsschaltung (50) reagierenden zweiten Zähler (CT2) zum Starten eines Zählbetriebes,
einen zweiten Addierer (44) zum Addieren der Ausgabe des zweiten Zählers (CT2) zu den von dem vierten Register (R4) angelegten Steuerdaten und zum Erzeugen des Resultates der Addition als den zweiten Adreßbereich (a0-a11) und
einen zweiten Komparator (45) zum Vergleichen der Ausgabe des zweiten Addierers (44) mit von dem Register (R5) angelegten Steuerdaten und zum Erzeugen des Rücksetzsignales (RST) zum Rücksetzen des ersten Registers (R1) als Reaktion auf das Erfas­ sen einer Koinzidenz zwischen den beiden.

9. Verfahren zum Betreiben einer Eingabe-/Ausgabeeinrichtung zum Steuern des Eingebens/Ausgebens von Daten an eine/von einer externen Vorrichtung (4, 5) gekennzeichnet durch folgende Schritte:

• - Erzeugen eines Identifikationssignales (M/I) zum Anzeigen, ob eine CPU (2) auf einen Speicherbereich oder einen Eingabe-/Aus­ gabebereich in einem Speicher (10) zugreift,
• - Anlegen eines ersten Adreßbereiches (A0-A1) eines Adreßbusses (AB, A0-A19) an eine Übertragungsempfangssteuerschaltung (40),
• - sequentielles Erzeugen durch eine Zählereinrichtung (CT1, CT2) in der Übertragungsempfangssteuerschaltung von Adressen eines größeren zweiten Adreßbereiches (a0-a11) bei einem Zugriff auf den Eingabe-/Ausgabebereich in Abhängigkeit von dem Identifika­ tionssignal (M/I) aus einer Mehrzahl von in Registern (R1-R6) festgelegten Anfangs- und Endadressen bestimmenden Daten, wobei der zweite Adreßbereich (a0-a11) einem dritten Adreß­ bereich (A0-A11) bei einem Zugriff auf den Speicherbereich entspricht.