DE3226998C2 - Schaltungsanordnung zur galvanisch getrennten Ansteuerung wenigstens eines Leistungstransistors - Google Patents

Abstract

Eine Schaltungsanordnung zur galvanisch getrennten Ansteuerung wenigstens eines Leistungstransistors mittels eines eine Primär- und wenigstens Sekundärwicklung aufweisenden Transformators, dessen Primärwicklung mit Steueranschlüssen verbunden ist, enthält eine über die Sekundärwicklungen angesteuerte Speichereinrichtung, die mit dem Eingang des Leistungstransistors in Verbindung steht und mittels eines in die Steueranschlüsse eingespeisten Impulses erster Art in einen ersten Schaltzustand und mittels eines Impulses zweiter Art in einen zweiten Schaltzustand überführbar ist, wobei der Leistungstransistor in dem einen Schaltzustand gesperrt und in dem anderen Schaltzustand leitend ist. Um ein schnelles Umschalten zu gewährleisten, was wiederum einen hohen Steuerstrom erfordert, und um andererseits aber ohne Leistungsendstufe für die Speichereinrichtung auskommen zu können, ist an die Sekundärwicklung eine Impulsübertragungseinrichtung angeschlossen, die ausgangsseitig an dem Eingang des Leistungstransistors liegt und die zum Umschalten des Leistungstransistors erforderliche elektrische Energie aus den die Steueranschlüsse eingespeisten Impulsen entnimmt.

Description

Die Erfindung geht aus von einer Schaltungsanordnung mit den Merkmalen des Oberbegriffs des Anspruchs 1.

Eine derartige Schaltung zur Ansteuerung eines an der Gate-Elektrode abschaltbaren Tyristors (GTO) isi aus »Philips Technical Publication 004, Basic GTO Drive Circuits« bekannt, bei der die Speichereinrichtung eine Leistungsausgangs^ufe aufweist, durch die ein den Tyristor ansteuernder Darlington-Leistungstransistor ein- bzw. lusgeschaltet wird. Die Speichereinrichtung enthält bei der bekannten Schaltung einen aus zwei hintereinander geschalteten Invertern aufgebauten Schmitt-Trigger, der eingangsseitig an die Sekundärwicklung eines Transformators angeschlossen ist. Das kalte Ende der Sekundärwicklung liegt an einem Spannungsteiler, dessen Ausgangsspannung derart gewählt ist, daß sie zwischen den beiden Schaltschwellen des Schmitt-Triggers liegt, so daß dieser nach dem Verschwinden eines Steuerimpulses an seinem Eingang den jeweiligen Schaltzustand beibehält.

Die Speisespannung für die Speichereinrichtung einschließlich des Spannungsteilers für den Schmitt-Trigger wird mit Hilfe einer eigenen Stromversorgung erzeugt.

Bei der bekannten Spaltung wird die Energie zum Umschalten des an die Speichereinrichtung angeschlossenen Darlington-Transistors ausschließlich von der Leistungsendstufe der Speichereinrichtung aufgebracht. Dies hat zur Folge, daß die Speichereinrichtung einen erheblichen Stromverbrauch aufweist und eine entsprechend leistungsfähige Stromversorgung erfordert.
Insbesondere wenn als Leistungstransistor ein MOS-Fet verwendet wird, ist zum Ändern des Schaltzustandes des MOS-Fet ein großer Gate-Strom notwendig, während der Strom zum Aufrechterhalten des Schaltzustandes im wesentlichen den über die Isolationen abfließenden Strom ausgleichen muß.

Ein gezieltes Umschalten durch Impulse zweierlei Art ist jedoch bei dem bekannten Halbleiterschalter nach der DE-OS 30 28 986 nicht möglich, bei dem die potentialfreie Ansteuerung des Gate mittels eines Sperr-Schwingers erfolgt, der, je nachdem, ob der Leistungshalbleiter durchlassen oder sperren soll, mit einer Versorgungsspannung beaufschlagt wird bzw von der Versorgungsspannung abgeschaltet wird. Die von dem Sperrschwinger erzeugten Impulse werden potentialfrei über eine Tertiärspule ausgekoppek, Jie über einen Einweggleichrichter einen Siebkondensa;jr speist. Der Siebkondensator seinerseits liegt wiederum parallel zu der Gate-Source-Strecke des zu steuernden MOS-Fet. Die positiven Halbwellen des Sperrschwingers laden den S^^icherkondensator 16 auf, so daß der selbstsperrende MOS-Fet beim Erreichen der Durchlaßspannung in den leitenden Zustand übergeht. Selbst wenn der Sperrschwinger durch Wegnehmen der Versorgungsspannung ausgeschaltet wird, bleibt der MOS-Fet noch für eine bestimmte Zeit leitend. In den Sperrzustand kann er nämlich erst übergehen, wenn die Spannung an dem Siebkondensator aufgrund des parallelgeschalteten Entladewiderstandes genügend weit abgesunken ist.

Es ist also weder möglich, den Leistungshalbleiter innerhalb einer definierten kurzen Zeit ein- noch innerhalb einer definierten kurzen Zeit auszuschalten, denn das Einschalten hängt vom Einschwingverhalten des Sperrschwingers und der Ladezeitkonstante des Siebkondensators ab, während das Abschalten von der EntlaHezeitkonstante eben des Siebkondensators bestimmt ist. Insoweit arbeitet die Schaltung unpräziser als die vorhergehende und kann bspw. für Brückenwechselrichter nicht verwendet werden.

Die bekannte Schaltungsanordnung zum Ansteuern eines Leistungs-Fet gemäß der DE-OS 30 28 986 kommt zwar ebenfalls ohne zusätzliche Hilfsversorgungsspannung für die Schaltglieder auf der Leistungsseite aus, die Genauigkeit der Schaltzeitpunkte ist aber auch hier für eine Reihe von Anwendungen nicht ausreichend. Bei

so dieser bekannten Schaltung liegt parallel zur Gate-Source-Strecke des Leistungs-Fet die Kollektor-Eniitter-Strecke eines PNP-Transistors, dessen Basis an den Mittelpunkt eines RC-Gliedes angeschlossen ist. Die Sekundärwicklung des Impulsübertragers ist über die Diode einerseits unmittelbar an das Gate des Leistungs-Fet angeschlossen und andererseits über eine in Durchlaßrichtung gepolte Z-Diode mit der Basis des bipolaren Transistors verbu~dcn.
Sobald ein positiver Impuls genügender Leistung in

so die Primärseite des Impulsübertragers eingespeist wird, wird die Eingangskapazität des Leistung.·;-Fet über die Diode niederohmig umgeladen und außerdem wird über die Z-Diode der Speicherkondensator aufgeladen.

Die Kapazität de„ .Speicherkondensators muß ausrei-

b5 chen, damit in den Pausen zwischen zwei aufeinanderfolgenden Impulsen mit positiver Polarität keine zu starke Entladung erfolgt, was zu einem Umschalten des Leistungs-Fet in den anderen Schaltzustand führen wür-

Wenn die Umschaltung gezielt erfolgen soll, ist ein negativer Impuls erforderlich, der jedoch eine wesentlich größere Amplitude als der positive Impuls aufweisen muß. weil die Entladung des Speicherkondensators über die nunmehr in Sperrichtung betriebene Z-Diode erfolgen muß.

Ein solcher Signalverlauf am Eingang des Impulsübertragers ist für den praktischen Betrieb unzweckmäßig und außerdem muß bei jedem Schaltspiel die Ladung an dem relativ groß dimensionierten .Speicherkondensator vollständig auf- bzw. wieder abgebaut werden, was zu einer erheblichen Erhöhung der Steuerleistung führ! und außerdem die Schaltprii/ision nachteilig beeinflußt.

Aufgabe der Erfindung ist es deshalb, eine Schaltungsanordnung der eingangs genannten Art zu schaffen, die bei kurzen .Schaltzeiten des Leistungstransistors ohne eine leistungsfähige Stroms ersorgungsschaltung für die Speichereinrichtung auskommt.

Zur Lösung dieser Aufgabe ist die erfindungsgemäße Schaltungsanordnung durch die Merkmale des Hauplanspruches gekennzeichnet.

Diese Schaltungsanordnung weist den Vorteil auf. ditß die Energie zum Umschalten des Leistungstransistors ausschließlich dem Steuerimpuls entnommen wird und deshalb die Speichereinrichtung nur für den Haltestrom ausgelegt zu werden braucht. Dies wiederum bedingt eine entsprechend kleine Stromversorgung, die gegebenenfalls auch aus dem Steuerimpuls versorgt werden kann.

Eine einfache Impulsübertragungseinrichtung besieht ;n einem als Dil'ferenzierglied geschalteten RC-Glied. dessen Kondensator einenends an der Sekundärwicklung und andernends mit dem Eingang des Leistungsiransistors verbunden ist. Zur weiteren Vereinfachung kiifiü hierbei der Widerstand des Diifereti/ierglicdes im wesentlichen von der Parallelschaltung aus dem Eingangsinnenwiderstand des Leistungstransistors und dem Ausgangsinnenwiderstand der an den Eingang des Leistungsiransistors angeschlossenen Speichereinrichtung gebildet sein.

Um eventuelle Beeinträchtigungen des Schaltzustandes des Leistungstransistors beim Abklingen der Impulse auszuschließen, ist die Zeitkonstante der Impulsübertragungseinrichtung sowie die Anstiegs- und die Abfallzeit der Impulse derart gewählt, daß jeweils lediglich die steiler als die Rückflanke verlaufende Vorderflanke der Impulse eine Zustandsänderung bewirkt, während die Rüc.kflanke wirkungslos bleibt.

Em eindeutig vorwählbarer Schaltzustand der Speichereinrichtung ergibt sich, wenn die Impulse erster Art eine andere Polarität aufweisen als die Impulse zweiter Art. weil dann durch aufeinanderfolgende Impulse gleicher An keine Zustandsänderungen bewirkt werden.

Zum Schutz des Leistungstransistors gegen Stromuberlastung kann die Speichereinrichtung einen zweiten Eingang aufweisen, dem ein dem Spannungsabfall an dem Leistungstransistor entsprechendes Signal zugeführt wird, durch das die Speichereinrichtung beim Überschreiten eines vorgegebenen Spannungsabfalls an dem Leistungstransistor in den ersten Schaltzustand überführt wird, indem der Leiütungstransistor gesperrt

Bei einem anderen Ausführungsbeispiei der Speichereinrichtung ist lediglich ein invertierender Verstärker vorgesehen, der ausgangsseitig· an den Eingang des Leistungstransistors angeschlossen ist. der wiederum von seinem Ausgang her über einen Widerstand zu dem Eingang des Verstärkers rückgekoppelt ist. Auch hierbei kann eine Schutzeinrichtung gegen Stromüberlastung des Leistungstransisiors vorgesehen sein, wenn der invertierende Verstärker eine Schaltschwelle aufweist, die derart bemessen ist, daß beim Überschreiten eines vorgegebenen Spannungsabfalls an dem Leistungstransistor die aus dem invertierenden Verstärker und dem Leistungstransistor gebildete Speichcreinrichtung in den ersten Schaltzustand überführt wird. Die Erzeugung einer willkürlich wählbaren Schaltschwelle, bei der die Speichereinrichtung in den ersten Zustand zurückkippt, wird erreicht, wenn der invertierende Verstärker ein Differenzverstärker ist, dessen nichtinvertierender Eingang mit einer Referenzspannungsquelle verbunden ist, derart, daß beim Überschreiten eines vorgegebenen Spannungsabfalls an dem Leistungstransistor die Speichereinrichtung in den ersten Schaltzustand überführt wird.

Um bei dieser Art der Speichereinrichtung Fehlschaltungen aufgrund einer kurzfristigen Spannungsunterbrechung für den Leistungstransistor zu vermeiden, kann der invertierende Verstärker einen nichtinvertierenden Eingang aufweisen, an den ein synchron mit der Speichereinrichtung geschalteter selbsthaltender Schmitt-Trigger ausgangsseitig angeschlossen ist.

Die Speichereinrichtung kann auch ein RS-Flipflop sein, dessen Ausgang mit dem Steuereingang des Leistungstransistors verbunden ist.

Eine sehr geringe Stromaufnahme der gesamten Schaltungsanordnung ergibt sich, wenn der Leistungstransistor ein von der Speichereinrichtung zwischen Gate- und Source-Elektrode angesteuerter selbstsperrender MOS-Fet ist. Ein solcher Transistor ist außerdem j5 frei von der Gefahr eines Second-Brakedown. Wenn hingegen die Schaltungsanordnung sehr kostengünstig sein soll, kann als LciSiungstransistör aucn ein zwiSCucn Basis und Emitter von der Speichereinrichtung angesteuerter bipolarer Transistor sein.

Bei der erfindungsgemäßen Schaltungsanordnung wird vorteilhafterweise eine Stromversorgungseinrichtung verwendet, die zumindest teilweise von einem der beiden Impulse mit elektrischer Energie versorgt wird. Die Stromversorgungseinrichtung kann hierbei als Energiespeicher einen Kondensator enthalten, der über wenigstens eine Diode an die Sekundärwicklung des Transformators angeschlossen ist. Größere Speicherzeiten lassen sich erreichen, wenn die Stromversorgungseinrichtung von beiden Impulsen mit elektrischer Energie versorgt wird. In diesem Fall kann die Sekundärwicklung des Transformators eine Mittenanzapfung aufweisen, an die der Kondensator einenends angeschlossen ist, der andernends an einem an der Sekundärwicklung liegenden Mittelpunktsgleichrichter liegt.
Wenn die Sperrphasen des Leistungstransistors gegenüber den Einschaltphasen sehr lang sind, ist es vorteilhaft, wenn die Stromversorgungseinrichtung zum Nachladen während der Sperrphase des Leistungstransistors über eine Reihenschaltung aus einer Diode und einem Widerstand an den Leistungstransistor angeschlossen ist.

Praktisch beliebig lange Schaltzeiten lassen sich erreichen, wenn zum Nachladen der Stromversorgungseinrichtung den Impulsen an den Steueranschlüssen eine Wechselspannung überlagert ist und das Differenzierglied derart bemessen ist, daß der Schaltzustand der Speichereinrichtung durch die niederfrequente Wechselspannung unbeeinflußt bleibt

Gemäß weiterer Erfindung kann die Schaltungsanordnung ohne weiteres in Gleichstromstellern. Umrichtern oder dergl. verwendet werden, wenn der Transformator zwei Sekundärwicklungen aufweist, von denen die eine der einen Speichereinrichtung sowie dem einen Leistungstransistor und die andere Sekundärwicklung eine- inderen Speichereinrichtung sowie einem weiteren Leistungstransistor zugeordnet ist, derart, daß bei einem Impuls erster Art der erste Leistungstransistor gesperrt und der zweite Leistungstransis'.or leitend und bei einem Impuls zweiter Art der erste Leistungstransistor leitend und der zweite Leistungstransistor gesperrt wird, wobei beide Leistungstransistoren eine Halbbrükke für einen an den Verbindungspunkt der beiden Leistungstransistoren angeschlossenen Verbraucher bilden.

Um Stromspitzen beim Umschalten einer derartigen ! !^:i!bbrii'"kc zu vermeiden bzw. i'u verringern können die beiden Leistungstransistoren über eine Drossel miteinander verbunden sein, an deren Mittelanzapfung der Verbraucher angeschlossen ist, während der Drossel ein Freilaufkreis parallelgeschaltet ist.

In der Zeichnung sind Ausführungsbeispiele des Gegenstandes der Erfindung dargestellt. Es zeigt

Fig. I eine Schaltungsanordnung gemäß der Erfindung, mit einem nichtinvertierenden Verstärker als Speichereinrichtung,

F i g. 2 die Schaltungsanordnung nach Fig. 1, mit einem zusätzlichen Schutz gegen Stromüberlastung des Leis ingstransistors,

Fig. 3 eine Schaltungsanordnung gemäß der Erfindung, mit in die Speichereinrichtung einbezogenem Leistungstransistor,

Fig. 4 die Schaltungsanordnung nach Fig. 3. mit einem zusätzlichen Schmitt-Trigger zum Aufrechterhalten des Schaltzustandes bei kurzfristiger Spannungsunterbrechung für den Leistungstransistor,

Fig. 5 eine Schaltungsanordnung gemäß der Erfindung, mit einem RS-Flipflop als Speicher und einer Mittelpunktsgleichrichtung für die Stromversorgungseinrichtung,

Fig. 6 das Blockschaltbild einer Halbbrücke, bestehend aus zwei Schaltungsanordnungen gemäß der Erfindung.

In Fig. I ist eine Schaltungsanordnung 1 zur galvanisch getrennten Ansteuerung wenigstens eines Leistungstransistors 2 veranschaulicht, die zur galvanischen Trennung einen Transformator 3 aufweist, dessen Primärwicklung 4 mit Steueranschlüssen 5 und 6 verbunden ist. Der Transformator 3 enthält ferner eine Sekundärwicklung 7. an die eine Stromversorgungseinrichtung 8 angeschlossen ist und durch die eine Speichereinrichtung 9 angesteuert wird. Ferner ist mit der Sekundärwicklung 7 eine Impulsübertragungseinrichtung 10 verbunden, an der der Eingang 11 bzw. das Gate des als MOS-Fet ausgebildeten Leistungstransistors 2 angeschlossen ist.

Die von der Primärwicklung 4 galvanisch getrennte Sekundärwicklung 7 weist, wie durch Punkte 12 und 13 angedeutet ist, denselben Wicklungssinn wie die Primärwicklung 4 auf. An die beiden Enden 14 und 15 der Sekundärwicklung 7 ist die Stromversorgungseinrichtung 8 angeschlossen, die eine anodenseitig mit der Leitung 14 verbundene Diode 16, einen an die Kathode der Diode 16 angeschlossenen Widerstand 17 sowie einen zwischen dem Widerstand 17 und der Leitung 15 liegenden Sieb- oder Speicherkondensator 18 enthält. Parallel zu dem Kondensator 18 ist zur Begrenzung der Ladespannung des Kondensators 18 eine Z-Diode 19 mit entsprechender Polarität und Durchlaßspannung geschaltet. An der Verbindungsstelle zwischen der Kathode der Z-Diode 19, dem Kondensator 18 und dem Wi-

^r> derstand 17 wird über eine Leitung 20 die Versorgungsspannung für die Speichereinrichtung 9 abgegriffen.

Die Speichereinrichtung 9 ist von einem nichtinvertierenden C-MOS-Verstärker 21 gebildet, der von seinem Ausgang über einen Widerstand 22 und eine Leitung 23 auf seinen Eingang zurückgekoppelt ist, so daß sich etwa eine Schmitt-Trigger-Charakteristik ergibt. Je nach den Eigenschafien des als integrierter Schaltkreis ausgeführten nichtinvertierenden Verstärkers 21. kann der Rückkopplungswiderstand 22 auch der Ausgangsinj nenwiderstand des Verstärkers 21 sein, so daß eine Leitung 24 den physischen Ausgang des Verstärkers 21 bildet.

p* ■ ρ. nrrnr »im/i r\r*f η!ΛΚ·ί·"'η«ΐ!ηΐ·Λη^η>ι Λ / »■. ..

L>» lC i-»l TOTTI » Cl JUI fcUIIC IU^. J 11IV₁II(III t 1.1 IC^I ^ItULII »Ct*

stärkers 21 erfolgt einerseits über die Leitung 20 und andererseits über eine Leitung 25, die an die Leitung 15 angeschlossen ist; letztere bildet die Masse oder Bezugsleitung bei der Schaltungsanordnung 1 für die Stromversorgungseinrichtung 8, die Speichereinrichtung 9 und den Leistungstransistor 2.
An den Ausgang 24 der Speichereinrichtung 9 bzw. des nichtinvertierenden Verstärkers 21 ist das Gate 11 des MOS-Fet 2 angeschlossen, bei dem es sich um einen N-Kanal-Anreicherungstyp handelt. Der MOS-Fet 2 ist mit seiner Substrat- und seiner Source-Elektrode 26 an die Masseleitung 15 angeschlossen, die ferner mit einer Ausgangselektrode 27 der Schaltungsanordnung 1 in Verbindung steht. Mit der anderen Ausgangselektrode

28 der Schaltungsanordnung 1 ist die Drain-Elektrode

29 des MOS-Fet 2 verbunden. Der MOS-Fet 2 liegt mit seiner Drain-Source-Strecke in dem nicht veranschaulichten Stromkreis eines Leistungsverbrauchers, dem noch eine ebenfalls nicht dargestellte Stromversorgung zugeordnet ist.

Zum Schutz des Ausgangs 24 der Speichereinrichtung 9 bzw. des Gates 11 gegen negative Spannungen gegenüber der Masseleitung 15, liegt zwischen dem Ausgang 24 und der Masseleitung 15 eine entsprechend gepolte Diode 30.

Die Impulsübertragungseinrichtung 10 ist als Differenzierglied geschaltet und enthält einen an die Leitung 14 angeschlossenen Kondensator 31, der andernends mit dem Ausgang 24 und dem Gate 11 unmittelbar in Verbindung steht.

Zur Erläuterung der insoweit beschriebenen Schaltungsanordnung 1 sei als Ausgangszustand angenommen, daß der Kondensator 18 entladen ist und der MOS-Fet 2 in einen nicht dargestellten Leistungskreis eingeschaltet ist. Wenn, ausgehend von diesem Zustand, zunächst ein negativer, etwa sägezahnförmiger Impuls 33 in die Steueranschlüsse 5 und 6 eingespeist wird, so erscheint der Impuls 33 weiterhin als negativer Impuls auf den Leitungen 14 und 15. Eine Aufladung des Kondensators 18 kann wegen der hierbei in Sperrichtung betriebenen Diode 16 nicht auftreten. Der Impuls 33 gelangt ferner über den Kondensator 31 zu dem Gate 11 des MOS-Fet 2. wo er an der Diode 30 kurzgeschlossen wird. Durch einen derartigen negativen Impuls, im folgenden auch Impuls erster Art genannt, ändert die Schaltungsanordnung 1 bei diesem Betriebszustand ihren Schaltzustand nicht, und der MOS-Fet 2 bleibt, da es sich um einen Anreicherungstyp handelt, gesperrt

Wenn jedoch ein ebenfalls sägezahnförmiger positiver Impuls 34 bzw. ein Impuls zweiter Art in die Steuer-

anschlüsse 5 und 6 der Schaltungsanordnung 1 eingespeist wird, wird durch diesen positiven Impuls 34 über die Diode 16 und den Vorwiderstand 17 der Kondensator 18 bis zum Erreichen der Z-Spannung der Z-Diode 19 aufgeladen und damit auf der Leitung 20 die Versorgungsspannung für die Speichereinrichtung 9 bereitgestellt. Dei positive Impuls 34 gelangt nunmehr weiter über den Kondensator 31 und über die Leitung 23 zu dem Eingang der Speichereinrichtung 9 und gleichzeitig zu dem Gate 11 des MOS-Fet 2, der hierdurch mittels der in dem Impuls 34 steckenden Energie in den leitenden Zustand überführt wird und so den Stromkreis für den Leistungsverbraucher einschaltet. Gleichzeitig wird aber auch die Speichereinrichtung 9 in einen zweiten Zustand überführt, bei der sie an ihrem Ausgang 24 ein H-Potential gegenüber der Masseleitung 15 führt, das entsprechend dem jeweils verwendeten, nichtinvertierenden Verstärker 21 mehr oder weniger unterhalb der

annnnCT

anf Hpr Lsit'J

20 ÜS^

der positive Impuls 34 abgeklungen ist, übernimmt die Speichereinrichtung 9 die Stromversorgung für das Gate 11 des MOS-Fet 2, wobei sie praktisch lediglich Isolationsverluste decken muß, wodurch der zum Aufrechterhalten des Schaltzustandes des MOS-Fet 2 erforderliche Strom außerordentlich gering ist. Der MOS-Fet 2 bleibt damit auch nach dem Abklingen des positiven Impulses 34 im eingeschalteten Zustand.

Die Zeitkonstante des Differenziergliedes 10, die im wesentlichen bestimmt wird durch den Kondensator 31 und — bei der Verwendung eines MOS-Fet — von dem Widerstand 22, ist in Verbindung mit der Flankensteilheit der Impulse 33 und 34 so gewählt, daß lediglich die Vorderflanken der beiden Impulse 33 und 34 über das Differenzierglied 10 zu dem Gate Ii gelangen können und dort Zustandsänderungen hervorrufen, während die Rückflanken so langsam abklingen, daß keine Zustandsänderungen hervorgerufen werden.

Wenn nunmehr nach einer vorgegebenen Zeit der MOS-Fet 2 wieder abgeschaltet werden soll, wird ein negativer Impuls 33, d. h. ein Impuls erster Art, in die Steueranschlüsse 5 und 6 eingespeist. Dieser negative Impuls 33 gelangt über der? Kondensator 31 zu dem auf Η-Potential liegenden Gate 11 und schaltet den MOS-Fet 2 ab. Gleichzeitig wird die Speichereinrichtung 9 durch den negativen Impuls 33 in den Zustand mit L-Potential am Ausgang umgeschaltet. Hierbei liefert der negative Impuls 33 wiederum die zum Schnellumschalten des MOS-Fet 2 erforderliche Energie bzw. den bei Leistungs-MOS-Fets verhältnismäßig hohen Gate-Strom, der durch das Umladen der Gate-Kapazitäten bedingt ist.

Sobald der MOS-Fet 2, nachdem er in der obengenannten Weise abgeschaltet wurde, wieder eingeschaltet werden soll, wird wiederum ein positiver Impuls 34 bzw. ein Impuls zweiter Art in die Steueranschlüsse 5 und 6 eingespeist, was dann die oben beschriebene Wirkung zur Folge hat, nämlich ein Aufladen des Kondensators 18 sowie ein Umschalten des MOS-Fet 2 in den leitenden Zustand und ein Umschalten der Speichereinrichtung 9 in den zweiten Zustand mit Η-Potential am Ausgang.

Das in F i g. 2 veranschaulichte Ausführungsbeispiel der Schaltungsanordnung 1 zur galvanisch getrennten Ansteuerung des Leistungstransistors 2 unterscheidet sich von dem Ausführungsbeispiel nach F i g. 1 im wesentlichen dadurch, daß mit Hilfe der Speichereinrichtung 9 der Strom durch den MOS-Fet 2 überwacht wird und daß beim Überschreiten eines vorbestimmten Maximalstromes durch den MOS-Fet 2 die Speichereinrichtung 9 in den ersten Schaltzustand zurückkehrt und den MOS-Fet 2 sperrt.
Gleiche Bauelemente wie bei der Schaltungsanordnung 1 nach Fig. I sind mit denselben Bezugszeichen versehen und nicht erneut beschrieben.

Die Speichereinrichtung 9 enthält einen aus zwei Invertern 34, 35 und einem Nand-Gatter 36 aufgebauten, nichtinvertierenden Verstärker 21. Hierbei bildet der

ίο Ausgang des invertierenden Verstärkers 25 den Ausgang 24 der Speichereinrichtung und sein Eingang liegt an dem Ausgang des Nand-Gatters 36. Einer der Eingänge des Nand-Gatters, der Eingang 37, ist mit dem Kondensator 31 bzw. dem Ausgang 24 über die Leitung 23 verbunden. Der andere Eingang 38 des Nand-Gatte^rs 36 liegt an dem Ausgang des Inverters 34, dessen Ein gang wiederum über einen Widerstand 39 mit der Drain-Elektrode 29 verbunden ist.

I I f^ry ^\ f% ψ\ 1# J^ J^/^ Γ> *^ f* O # ^> ·· 1 ■· *\ f\ ·* ^ 0 ·*^-* *">^ 1 ' f^ ΡΓ ^"> ■*fi · i Ψ^ ΓίΓ rt ■ *% «_>((! UWII llUllUbllJUlUI If VJt-I ^HUIIItCI JWI5UII5JI.III richtung 8 zusätzlich während der Sperrphase des MOS-Fet 2 aus dessen Betriebsspannung aufzuladen, liegt an der Verbindungsstelle zwischen dem Eingang des Inverters 34 und dem Widerstand 39 eine Diode 40 mit ihrer Anode, die kathodenseitig an die Leitung 20 bzw. den Kondensator 18 angeschlossen ist. Über die Leitung 20 der Stromversorgungseinrichtung 8 wird den Invertern 34,35 bzw. dem Nand-Gatter 36 in bekannter Weise die Speisespannung zugeführt.

Da der Widerstand 39 verhältnismäßig hochohmig ist und gegebenenfalls der Inverter 34 verhältnismäßig große Eingangskapazitäten aufweisen kann, die zu einer Schaltverzögerung beim Einschalten des MOS-Fet 2 führen, liegt parallel zu dem Widerstand 39 eine Serienschaltung aus einem Widerstand 41 und einer Diode 42.

die kathodenseitig mit der Drain-Elektrode 29 verbunden ist.

Zur Beschreibung der Funktionsweise sei angenommen, daß der Kondensator 18 der Stromversorgungseinrichtung 8 aufgeladen ist und somit eine Speisespannung für die aktiven Bauelemente der Speichereinrichtung 9 vorhanden ist. Wenn in diesem Zustar.^J ein positiver Impuls 34 in die Steueranschlüsse 5 und 6 eingespeist wird, gelangt dieser Impuls über den Kondensator 31 zu dem Gate 11 des MOS-Fet 2 und steuert diesen durch. Hierdurch geht die Spannung an der Drain-Elektrode 29 auf L-Potential, wodurch auch über die Widerstände 41 und 39 bzw. die Diode 42 die Eingangsspannung an dem Inverter 34 auf L-Potential geht, so daß dessen Ausgangspotential auf /^ansteigt. Die Eingänge

so 37 und 38 des Nand-Gatters 36 führen damit H-Potential, und die Ausgangsspannung des Nand-Gatters 36 geht auf L, was wiederum zur Folge hat, daß die Spannung am Ausgang 24 auf H ansteigt und auch beim Abklingen des Impulses 34 den MOS-Fet 2 durchgesteuert hält.

Steigt in diesem Betriebszustand der Strom durch den MOS-Fet 2 an, so erhöht sich die Spannung an der Drain-Elektrode 29. Wenn diese Spannung den Schwellwert des Inverters 34 überschreitet, geht dessen Ausgang von H nach L wodurch in bekannter Weise die Ausgangsspannung des Nand-Gatters 36 nach H und damit die Ausgangsspannung des nachgeschalteten Inverters 35 nach L geht und den MOS-Fet 2 umgehend abschaltet. Auf diese Weise ist eine Stromüberwachung O2S MOS-Fet 2 möglich.

Falls keine Stromüberlastung auftritt, bei der die Schwelle des Inverters 34 überschritten wird, kann die Schaltungsanordnung 1 nach F i g. 2, wie oben beschrie-

bcn. wieder abgeschaltet werden.

In Fig. 3 ist ein weiteres Ausführungsbeispiel der Schaltungsanordnung 1 veranschaulicht, bei der wiederum gleiche Bauelemente mit denselben Bezugs^eichen versehen und nicht erneut beschrieben sind. Bei dieser Schaltungsanordnung ist im Unterschied zu den vorigen beiden Schaltungsanordnungen der Leistungstransistor in Form des MOS-Fet 2 mit als aktives Glied in die Speichereinrichtung 9 einbezogen, und es wird hierbei von seiner invertierenden Eigenschaft Gebrauch gemacht.

Die Speichereinrichtung 9 enthält einen Differenzverstärker 50, dessen nichtinvertierender Eingang an einem aus Widerständen 51 und 52 gebildeten Spannungsteiler liegt, mit deren Hilfe aus der auf der Leitung 20 anstehenden Speisespannung eine Referenzspannung für den nichtinvertierenden Eingang des Verstär-

stärkers 50 liegt über einen Widerstand 22. der wiederum der Ausg; .-igsinnenwiderstand des Differenzverstärkers 50 sein kann, an dem Gate 11 des MOS-Fet 2. an dem im übrigen auch wiederum der Kondensator 31 angeschlossen ist.

Von der Drain-Elektrode 29 führt ein Rückkopplungswiderstand 53 zu dem invertierenden Eingang des Differenzverstärkers 50, der im übrigen über eine Diode 40 mit der Leitung 20 verbunden ist. so daß während der Sperrphase des MOS-Fet 2, wie vorher beschrieben, über den Widerstand 53 und die Diode 40 der Kondensator 18 aufgeladen werden kann.

Sobald bei geladenem Kondensator 18 ein positiver Impuls 34 in die Steueranschlüsse 5 und 6 eingespeist wird, gelangt dieser über den Kondensator 31 zu dem Gate 11 und lädt mit einem entsprechend kräftigen Stromimpuls die Gate-Kapazität des MOS-Fet 2 auf, so daß dieser relativ schnell in den leitenden Zustand überführt wird und das Potential an der Drain-Elektrode 29 nach L geht. Das L-Potential wird über den Widerstand 53 auf den invertierenden Eingang des Differenr ^rstärkers 50 zurückgeführt und. falls dieses un* J der Referenzspannung an dem nichtinvenierenden tingang liegt, geht die Ausgangsspannung des Differenzverstärkers 50 nach H und erzeugt damit eine Spannung an dem Gate 11, die den MOS-Fet 2 durchgesteuert hält, auch dann, wenn der Impuls 34 längst abgeklungen ist.

Bei allen Schaltungsanordnungen 1, die bisher beschrieben sind und weiter unten noch beschrieben werden, braucht die Speichereinrichtung 9 lediglich den Haltestrom für den Leistungstransistor 2 zu liefern und kommt damit mit verhältnismäßig geringen Speisespannungsströmen aus. die den Speicherkondensator 18 der Stromversorgungseinrichtung 8 nur gering belasten, so daß auch bei großen Impulspausen der Schaltzustand des Leistungstransistors 2 aufrechterhalten bleibt, ohne daß zusätzliche Stromversorgungen mit Hilfe von Transformatoren erforderlich sind. Vielmehr stammt, je nach Schaltungsanordnung, entweder die gesamte oder ein großer Teil der in dem Kondensator 18 gespeicherten elektrischen Energie aus einem der in die Steueranschlüsse 5 und 6 eingespeisten Impulse.

Andererseits ermöglicht die Verwendung des rückgekoppelten Verstärkers als Speichereinrichtung 9 ein schnelles Abschalten des Leistungstransistors 2. weil nicht das Entladen irgendwelcher größeren zeitbestimmenden Kapazitäten abgewartet werden muß.

Die Schaltungsanordnung nach F i g. 3 hat eine ähnliche Eigenschaft wie die Schaltungsanordnung nach F i g. 2, insofern, als beim Überschreiten eines vorgegebenen Maximalstromes durch den Leistungstransistor 2 die Spannung an der Drain-Elektrode 29 einen vorbestimmten Wert, nämlich die Referenzspannung des nichtinvertierenden Eingangs übersteigen kann, wodurch die aus dem Differenzverstärker 50 und dem MOS-Fet 2 gebildete Speichereinrichtung 9 in den ersten Zustand zurückkippt bzw. zurückgesteuert wird und den MOS-Fet 2 in den gesperrten Zustand überführt.

Während jedoch bei der Schaltungsanordnung nach F i g. 2 der jeweils letzte Schaltzustand der Speichereinrichtung 9 erhalten bleibt, selbst dann, wenn in dem durch den MOS-Fet 2 gesteuerten Leistungskreis kurzfristig eine Spannungsuntecbrechung auftritt, die als L-Potential über den Widerstand 39 der Speichereinrichtung 9 signalisiert werden würde. L-Potential am Eingang des invertierenden Verstärkers 34 hat nämlich an dem Eän^ar!" 38 ein H-Potentis! zur Fo!"e so daß d?s Nand-Gatter 36 bezüglich des Eingangs 37 als Inverter arbeitet. Es ist ersichtlich, daß ein L-Potential an der Drain-Elektrode 29 den Schaltzustand der Speichereinrichtung 9 nicht verändert.

Anders hingegen bei der Schaltungsanordnung 1 nach Fig. 3. bei der durch eine kurzfristige Stromunterbrechung in dem Leistungskreis an dem Ausgang des MOS-Fet 2 ein L-Potentiai simuliert wird, das über den Widerstand 53 zurückgeführt wird. Kehrt nach der Stromunterbrechung in dem Leistungskreis die Spannung wieder, so wird das L-Potential über den Widerstand 53 zurückgeführt und der MOS-Fet 2 über sein Gate 11 durchgesteuert, um auf diese Weise das L-Potential an dem Ausgang des MOS-Fet 2 aufrechtzuerhalten. Wenn also bei der Schaltungsanordnung nach F i g. 1 die Speichereinrichtung 9 im ersten Schaltzustand ist. bei der der Leistungs-MOS-Fet 2 gesperrt ist, und in diesem Zustand eine Spannungsunterbrechung in dem Leistungskreis auftritt, fällt das Potential an der Drain-Elektrode 29 von H nach L ?o daß erneuten Wiederkehren der Spannung im Leistungskreis der MOS-Fet 2 über die Rückkopplung eingeschaltet wird.

Ein solches Verhalten vermeidet die Schaltungsanordnung 1 nach F i g. 4. Hierbei enthält die Speichereinrichtung 9 zusätzlich einen aus einem nichtinvemerenden Verstärker ,Tufgebauten Schmitt-Trigger, der in bekannter Weise über einen Widerstand 56 rückgekoppelt ist und über einen Widerstand 57 an die Leitung 14 angeschlossen ist. Die Stromversorgung des nicht invertierenden Verstärkers 55 erfolgt in bekannter Weise über die Leitung 20 aus der Stromversorgungseinrichtung 8. Der Ausgang des nichtinvertierenden Verstärkers 55 liegt an dem Eingang 37 des Nand-Gatters 36, das mit seinem Ausgang an den invertierenden Verstärker 35 angeschlossen ist. Von der Drain-Elektrode 29 führt wiederum ein Widerstand 39 zu dem Eingang des invertierenden Verstärkers 34, der ausgangsseitig an dem Eingang 38 des Nand-Gatters liegt.

Die Schaltungsanordnung 1 nach Fig.4 arbeitet in der Weise, daß durch die in die Steueranschlüsse 5 und 6 eingespeisten positiven oder negativen Impulse 33 oder 34 der durch den nichtinvertierenden Verstärker 55 gebildete Schmitt-Trigger der Speichereinrichtung 9 entweder in den zweiten oder in den ersten Schaltzustand überführt wird. Wird der nichtinvertierende Verstärker 55 durch einen positiven Impuls 34 in den zweiten Schaltzustand überführt, so liegt an seinem Ausgang bzw. dem Eingang 37 des Nand-Gatters 36 H-Potential an. Damit wirkt das Nand-Gatter 36 bezüglich des Eingangs 38 als Inverter. Der positive Impuls 34 gelangt

über das Differenzierglied 10 bzw. den Kondensator 31 zu dem Gate 11 des MOS-Fet Z dessen Ausgang von H nach L wechselt. L an dem Eingang des Inverters 34 führt zu Η-Potential an dem Eingang 38 des Nand-Gatters 36, was wiederum an dem Ausgang des inverters 35 Η-Potential zur Folge hat, wie der in das Gate 11 eingespeiste positive Impuls 34. Die aus dem MOS-Fet 2. dem Inverter 34, dem Nand-Gatter 36 und dem Inverter 35 gebildete Schleife behält also auch nach dem Abklingen des Impulses 34 ihren Zustand bei. solange an dem Eingang 37 H-Potential ansteht.

Wenn in diesem Schaltzustand die Speisespannung für den Leistungskreis des MOS-Fets 2 zusammenbricht und im Anschluß daran wiederkehrt, stellt sich wie für die Schaltungsanordnung 1 nach F i g. 3 beschrieben — derselbe Schaltzustand des MOS-Fet 2 ein, wie er vor der Unterbrechung bestanden hat. weil der nicht invertierende Verstärker 55 seinen ursprünglichen Schaltzustand beibehalten hat, und zwar mit Η-Potential am Ausgang.

Wenn hingegen der Leistungstransistor 2 — wie oben beschrieben — durch einen negativen Impuls 33 über den Kondensator 31 an seinem Gate 11 abgeschaltet wurde, liegt an dem Ausgang des nicht invertierenden Verstärkers 55 L-Potential an. Das L-Potential an dem Ausgang des nichtinvertierenden Verstärkers 55 führt über den Eingang 37 des Nand-Gatters 36 dazu, daß dessen Ausgang, unabhängig von dem Zustand an d^m Eingang 38. immer auf H liegt. H an dem Eingang des Inverters 35 führt aber zu L-Potential an dem Gate 11. Hierdurch wird erreicht, daß bei einer Speisespannungsunterbrechung in dem Leistungskreis des MOS-Fet 2 immer wieder der gesperrte Zustand des MOS-Fet 2 erreicht wird, weil das Nand-Gatter 36 sich wegen des Zustandes des nichtinvertierenden Verstärkers 55 im gesperrten Zustand befindet und das Signal an dem Eingang 38 nicht passieren läßi.

Bei dem in F i g. 5 veranschaulichten Ausführungsbeispiel der Schaltungsanordnung 1 zur potentialfreien Ansteuerung des Leistungstransistors 2 werden sowohl der negative als auch der positive Impuls 33, 34 zum Einbzw. Ausschalten des Leistungstransistors 2 dazu verwendet, den Kondensator 18 der Stromversorgungseinrichtung 8 nachzuladen. Hierzu enthält der Transformator 3 mit der Primärwicklung 4 eine Sekundärwicklung

61 mit einer Mittenanzapfung 62. Die Mittenanzapfung

62 ist mit der Leitung 15 bzw. dem kalten Ende des Kondensators 18 verbunden. Die äußeren Enden der Sekundärwicklung 61 liegen an einem von Dioden 63 und 64 gebildeten Mittelpunktsgleichrichter, wobei die Kathoden der beiden Dioden 63 und 64 an dem Widerstand 17 angeschlossen sind, über den der Kondensator 18 geladen wird. Wie vorher, ist wiederum dem Kondensator 18 eine Z-Diode 19 parallel geschaltet, und die Versorgungsspannung für die nachgeschaltete Speichereinrichtung 9 wird an der Verbindungsstelle zwischen dem Widerstand 17 und dem Kondensator 18, nämlich der stückweise angedeuteten Leitung 20. abgegriffen.

Die Speichereinrichtung 9 besteht bei dem Ausführungsbeispiel nach Fig.5, wie veranschaulicht, aus ei= nem in bekannter Weise aus zwei Nor-Gattern 65 und 66 gebildeten Flipflop, die zweckmäßigerweise in C-MOS-Technik ausgebildet sind. Die beiden Nor-Gatter 65 und 66 sind über Kreuz miteinander verbunden und der Ausgang des Nor-Gatters 66 führt zu dem Gate Il des MOS-Fet 2.

Zum Ansteuern der beiden Nor-Gatter 65 und 66 bzw. des daraus gebildeten Flipflops führt von der Anode der Diode 63 ein Kondensator 67 zu dem freien Eingang des Nor-Gatters 65, der über einen Widerstand

68 geerdet bzw. mit der Leitung 15 verbunden ist Von der Anode der Diode 64 führt ein weiterer Kondensator

69 zu dem freien Eingang des Nor-Gatters 66, der ebenfalls wiederum durch einen Widerstand 70 geerdet ist.

Sobald in die Steueransrhlüsse 3,4 ein negativer oder ein positiver Impuls 17 bzw. 18 eingespeist wird, wird

ίο über die entsprechende in Durchlaßrichtung betriebene Diode, nämlich entweder die Diode 64 oder die Diode 63 der Kondensator 18 der Stromversorgungseinrichtung 8 aufgeladen und somit die Versorgungsspannung für die Nor-Gatter 65 und 66 erzeugt

Wird der Schaltungsanordnung 1 ein positiver Impuls 34 zugeführt, so gelangt der positive Impuls über den Kondensator 67 zu dem Eingang des Nor-Gatters 65, wodurch das aus den Nor-Gattern 65 und 66 gebildete Flipflop umgeschaltet wird, derart, daß an seinem Ausgang ein Η-Potential ansteht, das den MOS-Fet 2 durchsteuert Ein anschließend eingespeister negativer Impuls 17 gelangt hingegen über den Kondensator 69 in einen der Eingänge des Nor-Gatters 66, wodurch das aus den Nor-Gattern 65 und 66 gebildete Flipflop in seinen Ausgangszustand mit L-Potential am Ausgang zurückkippt und den MOS-Fet 2 sperrt Der negative Impuls 17 gelangt zwar auch über den Kondensator 67 zu dem Eingang des Nor-Gatters 65, bleibt dort aber wegen der vorhandenen Kappdioden unwirksam. Entsprechendes gilt beim Einspeisen des positiven Impulses 18 für das Nor-Gatter 66.

Gleichzeitig hiermit wird wiederum über den ebenfalls vorhandenen Kondensator 31 des Differenziergliedes 10 der positive Impuls 34 dem Gate 11 des MOS-Fet 2 unmittelbar zugeführt und so, wie bereits oben beschrieben, die Leistung zum Umsteuern des MOS-Fet 2 den positiven bzw. negativen impulsen 33, 34 entnommen, während das aus den Nor-Gattern 65 und 66 gebildete Flipflop lediglich den Haltestrom für den MOS-Fet 2 zu liefern braucht und eine entsprechend geringe Stromaufnahme zeigt, die den Kondensator 18 der Stromversorgungseinrichtung 8 nur gering belastet, wodurch bei kurzen Impulsen 33 und 34 lange Schaltzeiten möglich sind. Das Abschalten des MOS-Fet 2 erfolgt wiederum über den Kondensator 31 bzw. das Differenzierglied 10 in der oben beschriebenen Weise.

In Fig.6 ist eine aus den Schaltungsanordnungen 1 nach den Fig. 1 bis 5 veranschaulichte Halbbrücke 70 dargestellt, mit der der Strom bzw. die Stromrichtung durch einen Verbraucher 71 gesteuert wird. Hierbei sind zwei Schaltungsanordnungen 1 hinsichtlich ihrer beiden Leistungstransistoren 2, nämlich 2a und 26, wiederum selbstsperrende MOS-Fets, hintereinander geschaltet und weisen einen gemeinsamen Transformator 3 auf, der eine Primärwicklung 4 sowie zwei Sekundärwicklungen Ta und 76 enthält. Die Sekundärwicklungen 7a und Tb sind gegensinnig gewickelt, so daß ein in die Steueranschlüsse 5. 6 eingespeister positiver Impuls 34 auf den Leitungen 14a und 15a der Sekundärwicklung 7a bzw. der unteren Schaltungsanordnung I ebenfalls als positiver Impuls erscheint, während er auf den Leitungen 146 und 156 der Sekundärwicklung Tb der oberen Schaltungsanordnung 1 als negativer Impuls eingespeist wird.

An die Sekundärwicklungen 7a b/w. Tb ist, wie bei den F i g. 1 bis 5 im einzelnen dargestellt, eine Stromversorgungseinrichtung 8a bzw. 86 angeschlossen, wobei je nach Ausführung noch die gestrichelt angedeuteten Di-

15

öden 40a bzw. 40b sowie die ebenfalls gestrichelt veranschaulichten Widerstände 39a bzw. 396 vorgesehen sind, wie dies oben erläutert ist. Die MOS-Fets la und Ib sind mit ihrem Gate 1 la bzw. 11 b an Speichereinrichtungen 9a bzw. 9b angeschlossen, die in F i g. 6 lediglich als Blöcke gezeigt sind und in einer der Schaltungen nach den F i g. 1 bis 5 ausgeführt sein können.

Bei der Halbbrücke 70 ist der MOS-Fet 2a mit seiner Source-EIektrode an den negativen Anschluß einer Stromquelle 72 für den Verbraucher 71 angeschlossen. Die Drain-Eiektrode 29a liegt an einer Drossel 73, deren Mittenanzapfung 74 an den Verbraucher 71 angeschlossen ist, der mit seinem anderen Ende an dem positiven Anschluß der Stromquelle 72 liegt. Die Drossel 73 ist durch eine Freilaufdiode 75 sowie einen mit der Diode 75 in Serie geschalteten Widerstand 76 überbrückt, die zusammen für die Drossel 73 einen Freilaufkreis bilden. Das andere Ende der Drossel 73 führt zu der Source-EIektrode 26b des MOS-Fet 2b der oberen Schaltungsanordnung 1. Die Drain-Elektrode 296 des MOS-Fet 2b ist an den positiven Anschluß einer zweiten Stromquelle 77 angeschlossen, wobei der negative Anschluß der Stromquelle 77 an dem positiven Anschluß der Stromquelle 72 liegt.

Zum Schutz gegen schädliche Überspannungen beim Abschalten der MOS-Fets 2a und 2b können diese noch mit Schutzschaltungen 78a und 7Sb, wie veranschaulicht, überbrückt sein (Varistoren, Z-Dioden oder dergl.).

Beim Einspeisen eines negativen Impulses 33 in die Halbbrücke 70 wird durch den durch die Sekundärwicklung Tb in seiner Polarität umgekehrten Impuls, wie oben beschrieben, die Stromversorgungseinrichtung Sb akiiviert bzw. geladen, der MOS-Fet 2b eingeschaltet und die Speichereinrichtung 9b in den zweiten Zustand mit Η-Potential am Ausgang umgeschaltet. Hierdurch wird der Stromkreis über den Verbraucher 7i, die Drossel 73 und die Stromquelle 77 geschlossen. Beim Eintreffen eines positiven Impulses 34 an den Steueranschlüssen 5, 6 wird die obere Schaltungsanordnung 1 wegen der Polaritätsumkehr gesperrt, während die untere Schaltungsanordnung 1 in der bei den Fig. 1 bis 5 beschriebenen Weise in den zweiten Schaltzustand überführt wird, so daß der MOS-Fet 2a eingeschaltet wird, wodurch nunmehr der Stromkreis über den Verbraucher 71 und die Stromquelle 72 geschlossen wird, während der Stromkreis über die Stromquelle 77 unteibrochen wird, da die Speichereinrichtung 9b in den ersten Zustand überführt wird und der MOS-Fet 2b über das nicht im einzelnen veranschaulichte Differenzierglied bzw. den Kondensator 31 gesperrt wird.

Durch die eintreffenden Impulse 33 und 34 werden also abwechselnd die beiden MOS-Fets 2a und 2b ein- bzw. ausgeschaltet, und zwar in der Weise, daß zwangsläufig bei dem Einschalten des einen MOS-Fe; der andere in den gesperrten Zustand überführt wird, wobei die Speichercinrichtungen 9a und 9b zum Aufrechterhalten der Schaltzustände nach dem Abklingen der Impulse 33 und 34 dienen.

Die Drossel 73, zusammen mit ihrem Freilaufkreis aus der Diode 75 und dem Widerstand 76, hat die Aufgabe, so Stromspitzen beim Umschalten der Halbbrücke 70 zu unterdrücken.

Hierzu 6 Blatt Zeichnungen

Claims (21)

Patentansprüche:

1. Schaltungsanordnung zur galvanisch getrennten Ansteuerung wenigstens eines Leistungstransistors mittels eines eine Primär- und wenigstens eine Sekundärwicklung aufweisenden Transformators, dessen Primärwicklung mit Steueranschlüssen verbunden ist, mit einer über die Sekundärwicklung angesteuerten, als bistabiles Kippglied ausgeführten Speichereinrichtung, die mit dem Eingang des Leistungstransistors in Verbindung steht und mitteis eines in die Steueranschlüsse eingespeisten Impulses erster Art in einen ersten Schaltzustand und mittels eines Impulses zweiter Art in einen zweiten Schaltzustand überführbar ist, sowie mit einer Stromversorgungseinrichtung für die Speichereinrichtung, wobei der Leistungstransistor durch die in dem ersten Schaltzustand befindliche Speichereinrichtung in dem gesperrten Zustand und durch die in dem zweiten Schaltzustand befindliche Speichereinrichtung in dem leitenden Zustand gehalten wird, d a durch gekennzeichnet, daß an die Sekundärwicklung (7, 7a, 7b) eine Impulsübertragungseinrichtung (10) angeschlossen ist, die ausgangsseitig unmittelbar an dem Eingang (It) des Leistungstransistors (2, 2a, 2b) liegt und die zum Umschalten des Leistungstransistors (2, 2a, 2b) erforderliche elektrische Energie aus den in die Steueranschlüsse (5, 6) eingespeisten Impulsen (33, 34) unmittelbar entnimmt.

2. Schaltungsanordnung na;,i Anspruch 1, dadurch gekennzeichnet, da3 die Impulsübertragungseinrichtung (10) ein als Differenz erglied geschaltetes RC-GIied ist, dessen Kondensator (31) einenends an der Sekundärwicklung (7,7a, 7b, 61) und andernends mit dem Eingang (11) des Leistungstransistors (2,2a, 2b) verbunden ist

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Widerstand des Differenziergliedes (10) im wesentlichen von der Parallelschaltung aus dem Eingangsinnenwiderstand des Leistungstransistors (2, 2a, 2b) und dem Ausgangsinnenwiderstand der an den Eingang (11) des Leistungstransistors (2, 2a, 2b) angeschlossenen Speichereinrichtung (9,9a, 9b)gebildet ist.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Zeitkonstante der Impulsübertragungseinrichtung sowie die Anstiegsund die Abfallzeiten der Impulse (33, 34) derart gewählt sind, daß jeweils lediglich die steiler als die Rückflanke verlaufende Vorderflanke der Impulse (33,34) eine Zustandsänderung bewirkt.

5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Impulse (33) erster Art eine andere Polarität aufweisen als die Impulse (34) zweiter Art.

6. Schaltungsanordnung nach Anspruch I, dadurch gekennzeichnet, daß die Speichereinrichtung (9) einen zweiten Eingang (34) aufweist, dem ein dem Spannungsabfall an dem Leistungstransistor (2) entsprechendes Signal zugeführt wird, durch das die Speichereinrichtung (9) beim Überschreiten eines vorgegebenen Spannungsabfalls an dem Leistungstransisior (2) in den ersten Schaltzustand überführt _O5 wird.

7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Speichereinrichtung

(9) einen invertierenden Verstärker (50) aufweist, der ausgangsseitig an den Eingang (11) des Leistungstransistors (2) angeschlossen ist, der von seinem Ausgang (29) her über einen Widerstand (39,53) zu dem Eingang des Verstärkers (50) rückgekoppelt ist.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß der invertierend.· Verstärker (50) eine Schaltschwelle aufweist, derart, daß beim Überschreiten eines vorgegebenen Spannungsabfalls an dem Leistungstransistor (2) die Speichereinrichtung (9) in den ersten Schaltzustand überführt wird.

9. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß der invertierende Verstärker ein Differenzverstärker (50) ist, dessen nichtinvertierender Eingang mit einer Referenzspannungsquelle (51, 52) verbunden ist, derart, daß beim Überschreiten eines vorgegebenen Spannungsabfalls an dem Leistungstransistor (2) die Speichereinrichtung (9) in den ersten Schaltzustand überführt wird.

10. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß der invertierende Verstärker (34, 35, 36) einen nichtinvertierenden Eingang (37) aufweist an den ein synchron mit der Speichereinrichtung (9) geschalteter selbsthaltender Schmitt-Trigger (55) ausgangsseitig angeschlossen ist.

11. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Speichereinrichtung (9) ein kapazitiv mit dem Transformator (3) gekoppeltes RS-Flipflop (65, 66) ist, dessen Ausgang mit dem Eingang (11) des Leistungstransistors (2) verbunden ist.

12. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Leistungstransistor (2) ein von der Speichereinrichtung (9) zwischen Gate (11) und Source-Elektrode (26) angesteuerter selbstsperrender MOS-Fet ist

13. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Leistungstransistor (2) ein von der Speichereinrichtung (9) zwischen Basis und Emitter angesteuerter bipolarer Transistor ist.

14. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Speichereinrichtung (9) eine Stromversorgungseinrichtung (8) zugeordnet ist, die zumindest teilweise von einem der beiden Impulse (33,34) mit elektrischer Energie versorgt wird.

15. Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, daß die Stromversorgungseinrichtung (8) als Energiespeicher einen Kondensator (18) enthält, der über wenigstens eine Diode (16, 63,64) an die Sekundärwicklung (7,61) des Transformators (3) angeschlossen ist.

16. Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, daß die Stromversorgungseinrichtung (8) von beiden Impulsen (33,34) mit elektrischer Energie versorgt wird.

17. Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, daß die Sekundärwicklung

(61) des Transformators (3) eine Mittenanzapfung

(62) aufweist, an die der Kondensator (18) einenends angeschlossen ist, der anderenends an einem Mittelpunktsgleichrichtcr (63,64) liegt.

18. Schaltungsanordnung nach Anspruch 16, da-

durch gekennzeichnet, daß die Stromversorgungseinrichtung (8) zum Nachladen während der Sperrphase des Leistungstransistors (2) über eine Reihenschaltung aus einer Diode (40) und einem Widerstand (39, 53) an den Leistungstransistor (2) angeschlossen ist.

19. Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, daß zum Nachladen der Stromversorgungseinrichtung (8) den Impulsen (33. 34) an den Steueranschlüssen (5. 6) eine Wechselspannung überlagert ist, die derart bemessen ist, daß der Schaltzustand der Speichereinrichtung (9) unbeeinflußt bleibt.

20. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Transformator (3) zwei Sekundärwicklungen (7, 7 b) aufweist, von denen die eine der einen Speichereinrichtung (9a,J sowie dem einen Leistungstransistor (2a) und die andere Sekundärwicklung (7 b) einer anderen Speichereinrichtung (9b) sowie einem weiteren Leistungstransistor (2b) zugeordnet ist, derart, daß bei einem Impuls erster Art (33) der erste Leistungstransistor (2a) gesperrt und der zweite Leistungstransistor (2b) leitend und bei einem Impuls zweiter Art (34) der erste Leistungstransistor (2a) leitend und der zweite Leistungstransistor (2b) gesperrt wird, und daß beide Lsistungstransistoren (2a, 2b) eine Halbbrücke (70) für einen an den Verbindungspunkt der beiden Leistungstransistoren (2a, 2b) angeschlossenen Verbraucher (71) bilden.

21. Schaltungsanordnung nach Anspruch 20, dadurch gekennzeichnet, daß die beiden Leistungstransistoren (2a, 2b) über eine Drossel (73) miteinander verbunden sind, an deren Mittelanzapfung (74) der Verbraucher (71) angeschlossen ist, und daß der Drossel (73) ein Freilaufkreis (75,76) parallelgeschaltet ist.