DE3226339A1

DE3226339A1 - Analoge schaltervorrichtung mit mos-transistoren

Info

Publication number: DE3226339A1
Application number: DE19823226339
Authority: DE
Inventors: Kenji Matsuo; Yasoji Yokosuka Kanagawa Suzuki; Akira Yokohama Yamaguchi
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-07-17
Filing date: 1982-07-14
Publication date: 1983-02-03
Also published as: FR2509931B1; DE3226339C2; US4529897A; FR2509931A1

Description

TOKYO SHIBAURA DENKI KABUSHIKI KAISHA Kawasaki-shi /JAPAN

Analoge Schaltervorrichtung mit MOS-Transistoren

Die Erfindung betrifft eine analoge Schaltervorrichtung unter Verwendung von MOS-Transistoren.

Eine analoge Schaltervorrichtung überträgt ein analoges Eingangssignal, wenn sie auf EIN gestellt ist, und sie überträgt kein analoges Eingangssignal, wenn sie auf AUS gestellt ist. Die analoge Schaltervorrichtung dieses Typs erzeugt in bevorzugter Weise ein Spannungssignal, welches gleich ist dem Eingangssignal oder linear zum Eingangssignal proportional ist. Zu diesem Zweck muß ein Eingangs-Ausgangswiderstand der analogen Schaltervorrichtung konstant gehalten werden. Wenn jedoch MOS-Transistoren in der analogen Schaltervorrichtung verwendet werden, wird die Ausgangsspannung der analogen Schaltervorrichtung in Relation zur Eingangsspannung nicht linear. Dies ist deshalb der Fall, weil MOS-Transistoren einen Source-Substrat-Vorspanneffekt aufweisen, durch den der Widerstand von MOS-Transistoren nicht linear wird.

— ο —

Bei einer bereits vorgeschlagenen analogen Schaltervorrichtung wird diese Widerstandscharakterisitik durch Verwendung von CMOS-Transistören realisiert. Bei einer analogen Schaltervorrichtung mit CMOS-Transistoren liegt jedoch die Verunreinigungskonzentration einer Substratzone eines η-Kanal MOS-Transistors allgemein höher als diejenige einer Substratzone eines p-Kanal MOS-Transistors. Als Ergebnis ist der Source-Substrat-Vorspanneffekt des η-Kanal MOS-Transistors größer als derjenige des p-Kanal MOS-Transistors. Eine Änderung des Widerstandes des η-Kanal MOS-Transistors, die in Abhängigkeit von dem analogen Eingangssignal erhalten wird, ist größer als diejenige bei einem p-Kanal MOS-Transistor, so daß eine merkliche Verzerrung eines analogen Ausgangssignals auftritt.

In der US-PS 3 720 848 ist beispielsweise eine Einrichtung zur Lösung dieses Problems beschrieben. Bei einem analogen Schalter der in der genannten Patentschrift beschriebenen Art ist eine Einrichtung vorgesehen, um selektiv einen Kurzschluß zwischen einer Sourcezone und einer Substratzone der n- und p-Kanaltransistoren zu erzeugen, wenn entweder der η-Kanal- oder der p-Kanaltransistor in den leitenden Zustand gebracht wird. Da jedoch bei dieser Vorrichtung die Sourcezone und die Substratzone kurgeschlossen werden, wird das Potential an der Drainzone niedriger als das Potential der Substratzone. Es sei darauf hin gewiesen, daß dabei auch ein parasitärer npn-Bipolartransistor gebildet wird, und zwar mit einem Emitter in Form einer Drainzone des n-Kanaltransistors, einer Basis in Form einer Substratzone des n-Kanaltransistors, und mit einem Kollektor in einer Form einer Substratzone des p-Kanaltransistors. Wenn das Po-

tential des Emitters niedriger liegt als das Potential der Basis, wie zuvor erläutert, so wird der Emitter-Basisübergang vorwärts vorgespannt, was dann zum Fließen eines parasitären Stromes durch den Bipolartransistor führt.

Es ist Aufgabe der vorliegenden Erfindung eine analoge Schaltervorrichtung zu schaffen, um einen Widerstand zwischen den Eingangs- und Ausgangsenden unabhängig von einem analogen Signal konstant zu halten, um ein Ausgangssignal mit einer geringen Verzerrung zu erzielen.

Durch die vorliegende Erfindung soll auch eine analoge Schaltervorrichtung geschaffen werden, welche die Möglichkeit bietet den Fluß eines parasitären Stromes durch einen parasitären Bipolartransistor zu verhindern.

Zur Lösung dieser Aufgabe schafft die Erfindung eine Einrichtung, um an eine Substrat-Elektrode von wenigstens einem eines Paares von MOS-Transistoren, welche die analoge Schaltervorrichtung bilden, eine vorbestimmte Spannung, anzulegen, um dadurch die Änderung einer Schwellenwertspannung aufgrund des Source-Subtrat-Vorspanneffektes zu vermindern.

Gemäß einer weiteren Ausführungsform nach der Erfindung wird bei einer analogen Schaltervorrichtung eine vorbestimmte Spannung, um eine Substratzone und die Source- und Drainzone konstant rückwärts vorzuspannen, der Substrat-Elektrode mit Hilfe der zuvor geschilderten Einrichtung zugeführt. Die vorbestimmte Spannung besteht in bevorzugter Weise aus einer Spannung, die wenigstens vom analogen Eingangssignal oder vom analogen Ausgangssignal

abhängig ist.

Bei einer analogen Schaltervorrichtung gemäß einer weiteren Ausführungsform nach der Erfindung wird eine Spannung, die größer ist als die durch den Source-Substrat-Vorspanneffekt des MOS-Transistors hervorgerufene Spannung aufgrund einer Änderung im analogen Signal, im voraus an die Substrat-Elektrode des MOS-Transistors angelegt.
10

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Hinweis auf die Zeichnung näher erläutert. Es zeigen

Fig. 1 einen Schaltplan einer analogen Schal

tervorrichtung gemäß einem-ersten Ausführungsbeispiel mit Merkmalen, nach der Erfindung;

Fig. 2 eine Schaltungsanordnung der in Fig.

wiedergegebenen Schaltervorrichtung, jedoch mit einem detaillierten Stromlaufplan der Spannungs-Pufferschaltung;

Fig. 3 eine Schnittdarstellung der analogen

Schaltervorrichtung gemäß Fig. 2;

Fig. 4 eine graphische Darstellung, welche die

Kennlinien VGS-/IDS eines MOS-Transistors des in der Spannungs-Pufferschaitung

nach Fiq. 2 verwendeten Typs;

Fig. 5 eine graphische Darstellung, welche den

Zusammenhang zwischen den Widerständen RP der p-Kanal MOS-Transistoren, der Widerstände RN'der n-Kanaltransistoren, und der parallelen Widerstände RON der Widerstände RN und RP der analogen Schaltervorrichtung als eine Funktion eines analogen Signals Vin bei der analogen Schaltervorrichtung mit Merkmalen nach der Erfindung wiedergibt, und zwar im

Vergleich zu einer herkömmlichen analogen Schaltervorrichtung;

Fig. 6 einen Schaltplan einer abgewandelten

Ausführungsform der analogen .Schalter

vorrichtung gemäß Fig. 2; '

Fig. 7 einen Schaltplan einer analogen Schaltervorrichtung gemäß einer zweiten Ausführungsform nach der Erfindung;

Fig. 8 eine schematische Schnittdarstellung

eines parasitären Bipolartransistors, der in der analogen Schaltervorrichtung gebildet wird;

Fig. 9 einen Schaltplan einer analogen Schal-

tervorrichtung gemäß einer dritten Ausführungsform nach der Erfindung; 30

Fig. 10 einen Schaltplan einer analogen Schal

tervorrichtung gemäß einer vierten Ausführungsform nach der Erfindung;

Fig. 11 bis 15 Schaltungen von Modifikationen der

analogen Schaltervorrichtung gemäß Fig. 10;

Fig. 16 einen Schaltplan einer analogen Schal

tervorrichtung gemäß einer fünften Ausführungsform nach der Erfindung;

Fig. 17 bis 24 Schaltungen von Abwandlungen der analogen Schaltervorrichtung nach Fig. 16;

Fig. 25 eine Schaltung einer analogen Schaltervorrichtung gemäß einer sechsten Ausführungsform nach der Erfindung; 15

Fig. 26 eine Schaltung einer abgewandelten Aus

führungsform der analogen Schaltervorrichtung nach Fig. 25; und

Fig. 27 ■ eine Schaltung einer analogen Schaltervorrichtung gemäß einer siebten Ausführungsform nach der Erfindung.

Eine analoge Schaltervorrichtung gemäß einer ersten Ausführungsform mit Merkmalen nach der Erfindung soll unter Hinweis auf Fig. 1 zunächst beschrieben werden. Eine Source-Elektrode S eines η-Kanal MOS-Transistors 1 vom Anreicherungstyp (enhancement type) ist mit einer Drain-Elektrode D eines p-Kanal MOS Transistors 2 vom Anreicherungstyp (enhancement type) verbunden und weiter ist ein Verbindungspunkt zwischen diesen mit einem Eingangsende 3 verbunden, dem ein analoges Eingangssignal Vin aufgedrückt wird. Eine Drain-Elektrode D des MOS-Tran-

sistors 1 ist mit einer Source-Elektrode S des MOS-Transistors 2 verbunden und ein Verbindungspunkt zwischen diesen Anschlüssen ist mit einem Ausgangsende 4 verbunden, an welchem ein analoges Ausgangssignal Vout erscheint. Eine Gate-Elektrode G des MOS-Transsitors 1 empfängt einen Taktimpuls φ, während eine Gate-Elektrode G des MOS-Transistors 2 einen Taktimpuls φ empfängt, der durch Umkehrung des Taktimpulses 0 erhalten wird. Die positive Spannung VDD einer Stromversorgungsquelle, die dem hohen Spannungspegel (Η-Pegel) des Taktimpulses φ und φ entspricht, gelangt zu einer Substrat-Elektrode B des MOS-Transistors 2. Das Eingangsende einer Spannungs-Pufferschaltung (Spannungsversorgungseinrichtung) 5, die eine Spannung in Abhängigkeit von dem analogen Eingangssignal Vin erzeugt, ist mit dem Eingangsende 3 verbunden. Die Spannungspufferschaltung 5 schickt eine vorbestimmte Spannung zu einer Substrat-Elektrode B des MOS-Transistors 1 . Die vorbestimmte Spannung hängt von dem analogen Eingangssignal Vin ab.

Fig. 2 zeigt einen Schaltplan einer analogen Schaltervorrichtung, deren genauer bzw. detaillierter schaltungstechnischer Aufbau der Spannungspufferstufe 5 entspricht. Die Spannungspufferstufe 5 umfaßt einen η-Kanal MOS-Transistor 7 vom enhancement type und einen p-Kanal MOS-Transistor 8 vom depletion type. Der MOS-Transistor 7 besitzt eine Drain-Elektrode D, die mit einem Ende verbunden ist, welchem die Spannpng VDD der Stromversorgungsquelle zugeführt wird, besitzt ferner eine Source-Elektro- de S, die mit dem Ausgangsspannungsende 6 verbunden ist, ferner eine Gate-Elektrode G, die mit dem Eingangsende 3 verbunden ist und eine Substrat-Elektrode B, die mit dem Ausgangsende 6.verbunden ist. Auf ähnliche Weise be-

sitzt der MOS-Transistor 8 eine Source-Elektrode S, die mit dem Ausgangsende 6 verbunden ist, eine Drain-Elektrode D, die mit einem Ende verbunden ist, welches die Spannung VSS der Stromversorgungsquelle erhält; besitzt ferner eine Gate-Elektrode G, die mit dem Eingangsende verbunden ist, und eine Substrat-Elektrode B, die mit dem Ende verbunden ist, welchem die Spannung VDD der Stromversorgungsquelle zugeführt ist. Das Ausgangsende 6 der Spannungspufferschaltung 5 ist mit der Substrat-Elektrode B des MOS-Transistors 1 verbunden. Eine parasitäre Kapazität 9 ist in äquivalenter Weise mit dem Ausgangsende 6 verbunden.

Fig. 3 zeigt eine Schnittdarstellung einer analogen Schaltervorrichtung mit der Spannungspufferschaltung 5 gemäß Fig. 2. Eine eingebettete p-Zone 22 ist in einem n-Typ-Halbleitersubstrat 21 ausgebildet. Die Source- und die Drainzone 23 und 24 des MOS-Transistors 2, in die eine p-Typverunreinigung eindiffundiert ist, sind in einer Oberflächenschicht des HalbleiterSubstrats 21 ausgebildet. Die Drain- und Sourcezone 25 und 26 des MOS-Transistors 8 sind ebenfalls in der Oberflächenschicht des Halbleitersubstrats 21 ausgebildet. Auf ähnliche Weise sind die Source- und Drainzone 27 und 28 des MOS-Transistors 7, in die eine n-Typverunreinigung eindiffundiert wurde, in einer Oberflächenschicht der eingebetteten p-Zone 22 ausgebildet. Die Source- und die Drainzone 29 und 30 des MOS-Transistors 1 sind in der Oberflächenschicht der eingebetteten p-Zone 22 ausgebildet. Ferner ist eine p-Typkontaktzone 31 in einem Grenzbereich zwischen der eingebetteten p-Zone 22 und dem Halbleitersubstrat 21 ausgebildet, welche die eingebettete p-Zone 22 umschließt. Die Kontaktzone 31 weist eine Fremdatomkonzentration auf, die

größer ist als diejenige der eingebetteten p-Zone 22 und sie bildet einen ringförmigen Kontakt mit der eingebetteten p-Zone 22. Die Source-Elektroden S sind jeweils auf den Sourcezonen 23, 26, 27 und 29 aufgebracht. Die Drain-Elektroden D sind jeweils auf den Drainzonen 24, 25, 28 und 30 aufgebracht. Die Substrat-Elektroden B der MOS-Transistoren 1 und 7 sind auf der Kontaktzone 31 aufgebracht. Die Gate-Elektrode G ist auf dem Halbleitersubstrat 21 zwischen der Sourcezone 23 und der Drainzone 24 ausgebildet. Auf ähnliche Weise sind die Gate-Elektroden G auf dem Halbleitersubstrat 21 zwischen der Drainzone 25 und der Sourcezone 26 ausgebildet und zwar auf der eingebetteten p-Zone 22 zwischen der Sourcezone 27 und der Drainzone 28, und ferner auf der eingebetteten p-Zone 22 zwischen der Sourcezone 29 und der Drainzone 30. Das Halbleitersubstrat 21 empfängt die Stromversorgungsspannung VDD über die Substratelektrode B. Die parasitäre Kapazität 9 in Fig. 2 wird durch den p-Übergang zwischen der eingebetteten p-Zone 22 und dem Halbleitersubstrat 21 gebildet.

Im folgenden soll nun die Betriebsweise der analogen Schaltervorrichtung in der zuvor geschilderten Anordnung bzw. Aufbau beschrieben werden. Um gleichzeitig den EIN-Zustand der MOS-Transistoren 1 und 2 aufrecht zu erhalten, muß der Taktimpuls 0 auf den Η-Pegel (VDD) gestellt werden und der φ muß auf den niedrigen Pegel L (VSS) gestellt werden. Das analoge Eingangssignal Vin wird auf 0 V (VSS-Pegel) eingestellt. Bei diesem Zustand ist nur der MOS-Transistor 8 vom Verarmungstyp (depletion type) im EIN-Zustand, so daß eine Spannung am Ausgangsende 6 der Spannungspufferschaltung 5 aus der Differenz zwischen einer Schwellenwertspannung VthD des MOS-Transistors 8 und einer Spannung, welche

dem analogen Eingangssignal Vin entspricht, besteht. Die Ausgangspannung der Spannungspufferschaltung 5 gelangt zur eingebetteten p-Zone 22 in Fig. 3. Wenn die Spannung der eingebetteten p-Zone 22 als Vp-well bezeichnet wird, ergibt sich

Vp-well = Vin - VthD ...(1)

Wenn die parasitäre Kapazität 9, die an das Ausgangsende 6 der Spannungspufferschaltung 5 angeschlossen ist, im voraus mit der Spannung VDD der Stromversorgungsquelle aufgeladen wird (z.B. aus +5V) so wird die Spannung Vpwell der eingebetteten p-Zone 22 auf einen Wert abgesenkt, der durch Gleichung (1) ausgedrückt ist, wenn der MOS-Transistor 8 eingeschaltet ist.

Wenn die Spannung am Ausgangsende 6 auf +5V gehalten wird, so wird auch die Source-Elektrode S des MOS-Transistors auf +5V gehalten. Die Stroitiver sorgungs spannung VDD von +5V wird konstant an die Substrat-Elektrode B des MOS-Transistors 8 angelegt.

Daher beträgt, unmittelbar nachdem der MOS-Transistor 8 eingeschaltet wurde, eine rückwärtsgerichtete Gate-Vorspannung (die Source-Substrat-Vorspannung) VBS des MOS-Transistors gleich 0 V. Die Schwellenwertspannung des MOS-Transistors 8 ist in Fig. 4 durch eine positive Spannung VthDl angegeben. Die Stromkennlinien zwischen Drain und Source des MOS-Transistors 8 sind in Fig. 4 durch eine Linie a angegeben. Nach dem der MOS-Transistor 8 eingeschaltet wurde, erreicht anschließend daran die Spannung Vp-well den durch Gleichung (1) gegebenen Wert. Daher wird die Spannung an der Source-Elektrode S des MOS-Transistors

8 von +5V abgesenkt und nähert sich dicht dem Wert von 0 V. Als Ergebnis wird die Source-Substrat-Vorspannung VBS des MOS-Transistors 8 schrittweise erhöht. Zusammen mit dieser Erhöhung wird die Schwellenwertspannung VthDl des MOS-Transistors 8 nach links verschoben, wie dies in Fig. 4 gezeigt ist. Gleichzeitig wird eine Linie, welche die Stromkennlinie der Drain-Source-Strecke angibt, ebenfalls nach links verschoben und zwar parallel zu der Linie a. Wenn die neue Schwellenwertspannung VthD2 des MOS-Transistors 8 nahezu 0 V beträgt, wie in Fig. 4 gezeigt ist, und wenn der MOS-Transistor 8 vom Anreicherungstyp ist, verläuft die Spannung Vp-well dicht bei 0 V.

Es sei nun angenommen, daß eine dem Analogsignal Vin entsprechende Spannung von 0 Volt zu einer positiven Spannung zunimmt. Wenn eine Gate-Source-Spannung Vin - Vpwell des MOS-Transistors 7 größer wird als eine Schwellenwertspannung VthN des MOS-Transistors 7, wird der MOS-Transistor 7 eingeschaltet. Daher wird die parasitäre Kapazität 9 schrittweise durch die Stromversorgungsspannung VDD aufgeladen. In diesem Zustand befindet sich der MOS-Transistor 8 im "EIN"-Zustand und es fließt ein Strom ensprechend der Drain-Source-Stromkennlinien, angegeben durch die Linie c, durch den MOS-Transistor 7. Als Ergebnis nimmt die Spannung Vp-well am Ausgangsende 6 auf die Spannung Vin - VthN zu. Es sei angenommen, daß VthN = +1 V und VDD = + 5 V ist. Wenn die im Analogsignal Vin entsprechende Spannung von 0 V auf +5 V zunimmt, gelangt eine Spannung, die von 0 V bis +4 V zunimmt, zur Substrat-Elektrode B des MOS-Transistors 1.

Es sei angenommen, daß die dem Analogsignal Vin entsprechende Spannung von +5 V auf 0 V abnimmt. Wenn die dem

Analogsignal Vin entsprechende Spannung schrittweise von +5 V abnimmt, wird die Spannung Vin - Vp-well kleiner als die Schwellenwertspannung VthN des MOS-Transistors 7. Daher wird der MOS-Transistor 7 ausgeschaltet. Es sei weiter angenommen, daß die Schwellenwertspannung VthD1 des MOS-Transistors 8 auf +0,6 V eingestellt ist, wenn die Source-Substrat-Vorspannung VBS auf 0 V gestellt ist. Wenn das Analogsignal auf +5 V gestellt ist und wenn die Spannung Vp-well auf +4 V gestellt ist, so ist die Source-Substrat-Vorspannung VBS des MOS-Transistors 8 auf ca. +1 V (5-4) eingestellt. Wenn weiter die Schwellenwertspannung VthDl des MOS-Transistors 8 auf +0,2 V verschoben wird, und zwar entsprechend der Source-Substrat-Vorspannung VBS, wird der MOS-Transistor 8 eingeschaltet, wenn die dem Analogsignal Vin entsprechende Spannung auf +4,2 V. (4+0,2) abgesenkt wird. Daher wird die Spannung Vp-well durch den MOS-Transistor 8 auf nahezu 0 V reduziert.

Es sei nun angenommen, daß der Taktimpuls 0 auf den logischen Pegel L eingestellt ist, während der Taktimpuls ψ auf den logischen Pegel H eingestellt ist. Da beide MOS-Transistoren 1 und 2 ausgeschaltet sind, sind die Widerstände RN und RP an beiden Enden sehr stark erhöht. Als Folge wird das Analogsignal Vin nicht zum Ausgangsende 4 übertragen und das Analogsignal Vout wird nicht erzeugt.

Fig. 5 zeigt eine graphische Darstellung zur Erläuterung der Effekte, die bei der analogen Schaltervorrichtung mit Merkmalen nach der Erfindung erhalten werden. Die graphische Darstellung zeigt die Beziehungen zwischen einem Widerstand RN des MOS-Transistors 1, eines Widerstandes RP des MOS-Transistors 2 und eines Parallel-Widerstandes

RON zwischen den Widerständen RN und RP und zwar als Funktion des analogen Eingangssignals Vin, wenn die MOS-Transistoren 1 und 2 der analogen Schaltervorrichtung eingeschaltet sind, wie dies durch die ausgezogene Linie angegeben ist. Die strichlierte Linie zeigt die Widerstandskennlinien einer herkömmlichen analogen Schaltervorrichtung an. Bei der herkömmlichen analogen Schaltervorrichtung ist der Widerstand RON sehr hoch, wenn das analoge Eingangssignal Vin auf ca. +2,5 V eingestellt wird. Dies ist deshalb der Fall, weil die Empfindlichkeit der Schwellenwertspannung des η-Kanal MOS-Transistors auf den Source-Substrat-Vorspanneffekt höher liegt als diejenige der Schwellenwertspannung des p-Kanal MOS-Transistors auf diesem Source-Substrat-Vorspanneffekt. Speziell wird der η-Kanal MOS-Transistor allgemein in der eingebetteten p-Zone ausgebildet, die in dem-n-leitenden Halbleitersubstrat ausgebildet ist, in welchem der p-Kanal MOS-Transistor ausgebildet ist.Die Fremdatomkonzentration der eingebetteten p-Zone liegt allgemein höher als diejenige des η-HalbleiterSubstrats. Als Ergebnis führt die Fremdatomkonzentration der eingebetteten p-Zone zu einer höheren Empfindlichkeit des η-Kanal MOS-Transistors.

Bei dem zuvor erläuterten Ausführungsbeispiel liegen jedoch die Kurven, welche die Widerstände RN und RP angeben, symmetrisch zu einer Achse bei ca. +2,5 V. Wie bereits ausgeführt wurde, wird eine Spannung, die im wesentlichen proportional zum analogen Eingangssignal Vin ist, der Substrat-Elektrode B des η-Kanal MOS-Transistors zugeführt, so daß der Source-Substrat-Vorspanneffekt des MOS-Transistors 1 im wesentlichen konstant ist. Daher wird der Widerstand RON zwischen dem Eingangs- und Aus-

gangsende 3 und 4 unabhängig vom analogen Eingangssignal Vin im wesentlichen konstant gehalten. Als Ergebnis ist die Verzerrung des analogen Ausgangssignals Vout sehr gering.
5

Um bei dem zuvor erläuterten Ausführungsbeispiel einer Spannung am Ausgangsende 6 der Spannungspufferschaltung 5 zu bestimmen, werden der η-Kanal MOS-Transistor 7 und der p-Kanal MOS-Transistor nicht gleichzeitig auf EIN gestellt. Es fließt somit im wesentlichen auch kein Strom zwischen den Stromversorgungsanschlüssen VDD und VSS der Spannungspufferschaltung 5 über eine Reihenschaltung aus den MOS-Transistoren 7 und 8. Daher bleibt als Ergebnis auch eine Zunahme des Stromverbrauchs sehr gering. Wenn der Stromverbrauch keine wesentliche Rolle spielt, kann ein Widerstand anstelle des p-Kanal MOS Transistors 8 vom Verarmungstyp eingeschaltet werden.

Die Gate-Elektroden G der MOS-Transistoren 7 und 8 können an das Ausgangsende 4 angeschlossen werden und es kann ferner eine vorbestimmte Spannung an die Substrat-Elektrode B des MOS-Transistors 1 angelegt,werden.

Weiter kann das analoge Eingangssignal Vin an das Ausgangsende 4 angelegt werden, während das analoge Ausgangssignal Vout am Eingangsende 3 erzeugt werden kann.

Die analoge Schaltervorrichtung kann einen η-Kanal MOS-Transistor 1 umfassen, der in einem p-Halbleitersubstrat ausgebildet ist und kann einen p-Kanal MOS-Transistor 2 umfassen, der in einer eingebetteten η-Zone ausgebildet ist, welche durch das Diffusionsverfahren in dem p-Halbleitersubstrat ausgebildet wird. In diesem Fall ist die Empfindlich-

keit der Schwellenwertspannung des p-Kanal MOS-Transistors 2 auf den Source-Substrat-Vorspanneffekt größer als diejenige der Schwellenwertspannung des η-Kanal MOS-Transistors 1. In diesem Fall braucht eine Vorspannung entsprechend der Spannung am Eingangsende 3 oder am Ausgangsende lediglich der Substrat-Elektrode B des p-Kanal MOS-Transistors 2 zugeführt zu werden.

■ Wenn die Fremdatomkonzentrationen der Substrate der n- und p-Kanal MOS-Transistoren 1 und 2 jeweils groß sind, kann eine Vorspannung entsprechend dem analogen Eingangssignal Vin oder dem analogen Ausgangssignal Vout an die Substrat-Elektroden B der MOS-Transistoren 1 und 2 angelegt werden.

Es soll nun eine abgewandelte Ausführungsform einer analogen Schaltervorrichtung nach dem ersten Ausführungsbeispiel der Erfindung unter Hinweis auf Fig. 6 erläutert werden. Die Spannungspufferschaltung 5 der analogen Schaltervorrichtung nach Fig. 1 umfaßt ferner einen p-Kanal MOS-Transistor 41 vom Anreicherungstyp, und eine Gate-Elektrode G, der das Taktsignal φ aufgedrückt wird. Der MOS-Transistor 41 verbindet den MOS-Transistor 7 mit der Stromversorgungsspannung VDD. Bei dieser Anordnung wird die Spannungspufferschaltung 5 nur dann betrieben, wenn die MOS-Transistoren 1 und 2 gleichzeitig eingeschaltet sind. Mit anderen Worten wird die Spannung Vp-well, die dem analogen Eingangssignal Vin entspricht, an die Substrat-Elektrode B des MOS-Transistors 1 nur dann angelegt, wenn das analoge Eingangssignal Vin zum Ausgangsende 4 übertragen wird.

Eine analoge Schaltervorrichtung gemäß einer zweiten Aus-

führungsform nach der Erfindung soll nun unter Hinweis auf Fig. 7 erläutert werden. Eine Spannungspufferschaltung 42 dieser analogen Schaltervorrichtung umfaßt einen η-Kanal MOS-Transistor 43 vom Anreicherungstyp und einen p-Kanal MOS-Transistor 44 vom Verarmungstyp zusätzlich zur Spannungspufferschaltung 5 nach Fig. 1. Die Drain-Elektrode D des MOS-Transistors 4 3 ist mit der Drain-Elektrode D des MOS-Transistors 41 verbunden. Die Source- und Substrat-Elektrode S und B des MOS-Transistors 43 sind mit dem Ausgangsende 6 verbunden. Auf ähnliche Weise ist eine Gate-Elektrode G des MOS-Transistors 43 mit dem Ausgangsende 4 verbunden. Die Source-, Drain-, Substrat- und Gate-Elektroden S, D, B und G des MOS-Transistors 44 sind jeweils mit dem Ausgangsende 6, der Strom-Versorgungspannung VSS, der Stromversorgungsspannung VDD und dem Ausgangsende 4 verbunden. Bei der zweiten Ausführungsform gelangen zwei Spannungspufferschaltungen zur Anwendung. Das analoge Eingangssignal Vin gelangt zu einer der Spannungspufferschaltungen, während das analoge Ausgangssignal Vout zur anderen Spannungspufferschaltung gelangt. Bei dieser Anordnung spricht eine Spannung am Ausgangsende 6 sehr stark auf eine Änderung des analogen Eingangssignals Vin an. Der MOS-Transistor 41 ist so angeordnet, daß die Spannung Vp-well entsprechend dem analogen Eingangssignal Vin zur Substrat-Elektrode B des .MOS-Transistors 1 nur dann gelangt, wenn das analoge Eingangssignal Vin zum Ausgangsende in der gleichen Weise übertragen wird, wie bei der Ausführungsform gemäß dem ersten Beispiel nach Fig. 6.

Wie in Fig. 3 gezeigt ist, besitzt die Drainzone 30 des MOS-Transistors 1 eine n-Leitfähigkeit, die eingebettete

p-Zone 22 besitzt eine p-Leitfähigkeit und das Substrat 21 ist vom n-Leitfähigkeitstyp. Daher wird, wie in Fig. 8 gezeigt ist, ein parasitärer npn-Bipolartransistor Q gebildet, mit einer Emitterzone in Form der Drainzone 30, einer Basiszone in Form der eingebetteten p-Zone 22 und mit einer Kollektorzone in Form des Halbleitersubstrats 21. Wenn zwischen Source und Drain des MOS-Transistors 1 ein Stoßstrom fließt, so tritt zwischen Source und Drain dieses Transistors ein Spannungsabfall auf und zwar aufgrund des EIN-Widerstandes des MOS-Transistors 1. Die Spannung an der Drainzone 30 wird niedriger als die Spannung an der Sourcezone 29. Ferner wird eine dem analogen Eingangssignal Vin entsprechende Spannung der Sourcezone 29 von der Spannungspufferschaltung 42 der eingebetteten p-Zone 22 zugeführt. Daher wird der Basis-Emitterpfad des Bipolartransistors Q vorwärts, vorgespannt. Als Ergebnis gelangt der Bipolartransistor Q in den leitenden Zustand bzw. EIN-Zustand und es fließt ein parasitärer Strom vom Halbleitersubstrat 21, welches auf die Stromversorgungsspannung VDD vorgespannt ist, zur Drainzone 30. Somit wird der Stromverbrauch erhöht.

Eine analoge Schaltervorrichtung, durch die die Erhöhung des Stromverbrauchs, wie dies zuvor erläutert wurde, verhindert wird, soll im folgenden anhand einer dritten Ausführungsform mit Merkmalen nach der Erfindung unter Hinweis auf Fig. 9 beschrieben werden.

Eine Spannungspufferschaltung 4 9 der analogen Schaltervorrichtung gemäß der dritten Ausführungsform enthält zusätzlich zur Schaltung nach Fig. 1 einen η-Kanal MOS-Transistor 46 vom Anreicherungstyp, eine Gate-Elektrode G, die den Taktimpuls 0 empfängt, einen η-Kanal MOS-Transis-

tor 47 vom Anreicherungstyp, dessen Gate-Elektrode G mit dem Ausgangsende 4 verbunden ist. Die MOS-Transistoren 46 und 47 sind zwischen der Stromversorgungsspannung VDD und der Drain-Elektrode D des MOS-Transistors 7 in Reihe geschaltet.

Die Spannungspufferschaltung 49 enthält ferner einen p-Kanal MOS-Transistor 48 vom Verarmungstyp, einen Leitpfad (Drain-Sourcepfad), der zwischen dem Ausgangsende 6 und der Stromversorgungsspannung bzw. -anschluß VSS gebildet ist, und dessen Gate-Elektrode G mit dem Ausgangsende 4 verbunden ist. Die Spannungspufferschaltung 49 veranlaßt den MOS-Transistor 46 ein- und auszuschalten und zwar abhängig von dem Taktimpuls Φ. Die Spannungen an der Source-Elektrode S des MOS-Transistors 47 und der Drain-Elektrode D des MOS-Transistors 7 liegen immer unterhalb des analogen Ausgangssignals Vout, da der MOS-Transistor 47 durch das analoge Ausgangssignal Vout gesteuert wird. Daher beträgt eine Spannung an der Basiszone, d.h. der eingebetteten p-Zone 22 des Bipolartransistors Q, wie in Fig. 8 gezeigt ist, nicht mehr als das analoge Ausgangssignal Vout. Als Ergebnis wird die Basis-Emitterstrecke des Bipolartransistors Q umgekehrt vorgespannt und es kann dann durch den Bipolartransistor Q kein Strom mehr fließen.

Es sei darauf hingewiesen, daß der MOS-Transistor 48 vom Verarmungstyp so geschaltet ist, daß die Entladung der parasitären Kapazität 9 beschleunigt wird, die an das Ausgangsende 6 angeschaltet ist und die Spannung Vp-well nahezu auf 0 V reduziert wird.

Eine analoge Schaltervorrichtung gemäß einer vierten Ausführungsform mit Merkmalen nach der Erfindung wird im folgenden unter Hinweis auf Fig. 10 erläutert.

Eine vorbestimmte Spannung der Substrat-Elektrode B des MOS-Transistors 1 zuzuführen, sind die η-Kanal MOS-Transistoren 51 und 52 vom Anreicherungstyp zwischen die Gate-Elektrode G des MOS-Transistors 1 und der Stromversorgungsspannung VSS in Reihe geschaltet. Ein Verbindungspunkt N1 zwischen der Source-Elektrode S des MOS-Transistors 51 und einer Drain-Elektrode D des MOS-Transistors 52 ist mit der Substrat-Elektrode B des MOS-Transistors 1 verbunden. Eine Substrat-Elektrode B des MOS-Transistors 51 ist mit der Source-Elektrode S verbunden und eine Gate-Elektrode G des MOS-Transistors 51 ist mit dem Eingangsende 3 verbunden. Die Substrat-Elektrode B des MOS-Transistors 52 ist mit einer Source-Elektrode S verbunden. Die Gate-Elektrode G des MOS-Transistors 52 emfpängt eine konstante Spannung VB. Daher ändert sich der Einschaltwiderstand des MOS-Transistors 51 abhängig vom analogen Eingangssignal Vin, während der Einschalt-bzw. EIN-Widerstand des MOS-Transistors 52 auf einen vorbestimmten Wert durch die Spannung VB gestellt wird. Wenn der Taktimpuls 0 auf den logischen Spannungspegel H (VDD) gestellt wird, gelangt eine Spannung, die potentialmäßig durch die MOS-Transistoren 51 und 52 geteilt ist, zur Substrat-Elektrode B des MOS-Transistors 1. Der η-Kanal MOS-Transistor ist in der eingebetteten p-Zone ausgebildet, die in dem n-Halbleitersubstrat durch ein Diffusionsverfahren ausgebildet wurde. Der p-Kanal MOS-Transistor 2 ist in dem n-Halbleitersubstrat ausgebildet. Die Abmaße des MOS-Transistors 51 sind größer als diejenigen des MOS-Transistors 52.

Es sei angenommen, daß der Taktimpuls O auf den logischen

Pegel H gestellt wurde und daß der Taktimpuls φ auf den ■ logischen Pegel L in der analogen Schaltervorrichtung gestellt wurde. Die MOS-Transistoren 1 und 2 sind dann ein-

geschaltet. Wenn das analoge Eingangssignal Vin ausreichend groß ist, wird der MOS-Transistor 51 vollständig im leitenden Zustand gehalten. Der MOS-Transistor 52 hat einen gegebenen Widerstand. Wenn der Widerstand entsprechend im eingeschalteten Zustand des MOS-Transistors 51 zu RN 51 definiert wird und der Einschaltwiderstand des MOS-Transistors 52 zu RN 52 definiert wird, läßt sich eine Spannung VN1 am Verbindungspunkt N1 durch die folgende Gleichung ausdrücken:
10

VN1 = (RN52-VDD + RN51·VSS)/(RN51 + RN52) ...(2)

Es läßt sich eine vorbestimmte Spannung VN1 durch geeignete Wahl der Einschaltwiderstände RN51 und RN52 erhalten.

Beispielsweise kann die Spannung VN1 so festgelegt werden, daß sie im wesentlichen derjenigen der Source-Elektrode S des MOS-Transistors 1 gleich ist. Wenn weiter die Abmessungen des MOS-Transistors 51 ausreichend größer bemessen sind als diejenigen des MOS-Transistors 52, läßt sich die Spannung VN1 auf einen Wert

Vin - |vth5i|

einstellen, der um einen absoluten Wert 25

I Vth51 j

der Schwellenwertspannung Vth51 kleiner ist als das analoge Eingangssignal Vin. Daher wird die Source-Substrat-Vorspannung des MOS-Transistors 1 nahezu gleich dem absoluten Wert

|Vth51|

der Schwellenwertspannung des MOS-Transistors 51. Der absolute Wert

Vth51

wird konstant gehalten und zwar im wesentlichen unabhängig von dem analogen Eingangssignal Vin, so daß der Source· Substrat-Vorspanneffekt des MOS-Transistors 1 sehr klein wird.

Wenn weiter die Einschaltwiderstände RN51 und RN52 in geeigneter Weise gewählt werden, wird die parasitäre Diode, die zwischen der Drainzone des MOS-Transistors 1 und der Substratzone desselben gebildet wird, konstant rückwärts vorgespannt. Daher fließt über die parasitäre Diode kein übermäßig großer Strom und die analoge Schaltervorrichtung mit Merkmalen nach der Erfindung arbeitet somit stabil.

Wenn der Taktimpuls 0 auf den Pegel L geschaltet wird und der Taktimpuls φ auf den Pegel H geschaltet wird, werden die MOS-Transistoren 1 und 2 ausgeschaltet. Die Widerstandswerte RN und RP werden erhöht und das analoge Eingangssignal Vin kann nicht zum Ausgangsende 4 übertragen werden.

Die Kennlinien der Widerstände RP, RN und RON der analogen Schaltervorrichtung gemäß einer vierten Ausführungsform nach der Erfindung sind die gleichen wie diejenigen, die in Fig. 5 gezeigt sind. Die Kurven, welche die Widerstände RN und RP als Funktion des analogen Eingangssignals Vin wiedergeben, verlaufen symmetrisch zu einer Achse bei ca. 2,5 V. Daher wird der Widerstand RON konstant gehalten

unabhängig von dem analogen Eingangssignal Vin, so daß eine Verzerrung des analogen Ausgangssignals Vout sehr gering ist.

Die Fig. 11 bis 15 zeigen abgewandelte Ausführungsformen der analogen Schaltervorrichtung gemäß dem vierten Ausführungsbeispiel nach Fig. 10.

Die analoge Schaltervorrichtung nach Fig. 11 enthält einen Widerstand 53 anstelle des MOS-Transistors 52.

Die analoge Schaltervorrichtung nach Fig. 12 ist die gleiche wie diejenige nach Fig. 10 mit der Ausnahme, daß die Drain-Elektrode D des MOS-Transistors 51 mit der Stromversorgungsspannung VCC anstelle der Gate-Elektrode G des MOS-Transistors 1 verbunden ist.

Die analoge Schaltervorrichtung nach Fig. 13 ist die gleiche wie in Fig. 10 mit der Ausnahme, daß die Drain-Elektrode D des MOS-Transistors 51 mit einem Punkt an der Stromversorgungsspannung VCC über den η-Kanal MOS-Transistor 54 vom Anreicherungstyp verbunden ist, der durch den Taktimpuls t> gesteuert wird und nicht direkt mit einem Punkt verbunden, an welchem die Stromversorgungsspannung VCC liegt.

Die analoge Schaltervorrichtung nach Fig. 14 ist die gleiche wie diejenige nach Fig. 13 mit der Ausnahme, daß die Drain-Elektrode D des MOS-Transistors 54 mit einem Punkt verbunden ist, dem der Taktimpuls φ zugeführt wird, und nicht mit einem Punkt verbunden ist, dem die Stromversorgungsspannung VCC zugeführt wird.

Die analoge Schaltervorrichtung nach Fig. 15 ist die gleiche wie diejenige nach Fig. 13 mit der Ausnahme, daß ein p-Kanal MOS-Transistor 55 vom Anreicherungstyp, der durch das Taktsignal φ gesteuert wird, anstelle des η-Kanal MOS-Transistors 54 vom Anreicherungstyp eingesetzt ist.

Die analogen Schaltervorrichtungen nach den Fig. 11 bis 15 können dieselben Effekte erzielen, wie sie in Fig. 5 gezeigt sind. Die Verzerrung des analogen Ausgangssignals Vout ist sehr gering. Ferner wird die parasitäre Diode, die zwischen der Drainzone und der Substratzone des MOS-Transistors 1 gebildet wird, konstant rückwärts vorgespannt.

Bei den analogen Schaltervorrichtungen gemäß dem vierten Ausführungsbeispiel bzw. dessen Abwandlungen kann das analoge Eingangssignal Vin dem Ausgangsende 4 zugeführt werden und das analoge Ausgangssignal Vout kann an dem Eingangsende 5 erzeugt werden.

Die Substrat-Elektroden B der Transistoren, ausgenommmen der MOS-Transistoren 1 und 2, können weiter mit Punkten verbunden werden, die auf anderen Potentialen liegen, also nicht mit den Source-Elektroden S.

Wie dargelegt wurde, besitzen die analogen Schaltervorrichtungen gemäß der vierten Ausführungsform bzw. gemäß deren Modifikationen eine erste' und eine zweite Impedanzeinrichtung, die in Reihe zwischen einem Paar vorbestimmter Stromversorgungsspannungen geschaltet sind. Die erste Impedanzeinrichtung ändert ihre Impedanz in Abhängigkeit von dem Analogsignal, während die zweite Impedanzeinrichtung eine vorbestimmte Impedanz aufweist. An dem Verbin-

dungspunkt zwischen der ersten und der zweiten Impedanzeinrichtung wird eine Vorspannung erzeugt, die dem analogen Signal Vin entspricht.

Die analoge Schaltervorrichtung gemäß einer fünften Ausführungsform nach der Erfindung soll im folgenden unter Hinweis auf Fig. 16 erläutert werden. Der Taktimpuls 0 wird der Substrat-Elektrode B des MOS-Transistors 1 über einen η-Kanal MOS-Transistor 61 vom Anreicherungstyp zugeführt. Die Gate-Elektrode G des MOS-Transistors 61 empfängt das analoge Eingangssignal Vin. Der p-Kanal MOS-Transiätor 2 ist in dem n-Halbleitersubstrat ausgebildet, während der η-Kanal MOS-Transistor 1 in der eingebetteten p-Zone ausgebildet ist, die durch ein Diffusionsverfahren in dem n-Halbleitersubstrat erzeugt wurde.

Wenn der Taktimpuls φ auf den Pegel H gestellt wird und der Taktimpuls φ auf den Pegel L gestellt wird, sind beide MOS-Transistoren 1 und 2 leitend bzw. eingeschaltet. Liegt das analoge Eingangssignal Vin bei

VDD/2 (=■ +2,5 V) ,

d.h. der Widerstand RON liegt auf einem hohen Wert in der herkömmlichen analogen Schaltervorrichtung, so ist der MOS-Transistor 61 eingeschaltet bzw. leitend. Eine Spannung an der Substrat-Elektrode B des MOS-Transistors 1 nähert sich

Vin - Vth61 = VDD/2 - Vth61

(worin Vth61 die Schwellenwertspannung des MOS-Transistors 51 ist). Daher kann die Source-Substrat-Vorspannung VBS

des MOS-Transistors 1 höchstens die Schwellenwertspannung Vth61 des MOS-Transistors 61 erreichen. Die Schwellenwertspannung Vth61 wird im wesentlichen konstant gehalten und zwar unabhängig vom Analogeingangssignal Vin, so daß der Source-Substrat-Vorspanneffekt des MOS-Transistors 1 sehr klein wird. Daher wird auch eine Änderung des Einschaltwiderstandes des MOS-Transistors 1 aufgrund einer Änderung in der Schwellenwertspannung im wesentlichen beseitigt.

Wenn jedoch der Taktimpuls φ auf den Pegel L gestellt wird und der Taktimpuls φ auf den Pegel H gestellt wird, sind die MOS-Transistoren 1 und 2 ausgeschaltet bzw. nicht leitend. Daher werden die Widerstände RN und RP stark erhöht und das analoge Eingangssignal Vin wird nicht zum Ausgangsende 4 übertragen.

Die Kennlinien der Widerstände RN, RP und RON der analogen Schaltervorrichtung gemäß dem fünften Ausführungsbeispiel sind die gleichen wie diejenigen nach Fig. 5. Die Kurven, welche die Widerstände RN und RP angeben, die abhängig vom analogen Eingangssignal Vin erhalten werden, verlaufen symmetrisch zu der Achse bei ca. 2,5 V. Daher wird der Widerstand RON konstant gehalten unabhängig von dem analogen Eingangssignal Vin. Dies ist deshalb der Fall, weil der MOS-Transistor 61, der das analoge Eingangssignal Vin an seiner Gate-Elektrode G empfängt, zwischen der Substrat-Elektrode B des MOS-Transistors 1 und dem Punkt angeordnet ist, dem der Taktimpuls φ zugeführt wird. Da eine Spannung, die im wesentlichen gleich ist dem analogen Eingangssignal Vin, der Substrat-Elektrode B des MOS-Transistors 1 zugeführt wird, ist der Source-Substrat-Vorspanneffekt des MOS-Transistors 1 sehr klein.

Bei der analogen Schaltervorrichtung gemäß der fünften Ausführungsform kann ebenfalls die parasitäre Diode, die zwischen der Drainzone und der Substratzone des MOS-Transistors 1 gebildet wird, konstant rückwärts vorgespannt werden. Wenn die Schwellenwertspannung des MOS-Transistors 1 als Vth1 definiert wird, gelangt eine Spannung von nahezu Vin - Vth1 zur Drain-Elektrode D des MOS-Transistors Mittlerweile empfängt die Source-Elektrode S des MOS-Transistors 61 die Spannung von nahezu Vin - Vth61. Daher gelangt eine Spannung

Vin - Vth61 - (Vin - Vth1) = Vth1 - Vth61

zwischen die Anode und die Kathode der parasitären Diode. Wenn die Schwellenwertspannung Vth1 größer wird als die Schwellenwertspannung Vth61, wird die parasitäre Diode konstant rückwärts vorgespannt.

Die Fig. 17 bis 24 zeigen abgewandelte Ausführungsformen der analogen Schaltervorrichtung des fünften Ausführungsbeispiels gemäß Fig. 16.

Die analoge Schaltervorrichtung nach Fig. 17 enthält einen zusätzlichen η-Kanal MOS-Transistor 62, der parallel zum MOS-Transistor 61 liegt. Das analoge Ausgangssignal Vout wird der Gate-Elektrode G des MOS-Transistors 62 zugeführt.

Die analoge Schaltervorrichtung nach Fig. 18 ist die gleiehe wie diejenige nach Fig. 16 mit der Ausnahme, daß die Drain-Elektrode D des MOS-Transistors 61 mit einem Punkt mit konstanter Spannung VE verbunden ist, also nicht mit dem Punkt verbunden ist, welchem der Taktimpuls φ zugeführt wird.

Die analoge Schaltervorrichtung nach Fig. 19 ist die gleiche wie diejenige nach Fig. 16 mit der Ausnahme, daß der MOS-Transistor 61 über einen weiteren η-Kanal MOS-Transistor 63, der durch den Taktimpuls 0 gesteuert ist, mit dem Punkt verbunden ist, der den Taktimpuls 0 empfängt, also nicht direkt mit dem Punkt verbunden ist, dem der Taktimpuls 0 zugeführt wird.

Die analoge Schaltervorrichtung nach Fig. 20 ist die glei-

ehe wie diejenige nach Fig. 19, jedoch mit der Ausnahme,

daß die Drain-Elektrode D des η-Kanal MOS-Transistors 63

mit der konstanten Spannung VE verbunden ist.

Bei der analogen Schaltervorrichtung nach Fig. 21 ist die Drain-Elektrode D des MOS-Transistors 61 über einen n-Kanal MOS-Transistor 64 mit der konstanten Spannung VE verbunden, wobei der genannte Transistor durch das analoge Ausgangssignal Vout gesteuert ist.

Bei der analogen Schaltervorrichtung nach Fig. 22 ist die Drai-Elektrode D des MOS-Transistors 64 mit einem Punkt verbunden, der den Taktimpuls 0 empfängt.

Bei der analogen Schaltervorrichtung nach Fig. 23 gelangt eine konstante Spannung VF zur Gate-Elektrode G des MOS-Transistors 63, der in Fig. 19 gezeigt ist. Der MOS-Transistor 63 dient als Widerstandselement mit einem vorbestimmten Einschaltwiderstand.

Die analoge Schaltervorrichtung nach Fig. 24 enthält MOS-Transistoren 61 und 63, die in Fig. 20 gezeigt sind, jedoch in umgekehrter Reihenfolge.

Bei den analogen Schaltervorrichtungen gemäß den Fig. 17 bis 24 sind zwei MOS-Transistoren zwischen der Substrat-Elektrode B des MOS-Transistors 1 und einem Punkt mit einer vorbestimmten Spannung angeordnet. Einer der zwei MOS-Transistoren empfängt das analoge Eingangssignal Vin oder das analoge Ausgangssignal Vout an seiner Gate-Elektrode G, so daß eine Spannung, die im wesentlichen der analogen Eingangsspannung Vin entspricht oder der analogen Ausgangsspannung Vout entspricht, der Substrat-Elektrode B des MOS-Transistors 1 aufgedrückt wird. Daher weisen die analogen Schaltervorrichtungen der zuvor erläuterten Art die gleichen Effekte auf, wie sie in Fig. 5 veranschaulicht sind und ferner ist dabei auch die Verzerrung des analogen Ausgangssignals Vout sehr klein.

Bei den analogen Schaltervorrichtungen gemäß den Fig. 17, 21 und 22 wird eine vorbestimmte Spannung der Substrat-Elektrode B des MOS-Transistors 1 über den MOS-Transistor zugeführt, wobei die Gate-Elektrode dieses Transistors das analoge Ausgangssignal Vout empfängt. Daher gelangt eine Spannung, die kleiner ist als die Spannung entsprechend dem analogen Ausgangssignal Vout zur Substrat-Elektrode B des MOS-Transistors 1 und ferner wird die parasitäre Diode konstant rückwärts vorgespannt.

Bei den analogen Schaltervorrichtungen gemäß den Fig. 18, 20, 21, 23 und 24 kann die parasitäre Diode konstant dadurch rückwärts vorgespannt werden, in dem man der Spannung VE oder VF einen vorbestimmten Wert gibt.

Bei der analogen Schaltervorrichtung nach Fig. 19 wird die parasitäre Diode konstant dadurch rückwärts vorgespannt,

in dem man die Schwellenwertspannungen der MOS-Transistoren 61 und 63 jeweils auf vorbestimmte Werte festlegt.

Die p-leitende Sourcezone und die η-leitende Drainzone wurden mit der Annahme definiert, daß

Vin = Vout

ist. Wenn jedoch
10

Vin > Vout

ist, so werden die Sourcezone und die Drainzone in Entsprechung mit den Eingangs- und Ausgangsenden vertauscht. 15

In Verbindung mit den Ausführungsformen nach den Fig. 1 bis 24 können die gleichen Effekte erhalten werden, wenn die analoge Schaltervorrichtung leitend gemacht wird.

Eine analoge Schaltervorrichtung gemäß einer sechsten Ausführungsform mit Merkmalen nach der Erfindung soll nun unter Hinweis auf Fig. 25 erläutert werden.

Ein η-Kanal MOS-Transistor 71 ist zwischen dem Eingangsende 3 und der Substrat-Elektrode B des MOS-Transistors 1 angeordnet. Die Source-Elektrode S des MOS-Transistors 71 ist mit der Substrat-Elektrode B des MOS-Transistors verbunden. Eine Drain-Elektrode D des MOS-Transistors ist mit dem Eingangsende 3 verbunden und die Gate-Elektrode G dieses Transistors ist mit dem Ausgangsende 4 verbunden. Die Substrat-Elektrode B des MOS-Transistors 71 ist mit der Source-Elektrode S verbunden. Bei der sechsten Ausführungsform ist ein Fall beschrieben, bei welchem

gilt

Vin = Vout.

Die Source-Elektroden S und die Drain-Elektroden D der MOS-Transistoren 1 und 2 sind gegenüber den vorausgegangenen Ausführungsformen umgekehrt bzw. vertauscht.

Bei der analogen Schaltervorrichtung mit dem zuvor erläuterten Aufbau sind der η-Kanal MOS-Transistor 1 und der p-Kanal MOS-Transistor 2 beide dann ausgeschaltet bzw. nicht leitend, wenn der Taktimpuls φ auf den Pegel L und der Taktimpuls 0 auf den Pegel H eingestellt ist. Die Widerstände RN und RP werden stark erhöht. Als Folge wird das analoge Eingangssignal Vin nicht zum Ausgangsende 4 übertragen.

Wenn jedoch der Taktimpuls <t> auf den Pegel H und der Taktimpuls 0 auf den Pegel L gesetzt wird, sind beide MOS-Transistoren 1 und 2 leitend bzw. eingeschaltet. Das analoge Eingangssignal Vin wird dann zu dem Ausgangsende 4 über die MOS-Transistoren 1 und 2 übertragen. Das analoge Eingangssignal Vin gelangt zur Drain-Elektrode D des n-Kanal MOS-Transistors 71, dessen Gate-Elektrode G das analöge Ausgangssignal Vout empfängt. Wenn die Bedingung gilt

Vin = Vout - Vth71

(worin Vith71 die Schwellenwertspannung des MOS-Transistors 71 ist) ist der MOS-Transistor 71 gesättigt, und die Spannung der Source-Elektrode dieses Transistors beträgt

Vout - Vth71.

Wenn jedoch gilt

Vin < Vout - Vith71

ist der MOS-Transistor 71 nicht gesättigt und die Source-Elektrode S desselben liegt auf Vin. Daher beträgt eine der Substrat-Elektrode B des MOS-Transistors 1 zugeführte Spannung gleich Vout - Vth71 oder Vin. Wenn gilt

Vin ^ vout - Vth71,

beträgt die Source-Substrat-Vorspannung VBS des MOS-Transistors 1 gleich Vth71. Wenn jedoch gilt

Vin < Vout - Vth71,

beträgt die Source-Substrat-Vorspannung VBS des MOS-Transistors 1 gleich

Vin - Vout (= 0 V).

Als Ergebnis liegt die Source-Substrat-Vorspannung VBS des MOS-Transistors 1 konstant unter Vth71. Da Vth71 sehr klein ist, wird eine Änderung im Einschaltwiderstand RON des MOS-Transistors 1 entsprechend einer Änderung in der Schwellenwertspannung im wesentlichen eliminiert.

Die Kennlinien der Widerstände RN, RP und RON der analogen Schaltervorrichtung gemäß der sechsten Ausführungsform sind die gleichen wie diejenigen, die in Fig. 5 gezeigt sind.

Das analoge Eingangssignal Vin gelangt zur Drain-Elektrode D des MOS-Transistors 71 und das analoge Ausgangssignal

Vout gelangt zur Gate-Elektrode G dieses Transistors. Daher kann höchstens eine Spannung, die niedriger ist als die im analogen Eingangssignal Vin entsprechende Spannung, abzüglich der Schwellenwertspannung Vth71 des MOS-Transistors 71 zur Source-Elektrode S des MOS-Transistors 71 gelangen. Daher wird auch die parasitäre Diode, die in der eingebetteten p-Zone gebildet wird, konstant rückwärts vorgespannt.

Fig. 26 zeigt eine abgewandelte Ausführungsform der analogen Schaltervorrichtung nach Fig. 25. Diese analoge Schaltervorrichtung enthält einen weiteren η-Kanal MOS-Transistor 72 vom Anreicherungstyp. Die Source-, Drain- und Gate-Elektroden S, D und G des MOS-Transistors 72 sind jeweils mit der Substrat-Elektrode B des MOS-Transistors 1, dem Ausgangsende 4 und dem Eingangsende 3 verbunden. Die Substrat-Elektrode B des MOS-Transistors 72 ist mit dessen Source-Elektrode S verbunden.

Die analoge Schaltervorrichtung gemäß einer siebten Ausführungsform nach der Erfindung soll nun unter Hinweis auf Fig. 27 erläutert werden.

Der folgende Proportional-Ausdruck läßt sich für den Einschaltwiderstand R eines MOS-Transistors anschreiben:

R oc 1/VGS - Vth) ... (3)

worin VGS die Spannung zwischen der Gate-Elektrode und der Source-Elektrode und Vth die Schwellenwertspannung bedeuten.

Weiter läßt sich die Schwellenwertspannung Vth des MOS-

Transistors durch die folgende Gleichung ausdrücken: Vth = VthO + tox/εοχ · /2q£sN ·

(/20F + VBS - \ί2φΈ) --.(4)

worin VthO die tatsächliche Schwellenwertspannung ist (wenn die Potentialdifferenz zwischen der Source-Elektrode und der Substrat-Elektrode gleich 0 ist); tox bedeutet die Dicke des Gate-Isolierfilms, £ox bedeutet die Dielektrizitätskonstante des Gate-Isolierfilms, fs die Dielektrizitätskonstante von Silizium; q die elektrische Ladung eines Elektrons; N die Fremdatomkonzentration des Substrats; VBS die Spannung zwischen der Source-Elektrode und der Substrat-Elektrode; und 0F den Fermi-Pcgcl.

Wenn die Source-Substrat-Vorspannung VBS in der Gleichung (4) erhöht wird, so wird auch die Schwellenwertspannung Vth erhöht. Gemäß dem Ausdruck (3) wird auch der Widerstand R erhöht.

Eine Änderung ÄVth in der Schwellenwertspannung Vth mit Änderungen in der Source-Substrat-Vorspannung VBS in Gleichung (4) läßt sich durch die folgenden Gleichungen ausdrücken:

AVth = tox/εοχ - \/2qesN · (\/2~0F + VBS - J20V ... (5) JVth/^VBS = tox/εοχ· /2q£TsN ■ (1/2\/20F + VBS ...(6)

Wenn die Spannung VBS in Gleichung (6) sehr hoch wird, wird die Änderung *äVth sehr klein. Die analoge Schaltervorrichtung gemäß der siebten Ausführungsform basiert auf den zuvor angegebenen Rechnungsergebnissen.

Die analoge Schaltervorrichtung umfaßt einen η-Kanal MOS-Transistor 81 vom Verarmungstyp und einen p-Kanal MOS-Transistor 2 vom Anreicherungstyp. Eine Spannung (negative Spannung) VH, die kleiner ist als die Minimalspannung des analogen Eingangssignals Vin gelangt zur Substrat-Elektrode B des MOS-Transistors 81. Der MOS-Transistor 81 ist in der eingebetteten p-Zone ausgebildet, die in dem n-Halbleitersubstrat ausgebildet ist.

Die Schwellenwertspannung Vth81 des MOS-Transistors 81 ändert sich von einem negativen Wert zu einem positiven Wert um die Spannung VH, die der Substrat-Elektrode B zugeführt wird. Selbst wenn der Taktimpuls <b auf den Pegel L gestellt wird und der Taktimpuls φ auf den Pegel H gestellt wird, ist der MOS-Transistor 81 ausgeschaltet bzw. nicht leitend. Da weiter der p-Kanal MOS-Transistor 2 ebenfalls nicht leitend ist, kann das analoge Eingangssignal Vin nicht zum Ausgangsende 4 übertragen werden.

Es sei nun angenommen, daß der Taktimpuls 0 auf den Pegel H und der Taktimpuls 0 auf den Pegel L gesetzt wird. Die negative Spannung VH gelangt zur Substrat-Elektrode B des MOS-Transistors 81, der stark durch den Source-Substrat-Vorspanneffekt beeinflußt wird und zwar aufgrund einer Änderung im analogen Eingangssignal Vin. Der MOS-Transistor 81 wird unter der Bedingung betrieben, daß die Source-Substrat-Vorspannung hoch liegt. Die Änderung AVth mit den Änderungen im analogen Eingangssignal Vin ist gering. Daher wird auch der Einfluß des Einschaltwiderstandes entsprechend einer Änderung in der Schwellenwertspannung minimal gehalten. Wenn die tatsächliche Schwellenwertspannung des MOS-Transistors 81 auf +2,5 V gestellt wird, die tatsächliche Schwellenwertspannung des

MOS-Transistors 2 auf -1,0 V gestellt wird und die Spannung VH der Substrat-Elektrode B des MOS-Transistors 81 auf -5 V gestellt wird, läßt sich die gleiche Widerstandscharakteristik bzw. Kennlinien gemäß der ausgezogenen Linie in Fig. 5 realisieren. Die Verzerrung des analogen Ausgangssignals Vout ist sehr gering.

Da bei der analogen Schaltervorrichtung gemäß der siebten Ausführungsform die negative Spannung, welche die von dem analogen Eingangssignal Vin erzeugte Source-Substrat-Vorspannung überschreitet, der Substrat-Elektrode B des MOS-Transistors 81 zugeführt wird, kann die parasitäre Diode zwischen der Substratzone und der Drainzone des MOS-Transistors 81 rückwärts vorgespannt werden.

Der MOS-Transistor 81 in der analogen Schaltervorrichtung gemäß der siebten Ausführungsform braucht nicht auf einen Verarmungstyp beschränkt zu sein, sondern kann auch aus einem Transistor vom Anreicherungstyp bestehen.

Die zuvor erläuterte analoge Schaltervorrichtung enthält CMOS-Transistoren, die im Halbleitersubstrat und in der eingebetteten Zone ausgebildet sind. Die vorliegende Erfindung kann jedoch auch bei einer analogen Schaltervorrichtung realisiert werden, die p- und η-Kanal MOS-Transistoren umfaßt, die auf einem Saphir ausgebildet sind. In diesem Fall können die Substratzonen der p- und n-Kanal MOS-Transistoren die gleiche Fremdatomkonzentration aufweisen. Daher wird die Empfindlichkeitsdifferenz nicht zwischen den p- und η-Kanal MOS-Transistoren erzeugt, außer es handelt sich um eine CMOS-analoge Schaltervorrichtung. Wenn jedoch eine vorbestimmte Spannung den Substratzonen der p- und η-Kanal MOS-Transistoren züge-

führt wird und, zwar jeweils unter Verwendung einer Einrichtung nach der Erfindung, kann die Empfindlichkeitsdifferenz zwischen den p- und η-Kanal MOS-Transistoren minimal gehalten werden. Als Ergebnis hängt der Einschaltwiderstand bzw. Leitzustands-Widerstand RON der analogen Schaltervorrichtung nicht wesentlich vom analogen Eingangssignal Vin ab.

Leerseite

Claims

TOKYO SHIBAURA DENKI KABUSHIKI KAISHA Kawasaki-shi /JAPAN

Analoge Schaltervorrichtung mit MOS-Transistoren

PATENTANSPRÜCHE:

(Jy Analoge Schaltervorrichtung, bestehend aus p- und n-Kanalmetalloxyd-Halbleiter-Feldeffekttransistören (1, 2), von denen jeder eine Source-Elektrode (S), eine Drain-Elektrode (D), eine Gate-Elektrode (G) und eine Substrat-Elektrode (B) aufweist, und diese p- und n-Kanalmetalloxyd-Halbleiter-Feldeffekttransistören zueinander parallel geschaltet sind, um dadurch ein Paar von Verbindungspunkten vorzusehen, an denen ein erstes und ein zweites Analogsignal (Vin, Vout) empfangen bzw. erzeugt werden und wobei die Gate-Elektroden der p- und n-Kanalmetalloxyd-Halbleiter-Feldeffekttransistoren Steuersignale (0, 0) empfangen, die zueinander invertiert verlaufen, dadurch gekennzeichnet , daß eine Einrichtung (5, 42, 49, 51, 52, 53, 54, 55, 61, 62, 63, 64, 71, 72, VH) vorgesehen ist, um der Substrat-Elektrode (B) des einen der p- und n-Kanalmetalloxyd-Halbleiter-Feldeffekttransistoren eine vorbestimmte

Spannung aufzudrücken, derart, daß eine Änderung in einer Schwellenwertspannung aufgrund eines Source-Substrat-Vorspanneffektes vermindert wird.
2. Analoge Schaltervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die genannte Einrichtung der Substrat-Elektrode (B) eine vorbestimmte Spannung aufdrückt, die von wenigstens einem der ersten und zweiten Analogsignale abhängig ist.
3. Analoge Schaltervorrichtung nach Anspruch 2, dadurch gekennzeichnet , daß die genannte Einrichtung einen ersten MOS-Transistor (7) vom Anreicherungstyp (enhancement type) enthält, dessen Leitfähigkeitstyp dergleiche ist wie der Leitfähigkeitstyp des Metalloxyd-Halbleiter-Feldeffekttransistors (1), dessen Substrat-Elektrode die vorbestimmte Spannung empfängt und weiter einen zweiten MOS-Transistor (8) vom Verarmungstyp (depletion type) enthält, dessen Leitfähigkeitstyp entgegengesetzt zum Leitfähigkeitstyp des genannten Metalloxyd-Halbleiter-Feldeffekttransistors (1) ist, dessen Substrat-Elektrode die vorbestimmte Spannung empfängt, daß weiter der erste und der zweite MOS-Transistor in Reihe zwischen einem Paar von Stromversorgungsspannungen (VSS, VDD) geschaltet sind, daß eines der ersten und der zweiten Analogsignale (Vin) den Gate-Elektroden des ersten und des zweiten MOS-Transistors zugeführt ist, und daß die vorbestimmte Spannung der Substrat-Elektrode von einem Verbindungspunkt zugeführt ist, der zwischen dem ersten und dem zweiten MOS-Transistor gelegen ist.
4. Analoge Schaltervorrichtung nach Anspruch 3, dadurch gekennzeichnet , daß der erste MOS-Transistor vom Anreicherungstyp mit einer Spannung des Paares der Stromversorgungsspannungen über einen dritten MOS-Transistor (47) verbunden ist,

dessen Gate-Elektrode das andere der ersten und zweiten Analogsignale (Vout) empfängt, welches nicht der Gate-Elektrode des ersten MOS-Transistors zugeführt ist.
10
5. Analoge Schaltervorrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet , daß ein vierter MOS-Transistor (41, 47) in Reihe zum ersten und zweiten MOS-Transistor geschaltet ist, die selbst in Reihe geschaltet sind, daß ein Steuersignal (0, 0) zum Einschalten des vierten MOS-Transistors einer Gate-Elektrode des vierten MOS-Transistors zugeführt wird, wenn die p- und n-Kanalmetalloxyd-Halbleiter-Feldeffekttransistoren eingeschaltet sind bzw. im leitenden Zustand sind.
6. Analoge Schaltervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die genannte Einrichtung eine erste und eine zweite Impedanzeinrichtung (51, 52) enthält, die in Reihe zwischen einem Paar von Punkten geschaltet sind, denen die erste und die zweite Spannung (VSS, VCC, 0) zugeführt wird, daß eine erste Impedanz der ersten Impedanzeinrichtung abhängig von einem der ersten und der zweiten Analogsignale (Vin) änderbar ist, daß eine zweite Impedanz der zweiten Impedanzeinrichtung einen vorbestimmten Impedanzwert hat und daß die vorbestimmte Spannung von dem einen der ersten und der zweiten

-A-

Analogsignale abhängig ist, und der Substrat-Elektrode von einem Verbindungspunkt zwischen der ersten und der zweiten Impedanzeinrichtung zugeführt ist.
7. Analoge Schaltervorrichtung nach Anspruch 6, dadurch gekennzeichnet , daß die erste und die zweite Impedanzeinrichtung zusammen eine Impedanz aufweisen, um fortwährend einen Halbleiterübergang zwischen der Substratzone und den Source- und Drainzonen eines der p- und n-Kanalmetalloxyd-Halbleiter-Feldeffekttransistoren (1) rückwärts vorzuspannen, dessen Substrat-Elektrode die vorbestimmte Spannung erhält.
8. Analoge Schaltervorrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet , daß die erste Impedanzeinrichtung einen MOS-Transistor (5) enthält, dessen Gate-Elektrode das eine der ersten und zweiten Analogsignale (Vin) empfängt, und daß die zweite Impedanzeinrichtung einen MOS-Transistor (52) enthält, dessen Gate-Elektrode eine konstante Spannung (VB) erhält.
9. Analoge Schaltervorrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet , daß die erste Impedanzeinrichtung einen MOS-Transistor (51) enthält, dessen Gate-Elektrode eines der ersten und zweiten Analogsignale (Vin) empfängt, und daß die zweite Impedanzeinrichtung aus einem Widerstand (53) besteht. 30
10. Analoge Schaltervorrichtung nach Anspruch 2, dadurch gekennzeichnet , daß die genannte Einrichtung einen ersten MOS-Transistor (61)

enthält, der zwischen der Substrat-Elektrode, welcher die vorbestimmte Spannung aufgedrückt wird, und einem Schaltungspunkt angeordnet ist, der eine gegebene Spannung (0, VE) empfängt, und daß eines der ersten und zweiten Analogsignale (Vin, Vout) einer Gate-Elektrode des ersten MOS-Transistors zugeführt ist, und daß die vorbestimmte Spannung, welche von dem einen der ersten und zweiten Analogsignale abhängig ist, der Substrat-Elektrode zugeführt ist.
11. Analoge Schaltervorrichtung nach Anspruch 10, dadurch gekennzeichnet , daß der erste MOS-Transistor eine Schwellenwertspannung aufweist, um fortwährend einen Halbleiterübergang zwischen der · Substratzone und den Source- und Drainzonen eines der p- und n-Kanalmetalloxyd-Halbleiter-Feldeffekttransistoren rückwärts vorzuspannen, wobei dessen Substrat-Elektrode die vorbestimmte Spannung empfängt.
12. Analoge Schaltervorrichtung nach Anspruch 10, dadurch gekennzeichnet , daß die genannte Einrichtung Mittel (63, 64) enthält, um dem einen Ende eines Drain-Sourcepfades des ersten MOS-Transistors eine Spannung zuzuführen, die niedriger liegt als die Spannungen der Source- und Drainzonen des Metalloxyd-Halbleiter-Feldeffekttransistors, dessen Substrat-Elektrode die vorbestimmte Spannung empfängt.
13. Analoge Schaltervorrichtung nach Anspruch 12, dadurch gekennzeichnet , daß die Einrichtung zum Anlegen einer Spannung an das eine Ende des Drain-Sourcepfades des ersten MOS-Transistors

einen zweiten MOS-Transistor (62, 64) enthält, und daß das andere der ersten und zweiten Analogsignale der Gate-Elektrode des zweiten MOS-Transistors zugeführt ist.
5
14. Analoge Schaltervorrichtung nach Anspruch 12, dadurch gekennzeichnet , daß die Einrichtung zum Anlegen einer Spannung an das eine Ende des Drain-Sourcepfades des ersten MOS-Transistors einen zweiten MOS-Transistor (63) enthält, dessen Gate-Elektrode eine konstante Spannung aufgedrückt ist.
15. Analoge Schaltervorrichtung nach Anspruch 12,

dadurch gekennzeichnet , daß die Einrichtung zum Anlegen einer Spannung an das eine Ende des Drain-Sourcepfades des ersten MOS-Transistors einen zweiten MOS-Transistor (63, 64) enthält, und daß dem einen Ende des Drain-Sourcepfades des zweiten MOS-Transistors eine konstante Spannung aufgeprägt ist.
16. Analoge Schaltervorrichtung nach Anspruch 2, dadurch gekennzeichnet , daß die Einrichtung zum Anlegen einer Spannung Schaltermittel (71, 72) enthält, die wenigstens zwischen einem der Verbindungspunkte zwischen den p- und n-Kanalmetalloxyd-Halblbeiter-Transistoren und der Substrat-Elektrode geschaltet sind, wobei die Schaltermittel abhängig von dem anderen der ersten und zweiten Analogsignale in den EIN/AUS-Zustand gesteuert schaltbar sind.
17. Analoge Schaltervorrichtung nach Anspruch 16, dadurch gekennzeichnet , daß die Schaltermittel einen MOS-Transistor (71, 72) enthalten, dessen Gate-Elektrode das andere der ersten und zweiten Analogsignale empfängt.
18. Analoge Schaltervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Einrichtung zum Anlegen einer Spannung der Substrat-Elektrode die vorbestimmte Spannung (VH) zuführt, die höher liegt als ein sogenannter Source-Substrat-Vorspanneffekt, wobei die dabei auftretende Vorspannung dem Metalloxyd-Feldeffekttransistor abhängig von dem einen der ersten und zweiten Analogsignale zugeführt ist, und wobei der Metalloxyd-Feldeffekttransistor trotz Vorhandensein der Source-Substrat-Vorspannung mit einer kleinen Schwellenwertspannungsänderung betrieben wird.
19. Analoge Schaltervorrichtung nach Anspruch 18, dadurch gekennzeichnet , daß der p-Kanalmetalloxyd-Halbleitertransistor (2) vom Anreicherungstyp (enhancement type) ist, und daß der n-Kanalmetalloxyd-Halbleitertransistor (81) vom Verarmungstyp (depletion type) ist.