JPS5994923A - アナログ・スイツチ回路 - Google Patents
アナログ・スイツチ回路Info
- Publication number
- JPS5994923A JPS5994923A JP57205044A JP20504482A JPS5994923A JP S5994923 A JPS5994923 A JP S5994923A JP 57205044 A JP57205044 A JP 57205044A JP 20504482 A JP20504482 A JP 20504482A JP S5994923 A JPS5994923 A JP S5994923A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- analog switch
- output point
- signal
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は相補型MO8構成のアナログ・スミ。
チ回路に関する。
相補型MO8を用いたアナログ・スイツチ回路は、第1
図に示すトランスミ、シ目ン・r−トが基本である。図
示するトランスミ、シ冒ン・ダートにおける並列配置の
P、NチャネルMO8トランジスタP1+N1の入出力
間の抵抗を第2図に示す。図中aはPチャネルMO8)
ランジスタN皿のオン抵抗、bはNチャネルMO8トラ
ンジスタpmのオン抵抗、Cはトランスミ、シ■ン・r
−ト(アナログ・スイツチ本体)の抵抗である。この第
2図では、入力電圧vfnの全範囲にわたシス出力間の
抵抗値Rは等しい方が望ましい。このためPチャネルM
O8)ランジスタP1及びNチャネルMO8?ランジス
タNtのチャネル幅は、それぞれの抵抗値を等しくする
ために異なる。通常のMo8製造工程では、Pチャネル
MO8)ランジスタのチャネル幅は、NチャネルMOS
トランジスタのそれに比べ2倍程度必要とされる。この
ため第1図に示す出力点Outと制御信号供給端との間
のミラー容量Cユ。
図に示すトランスミ、シ目ン・r−トが基本である。図
示するトランスミ、シ冒ン・ダートにおける並列配置の
P、NチャネルMO8トランジスタP1+N1の入出力
間の抵抗を第2図に示す。図中aはPチャネルMO8)
ランジスタN皿のオン抵抗、bはNチャネルMO8トラ
ンジスタpmのオン抵抗、Cはトランスミ、シ■ン・r
−ト(アナログ・スイツチ本体)の抵抗である。この第
2図では、入力電圧vfnの全範囲にわたシス出力間の
抵抗値Rは等しい方が望ましい。このためPチャネルM
O8)ランジスタP1及びNチャネルMO8?ランジス
タNtのチャネル幅は、それぞれの抵抗値を等しくする
ために異なる。通常のMo8製造工程では、Pチャネル
MO8)ランジスタのチャネル幅は、NチャネルMOS
トランジスタのそれに比べ2倍程度必要とされる。この
ため第1図に示す出力点Outと制御信号供給端との間
のミラー容量Cユ。
CnINは大きさが異なシ、Cn1pはC0、の約2倍
である。この結果第3図に示すトランスミツシーン・r
−)がオフする点でCrnpとCInNの差分だけ、出
力点の電位は正しい値からずれる。即ち〔発明の目的〕 本発明は上記実情に鑑みてなされたもので、相補Mo8
型トランスミ、シ冒ン・f−)のオフ時に、Pチャネル
MO8とNチャネルMo8のそれぞれのミラー容量の差
による出力電位の変化の幅を、おさえることができるア
ナログ・スミ・。
である。この結果第3図に示すトランスミツシーン・r
−)がオフする点でCrnpとCInNの差分だけ、出
力点の電位は正しい値からずれる。即ち〔発明の目的〕 本発明は上記実情に鑑みてなされたもので、相補Mo8
型トランスミ、シ冒ン・f−)のオフ時に、Pチャネル
MO8とNチャネルMo8のそれぞれのミラー容量の差
による出力電位の変化の幅を、おさえることができるア
ナログ・スミ・。
チ回路を提供しようとするものである。
本発明は、トランスミ、シ冒ン・f−)のPチャネルM
O8及びNチャネルMOBのそれぞれのミラー容量によ
り、制御信号の変化時に生じる出力点の電位の変化分を
相殺する容量を出力点に加えるもので、この出力点を入
力とするPチャネル及びNチャネルのMoSトランジス
タを設け、そのソース、ドレインを短絡し、前記トラン
スミ、シ冒ン・?−)のPチャネルMO8K人″力する
信号をNチャネルMo8のソース、ドレインへ、Nチャ
ネルMo8に入力する信号をPチャネルMO8のソース
、ドレインへ入力するものである。
O8及びNチャネルMOBのそれぞれのミラー容量によ
り、制御信号の変化時に生じる出力点の電位の変化分を
相殺する容量を出力点に加えるもので、この出力点を入
力とするPチャネル及びNチャネルのMoSトランジス
タを設け、そのソース、ドレインを短絡し、前記トラン
スミ、シ冒ン・?−)のPチャネルMO8K人″力する
信号をNチャネルMo8のソース、ドレインへ、Nチャ
ネルMo8に入力する信号をPチャネルMO8のソース
、ドレインへ入力するものである。
以下図面を参照して本発明の一実施例を説明する。第4
図は同実施例を示すものであるが、これは第1図のもの
と対応させた場合の例であるから、対応個所には同一符
号を付して説明を省略し、特徴とする点を説明する。本
実施例の特徴は、トランスきツシ嘗ン・r−)の出力点
Outに、これを入力とするPチャネルMO8トランジ
スタP3及びNチャネルMo8 )ランジスタN!を設
け、これらMo8 トランジスタP1+N、の各ソース
、ドレイン間を短絡し、トランスミ、シ曹ン・ダートの
PチャネルMOSトランジスタPIに入力する信号iを
NチャネルMOSトランジスタN、のソース、ドレイン
へ、NチャネルMo8 )ランジスタN皿に入力する信
号φをPチャネルMO8)ランジスタP!のソース。
図は同実施例を示すものであるが、これは第1図のもの
と対応させた場合の例であるから、対応個所には同一符
号を付して説明を省略し、特徴とする点を説明する。本
実施例の特徴は、トランスきツシ嘗ン・r−)の出力点
Outに、これを入力とするPチャネルMO8トランジ
スタP3及びNチャネルMo8 )ランジスタN!を設
け、これらMo8 トランジスタP1+N、の各ソース
、ドレイン間を短絡し、トランスミ、シ曹ン・ダートの
PチャネルMOSトランジスタPIに入力する信号iを
NチャネルMOSトランジスタN、のソース、ドレイン
へ、NチャネルMo8 )ランジスタN皿に入力する信
号φをPチャネルMO8)ランジスタP!のソース。
ドレインへ供給するものである。但し第4図においてC
mp2 ”mpl ”mW@ ”fnN3はそれぞれr
−トとソース或いはドレイン間のミラー容量を示してい
る。
mp2 ”mpl ”mW@ ”fnN3はそれぞれr
−トとソース或いはドレイン間のミラー容量を示してい
る。
第4図においてトランジスタP1yP!+N1 、N倉
の各チャネル幅をWp、、W□IWN11W1とする時 5− wp、 = w、 1/2・W、、 =+ WN、/2
とすると、 C,n□=C,np3=C,np、/!”mW ! =
CmN S =CmN t /”となる。つまり ””p * 十cmp m = Cmp 1 ”・・
、 (1)cInN、 −1−c、、、 = cmN、
・・・・・・(2)第3図におけるタイミングチャ
ートを考えた場合、出力点Outの電位の変化は (イ)■が@O”→@1#の時 Cout=cL+C,np1+D、、;、 +Cmp、
+C,,1+C−,,+C−,。
の各チャネル幅をWp、、W□IWN11W1とする時 5− wp、 = w、 1/2・W、、 =+ WN、/2
とすると、 C,n□=C,np3=C,np、/!”mW ! =
CmN S =CmN t /”となる。つまり ””p * 十cmp m = Cmp 1 ”・・
、 (1)cInN、 −1−c、、、 = cmN、
・・・・・・(2)第3図におけるタイミングチャ
ートを考えた場合、出力点Outの電位の変化は (イ)■が@O”→@1#の時 Cout=cL+C,np1+D、、;、 +Cmp、
+C,,1+C−,,+C−,。
とすると
6−
(ロ) φが11”→@0”の時
V、+V意
上記(1) 、 (2)式より
V 1 +V ! = 0
よって上記トランスミッシロン・r−トの力。
トオフ時における出力の電位の変化は生じないものであ
る。
る。
以上説明した如く本発明によれば、トランスミ、シロン
・y−トのPチャネルMO8及びNチャネルMO8のそ
れぞれのミラー容量によシ、制御信号の変化時に生じる
出力点の電位の変化分を相殺する容量を出力点に加える
ものであるから、上記トランスミ、シ璽ン・ダートのオ
フ時、に、PチャネルMO8とNチャネルMO8のそれ
ぞれのミラー容量の差による出力電位の変化の幅を極少
化できるアナログ・スイッチ回路が提供できるものであ
る。
・y−トのPチャネルMO8及びNチャネルMO8のそ
れぞれのミラー容量によシ、制御信号の変化時に生じる
出力点の電位の変化分を相殺する容量を出力点に加える
ものであるから、上記トランスミ、シ璽ン・ダートのオ
フ時、に、PチャネルMO8とNチャネルMO8のそれ
ぞれのミラー容量の差による出力電位の変化の幅を極少
化できるアナログ・スイッチ回路が提供できるものであ
る。
第1図は従来のアナログ・スイッチ回路図、第2図は同
回路の抵抗特性図、第3図は同回路の動作を示すタイミ
ングチャート、第4図は本発明の一実施例を示す回路図
である。 P 1 + P 2・・・PチャネルMO8)ランジ
スタ、N 1 * N R・・・NチャネルMOSト
ランジスタ、第1図 φ 第2図 lh 1!311f 14!1
回路の抵抗特性図、第3図は同回路の動作を示すタイミ
ングチャート、第4図は本発明の一実施例を示す回路図
である。 P 1 + P 2・・・PチャネルMO8)ランジ
スタ、N 1 * N R・・・NチャネルMOSト
ランジスタ、第1図 φ 第2図 lh 1!311f 14!1
Claims (2)
- (1)並列配置の相補型MO8l−ランジスタで構成さ
れるアナログ・スイッチ本体を有したアナログ・スイッ
チ回路において、その少くとも出力側に、その出力を入
力とするP及びNチャネルそれぞれのMOSトランジス
タを設け、該トランジスタのソース、ドレインどうしを
それぞれ短絡し、その接続端を前記アナログ・スイッチ
本体を制御する信号の供給端に接続したことを特徴とす
るアナログ・スイッチ回路。 - (2)前記少くとも出力側に設けられたP及びNチャネ
ルのMOSトランジスタのソース、ドレイン端に供給す
る信号は、前記Pチャネルに対してアナログ・スイッチ
本体のNチャネルを制御する信号を、前記Nチャネルに
対してアナログ・スイッチ本体のPチャネルを制御する
信号を与えるものであることを特徴とする特許請求の範
囲第1項に記載のアナログ・スイツチ回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57205044A JPS5994923A (ja) | 1982-11-22 | 1982-11-22 | アナログ・スイツチ回路 |
DE8383111372T DE3380585D1 (en) | 1982-11-22 | 1983-11-14 | Analog switch circuit |
EP83111372A EP0109642B1 (en) | 1982-11-22 | 1983-11-14 | Analog switch circuit |
US06/552,791 US4599522A (en) | 1982-11-22 | 1983-11-17 | Analog switch circuit having output offset compensation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57205044A JPS5994923A (ja) | 1982-11-22 | 1982-11-22 | アナログ・スイツチ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5994923A true JPS5994923A (ja) | 1984-05-31 |
Family
ID=16500514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57205044A Pending JPS5994923A (ja) | 1982-11-22 | 1982-11-22 | アナログ・スイツチ回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4599522A (ja) |
EP (1) | EP0109642B1 (ja) |
JP (1) | JPS5994923A (ja) |
DE (1) | DE3380585D1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2170954B (en) * | 1985-02-13 | 1988-09-07 | Rca Corp | Transmission gates with compensation |
JP2642465B2 (ja) * | 1989-01-17 | 1997-08-20 | 株式会社東芝 | アナログ信号入力回路 |
US4988902A (en) * | 1989-05-24 | 1991-01-29 | Harris Corporation | Semiconductor transmission gate with capacitance compensation |
US5273183A (en) * | 1992-02-18 | 1993-12-28 | Philip Tuttobene | Article vending machine |
US5774015A (en) * | 1994-12-15 | 1998-06-30 | Nec Corporation | Compact semiconductor integrated circuit capable of reducing electromagnetic emission |
US5541535A (en) * | 1994-12-16 | 1996-07-30 | International Business Machines Corporation | CMOS simultaneous transmission bidirectional driver/receiver |
US5550503A (en) * | 1995-04-28 | 1996-08-27 | Motorola, Inc. | Circuits and method for reducing voltage error when charging and discharging a capacitor through a transmission gate |
JP3156194B2 (ja) * | 1995-05-31 | 2001-04-16 | モトローラ株式会社 | アナログスイッチ用オフセットキャンセル回路 |
US6075400A (en) * | 1998-08-13 | 2000-06-13 | Pericom Semiconductor Corp. | Cancellation of injected charge in a bus switch |
US6215337B1 (en) * | 1999-01-12 | 2001-04-10 | Qualcomm Incorporated | Linear sampling switch |
US6617911B2 (en) * | 2001-10-19 | 2003-09-09 | Intel Corporation | Reducing output capacitance of digital-to-time domain converter for very high frequency digital waveform synthesis |
US6809580B2 (en) * | 2002-04-19 | 2004-10-26 | Denso Corporation | Switched capacitor filter circuit and method of fabricating the same |
ITMI20031505A1 (it) * | 2003-07-22 | 2005-01-23 | St Microelectronics Srl | Circuito di lettura di tipo multisense-adattativo, in particolare per convertitori dc-dc interleaved e relativo metodo di lettura |
JP4802935B2 (ja) * | 2005-10-28 | 2011-10-26 | セイコーエプソン株式会社 | 走査電極用駆動装置、表示駆動装置および電子機器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3720848A (en) * | 1971-07-01 | 1973-03-13 | Motorola Inc | Solid-state relay |
US3829713A (en) * | 1973-02-12 | 1974-08-13 | Intersil Inc | Cmos digital division network |
US4075509A (en) * | 1976-10-12 | 1978-02-21 | National Semiconductor Corporation | Cmos comparator circuit and method of manufacture |
US4198580A (en) * | 1978-05-30 | 1980-04-15 | National Semiconductor Corporation | MOSFET switching device with charge cancellation |
JPS584491B2 (ja) * | 1978-11-08 | 1983-01-26 | 日本電信電話株式会社 | 半導体アナログスイツチ |
JPS55163694A (en) * | 1979-06-01 | 1980-12-19 | Fujitsu Ltd | Sample holding circuit |
DE3226339C2 (de) * | 1981-07-17 | 1985-12-19 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Analoge Schaltervorrichtung mit MOS-Transistoren |
US4467227A (en) * | 1981-10-29 | 1984-08-21 | Hughes Aircraft Company | Channel charge compensation switch with first order process independence |
JPS5894232A (ja) * | 1981-11-30 | 1983-06-04 | Toshiba Corp | 半導体アナログスイッチ回路 |
JPS58107723A (ja) * | 1981-12-22 | 1983-06-27 | Nec Corp | 半導体装置 |
US4473761A (en) * | 1982-04-23 | 1984-09-25 | Motorola, Inc. | Solid state transmission gate |
-
1982
- 1982-11-22 JP JP57205044A patent/JPS5994923A/ja active Pending
-
1983
- 1983-11-14 EP EP83111372A patent/EP0109642B1/en not_active Expired
- 1983-11-14 DE DE8383111372T patent/DE3380585D1/de not_active Expired
- 1983-11-17 US US06/552,791 patent/US4599522A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE3380585D1 (en) | 1989-10-19 |
EP0109642A2 (en) | 1984-05-30 |
EP0109642B1 (en) | 1989-09-13 |
EP0109642A3 (en) | 1986-11-12 |
US4599522A (en) | 1986-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5994923A (ja) | アナログ・スイツチ回路 | |
US4064405A (en) | Complementary MOS logic circuit | |
US20110084682A1 (en) | Programmable current mirror | |
US5565795A (en) | Level converting circuit for reducing an on-quiescence current | |
US5929679A (en) | Voltage monitoring circuit capable of reducing power dissipation | |
JP2598794B2 (ja) | Mos・icの入力チャンネル | |
JPH0685562A (ja) | オフセットキャンセル回路付き比較器 | |
JPH0983343A (ja) | 信号レベル変換回路 | |
JPS63217718A (ja) | 論理回路 | |
JPH0362053B2 (ja) | ||
JPH06197001A (ja) | レベル変換回路 | |
JPH0450658Y2 (ja) | ||
JP2550942B2 (ja) | Cmos型論理集積回路 | |
JPS6025323A (ja) | 半導体集積回路 | |
JPS593787A (ja) | 相補型misメモリ | |
JPH0690159A (ja) | 出力バッファ回路 | |
JPH04104510A (ja) | 出力回路 | |
JPH0330327B2 (ja) | ||
JPH05327467A (ja) | Ttlレベル入力バッファ回路 | |
JPS637013A (ja) | Mosヒステリシス回路 | |
JPH03222515A (ja) | 2相クロック発生回路 | |
JPS61112410A (ja) | 増幅回路 | |
JPH0756940B2 (ja) | レベル変換回路 | |
JPS63253597A (ja) | 読出し専用記憶装置 | |
JPS59104821A (ja) | シユミツト回路 |