DE3220084C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung, die eine Vierphasen-ladungsgekoppelte Anordnung mit einem Halbleiterkörper umfaßt, von dem eine Oberfläche mit einer Reihe von Elektroden versehen ist, an die Taktspannungen für die Speicherung und Übertragung elektrischer Ladungs­ pakete angelegt werden können und die eine Anzahl Gruppen von vier umfassen, wobei die erste Elektrode jeder Gruppe mit einer ersten Taktleitung, die zweite mit einer zweiten Taktleitung, die dritte mit einer dritten Taktleitung und die vierte mit einer vierten Taktleitung verbunden ist, wobei die letzte Elektrode der Reihe mit einem gesonderten Anschluß verbunden ist und neben einer Auslesestufe liegt, deren Kapazität genügend groß ist, um ein maximales Ladungspaket, das unter zwei benachbarten Elektroden ge­ speichert werden kann, zu erhalten.

Vier-Phasen CCD's sind u. a. bekannt aus dem Buch "Charge Transfer Devices" von Sequin und Tompsett, e. d. Academic Press (1975) New York, Seiten 23 bis 25.

In üblichen ladungsgekoppelten Anordnungen wird die Aus­ lesestufe durch den Ausgang gebildet. Die übliche Aus­ gangsstruktur umfaßt eine Ausgangszone oder -diode, die meistens mit der Gate-Elektrode eines MOST-Folgers verbun­ den ist und über einen Widerstand oder einen Rückstell­ schalter an ein bestimmtes Potential angelegt wird. Die letzte Elektrode, die vor der Ausgangszone liegt, wird ge­ wöhnlich als Ausgangsgate bezeichnet und wird vorzugsweise an ein festes Potential angelegt; siehe z. B. Seite 4 in dem obengenannten Buch.

Dieses Potential liegt im Falle einer n-Kanal-CCD dem negativsten Potential der Transporttaktspannungen nahe und im Falle einer p-Kanal-CCD dem positivsten Potential der Taktspannungen nahe. Dadurch kann das Übersprechen der Taktspannungen in bezug auf das Ausgangssignal herabge­ setzt werden. Außerdem wird dadurch, daß jede Ladung in der Ausgangsdiode gespeichert wird, die Ausgangskapazität beschränkt gehalten.

Es sei bemerkt, daß die Auslesestufe nicht notwendigerwei­ se mit der Ausgangsstruktur der Anordnung zusammenzufallen braucht, sondern daß zwischen der Auslesestufe und dem Ausgang noch ein Teil des Registers liegen kann. Außerdem kann die Ausgangskapazität statt durch eine Diode auch durch eine MOS-Kapazität gebildet werden, deren isoliertes Gate mit dem MOST-Folger verbunden ist.

Bei der üblichen Betriebsart einer Vierphasen-CCD kann pro vier Elektroden ein Ladungspaket, dessen Größe u. a. durch die Größe der Elektrode bestimmt wird, verarbeitet wer­ den. Im Buch "Charge Transfer Devices" von C. H. S´quin und M. F. Tompsett, herausgegeben von Academic Press New York, 1975, S. 64/65, wird angegeben, wie die Ladungsverarbei­ tungsfähigkeit (Signalgröße) durch Anwendung sich über­ lappender Taktspannungen vergrößert werden kann, wodurch stets unter zwei nebeneinander liegenden Elektroden Ladung gespeichert werden kann.

Die Erfindung hat zur Aufgabe, eine dieser Betriebsart angepaßte Auslese- oder Ausgangs­ struktur anzugeben, mit der eine verbesserte Auslesung der Ladungspakete erhalten werden kann.

Eine ladungsgekoppelte Anordnung eingangs beschriebener Art ist nach der Erfindung dadurch gekennzeichnet, daß die zweitletzte vor der Auslesestufe liegende Elektrode mit dem unterliegenden Teil des Halbleiterkörpers eine Kapazi­ tät bildet, die ebenfalls genügend hoch ist, um das ge­ nannte maximale Ladungspaket erhalten zu können, bevor Ladung auf die Auslesestufe übertragen wird.

Zur Verdeutlichung der Einsicht, auf der die Erfindung ba­ siert, wird zunächst erörtert, was in einer üblichen Aus­ gangsstruktur bei Anwendung sich überlappender Takt­ spannungen geschieht.

Durch das Anlegen derartiger Taktspannungen kann stets unter zwei benachbarten Elektroden Ladung gespeichert wer­ den, so daß die Ladungspakete das Zweifache von Ladungs­ paketen betragen können. Die doppelten Ladungspakete können in Richtung auf den Ausgang transportiert werden und gelangen schließlich in das Gebiet unter den letzten zwei Elektroden vor dem Ausgangsgate. Solange unter den beiden Elektroden ein Potential­ minimum vorhanden ist, kann das ganze Ladungspaket noch gespeichert werden. Zu einem bestimmten Zeitpunkt verschwin­ det aber das Potentialminimum unter der ersten Elektrode, wodurch das doppelte Ladungspaket unter der zweiten Elek­ trode, d. h. der zweitletzten Elektrode, von der Ausgangs­ diode her gesehen, gesammelt wird. Wenn das Ladungspaket eine maximale Größe aufweist, kann nun schon Ladung über die Potentialsperre unter dem Ausgangsgate zu der Ausgangs­ diode fließen, bis das Potential unter der zweitletzten Elektrode den Pegel des Potentials unter dem Ausgangsgate erreicht hat. Der verbleibende Teil der Ladung wird auf die Ausgangsdiode übertragen werden, wenn die Taktspannung an der zweitletzten Elektrode geändert wird.

In der üblichen Ausgangsstruktur wird das Ladungs­ paket also zeitlich verteilt in die Ausgangskapazität ge­ langen, was für die weitere Signalverarbeitung oft ungün­ stig ist.

Durch Anwendung einer Ausgangsstruktur nach der Erfindung kann das maximale (doppelte) Ladungspaket unter der genannten zweitletzten Elektrode bei einer geeignet gewählten festen Spannung an dem Ausgangsgate gespeichert und zu jedem als geeignet betrachteten Zeitpunkt völlig auf die Ausgangsdiode oder die Auslesekapazität übertragen werden.

Eine einfache bevorzugte Ausführungsform ist dadurch gekennzeichnet, daß die Kapazität, die die zweit­ letzte Elektrode mit dem Halbleiterkörper bildet, größer als das Zweifache der Kapazität ist, die die vorhergehenden Elektroden mit dem Halbleiterkörper bilden. In dieser Aus­ führungsform kann bei einer verwendeten Taktspannung unter dem Ausgangsgate eine etwas niedrigere Potentialsperre als unter den vorhergehenden Elektroden gebildet werden, während dennoch alle Ladung unter der genannten zweitletzten Elektrode vorhanden bleibt.

Vorzugsweise wird, weil die Größe der Kapazitäten wieder für die Frequenzkennlinie der Anordnung entschei­ dend ist, die zweitletzte Elektrode derart ausgebildet, daß sie eine Kapazität bildet, die höchstens dreimal grö­ ßer als die Kapazität ist, die die vorhergehenden Elek­ troden mit dem Halbleiterkörper bilden.

Eine Ausführungsform der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrie­ ben. Es zeigt

Fig. 1 einen Querschnitt durch eine Vierphasen- CCD nach der Erfindung,

Fig. 2a ein Schema der beim Betrieb angelegten Taktspannung ⌀ und der dabei auftretenden Ausgangsspan­ nung Vo,

Fig. 2b die Taktspannung ⌀_r, die bei einer be­ kannten Vierphasen-CCD beim Betrieb verwendet wird, und die dabei auftretende Ausgangsspannung Vo, und

Fig. 3 schematisch die Potentialverteilung im Halbleiterkörper bei den Taktspannungen nach Fig. 2a.

Fig. 1 zeigt schematisch einen Querschnitt durch einen Teil einer ladungsgekoppelten Anordnung nach der Er­ findung, und zwar durch denjenigen Teil, der für die Er­ findung wesentlich ist und eine Auslesestufe enthält, die in der vorliegenden Ausführungsform mit dem Ausgang der ladungsgekoppelten Anordnung zusammenfällt. Der nicht in der Zeichnung dargestellte Teil, der einen elektrischen Eingang enthalten kann, kann eine übliche Bauart aufweisen.

Die hier beschriebene ladungsgekoppelte Anord­ nung ist von einem Typ, in dem der Ladungstransport - wenigstens im wesentlichen - über das Innere des Körpers 1 stattfindet; dieser Typ wird in der Literatur oft als PCCD oder BCCD bezeichnet. Obgleich die Erfindung auch bei so­ genannten Oberflächen-CCD's anwendbar ist, bietet sie be­ sondere Vorteile bei der Anwendung derartiger Bulk-CCD's wegen der erhöhten Ladungsverarbeitungsfähigkeit (charge handling capability), die bei üblichen Bulk-CCD's verhält­ nismäßig niedrig ist.

Die Anordnung enthält einen Halbleiterkörper 1, der in einer besonderen Ausführungsform aus Silicium be­ steht, aber der auch aus einem anderen geeigneten Halb­ leitermaterial, wie GaAs, bestehen kann.

Der Körper 1 enthält ein Substrat 1a vom einen Leitungstyp, z. B. vom p-Typ, das durch Epitaxie oder Ionen­ implantation mit einer n-leitenden Oberflächenschicht ver­ sehen ist, über deren ganze Dicke ein Verarmungsgebiet für Bulktransport von Elektronen erzeugt werden kann.

Auf der Oberfläche 2 des Halbleiterkörpers ist eine Reihe von Elektroden 3-11 z. B. in einer an sich üblichen überlappenden Zweischichten-Polykonfiguration an­ gebracht. Naturgemäß können die Elektroden auch in einer Dreischichten-Polytechnik ausgeführt werden. Außerdem können z. B. die Elektroden 3, 5, 7, 9 und 11 auch aus Al bestehen. Auch kann statt polykristallinem Silizium für die Elektroden ein Metallsilizid verwendet werden.

Zwischen dem Halbleiterkörper 1 und den Elek­ troden 3-12 ist ein Dielektrikum 13 angebracht, das in der hier beschriebenen besonderen Ausführungsform eine Schicht aus Siliziumoxid mit einer Dicke von etwa 100 nm enthalten kann, aber das auch Schichten aus anderen Materialien, z. B. Siliziumnitrid, enthalten kann. In anderen Ausführungen, bei denen insbesondere für die Elektroden ein geeignetes Metall gewählt ist, kann die sperrende Schicht 13 im be­ schriebenen Ausführungsbeispiel auch durch einen gleich­ richtenden in der Sperrichtung vorzuspannenden Schottky- Übergang ersetzt werden.

Um die Anordnung für Vierphasenbetrieb geeignet zu machen, sind die Elektroden 3-12 in Gruppen von vier angeordnet, wobei die Elektroden 4 und 8 mit einer ersten Taktleitung 14, die Elektroden 5 und 9 mit einer zweiten Taktleitung 15, die Elektroden 6 und 10 mit einer dritten Taktleitung 16 und die Elektroden 3, 7 und 11 mit einer vierten Taktleitung 17 verbunden sind.

Der Elektrode 11 ist eine Auslesestufe nachge­ ordnet, die im vorliegenden Ausführungsbeispiel mit dem Ausgang zusammenfällt, über den die Ladungspakete aus der Anordnung abgeführt werden. In anderen Ausführungsbeispie­ len kann jedoch die Auslesestufe auch dem Ausgang vorge­ ordnet und von diesem durch einen Teil des Registers ge­ trennt sein. Der Ausgang (oder die Auslesestufe) weist eine übliche Bauart auf und enthält ein Gebiet 18, in dem die auszulesenden Ladungspakete gesammelt werden. Dieses Ge­ biet, das einerseits mit dem Gate einer Folgerschaltung 19 zum Auslesen der Ausgangsspannung Vo verbunden ist, ist andererseits über einen MOST-Schalter 20 mit einer Span­ nungsquelle verbunden, die die Bezugsspannung Vr liefert. Der MOST-Schalter 20 enthält das Gebiet 18 als Source, die Elektrode 21 als isolierte Gate-Elektrode und die mit der Spannungsquelle Vr verbundene Zone 22 als Drainzone.

Wie noch näher erläutert werden wird, können an die Taktspannungselektroden 3-11 derartige Taktspannungen ⌀₁-⌀₄ angelegt werden, daß jeweils unter zwei benach­ barten Elektroden Ladung gespeichert werden kann. Die Kapazität des Auslesegebietes ist derart gewählt, daß bei den angelegten Spannungen ein derartiges Ladungspaket völ­ lig in dem Gebiet 18 gesammelt werden kann. Nach der Er­ findung bildet die zweitletzte Elektrode 11, die vor dem Gebiet 18 liegt, mit dem unterliegenden Teil des Halbleiter­ körpers 1b eine Kapazität, die ebenfalls genügend hoch ist, um ein derartiges Ladungspaket enthalten zu können, bevor die Ladung auf das Gebiet 18 übertragen wird. Um einen vorzeitigen Transport zu der Zone 18 zu verhindern, ist die Kapazität, die die Elektrode 11 mit dem Gebiet 1b bildet, größer als die Summe der Kapazitäten gewählt, die jedes Paar benachbarter Elektroden der Reihe 3-10 mit dem Ge­ biet 1b bilden.

Die Kapazität die die Elektrode 11 mit dem Ge­ biet 1b bildet, kann nach verschiedenen Verfahren, die je einzeln oder in Kombination miteinander angewandt werden können, eingestellt werden. So kann an der Stelle der Elek­ trode 11 z. B. die Dotierungskonzentration erhöht werden, wodurch das Ladungspaket in geringerer Entfernung von der Oberfläche 2 gespeichert wird. Im vorliegenden Ausführungs­ beispiel ist jedoch die Vergrößerung der Kapazität durch passende Wahl der Abmessungen der Elektrode 11 erhalten. In diesem Zusammenhang sei bemerkt, daß unter "Elektroden" im wesentlichen diejenigen Teile der Leiterbahnen zu ver­ stehen sind, die unmittelbar über dem Ladungstransport­ kanal 1b liegen und als Speicher/Transportelektrode wirksam sind. Diejenigen Teile der Leiterbahnen, die, in Projektion gesehen, nicht über dem Ladungstransportkanal liegen, oder diejenigen Teile der Elektroden 3, 5, 7, 9 und 11 der zweiten Polyschicht, die die Elektroden 4, 6, 8 und 10 der Polyschicht überlappen, werden nicht zu dem wirksamen Teil der Elektroden gerechnet.

In dem Beispiel nach Fig. 1 sind die Elektroden 3-10 etwa gleich groß. Die Elektrode 11 ist mindestens zweimal größer als die Elektroden 3-10. Um einerseits zu vermeiden, daß eine zu große Abmessung der Elektrode 11 die Transportgeschwindigkeit der Anordnung beeinträchtigen wird, und um andererseits eine gewünschte Wahlfreiheit der an die Elektrode 12 angelegten Spannung zu ermöglichen, ist die Elektrode 11 etwa 2,5mal größer als die Elektroden 3-10 gemacht.

Für die Wirkungsweise der Anordnung sei auf die Fig. 2a und 3 verwiesen, wobei Fig. 2a die Taktspannungen ⌀₁-⌀₄, die Taktspannung ⌀_r an der Elektrode 21 und die Ausgangsspannung Vo und Fig. 3 die dabei im Halbleiterkör­ per auftretende Potentialverteilung zeigt. Vergleichsweise zeigt Fig. 2b die Spannung ⌀_r und die Ausgangsspannung Vo bei einer Vierphasen-CCD mit einer üblichen Ausgangsstruk­ tur.

Im hier beschriebenen Ausführungsbeispiel, und zwar einer CCD mit einem n-Bulk-Kanal, in dem die Ladungs­ pakete in Form von Elektronen durch die Schicht 1b verscho­ ben werden, wird die Ladung unter den Elektroden mit der positivsten Spannung gespeichert. Die Taktspannung ⌀₁, ⌀₂, ⌀₃ und ⌀₄ überlappen sich in der Phase über mindestens 90°, wie in Fig. 2a angegeben ist, wodurch zu jedem Zeit­ punkt mindestens zwei benachbarte Elektroden eingeschal­ tet sind und die Kapazitäten zweier nebeneinander liegen­ der Elektroden pro Ladungspaket benutzt werden können. Zum Zeitpunkt t_o sind z. B. ⌀₁ und ⌀₂ positiv, ⌀₃ und ⌀₄ negativ. In Fig. 3 ist angegeben, daß zu diesem Zeitpunkt ein schraffiert dargestelltes Ladungspaket unter den Elektroden 8 und 9 gespeichert ist. Dieses Ladungspaket beträgt bei Anwendung sich überlappender Taktelektroden das Zweifache in bezug auf Ladungspakete, die bei sich nicht überlappen­ den Taktspannungen derselben Amplituden unter nur einer Elektrode gespeichert werden können.

Zu t₁ sind ⌀₂ und ⌀₃ positiv, während ⌀₄ und ⌀₁ negativ sind; in dieser Situation befindet sich das genannte Ladungsgebiet unter den Elektroden 9 und 10 (siehe Fig. 3).

Zu t₂ sind ⌀₃ und ⌀₄ positiv und ist ⌀₁ negativ. Das Ladungspaket ist nun unter den Elektroden 10 und 11 gespeichert.

Zu t₃ sind ⌀₄ und ⌀₁ positiv und ⌀₂ und ⌀₃ nega­ tiv. Das ganze Ladungspaket befindet sich lediglich unter der Elektrode 11. Wenn die - wirksame - Oberfläche der Elektrode 11 mindestens zweimal größer als die der Elek­ troden 3-10 wäre, könnte bei der vollständigen negativen Spannung an der Elektrode 12 das ganze Ladungspaket bereits unter der Elektrode 11 gespeichert werden, ohne daß das Ladungspaket bereits teilweise auf das Auslesegebiet 18 übertragen wird. Dadurch, daß die Oberfläche der Elektrode 11 noch größer, und zwar etwa 2,5mal größer als die der vorhergehenden Elektroden, gewählt wird, wird die unter der Elektrode 11 erzeugte Potentialmulde nicht völlig gefüllt werden. Dadurch ist es möglich, an die Elektrode 12 nicht die vollständige negative Spannung, sondern eine etwas niedrigere Spannung anzulegen, so daß die Potentialsperre unter der Elektrode 12 etwas niedriger als unter der Elek­ trode 10 ist, ohne daß die Ladung auf das Gebiet 18 übertragen wird. Solange sich die Spannung an der Elektrode 11 nicht ändert, kann das Gebiet 18 für die Auslesung eines vorher­ gehenden Signals, das gegebenenfalls schraffiert darge­ stellt ist, benutzt werden.

Zu t₄ liegt an der Elektrode 21 eine positive Spannung ⌀_r, wodurch der Transistor 20 eingeschaltet ist und das Gebiet 18 mit der Rückstellspannung Vr verbunden wird. Das Ladungspaket, das in dem Gebiet 18 gespeichert ist, wird nun über den Transistor 20 entfernt, wodurch das Gebiet 18 wieder für die Speicherung des sich unter der Elektrode 11 befindenden Ladungspaket bereit ist. Zugleich mit dem Taktimpuls ⌀_r wird dem Eingang der Source-Folger­ schaltung 19 das Nullpotential V_r zugeführt.

Zu t₅ ist die Spannung ⌀₄ an der Elektrode 11 auch negativ, so daß das Potential unter der Elektrode 11 ansteigt. Dadurch, daß die Sperre unter der Elektrode 12 etwas niedriger als unter der Elektrode 10 ist, fließt die Ladung in das Gebiet 18 und erzeugt dort ein von dem Source-Folger zu messendes Ausgangssignal Vo. Die Signal­ größe wird durch Vs dargestellt.

Für die Auslesung des Signals steht das ganze Zeitintervall zwischen zwei Taktimpulsen ⌀_r zur Verfügung, infolge der Tatsache, daß das ganze Signal unverteilt auf das Gebiet 18 zu einem Zeitpunkt übertragen wird, der durch ⌀₄ bestimmt wird. Vergleichsweise ist in Fig. 2b die Situ­ ation dargestellt, die sich bei einer üblichen Ausgangs­ struktur ergibt, bei der die Elektrode 11 die gleichen ohne nahezu die gleichen Abmessungen wie die Elektrode 3-10 aufweist. In diesem Falle kann bereits ein - kleiner - Teil der Ladung abfließen, wenn die Elektrode 11 (⌀₄) positiv und die Elektrode 9 (⌀₂) negativ wird wegen der etwas niedrigeren Spannung an der Elektrode 12 (t₆). Bevor die Elektrode 10 (⌀₃) negativ wird, muß nun zunächst das Gebiet 18 zurückgesetzt werden (t₇). Erst dann kann an die Elektrode 10 (⌀₃) die negative Taktspannung angelegt werden (t₈). Bei einem maximalen Ladungspaket wird die Hälfte des Ladungspakets nun bereits auf das Gebiet 18 übertragen. Der verbleibende Teil der Ladung wird zu t₉ übertragen, wenn ⌀₄ negativ wird. Das Signal gelangt also zeitlich verteilt in das Ausgangsgebiet 18. Dadurch ist das verfügbare Zeit­ intervall, in dem ausgelesen werden kann, kleiner. Außer­ dem sollen zusätzliche Maßnahmen getroffen werden, um aus der Ausgangsspannung Vo das Signal abzuleiten. Dagegen wird das Ladungspaket in der Anordnung nach der Erfindung zu einem Zeitpunkt, der lediglich durch die Taktspannung an der Elektrode 11 bestimmt wird, übertragen.

Es ist einleuchtend, daß sich die Erfindung nicht auf das hier beschriebene Ausführungsbeispiel beschränkt, sondern daß im Rahmen der Erfindung für den Fachmann noch viel Abwandlungen möglich sind. So kann die Erfindung mit Vorteil auch in Oberflächen-CCD's angewendet werden. Weiter kann die Kapazität der Elektrode 11 auch auf andere Weise als durch Vergrößerung der Abmessungen, gegebenenfalls in Kombination miteinander, vergrößert werden, z. B. da­ durch, daß der Halbleiterkörper örtlich dotiert, die Dicke der Oxidschicht geändert oder örtlich ein anderes Dielek­ trikum als Oxid, wie Siliziumnitrid, mit einer größeren Dielektrizitätskonstante angebracht wird.

Claims (5)

1. Halbleiteranordnung, die eine vierphasenladungs­ gekoppelte Anordnung mit einem Halbleiterkörper umfaßt, von dem eine Oberfläche mit einer Reihe von Elektroden versehen ist, an die Taktspannungen für die Speicherung und Übertragung elektrischer Ladungspakete angelegt werden können, wobei diese Elektroden eine Anzahl von Gruppen von vier umfassen, wobei die erste Elektrode jeder Gruppe mit einer ersten Taktleitung, die zweite mit einer zweiten Taktleitung, die dritte mit einer dritten Taktleitung und die vierte mit einer vierten Taktleitung verbunden ist, wobei die letzte Elektrode der Reihe mit einem gesonderten Anschluß verbunden ist und neben einer Auslesestufe liegt, deren Kapazität genügend groß ist, um ein maximales Ladungspaket, das unter zwei benachbarten Elektroden ge­ speichert werden kann, zu enthalten, dadurch gekennzeichnet, daß die zweitletzte (11) vor der Auslesestufe liegende Elektrode mit dem unterliegenden Teil des Halbleiterkör­ pers eine Kapazität bildet, die ebenfalls genügend hoch ist, um das genannte maximale Ladungspaket enthalten zu können, bevor Ladung auf die Auslesestufe übertragen wird.

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zweitletzte Elektrode (11) der Reihe von Elektro­ den mit dem unterliegenden Halbleiterkörper eine größere Kapazität als die zwei genannten benachbarten Elektroden bildet.

3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Elektroden, die vor der zweitletzten Elektrode (11) liegen, etwa eine gleich große Oberfläche aufweisen, und daß die zweitletzte Elektrode eine mindestens zweimal größere Oberfläche aufweist.

4. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß die zweitletzte Elektrode (11) eine höchstens etwa dreimal größere Oberfläche als die vor der zweitletzten Elektrode liegenden Elektroden aufweist.

5. Halbleiteranordnung nach einem oder mehreren der vor­ stehenden Ansprüche, dadurch gekennzeichnet, daß die vier genannten Taktleitungen mit Mitteln zum An­ legen von Taktspannungen an die Elektroden verbunden sind, wobei an benachbarte Elektroden angelegte Taktspannungen sich in bezug auf die Phase über mindestens 90° über­ lappen.