DE3206507A1 - Statischer direktzugriffspeicher - Google Patents

Statischer direktzugriffspeicher

Info

Publication number
DE3206507A1
DE3206507A1 DE19823206507 DE3206507A DE3206507A1 DE 3206507 A1 DE3206507 A1 DE 3206507A1 DE 19823206507 DE19823206507 DE 19823206507 DE 3206507 A DE3206507 A DE 3206507A DE 3206507 A1 DE3206507 A1 DE 3206507A1
Authority
DE
Germany
Prior art keywords
mos
channel
fets
random access
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823206507
Other languages
English (en)
Other versions
DE3206507C2 (de
Inventor
Itsuo Kawasaki Sasaki
Hiroaki Yokohama Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3206507A1 publication Critical patent/DE3206507A1/de
Application granted granted Critical
Publication of DE3206507C2 publication Critical patent/DE3206507C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Description

PATENTANWÄLTE F.W. HEMMERICH*· GEWJ MIJ Ο. EB *· D* GFUSSE* · J. POLUvTeIER 73*699
12.2.1982
-G-
Tokyo Shibaura Denki Kabushiki Kaisha, 72 Horikawacho, Saiwai-ku, Kawasaki-shi, Kanagawa-ken (Japan)
Statischer Direktzugriffspeieher
Gegenstand dieser Erfindung ist ein statischer Direktzugriff speicher (S-RAM). Gegenstand dieser Erfindung ist insbesondere aber eine verbesserte Vorrichtung für das Entnehmen von Daten aus Speicherzellen.
Bei dein mit Fig. I dargestellten statischen Direkt-/uqri f'f-( S-RAM)-Spo i eher werden die Daten über einen gemeinsamen Schalttransistor (17) in eine Speicherzelle (11) eingegeben und übertragen, und der Schaltt. ran si stör (17) wird von den Adressensignalen (A)(A) angesteuert. Zur Flip-Flop-Schaltung (14) gehören die Inverterschaltungen (18) und (19), wobei das Ausgangssignal der Inverterschaltung (19) auf den Eingangsknoten (A) geführt wird.
Ihr. don Speicher q i 1 t, ii aß dann, we;nn die in der Speicherzelle (11) befindlichen Daten aus dieser Speicherzelle (11) herausgelesen werden, diese Daten deswegen verändert worden, weil die Streukapa-/. itat, die auf der Datenleitung (13) vorhanden ist, beträchtlich größer ist als die Streukapazität der Speicherzelle (11), d.h. die Streukapazität C-, der . Datenleitunng (13) ist sehr viel größer als die Streukapazität C? der Speicherze 11 e . (11 ) . Insbesondere dann, wenn die gespeicherte Daten gleich "O" sind, liegt der Knoten oder Verknüpfungspunkt A an ei η oin niedrigen Si gna 1 pe qc 1 , während die Datenh.'il.uiKi (IH) einen hohen Signa Ipogel aufweist, was
PATENTANWÄLTE F.W. HEMMERICH ■ SEAE? MöÜLEÄ · ©Γ GROSSE · f*. POLLMEIER 73
1?.?. 1.982
wierum zur Folge hat, daß eine auf der Datenleitung vorhandene elektrische Ladung dann zu dem Knoten oder dem Verknüpfungspunkt A fließt und dadurch eine Veränderung an den Daten bewirkt. Wenn demgegenüber die gespeicherten Daten den Loqikwert "1" haben, dann ist für den Knoten oder den Verknüpfungspunkt A ein hoher Signalpegel gegeben und für die Da tenleitung (13) ein niedriger Signalpegel, wobei als Folge davon die am Knoten oder Verknüpfungspunkt A vorhandene elektrische Ladung zur Datenleitung (13) fließt. Ein derartiges Fehlverhalten stellt dann auch einen sehr schwerwiegenden Nachteil für Speicherschaltungen solcher Ausführungen- dar.
Die Erfindung stellt sich somit die nachstehend angeführten Aufgaben:-
Einen statischen Direktzugriffspeicher oder S-RAM-Speicher zu schaffen, der höchst zuverlässig ist.
Einen statischen Direktzugriff-(S-RAM)-Speicher zu schaffen, bei welchem ein elektrischer Ladungsübergang zwischen einer Datenleitung und einer Speicherzelle dann nicht zustandekommt wenn die Daten aus der Speicherzelle herausgelesen oder abgerufen werden.
Einen statischen Direktzugriff-(S-RAM)-Speicher zu schaffen, der weniger Steuerungsleitungen aufzuweise η h a t .
Die Erfindung löst die ihr gestellten Aufgabenudadurch, daß sie einen statischen Direktzugriff speieher vorsieht, der sich wie folgt zusammensetzt: -
(a) einem Flip-Flop-Kreis, zu welchem eine erste Inverterschaltung mit einem ersten Einqanqs-
ν ι
PATENTANWÄLTE F.W. HEMMERICH · GEaE^MBbLER · B.'QROSSE - f* POLLMEIER 73
12.2.1982
knoten und mit einem ersten Ausgangsknoten gehört und weiterhin auch noch eine zweite Inverterschaltung mit: oinem zweiten F. i ngangsk noten und einem zweiten Ausgangsknoten, wobei der vor erwähnte erste Ausgangsknoten mit dem bereits angeführten ersten Eingangsknoten verbunden ist und der vorerwähnte zweite Ausgangsknoten mit dem bereits angeführten ersten Eingangsknoten;
(b) einem ersten Stromanschluß (einer ersten Stromquelle) und einem zweiten Stromanschluß (einer zweiten Stromquelle);
(c) einer Datenleitung (Datenübertragungsleitung), zu welcher eine Spannungseins tellungsvorrichtunggehort;
((I) eine Eingabeschaltvorrichtung, die schaltungsmäßig angeordnet ist zwischen der Datenleitung und dem ersten Eingangsknoten oder Eingangsverknüpfungspunkt und als eine Speicherzelle mit der Flip-Flop-Schaltung ausgeführt ist;
(e) eine Speicherabruf-Steuerungsschaltung mit jeweils einer ersten Schaltvorrichtung und einer zweiten Schaltvorrichtung, die schaltungsmäßig mit der Reihenschaltung aus Stromversorgungsanschluß und der Datenleitung verbunden ist, wobei die angeführte erste Schaltvorrichtung von den in der Speicherzelle gespeicherten Daten · qesleuert wird, während die Steuerung der vorerwiihn Leu /weiten Schal t vorr i cli t urnj durch ein Adressenabruf signal oder Adressenlesesignal bewerkstelligt wird.
PATENTANWÄLTE F.W. HEMMERICH · JÖEFlKlviULLEfJ · «0. GfRÖSSt -F. POLLMEIER 7 3
12.2.1982 • - 4 -
Gegenstand der Erfindung ist somit ein Metal 1oxid-Feldef f ekttrans i stor-Di rektziuir i f f spe ichpr (M0SFΓ 1 Direktzugriffspeieher mit einer völlig unab hängίqmi Eingabeschaltvorrichtung und mit einer völlig unabhängigen Datenabrufsteuerschaltung. Die Datenabruf-· steuerschaltung besteht aus einem ersten Metalloxid-Transistor (MOS-Transistor), der von den in einer Speicherzelle gespeicherten Daten angesteuert wird, und aus einem zweiten Metalloxid-Transistor (MOS-Transistor), der von einem Datenabrufsteuerungssignal gesteuert wird. Werden die als Speicherinhalt in einer Speicherzelle vorhandenen Daten abgerufen und herausgelesen, dann kommt zwischen der Speicherzelle und der Datenleitung kein Ladungsfluß zustande, und das macht den Speicher so sehr zuverlässig.
Die Erfindung soll nachstehend nun anhand des in Zeichnung dargestellten AusführungesbeiSpieles (der in Zeichnung dargestellten Ausführungsbeispiele) näher erläutert werden. Die Zeichnung zeigt in:-
Fig. 1 Ein Schaltbild für einen statischen Direktzugriff spei eher bekannter Ausführung.
Fig. 2 Ein Schaltbild für das zuvor angegebene Ausführungsbeispiel der Erfindung.
Fig. 3 Ein Signal-Zeit-Diagramm betreffend die Speicherabrufoperation des statischen Direktzugriffspeichers.
Fig. 4 Schaltbilder für andere Ausführungsbei-1S spiele des Erfindungsgegenstandes.
Wie nun aus Fig. 2 zu erkennen ist, besteht die Flip-Flop-Schaltung (14) aus einer ersten Inverter-
fe
PATENTANWÄLTE F.W. HEMMERICH · J3ERD:iWULLEß · β. GfcOSSE >F. POLLMEIER 73
12.2.1982 5
-ΊΟ-
schaltung (18) und aus einer zweiten Inverterschaltung (19). Zur ersten Inverterschaltung gehören zwei Me tal loxicl trans istoren (MOS-Transistoren), der eine Transistor P-leitend und der andere Transistor N-leitend. Die Ausgänge dieser Transistoren sind am Knoten oder Verknüpfungspunkt B auf den Eingang der zweiten Inverterschaltung (19) geführt. Darüber hinaus ist der Eingangsknoten oder die Eingangsverknüpfung A mit dem Ausgangsknoten oder der Ausgangsverknüpfunq der zweiten Inverterschaltung (19) verbunden. Die zweite Inverterschaltung (19) ist als eine Lak t.cjos teuer te Inverterschaltung ausgeführt. Zu ihr gehört eine Inverterschaltung mit einem komplementären Transistorpaar, und zwar mit dem N-leitenden Metal 1 ox i d tr ans i s tor (MOS-Transistor) T -, und mit dem P-leitenden Metal 1oxidtransistör (MOS-Transistor) T -j sowie mit den beiden Schalttransistoren T ., T ßfür das Aussteuern der Inverterschaltung bei Aufnahme eines komplementären Adresseneingabesigna1 es A.W, A.W. Der P-leitende Transistor T . steht mit dem P-leitenden Transistor T-, in Verbindung und der N-leitende Transistor T . mit. dem N-leitenden Transistor T 7. Eine Speicherbe legungss teuerungsschal tung (17) weist die beiden zueinander komplementären Übertragungsgatt-Metal1-Ox i dtrans i s to'ren (transmission gate MOS-trans i s tors ? ) Tu31T 3 auf. Die Emitteranschlüsse und und die Kollektoranschlüsse des P-leitenden Metalloxidtransistors (MOS-Transistors) und des N-leitenden Metalloxidtransistors (MOS-Transistors) , d.h. des Transistors
PATENTANWÄLTE F.W. HEMMERICH · .QEROrWOLtEFi ■ J3.*GR©*S*SE -.F* POLLMEIER 7 3
12.2.1982
T- und des Transistors T-, stehen miteinander in Verbindung, wohingegen die Steuergattanschlüsse der Metal 1 ox id transistören (MOS-Transistoren) To. T-, jeweils auf die komplementären Adreßlei tungen A.W..A-.W. geführt sind. Der Kanal (dünne Halbleiterschicht zwischen der Emitterzone und der Kollektorzone, deren Leitwert durch die Gattspannung gesteuert wird - DIN 41858) der Metal 1oxidtransistören (MOS-Transistoren) T - und T- steht in Verbindung mit der Datenleitung (13) und mit dem Knoten oder dem Verknüpfungspunkt A. Eine aus den P-leitenden Metalloxidtransistoren (MOS-Transistoren) T r und T r bestehende Speicherabruf steuerschaltung (20) ist schaltungsmäßig angeordnet zwischen dem Stromversorgungsanschluß V„D und der Datenleitung (13). Die Steuergattanschlüsse der Metalloxidtransistoren (MOS-Transistoren) tßr und T r stehen in Verbindung mit einer Adressenlesesignalleitung A.R und mit dem Knoten oder dem Verkniipfungspunkt B der Flip-Flop-Schaltung.
Die Datenleitung (13) ist über den N-leitenden Metal 1oxidtransistor (MOS-Transistor) T o, der von einem Vorbelastungssignal Pr angesteuert und gesteuert wird, auf den zweiten Stromversorgungsanschluß V geführt. Bei diesem Ausführungsbeispiel besteht eine Speicherzelle aus einer Flip-Flop-Schaltung (14), aus der Speicherbelegungssteuerschaltung (17) und aus der Speicherabrufsteuerschaltung (20).
PATENTANWÄLTE F.W. HEMMERICH · G£|Üo:mölLei3 · B*GRÖS&E ■ F* POLLMEIER 73
12.2.1982
Nachstehend sollen nun die Funktion und Arbeitsweise der mit Fig. 2 vorgestellten und beschriebenen Schaltung anhand von Fig. 3 beschrieben und erläutert werden. Ist für das Adressensignal A.W ein niedriger Signalpegel gegeben (und für das Signal
A.W ein hoher Signalpegel) und hat das Adressenabrufsignal A.R einen hohen Signalpegel, dann ist die Speicherbelegungsschaltung (17) im ABSCHALTZUSTAND, was wiederum zur Folge hat, daß zwischen der Flip-Flop-Schaltung (14), zu welcher die Inverterschaltungen (18) und (19) gehören, und der Datenleitung (13) keine Verbindung besteht. Aus diesem Grunde werden die Daten auch in der Flip-Flop-Schaltung (14) gehalten. Wenn die Daten aus der Flip-Flop-Schaltung (14) abgerufen oder herausgelesen werden, dann arbeitet nur die Speicherabrufsteuerungsschal tung (20). Das bedeutet: die Speicherbelegungsschaltung (17) unterbricht den Stromweg zwischen der Datenleitung (13) und der Flip-Flop-Schaltung (14). Wenn ein Vorspannungssignal (precharge signal ?) Pr dem Steuergattanschluß des Metalloxidtransistors (MOS-Transistors) aufgeschaltet wird, dann wird dadurch zunächst einmal der Metalloxidtransistor (MOS-Transistor) T „ in den Leitzustand geschaltet, was wiederum zur Folge hat, daß die Dalenleitung (13) auf den Pegel V gebracht wird. Sodann nimmt das Adressenabrufsignal A.R einen niedrigen Signalpegel an und bringt dadurch wiederum den Metalloxidtransistor (MOS-Transistor) T5 in den Leitzustand oder Durchlaßzustand. Haben die gespeicherten Daten einen Logikwert "1"
PATENTANWÄLTE F.W. HEMMERICH
· p.*Q1Ri)SSf _·.?' POLLMEIER 7 3 699
1?. 2.1982
(dabei gilt für den Knoten oder den Verknüpfungspunkt A der niedrigige Signalpegel und für den Knoten oder Verknüpfungspunkt B der hohe Signalpegel), dann wird dadurch der Transistor T ,- leitend oder durchlässig gemacht. Das wiederum hat zur Folge, daß die Stromversorgung VDD über die Transistoren Tg und Tg auf die Datenleitung (13) durchgeschaltet wird. Dieser Vorgang bewirkt, daß der hohe Signalpegel ("1") des Knoten oder Verknüpfungspunktes S aus der Speicherzelle (11) lie raus ge Ie se η oder abgerufen wird. Haben die gespeicherten Daten einen Logikwert von "0", (wobei der Knoten oder Verknüpfungspunkt A einen niedrigen Signalpegel hat und der Knoten oder Verknüpfungspunkt B einen hohen Signalpegel), dann bewirkt dies, daß der Transistor T r in den Sperrzustand geschaltet wird und der Transistor Tr in den Leitzustand oder Durchlaßzustand, was wiederum zur Folge hat,daß auch die Stromversorgung V^0 nicht auf die Datenleitjng (13) durchgeschaltet wird und der Pegel der Datenleitung (13) auf dem durch den Vorschalttransistör T ρ (MOS-Transistor T ~) eingestellten Sigua lpeye 1 V^^ gehalten wird und daß dabei das Signal mit dem niedrigen Logikwert "O" am KNoten oder am Verknüpfungspunkt A aus der Speicherzelle herausgelesen und abgerufen wird.
Die beschriebene Speicherschaltung arbeitet nun derart, daß die in der Speicherzelle gespeicherten Daten den Metalloxidtransistor (MOS-Transistor) T g steuern und regeln, so daß es deswegen nicht
PAlLNIANWALTt F.W. HEMMERICH · g£(?S)*MöULe$ · »*GR©Vse · F*. POLLMEIER 73
12.2.1982
zu einem aus der Speicherzelle heruasführenden Ladestromfluß kommen kann, wie dies bei der herkömmlichen Schaltung der Fall ist.
Sollen Daten von der Datenleitung (13) aus in die Speicherzelle (11) eingegeben und übertragen werden, dann nimmt das Adresseneingabesignal A.W. einen hohen Signalpegel an, (während das Signal A.W einen niedrigen Signal pegel annimmt). Das hat wiederum zur Folge, daß die Speicherbelegungsschaltung (17) leitend gemacht wird und daß die Daten über die Speicher?· Belegungsschaltung (17) dem Knoten oder Ver1nüpfungspunkt A auf geschal tet werden. Zu diesem Zeitpunkt haben die Transistoren T . und T , ihre Arbeitslage noch nicht eingenommen, so daß dann auch die taktgesteuerte Inverterschaltung (19) η in et arbeitet. Das heißt nichts anderes, als daß der momentäre Strompfad zwischen dem Stromversorgungsanschluß Vpjpj der Inverterschaltung (19) und dem Knoten oder Verknüpfungspunkt A nicht besteht.
Mit Fig. 4 dargestellt ist ein zweites Ausführungsbeispie'l der Erfindung. Gegenüber dem mit Fig. 2 CIaV(J(ViI(1IIt(M) Ausfuhr ungsbe i sp i e 1 haben die Metalloxid transistoren (MOS-Transistoren) T ,- und T-der Speicherabruf ε teuerungsschaltung (20) und der Met.alloxid-Vorschalttransistor T ~ der Anreicherungsausführung eine entgegengesetzte Leitfähigkeit aufzuweisen. Die Datenleitung (13) steht über den P-leitenden Metalloxidtransistor (MOS-Transistor) Tf2 mit dem Stromversorgungsanschluß V^0 in Verbindung. Andererseits wiederum ist die Speicherabrufsteuerungs-
PATENTANWÄLTE F.W. MEMMERICH · af\m:M1\.l ΐ ti ■ JT. "GHOSSfc -,f, POI I Ml ItH /3
schaltung (20) schaltungsmäßig zwischen dem Stromversorgungsanschluß V<-s und der Datenleituny (13) angeordnet. Mit dieser Schaltung wird die Wirkung erzielt, die auch mit der Schaltung nach Fig. 2 erreicht wird.
Ein drittes Ausführungsbeispiel dor Erfindung ist mit Fig. 5 dargestellt..
Eine tak gesteuerte Inver terscba 1 tung (I/) findet als Spe i cherbe lequngs scha 1 lung Verwendung. Bt; i diesem Ausf iihrungsbeispiel ist der bteuergal·tan~ schluß des Transistors T , auf den Knoten oder
pb
auf den VerknüpfungspunkL Λ geführt, er-kann aber auch mit dem Knoten oder mit dem Vorkniip fun<r.,piink f B verbunden werden. Wan die Le i tfahi akn i I bp-i.r i I ! I, so handelt es sich bei do η Me ■ t a 11 οχ id I vansisIorcn (MOS-Transistoren) T r und T ,. und !n>i Ao.rn Mc I: ;»!!-. oxid tr ans i s tor (!-!OS-Tr1HiSiStOr) T 7 jeweils um solche der P-Leitung und der N-I.e Hung«
IU: i dem mil Fig. 6 wi odor go yohencMi Λιι«, ι n ϊ> r u π ί1. hi· ispiel handelt es sich um nin ν ier t.ns Air. 1 uhruiui'.-beispiel der Erfindung. Gegenüber dorn mil. Γ i q. Ί wiedergegebenen Ausfuhrungsbeispiel ist die leitfähigkeit vertauscht. Es sind vorhanden die N-leitenden Metalloxidtransisotren (MOS-Transistoren) T r und T g und ein leitfähigkeits vertauschter Vorschalttransistor Tp.
Ein fünftes Äusführungsbeispiel der Erfindung zeigt Fig. 7. Hierbei findet eine zweite Inverterschaltung - die gleich der ersten Inverterschaltung ausgeführt ist - Verwendung, Darüber hinaus ist ein Widerstand R als Spannunqseins te 11 vorrichtung vorhanden.
PATENTANWÄLTE F.W. HEMMERICHl-JGERD IglUtLtR*.· D.'GfTOSSE; · F. POlUIeYefT ^
12.2.1982
Fig. 8 zeigt nunmehr ein siebentes Ausführungsbeispiel des Erfindungsgegenstandes.
Bei diesem Ausführungsbeispiel weist die Flip-Flopschaltung (14) die beiden Inverterschaltungen (18) und (19) auf, die ihrerseits wiederum aus den Metalloxid-Belastungstransistoren (30) und (31) sowie aus den Metal1oxid-Treibertransistören (32) und (35) bestehen. Alle Meta 11oxidtr ansistören (MOS-Transistoren) in diesem Ausführungsb eispiel sind N-leitende Trans i s toren.
Fig. 9 zeigt nun ein neuntes AusfUhrungsbeispiel der Erfindung.
Für dieses Ausführungsbeispiel sind gewählt worden eine andere Speicherbelegungsschaltung (37) und eine andere Datenleitung (36), desgleichen auch noch ein Me ta 11 oxid transistör (MOS-Transistor) T 2 des Verarmungstypus als Spannungsei ns te 11 vorrichtung oder Spannungsregelungsvorrichtung.
Entsprechend den bevorzugten Ausführungsformen dieser Erfindung ist somit für das Herauslesen oder Abrufen von Daten aus Speicherzellen eine Speicherabrufs teuerungsschaltung vorgesehen und vorhanden, die von den in der Speicherzelle gespeicherten Daten gesteuert wird. Das wiederum bedeutet, daß zwischen der Datenleitung und der ' Speicherzelle ein elektrischer Ladungsfluß nicht / u s t. u nd t? k omul L, was wiederum das System sehr zuvor lass i c| macht.
Wonn die Erfindung auch anhand von ganz bestimmten Anwendungsfällen erläutert und beschrieben worden ist, so sollte es doch den Fachleuten klar sein, daß die betreffenden Prinzipien auch in zahlreichen anderen Fällen Anwendung finden können. Für die Erfindung sollen die Patentansprüche gelten. - 12 -

Claims (1)

  1. PATENTANWÄLTE F.W. HEMMERIOW'-'GERD MTOLeR*-*D. Gf(OSSE" 1F. POLLMEIER - 12 -
    12. Februar 1982 gr.ni 73 699
    Tokyo Shxbaura Denki Kabushiki Kaisha, 72 Horikawacho, Saiwai-ku, Kawasaki-shl, Kanagawa-ken (Japan)
    Patentansprüche
    Statischer Direktzugriffspeicher (S-RAM) gekennzeichnet durch eine Flip-Flip-Schaltung (14) bestehend aus einer ersten Inverterschaltung (18) mit einem ersten Eingangs- und einem ersten Ausgangsknotenpunkt sowie einer zweiten Inverterschaltung (19) mit einem zweiten Eingangs- und einem zweiten Ausgangsknotenpunkt, wobei der erste Ausgangsknotenpunkt mit dem /.weiten 1'ünyaiHi.HknoLenpuiik V vt-ibunden ist (B), und der zweite Ausgangsknotenpunkt mit dem ersten Eingangsknotenpunkt in Verbindung steht (A), eine erste (Vnn) und eine zweite (ν,_,σ) Stromquelle, eine Datenleitung (13) mit einer Spannungseinstellvorrichtung (Tr2R),
    eine Speicherbelegungsschaltung (17), welche zwischen dem ersten Eingangsknotenpunkt (A) und der Datenleitung (13) angeordnet ist und die mit der Flip-Flop-Schaltung (14) eine Speicherzelle (11) bildet,
    und einen Lesesteuerkreis (20) mit einer ersten und einer zweiten Schaltvorrichtung, welche zwischen der ersten Stromquelle (Vnn) und der Datenleitung (13) zueinander in Reihe geschaltet sind, wobei die erste Schaltvorrichtung (T g) von den in der Speicherzelle (14) gespeicherten Daten und die zweite Schaltvorrichtung (T pc) von einem Adresslesesignal (AR) gesteuert wird (Fig. 2).
    - 13 -
    PATENTANWÄLTE F.W. HEMMERICr^GERD MCJtLE5R^O. GTTOSSE"· F. POLLMEIER
    2. Statischer Direktzugriffspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die erste Inverterschaltung (18) aus einer Komplementärschaltung von N-Kanal- und P-Kanal-Feldeffekttransistoren (MOS-FETS) besteht,- wobei die beiden Gate-Anschlüsse der MOS-FETS auf den ersten Eingangsknotenpunkt (A) geführt sind, und die beiden Drain-Anschlüsse der MOS-FETS mit dem ersten Ausgangsknotenpunkt (B) verbunden sind, daß zur zweiten Inverterschaltung (19) ein komplementäres Paar von N-Kanal- und P-Kanal-MOS-FETS (Tp7, T ~) gehört, deren Gate-Anschlüsse auf den ersten Ausgangsknotenpunkt (B) geführt sind, und deren Drain-Anschlüsse mit dem ersten Eingangsknotenpunkt (A) verbunden sind, daß die erste Schaltvorrichtung des Lesesteuerkreises (20) aus einem MOS-FET (T ) besteht, dessen Anschluß mit dem ersten Ausgangsknotenpunkt (B) verbunden ist, daß die zweite Schaltvorrichtung ebenfalls aus einem MOS-FET (Tpc.) besteht, dessen Gate-Anschluß mit einer Adressleseleitung (AR) in Verbindung steht (Fig. 2).
    3. Statischer Direktzugriffspeicher nach Anspruch 1, dadurch gekenn zeichnet, daß es sich bei der Spannungseinstellvorrichtung um einen Widerstand (R) handelt (Fig. 7).
    4. Statischer Direktzugriffspeicher nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei der Spannungseinstellvorrichtung um einen MOS-FET (Tr2) handelt.
    5. Statischer Direktzugriffspeicher nach Anspruch 4, dadurch g e k ennzeichnet , daß es sich bei dem MOS-FET (T ) um einen Anreicherungs-MOS-FET handelt.
    - 14 -
    PATENTANWÄLTE F.W. HEMMERIGÖ.i. GEHD MttWLiSU» D. kftOSSifc* F. POLLMEIER ~
    6. Staischer Direktzugriffspeicher nach Anspruch 4, dadurch gekennzeichnet, daß es sich bei dem MOS-FET (T _) um einen Verarmungs-MOS-FET handelt.
    7. Statischer Direktzugriff speicher nach Anspruch 4-, dadurch gekennzeichnet, daß dem Gate-Anschluß des MOS-FETS (T } ein Steuers i<|nijJ (Pr) aufgeschaltet wird.
    8. Statischer Direktzugriffspeicher nach Anspruch 2, dadurch gekennzeichnet, daß es sich bei der ersten und zweiten Schaltvorrichtung (Tp5, Tp6) jeweils um P-Kanal-MOS-FETS handelt (Fig. 2, 5, 7)
    9. Statischer Direktzugriffspeicher nach Anspruch 2, dadurch gekennzeichnet, daß es sich bei der ersten und zweiten Schaltvorrichtung (T 5, T 6) jeweils um N-Kanal-MOS-FETS handelt (Fig. 4, 6, 8, 9) .
    10. Statischer Direktzugriffspeicher nach Anspruch 2, dadurch geke nnzeichnet, , daß es sich bei der Speicherbelegungsschaltung (17) um eine taktgesteuerte Inverterschaltung handelt (Fig. 5, 7), die sich aus einem komplementären Paar von N-Kanal- und P-Kanal-MOS-FETS und aus zwei Schalt-MOS-FETS zusammensetzt, welche bei Aufschaltung der komplementären Adresseingangssignale (AW, AW) die Inverterschaltung (17) zu steuern haben, wobei einer der SChalt-MOS-FETS als N-Kanal-Typ ausgeführt ist und mit dem N-Kanal-MOS-FET der Inverterschaltung (17) in Verbindung steht, wohingegen der andere Schalt-MOS-FET einen P-leitenden Kanal aufweist und mit dem P-Kanal-MOS-FET der Inverterschaltung (17) verbunden ist.
    - 15 -
    PATENTANWÄLTE F.W. HEMMERIQIj[-.GEp*D*Mtll.tEijI-.D. ÖftOSS=; F. POLLMEIER
    11. Statischer Direktzugriffspeicher nach Anspruch 1, dadurch gekennzeichnet, daß zur ersten Inverterschaltung (18) ein Belastungsci.lomoiit (30) gehört (Fig. 8) , das zwischen der ersten Stromquelle (Vnn) und dem ersten Ausgangsknotenpunkt (B) angeordnet ist, daß weiterhin ein MOS-FET (32) vorgesehen ist, dessen einer Kanalanschluß auf den Ausgangsknotenpunkt (B) geführt ist, dessen zweiter Kanalanschluß mit der zweiten Stromquelle (V ) verbunden ist und dessen Gate-Anschluß mit dem ersten Eingangsknotenpunkt (A) gekoppelt ist,
    daß die zweite Inverterschaltung (19) ein zweites Belastungselement (31) aufweist, welches zwischen der ersten Stromquelle (VDD) und dem zweiten Ausgangsknotenpunkt (A) angeordnet ist, daß weiterhin ein zweiter MOS-FET (33) vorgesehen ist, dessen einer Kanalanschluß mit dem zweiten Ausgangsknotenpunkt (A) verbunden ist, dessen zweiter Kanalanschluß auf die zweite Stromquelle (Vcc) geführt ist und dessen Gate mit dem zweiten Eingangsknotenpunkt (B) gekoppelt ist,
    daß die Speicherbelegungsschaltung (17) von einem dritten MOS-FET gebildet wird, dessen erster Kanalanschluß an die Datenleitung (13) angeschlossen ist, dessen zweiter Kanalanschluß mit dem ersten Eingangsknotenpunkt (A) in Verbindung steht und dessen Gate-Anschluß das Adresseingangssignal (AW) aufgeschaltet wird,
    und daß der Gate-Anschluß der ersten Schaltvorrichtung (T ) mit dem ersten Ausgangsknotenpunkt (B) gekoppelt ist und daß dem (lcite-Anschluß der zweiten Schaltvorrichtung (1'Mr) das Adresslosesignal (AR) aufgeschaltet wird.
    12. Statischer Direktzugriffspeicher nach Anspruch 11, dadurch gekennzeichnet, daß es sich bei den MOS-FETS um P-Kanal-MOS-FETS handelt.
    - 16 -
    PATENTANWÄLfE F.W. HEMMERIC6.»GEfcD MütLfiö.* D. GßÖS£&* F. POLLMtItR ~
    13. Statischer Direktzugriffspeicher nach Anspruch 11, dadurch gekennzeichnet, daß es sich bei den MOS-FETS um N-Kanal-MOS-FETS handelt.
DE19823206507 1981-02-25 1982-02-24 Statischer direktzugriffspeicher Granted DE3206507A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56026361A JPS57141097A (en) 1981-02-25 1981-02-25 Storage circuit

Publications (2)

Publication Number Publication Date
DE3206507A1 true DE3206507A1 (de) 1982-10-14
DE3206507C2 DE3206507C2 (de) 1988-10-27

Family

ID=12191346

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823206507 Granted DE3206507A1 (de) 1981-02-25 1982-02-24 Statischer direktzugriffspeicher

Country Status (3)

Country Link
US (1) US4441169A (de)
JP (1) JPS57141097A (de)
DE (1) DE3206507A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0224887A1 (de) * 1985-12-06 1987-06-10 Siemens Aktiengesellschaft Gate Array Anordnung in CMOS-Technik
WO1988009037A1 (en) * 1987-05-04 1988-11-17 Siemens Aktiengesellschaft Cmos-ram store on a gate array arrangement

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0088815B1 (de) * 1982-03-17 1985-12-18 Deutsche ITT Industries GmbH Elektrisch löschbare Speichermatrix (EEPROM)
EP0089397B1 (de) * 1982-03-24 1985-12-04 Deutsche ITT Industries GmbH Integrierte Speichermatrix mit nichtflüchtigen, umprogrammierbaren Speicherzellen
US4792924A (en) * 1985-01-16 1988-12-20 Digital Equipment Corporation Single rail CMOS register array and sense amplifier circuit therefor
US4825409A (en) * 1985-05-13 1989-04-25 Wang Laboratories, Inc. NMOS data storage cell for clocked shift register applications
JPH0482087A (ja) * 1990-07-23 1992-03-16 Matsushita Electron Corp 半導体メモリ回路
JPH06103781A (ja) * 1992-09-21 1994-04-15 Sharp Corp メモリセル回路
US5898619A (en) * 1993-03-01 1999-04-27 Chang; Ko-Min Memory cell having a plural transistor transmission gate and method of formation
US5623440A (en) * 1993-10-15 1997-04-22 Solidas Corporation Multiple-bit random access memory cell
US5708598A (en) * 1995-04-24 1998-01-13 Saito; Tamio System and method for reading multiple voltage level memories
US5831896A (en) * 1996-12-17 1998-11-03 International Business Machines Corporation Memory cell
GB2384092A (en) * 2002-01-14 2003-07-16 Zarlink Semiconductor Ab Low power static random access memory
CN100524517C (zh) * 2003-10-27 2009-08-05 日本电气株式会社 半导体存储装置
US7321504B2 (en) * 2005-04-21 2008-01-22 Micron Technology, Inc Static random access memory cell
DE602006016537D1 (de) * 2005-11-25 2010-10-14 Semiconductor Energy Lab Betriebsverfahren und Anordnung eines Halbleiterspeichers
JP4661888B2 (ja) 2008-03-11 2011-03-30 ソニー株式会社 半導体記憶装置およびその動作方法
WO2010046800A1 (en) * 2008-10-22 2010-04-29 Nxp B.V. Dual-rail sram with independent read and write ports
US8432724B2 (en) * 2010-04-02 2013-04-30 Altera Corporation Memory elements with soft error upset immunity
US20150294738A1 (en) * 2014-04-15 2015-10-15 International Business Machines Corporation Test structure and method of testing a microchip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1499856B2 (de) * 1965-12-30 1972-06-15 RCA Corp, New York, NY (V St A) Treiber-lese-schaltung fuer ein transistorbestuecktes speicherflipflop
US4112506A (en) * 1976-10-07 1978-09-05 Sharp Kabushiki Kaisha Random access memory using complementary field effect devices
DE3104880A1 (de) * 1980-02-13 1981-11-19 Sharp K.K., Osaka "speicher fuer wahlfreien zugriff"

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49139534U (de) * 1973-03-31 1974-12-02
JPS5932123Y2 (ja) * 1977-06-27 1984-09-10 ニチコン株式会社 貫通電極シ−ルド型電解コンデンサ
JPS59915B2 (ja) * 1979-11-29 1984-01-09 富士通株式会社 メモリ回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1499856B2 (de) * 1965-12-30 1972-06-15 RCA Corp, New York, NY (V St A) Treiber-lese-schaltung fuer ein transistorbestuecktes speicherflipflop
US4112506A (en) * 1976-10-07 1978-09-05 Sharp Kabushiki Kaisha Random access memory using complementary field effect devices
DE3104880A1 (de) * 1980-02-13 1981-11-19 Sharp K.K., Osaka "speicher fuer wahlfreien zugriff"

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0224887A1 (de) * 1985-12-06 1987-06-10 Siemens Aktiengesellschaft Gate Array Anordnung in CMOS-Technik
US4779231A (en) * 1985-12-06 1988-10-18 Siemens Aktiengesellschaft Gate array arrangement in complementary metal-oxide-semiconductor technology
WO1988009037A1 (en) * 1987-05-04 1988-11-17 Siemens Aktiengesellschaft Cmos-ram store on a gate array arrangement
US5036487A (en) * 1987-05-04 1991-07-30 Siemens Aktiengesellschaft CMOS-RAM memory in a gate array arrangement

Also Published As

Publication number Publication date
JPS57141097A (en) 1982-09-01
US4441169A (en) 1984-04-03
JPS6227477B2 (de) 1987-06-15
DE3206507C2 (de) 1988-10-27

Similar Documents

Publication Publication Date Title
DE3206507A1 (de) Statischer direktzugriffspeicher
EP0006167B1 (de) Mehrwertiger FET-Festwertspeicher
DE2544974A1 (de) Anordnung zum darstellen logischer funktionen
DE2222521C3 (de) N-stufiger Ringzähler
DE2623507B2 (de) Schaltungsanordnung fuer binaere schaltvariable
DE1499843A1 (de) Speicherzelle
DE2647892A1 (de) Eingabepufferschaltung
DE2655999C2 (de) Speicheranordnung
DE2622307C2 (de) Integrierte Halbleiterspeichervorrichtung
DE2242332C3 (de) Zelle für eine integrierte Speicherschaltung mit wahlfreiem Zugriff
DE2754987C2 (de) Halbleiter-Speichervorrichtung
DE19502116C2 (de) MOS-Schaltungsanordnung zum Schalten hoher Spannungen auf einem Halbleiterchip
DE19521637A1 (de) Nichtflüchtiges Registersystem unter Verwendung von amorphen Dünnschichttransistoren mit isoliertem Gate
DE2904812A1 (de) Halbleiteranordnung
DE2152109C3 (de) Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz
DE2318550B2 (de)
DE2519323A1 (de) Statisches drei-transistoren-speicherelement
DE3330013A1 (de) Statische speicherzelle
DE2552849C3 (de) Logische Schaltung
DE1959689B2 (de) Elektrische speicherzelle mit niedriger verlustleistung und verfahren zu ihrem betrieb
EP0814513B1 (de) Monolithisch integrierte Mehrfachbetriebsartenschaltung
DE2045833C3 (de) Schaltungsanordnung bestehend aus zwei miteinander verbundenen integrierten Schaltungen
DE2105479A1 (de) Schaltung und Aufbau eines Halbleiterspeicherelementes
DE2459023C3 (de) Integrierbare, aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart aufgebaute statische Schreib/Lesespeicherzelle
DE2038633C3 (de) Dynamische,mit Taktimpulsen betriebene logische Verknuepfungsschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee