DE3149460A1 - Logikanalysator - Google Patents

Logikanalysator

Info

Publication number
DE3149460A1
DE3149460A1 DE19813149460 DE3149460A DE3149460A1 DE 3149460 A1 DE3149460 A1 DE 3149460A1 DE 19813149460 DE19813149460 DE 19813149460 DE 3149460 A DE3149460 A DE 3149460A DE 3149460 A1 DE3149460 A1 DE 3149460A1
Authority
DE
Germany
Prior art keywords
data
clock
circuit
clock signal
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813149460
Other languages
English (en)
Other versions
DE3149460C2 (de
Inventor
Tonio Dipl.-Ing. 8025 Unterhaching Frühauf
Wolfgang Dipl.-Ing. 8000 München Schubert
Albert Dipl.-Ing. 8011 Forstinning Winter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Priority to DE19813149460 priority Critical patent/DE3149460C2/de
Publication of DE3149460A1 publication Critical patent/DE3149460A1/de
Application granted granted Critical
Publication of DE3149460C2 publication Critical patent/DE3149460C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25Testing of logic operation, e.g. by logic analysers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3177Testing of logic operation, e.g. by logic analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

  • Logikanalysator
  • Die Erfindung betrifft einen Logikanalysator zum Darstellen der Daten von Digitalschaltungen laut Oberbegriff des Hauptanspruches.
  • Lögikanalysatoren dieser Art sind bekannt (Gerät K100-D der Firma Gould Inc., USA). Die einzelnen Datenkanäle können hierbei über Tastköpfe mit ausgewählten Punkten der zu prüfenden Digitalschaltung verbunden werden.
  • In den einzelnen Datenkanälen wird über Komparatoren festgestellt, welche logischen Signale (0 oder "1") die Schaltung zu vorbestimmten und durch ein Clocksignal vorgegebenen Zeitpunkten an diesen ausgewählten Punkten besitzt. Diese Daten werden dann in dem zugehörigen Datenspeicher abgespeichert und können dann gleichzeitig oder nacheinander auf dem Schirmbild einer Anzeigeeinrichtung dargestellt werden. Das Abspeichern der Daten im Datenspeicher erfolgt über eine Ablaufsteuerschaltung, die ihrerseits über eine Datenwort-Erkennungsschaltung steuerbar ist. Die Datenwort-Erkennungsschaltung ist mit den einzelnen Datenkanälen verknüpft und über sie kann das sich aus den Daten der einzelnen Datenkanäle zu vorbestimmten Zeitpunkten ergebende Datenwort festgestellt werden. Auf diese Weise kann das Abspeichern der einzelnen Daten in dem Datenspeicher in Abhängigkeit von vorgegebenen Datenworten gesteuert sein, die Datenwort-Erkennungsschaltung ist entsprechend auf verschiedene Datenworte programmierbar.
  • Die Ansteuerung der verschiedenen Schaltungsteile des Logikanalysators, beispielsweise auch der Zeitpunkt des jeweiligen Abspeicherns der Daten in den Datenspeicher , erfolgt über ein sogenanntes System-Clocksignal, das entweder intern im Logikanalysator erzeugt wird oder das von den Clocksignalen der zu prüfenden Digitalschaltung abgeleitet wird. Bei einfachen zu prüfenden Digitalschaltungen, die selbst nur ein einziges Clocksignal benötigen, kann dieses System-Clocksignal einfach über einen zusätzlichen Tastkopf vom Prüfobjekt abgeleitet werden. Schwieriger ist die System-Clocksignal-Ableitung bei Prufobjektens die mehrere Clocksignale zu ihrem Betrieb benötigen (Multiclocksignale). Ein Beispiel hierfür-sind Mikroprozessoren. Um auch solche Mikroprozessoren mit einem Logikanalysator der oben erwähnten Art prüfen zu können ist es bekannt, eine sogenannte t'personality probe" zum Ableiten des System-Clocksignals von dem Multiclocksignal des Mikroprozessors vorzusehen, also einen zusätzlichen Tastkopf, dem die verschiedenen Clocksignale zugeführt werden und in welchem durch entsprechende schaltungstechnische Verknüpfung aus diesen vom Prüfobjekt abgegriffenen Multiclocksignalen das gewünschte System-Clocksignal abgeleitet wird. Für. jeden einzelnen Mikroprozessor muß hierzu jeweils ein speziell verdrahteter Tastkopf vorhanden sein, der speziell auf die Multiclocksignale dieses Mikroprozessors abgestimmt ist. Diese bekannte Art der System-Clocksignal-Ableitung ist relativ aufwendig, für jedes Prüfobjekt muß ein spezieller Tastkopf vorhanden sein, sie ist außerdem nur für solche Prüfobjekte geeignet, deren Multiclocksignale in vorbekannter stets gleichbleibender Reihenfolge auftreten. Für kompliziertere Systeme, beispielsweise programmgesteuerte Bussysteme, bei denen die einzelnen Clocksignale in unbekannter Reihenfolge regelmäßig auftreten, ist dieses bekannte System nicht mehr brauchbar, da es ja die Kenntnis der Clocksignal-Reihenfolge und deren regelmäßiges Auftreten voraussetzt. Die bekannten "personality probes" ermöglichen außerdem nicht die gleichzeitige Darstellung derl aie Abspeicherung der Daten in den Datenspeicher jeweils verantwortlichen Clocksignale auf dem Schirmbild zusammen mit den jeweiligen Datenworten.
  • Es ist daher Aufgabe der Erfindung, einen Logikanalysator zu schaffen, bei dem auch von Multiclocksignalen mit unbekannter Reihenfolge der einzelnen Clocksignale ein System-Clocksignal ableitbar ist und mit dem es auch möglich ist, die für das Abspeichern der Daten verantwortlichen Clockdaten zusammen mit den eigentlichen Daten in zeitlicher Zuordnung zu diesen darzustellen.
  • Diese Aufgabe wird ausgehend-von einem Logikanalysator laut Oberbegriff des Hauptanspruches durch dessen kennzeichnende Merkmale gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.
  • Bei einem erfindungsgemäßen togikanalysator können über die programmierbare Clocksignal-Erkennungsschaltung selbsttätig jeweils diejenigen Clocksignale des Multiclocksignals des Prüfobjektes ausgewählt werden, aus denen dann das geräte interne System-Clocksignal erzeugt wird. Die Clocksignal-Erkennungsschaltung kann über den geräteinternen Mikroprozessor beliebig programmiert werden und es ist damit möglich, die Clocksignal-Erkennungsschaltung aufdas Multiclocksignál beliebiger Prüfobjekte einzustellen. Die Clocksignal-Erkennungsschaltung kann dabei entweder auf die Vorder-und/oder Rückflanke eines oder mehrerer der Clocksignale des Prüfobjektes programmiert werden, so daß mit ihr jedes beliebige gewünschte System-Clocksignal ableitbar ist, das also von der Vorder- oder Rückflanke eines oder mehrerer oder gegebenenfalls sämtlicher Clocksignale des Prüfobjektes abgeleitet wird. Dazu ist die Kenntnis der Reihenfolge der einzelnen Clocksignale nicht nötig, die Clocksignal-Erkennungsschaltung leitet selbsttätig auch von Clocksignalen unbekannter gegenseitiger Zuordnung und Reihenfolge das gewünschte System-Clocksignal ab, über das dann die Abspeicherung der Daten im Datenspeicher gesteuert wird.
  • Gemäß einer Weiterbildung der Erfindung kann über die erfindungsgemäße Clocksignal-Erkennungsschaltung nicht nur das System-Clocksignal abgeleitet werden, sondern es ist mit einer zusätzlichen einfachen in bekannter Weise aufgebauten Clockwort-Erkennungsschaltung möglich, gleichzeitig auch noch die Clockdaten festzustellen und in einem Clockspeicher abzuspeichern, die in dem System-Clocksignal zusammengefaßtsind und die damit die Abspeicherung der Daten in dem Datenspeicher verursachen.
  • Auf diese Weise können mit der digitalen oder graphischen Darstellung der Datenworte auf der Anzeigeeinrichtung, beispielsweise einem Bildschirm, auch noch die jeweiligen Clocksignale markiert werden, welche die jeweilige Ab- speicherung der Daten auf den Datenkanälen im Datenspeicher verursachen. Hierdurch wird die Interpretation der dargestellten Daten für den Benutzer wesentlich vereinfacht, es kann beispielsweise leicht festgestellt werden, ob es sich bei den dargestellten Daten um Adressen oder tatsächliche Daten handelt. Wenn im Sinne einer weiteren Ausbildung der Erfindung gleichzeitig die Clockdaten auch in der Ablaufsteuerung berücksichtigt werden, können schon bei der Triggerwortdefinition in dieser das Abspeichern der Daten steuernden Ablaufsteuerschaltung Adressen von Daten unterschieden werden. Damit ist es. auch möglich, das Abspeichern der Daten sowohl in an sich bekannter Weise in Abhängigkeit von den Daten selbst vorzunehmen oder aber auch in Abhängigkeit von den festgestellten Clocksignalen und zwar entweder allein oder in Kombination damit.
  • Die Erfindung wird im folgenden anhand einer schematischen Zeichnung an einem Ausführungsbeispiel näher erläutert.
  • Die Figur zeigt das Prinzipschaltbild eines Logikanalysators zum Prüfen und Darstellen der Daten#eines Prüfobjektes 4. Die einzelnen Datenkanäle 6, von denen der Übersichtlichkeit halber nur drei dargestellt sind, obwohl in der Praxis beispielsweise 64 derartige Datenkanäle 6 vorhanden sind, sind über schematisch angedeutete Tastköpfe 5 mit vorbestimmten Meßpunkten des Prüfobjektes 4 verbunden. Die über diese Datenkanäle 6 abgegriffenen Daten des Prüfobjektes werden in einem Datenspeicher 7 abgespeichert, der über eine Ablaufsteuerschaltung 8 gesteuert ist. Die Ablaufsteuerschaltung 8 wird beispielsweise über eine Datenwort-Erkennungsschaltung 9 gesteuert, die ihrerseits eingangs- seitig mit den einzelnen Datenkanälen 6 verbunden ist und mit der das s-ich aus den verschiedenen Daten der einzelnen Datenkanäle 6 ergebende Datenwort feststellbar ist. Die Datenwort-Erkennungsschaltung 9 ist auf vorbestimmte ausgewählte Datenworte programmierbar.
  • Wenn die Datenwort-Erkennungsschaltung 9 ein bestimmtes Datenwort auf den Datenkanälen 6.feststellt, wird über die Ablaufsteuerschaltung :8 das Abspeichern der Daten auf den Datenkanälen 6 in den Datenspeicher 7 durchgeführt. Die so in den Datenspeicher 7 gespeicherten Daten können über eine Auswertschaltung 10 für einen Betrachter als Digitalsignale oder als entsprechende Impulszüge auf einem Bildschirm 11 einer Anzeigeeinrichtung optisch dargestellt werden.
  • Zusätzlich zu den beispielsweise 64 Datenkanälen 6 sind noch zusätzliche Clockkanäle 12 vorgesehen, in dem gezeigten Ausführungsbeispiel drei Clockkanäle, die wieder über entsprechende Tastköpfe 13 mit dem Prüfobjekt 4 verbindbar sind und über die das Multiclocksignal des Prüfobjektes abgreifbar ist. Auch hier können selbstverständlich wieder eine beliebige Vielzahl von Clockkanälen vorgesehen sein. Diese Clockkanäle 12- stehen mit einer Clocksignal-Erkennungsschaltung 14 in Verbindung über die an ihrem Ausgang 15 das geräteinterne System-Clocksignal erzeugt wird. Die #locksignal-Erkennungsschaltung 14 ist über den geräteinternen Mikroprozessor so programmierbar, daß mit ihr von der Vorder- und/oder Rückflanke eines oder mehrerer, gegebenenfalls aller Clocksignale der Clockkanäle 12 das System-Clocksignal abgeleitet wird. Zu diesem Zweck steht jeder Clockkanal 12 mit einem Flip-Flop V zum Erkennen der Vorderflanke und mit einem Flip-Flop R zum Erkennen der jeweiligen Rückflanke eines auf dem Clockkanal vorhandenen Clocksignals in Verbindung.
  • Diese Flip-Flops sind durch den Mikroprozessor so ansteuerbar, daß jeweils nur von dem gewünschten Clockkanal I, II oder III und der zugehörigen Vorderflanke oder Rückflanke dieses ausgewählten Clocksignals das System-Clocksignal abgeleitet wird. Die Ausgänge der Flip-Flops sind jeweils in einer Verknüpfungsschaltung 17 zusammengefaßt. Für ein bestimmtes Prüfobjekt kann es beispielsweise sinnvoll sein, das System-Clocksignal nur von der Vorderflanke des Clockkanales I und der Rückflanke des Clockkanales III abzuleiten und den Clockkanal II völlig unberücksichtigt zu lassen. Mit einem solchen System-Clocksignal werden dann die Daten der einzelnen Datenkanäle 6 jeweils nur dann abgespeichert, wenn die Vorderflanke des Clockkanales I oder die Rückflanke des Clockkanales III auftritt.
  • Über die Clocksignal-Erkennungsschaltung 14 wird auch festgestellt, welches Clocksignal für die Abspeicherung wirksam ist und diese so festgestellten Clocksignale werden in kodierter Form als Clockdaten in einem Clockspeicer 19 gespeichert. Dieser Speicher 19 steht mit der Auswertschaltung 10 in Verbindung und es können damit auch die in dem Clockspeicher 19 abgespeicherten Clockdaten auf dem Schirm 11 so dargestellt werden, dass jeweils das Clocksignal, das für die Abspeicherung der Daten auf den Datenkanälen 6 in den Datenspeicher 7 verantwortlich war, ersichtlich wird. In dem gezeigten Ausführungsbeispiel sind die Clocksignale I und III im Sinne obigen Beispiels als entsprechende Pfeile in Zuordnung zu den Impulszügen der einzelnen Kanäle dargestellt und der Betrachter kann damit sofort feststellen, welches Clocksignal jeweils für die Abspeicherung des zugehörigen Datenwortes verantwortlich ist. Für die im Äusführungsbeispiel dargestellten drei Clockkanäle genügt beispielsweise ein einfacher 2-Bit-Clockspeicher 19.
  • Die Ausgänge der einzelnen Flips-Flops der Clocksignalerkennungsschaltung 14 sind ausserdem mit einer Clockwort-Erkennungsschaltung 18 verbunden, die beispielsweise über einen sehr schnellen Schreib-Lese-Speicher (RAM) feststellt, welches der programmierten Flip-Flops jeweils gerade am Ausgang ein Signal abgibt. Diese Clockwort-Erkennungsschaltung 18 ist mit der Ablaufsteuerschaltung 8 verknüpft. Damit ist es möglich, schon bei der Triggerwortdefinition in der Ablaufsteuerschaltung 8 die jeweiligen Clockdaten zu berücksichtigen. Damit können beispielsweise Daten, die beim Auftreten mit unterschiedlichen Clocksignalen unterschiedliche Bedeutung haben, bereits bei der Einspeicherung in die Datenkanäle voneinander unterschieden werden. So ist es beispielsweise möglich, schon beim Abspeichern zwischen Adressen und eigentlichen Daten zu unterscheiden. Die Abspeicherzeitpunkte für die Daten können somit nicht nur von den erkannten Datenworten gesteuert werden, sondern diese Steuerung des Abspeicherns kann entweder allein nur in Abhängigkeit von den erkannten Clockdaten erfolgen oder in geeigneter Kombination mit den erkannten Datenworten. Damit ist ein sehr universeller Betrieb eines solchen Logikanalysators möglich.

Claims (4)

  1. Patentansprüche Logikanalysator zum Darstellen der Daten von Digitalschaltungen, mit mehreren an die zu prüfende Digitalschaltung anschließbaren Datenkanälen, einem diesen einzelnen Datenkanälen zugeordneten Datenspeicher sowie mehreren ebenfalls an die zu prüfende Digitaischaltung anschließbaren Clockkanälen, die mit einer Schaltung zum Ableiten eines das Abspeichern der Daten im Datenspeicher steuernden System-Clocksignales verbunden sind, d a d u r c h g e k e n n z e i c h n e t , daß die Schaltung zum Ableiten des System-Clocksignals eine programmierbare Clocksignal-Erkennungsschaltung (14) umfaßt, die auf die Vorderflanke und/oder Rückflanke eines oder mehrerer der einzelnen Clocksignale (Clock I bis III) programmierbar ist. (programmierbare Flip-Flops V, R).
  2. 2. Logikanalysator nach Anspruch 1, d. a d u r c h g e k e n n z e i c h n e t , daß die Clocksignal#Erkennungsschaltung (14) mit einem Clockspeicher (19) verbunden ist, in welchem die für die Erzeugung des System-Clocksignals verantwortlichen Clockdaten abspeicherbar sind.
  3. 3. Logikanalysator nach Anspruch 1 oder 2, bei dem der Datenspeicher über eine Auswertschaltung mit einer Datenanzeigeeinrichtung verbunden ist, d a -d u r c h g e k e n n z e i c h n e t , daß zum gleichzeitigen Darstellen von Datenworten und zugehörigen Clockdaten der Clocksignal-Speicher (19) mit der Auswertschaltung (.10) verbunden ist.
  4. 4. Logikanalysator nach Anspruch 2 oder 3, bei dem das Abspeichern der Daten in dem Datenspeicher über eine Ablaufsteuerschaltung erfolgt, die ihrerseits über eine mit den einzelnen Datenkanälen verknüpfte Datenwort-Erkennungsschaltung gesteuert ist, d a -d u r c h g e k e n n z e i c h n e t , daß der Clocksignal-Erkennungsschaltung (14) eine Clockwort-Erkennungsschaltung (18) zugeordnet ist, die mit der Ablaufsteuerschaltung (8) verbunden ist, so dass das Abspeichern der Daten in den Datenspeicher (b7) in Abhängigkeit von vorbestimmten Datenworten und/oder von vorbestimmten Clockworten steuerbar ist.
DE19813149460 1981-12-14 1981-12-14 Logikanalysator Expired DE3149460C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813149460 DE3149460C2 (de) 1981-12-14 1981-12-14 Logikanalysator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813149460 DE3149460C2 (de) 1981-12-14 1981-12-14 Logikanalysator

Publications (2)

Publication Number Publication Date
DE3149460A1 true DE3149460A1 (de) 1983-06-23
DE3149460C2 DE3149460C2 (de) 1984-04-12

Family

ID=6148663

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813149460 Expired DE3149460C2 (de) 1981-12-14 1981-12-14 Logikanalysator

Country Status (1)

Country Link
DE (1) DE3149460C2 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788492A (en) * 1986-04-09 1988-11-29 Rohde & Schwarz Gmbh & Co Kg Logic analyzer
EP0425080A2 (de) * 1989-10-26 1991-05-02 Tektronix Inc. Verfahren und digitales Datenerfassungsinstrument mit Zähler/Zeitgeber zum Markieren von Zeitintervallen, insbesondere in einem Logikanalysator
WO1998054649A1 (en) * 1997-05-30 1998-12-03 Quickturn Design Systems, Inc. Distributed logic analyzer for use in a hardware logic emulation system
US6289494B1 (en) 1997-11-12 2001-09-11 Quickturn Design Systems, Inc. Optimized emulation and prototyping architecture
US6446249B1 (en) 2000-05-11 2002-09-03 Quickturn Design Systems, Inc. Emulation circuit with a hold time algorithm, logic and analyzer and shadow memory
US6570404B1 (en) 1996-03-29 2003-05-27 Altera Corporation High-performance programmable logic architecture

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Operating and Service Manual zum Gerät K100-D der Firma Gould Inc., USA, 15. Febr.1979, S. 1-13 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788492A (en) * 1986-04-09 1988-11-29 Rohde & Schwarz Gmbh & Co Kg Logic analyzer
EP0425080A2 (de) * 1989-10-26 1991-05-02 Tektronix Inc. Verfahren und digitales Datenerfassungsinstrument mit Zähler/Zeitgeber zum Markieren von Zeitintervallen, insbesondere in einem Logikanalysator
EP0425080A3 (en) * 1989-10-26 1992-05-06 Tektronix, Inc. Enhanced counter/timer resolution in a logic analyzer
US6570404B1 (en) 1996-03-29 2003-05-27 Altera Corporation High-performance programmable logic architecture
US6882176B1 (en) 1996-03-29 2005-04-19 Altera Corporation High-performance programmable logic architecture
WO1998054649A1 (en) * 1997-05-30 1998-12-03 Quickturn Design Systems, Inc. Distributed logic analyzer for use in a hardware logic emulation system
US5943490A (en) * 1997-05-30 1999-08-24 Quickturn Design Systems, Inc. Distributed logic analyzer for use in a hardware logic emulation system
US6289494B1 (en) 1997-11-12 2001-09-11 Quickturn Design Systems, Inc. Optimized emulation and prototyping architecture
US6625793B2 (en) 1997-11-12 2003-09-23 Quickturn Design Systems, Inc. Optimized emulation and prototyping architecture
US6446249B1 (en) 2000-05-11 2002-09-03 Quickturn Design Systems, Inc. Emulation circuit with a hold time algorithm, logic and analyzer and shadow memory
US6697957B1 (en) 2000-05-11 2004-02-24 Quickturn Design Systems, Inc. Emulation circuit with a hold time algorithm, logic analyzer and shadow memory

Also Published As

Publication number Publication date
DE3149460C2 (de) 1984-04-12

Similar Documents

Publication Publication Date Title
DE3687787T2 (de) Speicherzugriff-steuerungsschaltung.
DE3727551C2 (de)
DE2921243C2 (de)
DE2340547B2 (de) Schaltungsanordnung zum testen logischer schaltungen
DE1177384B (de) Anordnung zur Analyse von gedruckten Schriftzeichen
DE2258917A1 (de) Kontrollvorrichtung
DE2241724A1 (de) Verfahren und vorrichtung zur teilchenanalyse unter verwendung eines elektronischen rechners
DE3149460C2 (de) Logikanalysator
DE2737467C2 (de) Fernsteueranordnung
DE4314484B4 (de) Datenerfassung zum Ansatz an ein mobiles elektronisches Vielfachmeßgerät, insbesondere ein Handmultimeter
DE2433885B2 (de) Verfahren und vorrichtung zum synchronisieren der eingangsschaltung eines elektronischen testinstruments auf zu pruefende signalfolgen
EP0443377A2 (de) Einrichtung zur signaltechnisch sicheren Darstellung eines Meldebildes
DE2729617B2 (de) Einrichtung zur fortlaufenden Ermittlung eines über eine Meßperiode konstanter Dauer gemittelten Wertes eines Verbrauchs
DE2455440C3 (de) Verifizierungsanordnung für ein bestimmtes Impulsmuster
DE2802867C2 (de) Fernsteueranordnung
DE3120622C2 (de) Logikanalysator
DE3136567C2 (de) Anordnung zum Ermitteln des Auslastungsgrades mindestens eines elektronischen Gerätes
DE2513418B2 (de) Vorrichtung zum Überwachen der Betriebszustande von gesteuerten Einrichtungen
DE977746C (de) Radargeraet mit einer Speicheranordnung aus Magnetkernen
DE2306993C3 (de) Verfahren zur Prüfung des ordnungsgemäßen Betriebes eines mehrteiligen Schieberegisters und Anordnung zu seiner Durchführung
DE2244955C3 (de) Schaltungsanordnung zur Klassierung von Impulslängen
DE1549053C (de) Schaltungsanordnung zur Überwachung von Einschreibvorgangen bei Speichern
DE2350198C3 (de) Schaltungsanordnung zur Erkennung von Antwortsignalen in Impuls-Entfernungsmeßgeräten
DE2705190B2 (de) Schaltungsanordnung zur Überwachung von Signalleitungen in Fernmelde-, insbesondere Fernsprechanlagen
DE3030987A1 (de) Verfahren und einrichtung zum suchen und zur stoerkompensation von extremwerten bei der verarbeitung von abgetasteten signalen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee