DE3141992A1 - "scharfeinstellungs-ermittlungssystem" - Google Patents

Description

Scharfeinstellungs-Ermittlungssystem

Die Erfindung bezieht sich auf ein Signalverarbeitungssystem eines Ermittlungssystems zur Ermittlung des Fokussierzustands eines optischen Systems und insbesondere auf ein System zur Ermittlung des Scharfeinstellungszustands eines Objekts mittels eines optischen Systems, das zum Herbeiführen von Änderungen des Abbildungszustands des Bilds des Objekts verstellbar ist, in Übereinstimmung mit der Datenverarbeitung für den Abbildungszustand des Objektbilds, das an einer Bildaufnahmeröhre oder einem Festkörper-Bildaufnahmeelement wie einem Ladungskopplungs-Element (CCD), einem Eimerkettenschaltungs-Element (BBD) oder einem Ladungsinjektions-Verschiebeschaltungs-Element (CID) abgebildet wird.

Es wurden verschiedenerlei Systeme zur Ermittlung der Scharfeinstellung optischer Systeme vorgeschlagen. In zunehmender Anzahl wurden Scharfeinstellungs-Ermittlungssysteme vorgeschlagen, bei denen Festkörper-Bildaufnahmeelemente wie Ladungskopplungs-Elemente (CCD), Eimerkettenschaltungs-Elemente (BBD) oder Ladungsinjektions-Ver-

VI/22

Deutsch« Bank (Munchon) Kto. 51/610/0

Dresdnor Bank (München) Kto 3939 844

Postscheck !München) Kto. 670-43-804

-4Γ- DE 1632

schiebeschaltungs-Elemente (CID) verwendet werden, deren praktische Anwendbarkeit in der letzten Zeit bemerkenswert wurde. Die charakteristische Eigenschaft der Bildaufnahmeröhren und der Festkörper-Bildaufnahmeelemente gemäß den vorangehenden Ausführungen beruht darin, daß außerordentlich kleine fotoelektrische Wandlerelemente eingebaut sind, die in zeitlicher Aufeinanderfolge elektrische Signale für kleine Bildelemente eines an einer Bildempfangsflache erzeugten Bilds abgeben. Daher erlauben die Bildaufnahmeröhre bzw. das Festkörper-Element die nachfolgende zeitlich serielle Verarbeitung der Signale, so daß sie daher für die Verarbeitung mit einem elektrischen Schaltungsaufbau geeignet sind; dies steht

,_ im Gegensatz zu herkömmlichen Systemen, die eine Mehrzahl b

gewöhnlicher fotoelektrischer Elemente haben, auf welchen das Bild eines Objekts erzeugt wird, um fotoelektrische Umsetzungssignale für das Bild zu erzeugen. Da die die Festkörper-Bildaufnahmeelemente bildenden fotoelektrisehen Wandlerelemente abweichend von den gewöhnlichen fotoelektrischen Wandlerelementen dazu dienen, über eine vorgegebene Zeitdauer durch fotoelektrische Umsetzung der Energie des einfallenden Lichts gewonnene Ladung zu sammeln bzw. zu integrieren und zeitlich serielle Signale abzugeben, kann die Fläche eines jeden dieser Elemente sehr klein gehalten werden, so daß die erzielte zeitlich serielle Signalfolge Bildsignale mit hoher Auflösung ergibt.

In der US-PS 3 364 815 ist ein Scharfeinstellungs-Ermittlungssystem beschrieben, bei dem unter Verwendung einer Bildaufnahmeeinrichtung der vorstehend genannten Art ein Bildsignal erzeugt wird, das ein mittels eines optischen _g5 Systems erzeugtes Bild eines Objekts darstellt, und bei dem aufgrund des Bildsignals ein Abbildungszustand des

DE 1632

¹ Objekts ermittelt wird, um dadurch den Zustand der Scharfeinstellung des optischen Systems auf das Objekt zu erfassen. Bei dem in dieser US-PS beschriebenen Scharfeinstellungs-Ermittlungssystem wird das von einer Bildaufnahmeeinrichtung bzw. Bildaufnahmeröhre erzeugte. Bildsignal einer Differenzierung, einer Quadrierung und einer Integration unterzogen, um ein einem Abbildungszustand (wie beispielsweise der Schärfe) des Bilds entsprechendes Signal zu erzielen. Aufgrund des auf diese Weise erzielten 10

Signals wird die Ermittlung des Scharfeinstellungszustands des optischen Systems vorgenommen.

In der US-PS ist ein bestimmter Aufbau einer Signalverarbeitungsschaltung für die Verarbeitung des Bildsignals weder beschrieben noch in der Zeichnung dargestellt. Im allgemeinen ist es bei einer Signalverarbeitungsschaltung in einem Scharfeinstellungs-Ermittlungssystem dieser Art notwendig, daß sie mit hoher Geschwindigkeit arbeitet und einen einfachen und preiswerten Schaltungsaufbau hat. Vorzugsweise wird zum Erzielen einer direkten bzw. galvanischen Kopplung kein Kondensator in die Schaltung aufgenommen und eine Einstellung von Versetzungs- bzw. Offset-Werten unnötig gemacht, um damit die Systemintegration zu erleichtern.

In Anbetracht dessen liegt der Erfindung die Aufgabe zugrunde, ein Scharfeinstellungs-Ermittlungssystem zu schaffen, das eine Signalverarbeitungsschaltung zum Verarbeiten

eines Ausgangssignals eines fotoelektrischen Wandlerelements zum Ermitteln eines Abbildungszustands eines Bilds hat, einen Betrieb mit hoher Geschwindigkeit ermöglicht, einfach aufgebaut ist, preiswert herstellbar ist und für die Systemintegration geeignet ist.

DE 1632

Ferner soll mit der Erfindung ein Scharfeinstellungs-Ermittlungssystem geschaffen werden, das eine Signalverarbeitungsschaltung mit einer Schaltungseinrichtung (Poten-

zierschaltung) aufweist, die bei der Signalverarbeitung 5

von einem fotoelektrischen Wandlerelement ein zeitlich serielles Abtastsignal für ein Bild empfängt und einen potenzierten Wert (wie beispielsweise den Quadratwert) eines Absolutwerts aus einem Signal erzeugt, das die Änderung des Abtastsignals darstellt, wobei trotz eines weiten Dynamikbereichs des Eingangssignals der Potenzierschaltungseinrichtung zum Ausgangssignal die Signalverarbeitungsschaltung keine Einstellung eines Offset-Werts oder dergleichen erforderlich macht und dabei die Signalverarbeitungsschaltung für die Systemintegration geeignet ist, einfach aufgebaut ist, preiswert herstellbar ist und den Betrieb mit hoher Geschwindigkeit ermöglicht.

Zur Lösung der Aufgabe wird gemäß einer Ausgestaltung

ein Scharfeinstellungs-Ermittlungssystem mit einer Signalverarbeitungsschaltung angegeben, bei der die Potenzierschaltungseinrichtung in einer Strom-Betriebsart bzw. Stromsteuerungs-Betriebsart arbeitet.

In einer weiteren Ausgestaltung der Erfindung ist das Scharfeinstellungs-Ermittlungssystem mit einer Signalverarbeitungsschaltung versehen, in welcher zusammen mit der Potenzierschaltungseinrichtung eine Absolutwertein-

richtung zur Erzielung eines Absolutwerts für ein Eingangssignal der Potenzierschaltungseinrichtung in einer Strom-bzw. Stromsteuerungs-Betriebsart arbeitet, wobei die beiden Einrichtungen miteinander direkt bzw.

nisch verbunden sind.
35

DE 1632

Gemäß einer weiteren Ausgestaltung ist das erfindungsgemäße Scharfeinstellungs-Ermittlungssystem mit einem Signalverarbeitungssystem ausgestattet, in dem ein Abbildungszustand eines Bilds dadurch ermittelt wird, daß eine zeitliche Änderung eines zeitlich seriellen Bildabtastsignals aus einem fotoelektrischen Wandlerelement zur Abtastung eines mittels eines optischen Abbildungssystems erzeugten Objektbilds verarbeitet bzw. gewonnen wird (z.B. Hochfrequenz-Komponenten entnommen werden), für die Änderung der Absolutwert gebildet wird, von diesem ein potenzierter Wert gebildet wird und der potenzierte Wert integriert wird. Das System ist daher für die Systemintegration geeignet.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert.

O₁ 3U1992-

-MT- DE 1632

* Fig. 1 A bis 1 C sind schematische Ansichten für die Erläuterung des Prinzips eines Scharfeinstellungs- * Ermittlungsvorgangs, der bei einem AusfUhrungsbeispiel des Ermittlungssystems· anwendbar ist, wobei

die Fig. IA den optischen Aufbau des Ermittlungssystems zeigt, die Fig. IB die Gestaltung von Lichtempfangsteilen eines in Fig. IA gezeigten fotoelektrischen Wandlers zeigt und die Fig. IC Änderungen der Bildschärfe an drei Orten in der Fig. 1 A zeigt.

Fig. 2 ist ein Blockschaltbild, das den Aufbau der elektrischen Schaltung bei einem Ausführungsbeispiel des Ermittlungssystems zeigt, bei dem das in den fig. IA bis IC gezeigte Prinzip angewandt wird.

Fig. 3 ist ein Teilschaltbild, das ein Beispiel für eine in Fig. 2 gezeigte Ausgleicheinstellschaltung zeigt.

Fig. 4 A bis 4 C zeigen Signalkurvenformen für die Erläuterung der Funktion eines in Fig. 2 gezeigten

Fenstervergleichers, der bestimmt„ ob die Sammel-25

zeit richtig ist.

Fig. 5 A bis 5 F zeigen Ausgangssignal-Kurvenformen der Ausgangssignale von Hauptblöcken der in Fig. 2 gezeigten Schaltung.

Fig. 6 ist ein Blockschaltbild, das den Aufbau eines Zeitsteuergenerators in der in Fig. 2 gezeigten Schaltung zeigt.
35

DE 1632

Fig. 7 ist ein Zeitdiagramm, das von dem in Fig. 6 gezeigten Zeitsteuergenerator abgegebene Zeitsteuer-' signale für die Steuerung verschiedener Betriebsvorgänge zeigt.
5

Fig. 8 ist ein Blockschaltbild, das den Aufbau einer Integrationszeit-Steuerschaltung in der in Fig. 2 gezeigten Schaltung zeigt.
10

Fig. 9 ist ein Teilschaltbild, das eine Absolutwertschaltung in der in Fig. 2 gezeigten Schaltung des Ermittlungssystems zeigt.

Fig. 10 ist ein Teilschaltbild, das eine Quadrierschaltung in der in Fig. 2 gezeigten Schaltung des Ermittlungssystems zeigt.

Fig. 11 ist ein Teilschaltbild, das den Aufbau einer Ver-U

Stärkerschaltung in der in Fig. 10 gezeigten Quadrierschaltung zeigt.

Fig. 12 zeip.t die Zusammenschaltung der Absolutwertschaltung und der Quadrierschaltung, die in den Fig.

9 bis 11 gezeigt sind, mit einem Hochpaßfilter, das an die Eingangsstufe der Absolutwertschaltung angeschlossen ist.

Fig. 13 und 14 sind Teilschaltbilder, die die Art der Einstellung eines Eingangssignal-Schwellwertpegels der in Fig. 10 gezeigten Quadrierschaltung zeigen.

3H1992

-ye-

DE 1632

Fig. 15 A und 15, B zeigen Eingangs/Ausgangs-Kennlinien der in Fig. 13 bzw. 14 gezeigten Schaltungen.

Fig. 16 zeigt die Zusammenschaltung der in Fig. 10 gezeigten Quadrierschaltung mit einer Fensterfunktions-Generatorschaltung.

Fig. 17 ist ein Teilschaltbild, das eine Ausführungsform der in Fig. 16 gezeigten Fensterfunktions-Generatorschaltung zeigt.

15

Fig.

Fig,

veranschaulicht die Funktionen der in Fig.
gezeigten Fensterfunktions-Generatorschaltung.

ist eine Darstellung, die ein Beispiel für eine Anzeige bei der Verwendung des Scharfeinstellungs-Ermittlungssystems in einer Kamera zeigt.

20 ^l

12 3H1992

-Αβ- DE 1632

Nach- Fig. IA hat ,ein Abbildungsobjektiv 1 eine optische Achse 1'. In dem optischen Weg des Abbildungsobjektivs 1 ist ein Strahlenteiler 2 angeordnet, der teildurchlässige Abschnitte bzw. Flächen 2¹ und 2" sowie eine Totalreflexions-Fläche 2¹" hat. Das aus dem Abbildungsobjektiv 1 austretende Licht fällt auf die teildurchlässige Fläche 2' und wird dann mittels dieser, der teildurchlässigen Fläche 2" und der Totalreflexions-Fläche 2"' in drei gesonderte LichtstrahlenbUndel 3, 4 und 5 aufgeteilt. Wenn die teildurchlässige Fläche 2¹ ungefähr ein Drittel des einfallenden Lichts durchläßt und die restlichen beiden Drittel reflektiert, sowie die teildurchlässige Fläche 2¹ ungefähr die Hälfte des einfallenden Lichts durchläßt

und die andere Hälfte des einfallenden Lichts reflektiert, 15

wird offensichtlich die Energie der aus drei aufgeteilten Lichtstrahlenbündel 3, 4 und 5 im wesentlichen die gleiche. Ein fotoelektrischer Wandler 6 hat drei Lichtempfangsteile 6', 6" und 6ⁱⁿ.

Wenn der Konvergenzpunkt der Lichtstrahlen 3 der Punkt 7 ist, so ist leicht ersichtlich, daß die Konvergenzpunkte der Teil-Lichtstrahlen 4 und 5 die Punkte 7¹ bzw. 7" sind. Wenn der Konvergenzpunkt 7" der Lichtstrahlen 4, die mit- ° tels der teildurchlässigen Flächen 2' und 2" reflektiert und abgesondert sind, mit dem Lichtempfangsteil 6" zusammenfällt, liegt der Konvergenzpunkt 7 der an dem Lichtempfangsteil 6' einfallenden Lichtstrahlen 3 hinter dem
Lichtempfängsteil 6.· , während der Konvergenzpunkt 7" der

-WT- DE 1632

an dem Lichtempfangsteil 6¹" einfallenden Lichtstrahlen 5 vor dem Lichtempfangsteil 6'" liegt. Die Abweichungen dieser konvergenzpunkte von den Lichtempfangsteilen werden einander gleich, wenn die Abstände zwischen den teildurch-

° lässigen Flächen 2¹ und 2" bzw. zwischen der teildurchlässigen Fläche 2" und der Totalreflexions-Fläche 2'" einander gleich sind. Demzufolge wird die Bildschärfe an dem Lichtempfangsteil 6" maximal, während die Bildschärfen an den Lichtempfangszeilen 6' und 6'" geringer werden, einander jedoch gleichartig sind.

Bei einer Versetzung des Abbildungsobjektivs 1 längs der optischen Achse I¹ ändern sich die Bildschärfen an den Lichtempfangsteilen 6', 6" und 6'" gemäß der Darstellung in der Fig. IC. In der Fig. IC, in der die Versetzung des Aufnahmeobjektivs 1 an der Abszisse aufgetragen ist und die Bildschärfe an der Ordinate aufgetragen ist, bilden die die Bildschärfe-Änderungen an den Lichtempfangs- teilen 6', 6" bzw. 6'" darstellenden Kurven 8', 8" bzw. 8¹" Scheitelwerte bzw. Maxima. Der in der Fig. IA dargestellte Zustand entspricht der in Fig. IC gezeigten Stelle 9. Falls die Lichtempfangsfläche des Lichtempfangsteils 6' des fotoelektrischen Wandlers 6 so angeordnet ist, daß sie im wesentlichen mit der vorbestimmten Brennebene des Abbildungsobjektivs 1 (der Filmfläche im Falle ei- . ner Kamera) zusammenfällt, wird der Zustand scharfer Einstellung des Aufnahmeobjektivs 1 bei den in Fig. 1 A gezeigten Bedingungen erfaßt, nämlich dann, wenn die Zusam-

menhänge zwischen den Bildschärfen an den jeweiligen
Lichtempfangsteilen 6', 6" und 6'" den an der Stelle 9 in der Fig. IC gezeigten entsprechen. Aus der Fig. IC ist dann ersichtlich, daß die Zusammenhänge zwischen den durch die Kurven 8' und 8'" dargestellten Bildschärfen je nach der Lage der Abbildungsebene des Abbildungsobjek-

tivs 1 vor oder hinter dem Lichtempfangsteil 6' umgekehrt bzw. gegensinnig sind. Auf diese Weise kann ein Naheinstellungszustand oder ein Weiteinstellungszustand erfaßt werden.

Die Fig. IB ist eine Vorderansicht des fotoelektrischen Wandlers 6, bei dem die jeweiligen Lichtempfangsteile 6·, 6" und 6¹" beispielsweise bandförmige geradlinige Ladungskapplungs-Schaltungen (CCD) aufweisen. Die Licht- *0 empfangsteile sind jedoch hinsichtlich ihrer Form nicht unbedingt auf diese dargestellte Form beschränkt.

Auf diese Weise wird ein Scharfeinstellungs-Ermittlungssystem erzielt, das dem Strahlenteiler 2 und den fotoelek-

trischen Wandler 6 mit den drei Lichtempfangsteilen 6' , 6" und 6'" hat. Die Fig. 2 zeigt ein Blockschaltbild einer elektrischen Schaltung, mit der Bildsignale der Lichtempfangsteile 6', 6" und 6'" eingelesen werden, Schärfesignale gewonnen werden und das Ausmaß der Bildschärfe an drei Orten unterschieden wird. Manche der in Fig. 2 gezeigten Scnaltungsblöcke haben bekannten Aufbau und sind in ihren Einzelheiten in einer Reihe von Anmeldungen gezeigt, wie beispielsweise der DE-OS 29 30 636 (entsprechend der US-

Patentanmeldung Ser. No. 59 635 vom 23. Juli 1979), der deutschen Patentanmeldung P 30 19 908.7 (entsprechend der US-Patentanmeldung Ser.No. 151 703 vom 20.Mai 1980) usw. Es werden daher nur Schaltungsteile beschrieben, die einen wesentlichen Zusammenhang mit dem Ermittlungssystem haben.

Nach Fig. 2 hat der in' Fig. 1 gezeigte fotoelektrische Wandler 6 eine Ladungskappelschaltung (CCD) mit drei
Lichtempfangsteilen 6', 6" und 6'". Für den Betrieb des Wandlers 6 wird von einer Takttreiberschaltung CLKD her

DE 1632

eine Folge von Takt'signalen zugeführt. Diese Taktsignale v/erden zum Herbeiführen einer Folge von Funktionsvorgängen des Wandlers 6 zugeführt, wie einer Integration, einer

Übertragung, einer Rückstellung usw. in einer vorbestimm-5

ten Aufeinanderfolge. Die über eine vorbestimmte Zeitdauer in dem Wandler 6 gespeicherte Ladung wird an der Ausgangsstufe des Wandlers 6 in eine Spannung umgesetzt und danach als Bildsignal über einen zur Unterdrückung von Störungen dienenden Kondensator C in eine Ausgleichseinstellschaltung BA eingegeben. Diese den drei Lichtempfangsteilen 6', 6" und 6¹" entsprechenden Bildsignale des Wandlers 6 werden zeitlich aufeinanderfolgend in einer Reihenfolge ausgelesen, die durch den Aufbau des Wandlers 6 bestimmt ^ist»

Die Ausgleichseinstellschaltung BA hat gemäß der Darstellung in der Fig. 3 einen Multiplexer 11 mit bekanntem Aufbau sowie drei veränderbare Widerstände 12, 13 und 1.4. Nach Fig. 3 werden die Bildsignale gemäß der vorangehenden Beschreibung dem Multiplexer 11 über die veränderbaren Widerstände 12, 13 bzw. 14 zugeführt. Im Ansprechen auf ein über einen Anschluß 16 aufgenommenes Synchronisiersignal nimmt der Multiplexer 11 die den jeweiligen Lichtempfangsteilen 6', 6" bzw. 6'" entsprechenden Bildsignale über den veränderbaren Widerstand 12, 13 bzw. 14 auf, und gibt sie an einen Verstärker 17 ab. Mit den veränderbaren Widerständen 12, 13 und 14 wird der Ausgleich bzw. die Ausgewogenheit der Bildsignale für die

Lichtempfangsteile 6', 6" und 6'" gesteuert. Die Ausgangssignale der Widerstände 12, 13 bzw. 14 werden über den Mutliplexer 11 in den Verstärker 17 eingegeben, in welchem mittels eines Gegenkopplungswiderstands 18 entsprechend

g₅ den Widerstandsverhältnissen die Verstärkungen für die jeweiligen Bildsignale gesteuert werden, wonach die Bild-

' · 3Η1992

DE 1632

signale in die nächstfolgende elektrische Schaltung eingegeben werden. Die Ausgleichseinstellung der Bildsignale ist zweckdienlich, wenn hinsichtlich der mittels des

Strahlenteilers 2 aufgeteilten drei Lichtstrahlenbündel 5

3, 4 und 5 eine Unausgewogenheit bzw. Ungleichheit besteht. Das Synchronisiersignal wird an den Anschluß 16 von einem Zeitsteuergenerator TMGE her angelegt. Bei diesem Ausführungsbeispiel werden zwar drei veränderbare Widerstände verwendet, es können jedoch zwei veränderbare

Widerstände dazu verwendet werden, zwei Bildsignale im Verhältnis zu dem übrigen Bildsignal auszugleichen.

Die Signalverarbeitung bei diesem Schaltungsaufbau erfolgt _K entsprechend einer Folge von Synchronisiersignalen, die

von dem Zeitsteuergenerator TMGE her zugeführt werden. Im Ansprechen auf ein Arbeitsbefehlssignal SWAF für die Inbetriebnahme des Schaltungsaufbaus (das im Falle einer Kamera synchron mit dem Drücken eines Verschlußauslöseknopfs in eine erste Stellung erzeugt wird ) und ein Einschalt-LÖschsignal PUC erzeugt der Zeitsteuergenerator TMGE die verschiedenartigen Synchronisiersignale für die jeweiligen Schaltungsblöcke in einer vorbestimmten Reihenfolge. Der Zeitsteuergenerator TMGE kann bekannten Aufbau haben und muß lediglich die Gruppe von Synchronisiersignalen erzeugen, die für den Betrieb der Schaltung bei diesem Ausführungsbeispiel geeignet ist. Die Takttreiberschaltung CLKD arbeitet gleichfalls im Ansprechen auf Signale des

OQ Zeitsteuergenerators TMGE.

Die mittels der Ausgleichseinstellschaltung BA ausgeglichene Bildsignale werden in eine erste Abfrage/Halteschaltung SHA eingegeben. Die erste Abfrage/Halteschaltung

SHA formt die Bildsignale aus dem Wandler 6» Im Ansprechen

-1ST- DE 1632

Ι auf einen mit der Ausgabe der Bildsignale aus dem Wandler
6 synchronen Abfrage impuls aus dem Zeitsteuergenerator
TMGE ruft die erste Abfrage/Halteschaltung SHA den Pegel

der jeweiligen Bildsignale ab und speichert diesen.
5

Da der tatsächlich eingesetzte CCD-Wandler einen Halbleiter aufweist, beeinflußt die Temperatur und die Sammelzeit bzw. Integrationszeit des Wandlers den Dunkelstrom. Daher

.» enthält das tatsächliche Bildsignal einen Dunkelstrom-Pegel, der dem der tatsächlichen Menge des einfallenden Lichts entsprechenden Signal überlagert ist. Somit enthält das Bildsignal eine Stör- bzw. Rauschkomponente. Ein Teil des Lichtempfangsteils des CCD-Wandlers wird mittels einer Aluminiummaske oder dergleichen abgedeckt und das von diesem abgedeckte Teil ausgegebene Signal als Dunkelstrom» Pegel betrachtet. Dann wird der Unterschied zwischen dem Ausgangssignal aus dem nicht abgedeckten Lichtempfangsteil und dem Ausgangssignal aus dem abgedeckten Teil (das nach-

^ stehend als "Dunkelstrom-Bit" bezeichnet wird), nämlich dem Dunkelstrom-Pegel gebildet, um dadurch die Beeinflussung durch den Dunkelstrom auszuschalten. Das ( nicht gezeigte) Dunkelstrom-Bit ist an dem Ende eines jeden der Lichtempfangsteile 6', 6" und 6¹" des Wandlers 6 angeordnet, so daß dieses Bit zuerst ausgegeben wird. Eine zweite Abfrage/Halteschaltung SHB ruft die Ausgangspegel dieser Dunkelstrom-Bits ab und speichert die Pegel. Die zweite Abfrage/Halteschaltung SHB empfängt aus dem Zeit-Steuergenerator TMGE Befehle für die Speicherung des Ausgangspegels. Ein Differenzverstärker DIF nimmt die Ausgangssignale der beiden Abfrage/Halteschaltungen SHA und SHB auf und bildet die Differenz zwischen diesen beiden eingegebenen Ausgangssignalen. Die als Ausgangssignale

des Differenzverstärkers DIF erhaltenen Bildsignale sind

DE 1632

Signale, deren Dunkelstrom-Pegel ausgeschieden ist und die in richtiger Weise der Menge de^ einfallenden Lichts entsprechen.

Das Ausgangssignal des Differenzverstärkers DIF wird in ein Hochpaßfilter HPF sowie in zwei Vergleicher COMPA und COMPB eingegeben. Dem Vergleicher COMPA wird eine Bezugsspannung VA zugeführt, während dem Vergleicher
COMPB eine Bezugsspannung VB zugeführt wird. Diese beiden Vergleicher COMPA und COMPB bilden einen Fenstervergleicher.

Die Arbeitsweise des Fenstervergleichers wird nun anhand der Fig. 4A bis 4C beschrieben. Diese Figuren zeigen den Zusammenhang zwischen dem Spitzenwert des hinsichtlich des Dunkelstrom-Pegels kompensierten bzw. korrigierten Bildsignals (das nachstehend als korrigiertes Bildsignal bezeichnet wird) und den Bezugsspannungen VA und VB, wobei an der Abzisse die Zeit aufgetragen ist und an der Ordinate die Spannungen aufgetragen sind. Die in der Fig. 4A durch Pfeile bei 6'", 6" und 6' dargestellten Bereiche stellen die Zeiten dar, während welchen die Bildsignale für die Lichtempfangsteile 6'", 6" bzw. 6¹ ausgegeben

werden. Nach Fig. 4A übersteigt ein Teil des korrigierten Bildsignals (für 6") die Bezugsspannungen VA und VB, so daß der Signalpegel zu hoch ist. In diesem Fall haben die Ausgangssignale der Vergleicher COMPA und COMPB beide

OQ hohen Pegel. Nach Fig. 4B ist das korrigierte Bildsignal niedriger als die Bezugsspannung VB, so daß der Signalpegel zu niedrig ist. In diesem Fall haben, die Ausgangssignale der Vergleicher COMPA und COMPB beide niedrigen Pegel. Nach Fig. 4C liegt der Spitzenwert des korrigierten Bildsignals zwischen den Bezugsspannungen VA und VB, so

3U1992

DE 1632

' daß ein geeigneter Pegel vorliegt. In diesem Fall hat nur das Ausgangssignal des Vergleichers COMPB hohen Pegel, während das Ausgangssignal des Vergleichers COMPA niedrigen Pegel hat. Wenn die Bezugsspannungen VA und VB so gewählt werden, daß ein geeigneter Pegel des hinsichtlich des Dunkelstroms korrigierten Signals eingestellt wird, gibt die Kombination aus hohem oder niedrigem Pegel der Ausgangssignale der Vergleicher COMPA und COMPB die Brauchbarkeit des Pegels des korrigierten Signals an. Wenn bei diesem Ausführungsbeispiel VA > VB ist und die Ausgangssignale der Vergleicher COMPA und COMPB beide hohen Pegel haben, zeigt dies an, daß das hinsichtlich des Dunkelstroms korrigierte Signal einen zu hohen Pegel einschließlich eines Sättigungspegels hat. Wenn die Ausgangssignale der beiden Vergleicher COMPA und COMPB niedrigen Pegel haben, zeigt dies an, daß der Pegel des korrigierten Signals zu niedrig ist. Nur wenn das Ausgangssignal des Vergleichers COMPA niedrigen Pegel und das Ausgangssignal des Vergleichers COMPB hohen Pegel hat, ist damit angezeigt, daß das hinsichtlich des Dunkelstroms korrigierte Signal einen geeigneten Pegel hat.

Die Ausgangssignale der Vergleicher COMPA und COMPB wer-

den einer Sammelzeit-bzw. Integrationszeit-Steuerschaltung AGC zugeführt, die den geeigneten Pegel des korrigierten Signals dadurch aufrecht erhält, daß sie bei einem zu hohen Pegel die Sammelzeit bzw. Integrationszeit

2Q des Wandlers 6 verkürzt und bei einem zu niedrigen Pegel die Integrationszeit verlängert. Im Ansprechen auf ein Synchronisiersignal aus dem Zeitsteuergenerator TMGE
arbeitet die Integrationszeit-Steuerschaltung AGC so, daß sie den Zustand der Ausgangssignale der Vergleicher COMPA und COMPB zu Zeitpunkten erfaßt, an denen die hinsichtlich des Dunkelstroms korrigierten Signale für die

-Sf- DE 1632

Lichtempfangsteile^Vi6', 6" und 6'" ausgegeben werden. Aufgrund des Ausgangssignalzustands der Vergleicher COMPA und C0.MPB gibt die Integrationszeit - Steuerschaltung AGC an den Zeitsteuergenertor TMGE ein Befehlssignal zum ^ Verkürzen oder verlängern der Sammelzeit bzw. Integrationszeit ab. Im Ansprechen auf das Befehlssignal schaltet der Zeitsteuergenerator TMGE die Takttreiberschaltung CLKD so, daß bei der nächsten Ausgabe aus dem Wandler 6 die Integrationszeit des Wandlers 6 verkürzt oder verlängert ist.

Das Hochpaßfilter HPF bewertet das Ausmaß der Änderung des Bilds. Das Hochpaßfilter entnimmt als ersten Schritt

■ic zur Bewertung der Bildschärfe dem Bildsignal die Hochfrequenzkomponenten. Der Zeitsteuergenerator TMGE führt dem Hochpaßfilter ein Synchronisiersignal zu, das mit der Zeitsteuerung der Eingabe der den Lichtempfangsteilen 6', 6" und 6'" des Wandlers "6 entsprechenden Bildsignale synchron ist. Dies dient dazu, an dem Hochpaßfilter HPF die Erzeugung eines Ausgangssignals zu verhindern, das von der Bildschärfe unabhängig ist und das durch einen plötzlichen Wechsel des Signals in der Anfangsperiode verursacht wird. Mit diesem Synchronisiersignal wird das

Hochpaßfilter HPF zeitweilig zurückgeschaltet.

Das Ausgangssignal des Hochpaßfilters HPF wird über eine Absolutwertschaltung ABS einer Quadrierschaltung SQR zugeführt. Die Absolutwertschaltung ABS bildet den Absolutwert des Ausgangssignals des Hochpaßfilters HPF. Da sowohl eine positive als auch eine negative Änderung des Bildsignals auftreten kann ("Dunkel" auf "Hell" und
"Hell" auf "Dunkel"), würden in dem Fall, daß das Ausgangssignal des Hochpaßfilters HPF einer später beschriebenen Integrierschaltung INT direkt bzw. unverändert zu-

3U1992 ₇₁

DE 1632

geführt wird, die 'Ausgangssignale einander aufheben und das die Bildschärfe darstellende Signal in Abhängigkeit von dem. Bildmuster zu Null werden. Um dies zu verhindern, ist die Absolutwertschaltung ABS eingefügt. Bei der Quadrierschaltung SQR können beispielsweise die nichtlinearen Eingangs/Ausgangs-Kennlinien eines Halbleiters genutzt werden. Die Quadrierschaltung SQR in diesem Schaltungsaufbau bewirkt, das Spitzen-Ausgangssignal des Hoch-IQ paßfilters zu betonen und zu bewerten, nämlich den Zustand, bei dem die zeitliche Änderung des Bildsignals groß ist und die Schärfe hoch ist. Die Quadrierschaltung SQR ist an eine Fensterfunktions-Generatorschaltung WIN angeschlossen. Dies dient dazu, durch Absenken des Bewertungsgewichts für die Bildschärfe nahe dem Rand des Bildfelds die Einführung von Fehlern in die normale Schärfebewertung zu verhindern, wenn als Teil eines unscharfen Bilds ein Bild außerhalb des Bildfelds in das Bildfeld eintritt. Ferner dient dies' auch dazu, die Entstehung eines Übergangsfehlers zu verhindern, wenn aufgrund der verschwommenen Abbildung oder eines "Verwackeins" des von dem Abbildungsobjektiv 1 erzeugten Bilds ein weiteres Bild in das Bildfeld eintritt. Das Ausgangssignal der Fensterfunktions-Generatorschaltung WIN steuert die Verstärkung der Quadrierschaltung SQR so, daß sie am Rand des Bildfels niedrig ist und in der Mitte hoch ist. Auf diese Weise steuert im Ansprechen auf ein mit dem Einleiten des Funktionsablaufs der Lichtempfangsteile 6' , 6" 2Q und 6'" des Wandlers 6 synchrones Steuersignal aus dem Zeitsteuergenerator TMGE die Fensterfunktions-Generatorschaltung WIN die Verstärkung der Quadrierschaltung in Übereinstimmung mit dem entsprechend dem Ort (in dem
Bildfeld) festgelegten Verhältnis.

-»β- . DE 1632

' Das . Ausgangssigna,! der Quadrierschaltung SQR, das die angehobenen bzw. betonten Schärfedaten enthält, wird in die Integrierschaltung INT eingegeben, die eine Integration für die gesamte Fläche der Lichtempfangsteile aus-

führt und die Bildschärfe an jedem der Lichtempfangsteile abgibt. Der Integrierschaltung INT wird ferner von dem Zeitsteuergenerator TMGE her ein Synchronisiersignal in der Weise zugeführt, daß die Integration und die Rück-

IQ stellung der Integration zu Zeitpunkten ausgeführt werden, die den Lichtempfangsteilen 6', 6" und 6'" bzw. der Signalausgabe aus diesen entsprechen. Auf diese Weise entspricht das Ausgangssignal der Integrierschaltung INT dem elektrischen Ausgangssignal bezüglich der Schärfe der jeweiligen Bilder in Übereinstimmung mit der Reihenfolge der Ausgabe aus den Lichtempfangsteilen 6', 6" und 6¹" des Wandlers 6.

Das analoge Ausgangssignal · der Integrierschaltung INT

wird in eine Analog-Digital-Umsetzschaltung A/D zur Umsetzung in einen digitalen Wert eingegeben, so daß die
Signalverarbeitung erleichtert wird, die in einer Zentralverarbeitungseinheit bzw. Zentraleinheit CPU zur Unterscheidung des Zustands scharfer Einstellung, eines Naheinstellungszustands oder eines Weiteinstellungszustands des Abbildungsobjektivs 1 vorgenommen wird.

Die Fig. 5A bis 5F zeigen die Kurvenformen der Ausgangssignale der jeweiligen Schaltungsblöcke, um damit die analoge Verarbeitung der Folge der die Bildschärfe ,darstellenden Signale zu verdeutlichen, beginnend mit dem Auslesen der Bildsignale aus den Lichtempfangsteilen 6¹, 6" und 6'" des CCD-Wandlers 6 (dem Bildfeld für drei BiI-

der) bis zur Integration in der Integrierschaltung INT.

-£«?- DE 1632

' In den Fig. 5A bis.5F ist an der Abszisse die Zeit aufgetragen, während an der Ordinate in beliebigen Einheiten die Spannung oder der Strom von Ausgangssignalen aufgetragen ist. Die in der Fig. 5A durch die Pfeile bei 6·, 6" und 6'" dargestellten Bereiche stellen die Zeiten dar, während welchen die den Lichtempfangsteilen 6¹, 6" und 6¹" des Wandlers 6 entsprechenden Signale ausgegeben und verarbeitet werden. Der Zustand der jeweiligen Bilder

_in entspricht dem Zustand scharfer Einstellung des Abbildungsobjektivs 1, wobei die Bildschärfe an dem Lichtempfangsteil 6" am höchsten ist, nämlich die an der Stelle 9 in Fig. IC gezeigte Schärfe am höchsten ist. Die Fig. 5A bis 5F zeigen den Zustand der Signalausgabe aus dem Wandler 6 nur einmal, jedoch werden diese Signale in der Praxis wiederholt abgegeben.

Die Fig. 5A zeigt das Bildsignal, das von dem Wandler 6 abgegeben wird und über die Abfrage/Halteschaltung SHA

*^w gelangt ist. Die Reihenfolge der Ausgabe der Bildsignale für die Lichtempfangsteile ist 6'", 6" und 6¹. Die wit D bezeichnete Spannung ist der Dunkelstrom-Pegel, der zuerst ausgegeben wird und mittels der Abfrage/Halteschaltung SHB gespeichert wird. Die Fig. 5B zeigt das Ausgangssignal des Differenzverstärkers DIF, nämlich das hinsichtlich des Dunkelstroms korrigierte Signal, bei dem der Dunkelstrom-Pegel D ausgeschieden ist. Die Fig. 5C zeigt das Ausgangssignal des Hochpaßfilters HPF. Die Fig. 5D zeigt das Ausgangssignal der Absolutwertschaltung ABS. Die Fig. 5E zeigt das Ausgangssignal der Quadrierschaltung SQR, wobei die durch die gestrichelten Linien dargestellten Trapeze die Art der Änderung der Verstärkung der Quadrierschaltung SQR innerhalb des Bildfelds

in Übereinstimmung mit der Form des von der vorstehend beschriebenen Fensterfunktions-Generatorschaltung WIN

3UI992 .

-Off- . DE 1632

Ί erzeugten Fensters*darstellen. Die Fig. 5F zeigt das Ausgangssignal der Integrierschaltung INT, wobei Pegel A (8'")_v B (8") und C (8¹) den Bildschärfen an den jeweiligen Lichtempfangsteilen 6¹", 6" bzw. 6¹ entsprechen. Im einzelnen entsprechen die Pegel A, B und C in Fig. 5F den Pegeln der Kurven 8'", 8" und 8' in der Fig. IC an der Stelle 9.

Ι« Die Pegel A, B und C werden mittels der vorstehend genannten Umsetzschaltung A/D in digitale Daten umgesetzt und in die Zentraleinheit CPU eingegeben. Die Zentraleinheit CPU berechnet die Verhältnisse zwischen den Pegeln A, B und C in Übereinstimmung von im Voraus eingegebenen Bedingungen für den. Zustand scharfer Einstellung, den Naheinstellungszustand, den Weiteinstellungszustand und die Unterbrechung der Entscheidung. Grundlegend werden bei dem Zustand scharfer Einstellung die Bedingungen B > A, B > C und A=C erfüllt. Bei dem Naheinstellungszustand ist die Bedingung C > A erfüllt, während bei dem Weiteinstellungszustand die Bedingung A > C erfüllt ist. Die Zentraleinheit CPU unterscheidet, welche Bedingungen erfüllt sind, und gibt ein Ausgangssignal ab, das einem dieser drei Zustände entspricht. Als Algorithmus für die

Entscheidung in der Zentraleinheit CPU kann der Algorithmus angewandt werden, der in der deutschen Patentanmeldung P 30 19 901.0 (die der US-Patentanmeldung Ser.No. 151 533 vom 19.Mai 1980 entspricht) oder in der am 16. Ok-

3Q tober 1981 von Shinji Sakai, Nobuhiko Shinoda, Takao Kinoshita, Kazuya Hosoe und Takashi Kawabata eingereichten US-Patentanmeldung beschrieben ist (die der japanischen Patentanmeldung Nr. 144 782/1980 entspricht).

3U1992 *$

DE 1632

Das ■· Ausgangssignal der Zentraleinheit CPU wird an die Anzeigeschaltung DISP angelegt. Die Anzeigeschaltung DISP umfaßt hauptsächlich eine logische Schaltung und eine Treiberschaltung zur Ansteuerung von Anzeigevorrichtungen wie Leuchtdioden. Bei diesem Ausführungsbeispiel schaltet in Übereinstimmung mit den Befehlen aus der Zentraleinheit CPU die Anzeigeschaltung DISP im Falle des Zustands scharfer Einstellung eine Leuchtdiode LEDB und im Falle einer Naheinstellung bzw. einer Weiteinstellung eine Leuchtdiode LEDC bzw. LEDA ein, um damit anzuzeigen, daß das Abbildungsobjektiv 1 in dem Zustand scharfer Einstellung, einem Naheinstellungszustand oder einem Weiteinstellungszustand steht. Ein Schutzwiderstand R ist zum Schutz der Leuchtdioden LEDA bis LEDC bei der Speisung mit einer Spannung 15

V eingefügt. Bei dem beschriebenen Ausführungsbeispiel werden zwar Leuchtdioden verwendet, jedoch können Flüssigkristall-Anzeigevorrichtungen, elektrochrome Anzeigevorrichtungen oder dergl. verwendet werden.

Die Fig. 19 zeigt eine für die Scharfeinstellung des Aufnahmeobjektivs einer Kamera geeignete Scharfeinstellungs-Meßanzeige mit einem Sucherfeld-Rahmen 19 der Kamera, einer Feldmarkierung 20, die die Stelle des Bildfelds darstellt, und einer Markierung 21, die den Zustand scharfer Einstellung des Aufnahmeobjektivs darstellt. Die in Fig. 2 gezeigte Leuchtdiode LEDB wird unmittelbar hinter der Markierung 21 angeordnet. Pfeilmarken 22 und

23 geben den Naheinstellungszustand bzw. den Weiteinstel-30

lungszustand wieder (wobei die Pfeile die Drehrichtung

einer Entfernungsskala des Aufnahmeobjektivs für dessen Verstellung aus der unscharfen Einstellung in die scharfe Einstellung angeben). Die in Fig. 2 gezeigten Leuchtdio- ^₅ den LEDC und LEDA werden unmittelbar hinter den Pfeilmar-

3U1992 _9C

-&Γ- DE 1632

kierungen 20 und -22 bzw. 23 angeordnet. Auf diese Weise kann die Bedienungsperson den Einstellzustand des Aufnahmeobjektivs durch einfaches Beobachten des Aufleuchtens

einer dieser Markierungen feststellen. Wenn die den Zu-5

stand scharfer Einstellung darstellende Markierung 21 aufleuchtet, wird der Fokussiervorgang unterbrochen. Wenn die Pfeilmarkierung 22 oder 23 aufleuchtet, muß lediglich die Entfernungsskala . bzw. Entfernungswählscheibe in der durch die Pfeilmarkierung 22 oder 23 angetriebenen Richtung gedreht werden, bis die Scharfeinstellungs-Markierung 21 aufleuchtet.

Der Aufbau des Zeitsteuergenerators TMGE wird anhand der Fig. 6 und 7 beschrieben.

Nach Fig. 6 dient ein Schaltungsteil aus einem Vorwärts/

Rückwärts-bzw. Zweiwegzähler UDC, einem Zahler CNTl, einer programmierbaren logischen Anordnung PLAl und ODER-Gliedern Gl und G3 sowie einem UND-Glied G2 hauptsächlich dazu, die Sammelzeit bzw. Integrationszeit des CCD-Wandlers 6 einzuregeln. Der Zweiwegzähler UDC wird im Ansprechen auf einen Befehl zur Integrationszeitverkürzung aus der Integrationszeit-Steuerschaltung AGC in die Vorwärts-Zählart und im Ansprechen auf einen Integrationszeitverlängerungs-Befehl in die Rückwärts-Zählart geschaltet. Der Zweiwegzähler UDC wird so gesteuert, daß er nur dann, wenn von der Integrationszeit-Steuerschaltung· AGC ein Integrationszeit-Änderungsbefehl ausgegeben wird, einen

Impuls zu einem später beschriebenen vorbestimmten Zeit-30

punkt zählt, um eine unterschiedliche Integrationszeit einzustellen. Der Zähler CNTl zählt eine Impulsfolge A aus einem Impulsgenerator PG. Wenn der Zählstand des Zählers CNTl einen vorbestimmten Wert erreicht, der durch das Ausgangssignal des Zweiwegzählers UDC eingestellt wird, erzeugt die logische Anordnung PLAl einen Steuerimpuls, der über das ODER-Glied G3 ausgegeben wird. Das Ausgangssignal des ODER-Glieds G3 wird der Takttreiber-

-2*- DE 1632

^ schaltung CLKD zugeführt, woraufhin diese einen Startimpuls (Schiebeimpuls) zum Einleiten der Ausgabe der Signale aus, dem Wandler 6 erzeugt. Der Startimpuls wird dem Wandler 6 zugeführt. Die Kurvenform des Ausgangssignals

** des ODER-Glieds G3 ist in der Fig. 7(b) gezeigt.

Ein RS-Flip-Flip FFl erzeugt ein Steuersignal für die Takttreiberschaltung CLKD, um damit normalerweise den

Wandler 6 in den Löschzustand zu versetzen und den Lösch-10

zustand nur während der Zeitdauer aufzuheben, während der die Signalintegration bzw. Signalsammlung erforderlich ist. Das Flip-Flop FFl wird durch das vorangehend beschriebene Betriebsbefehlsignal SViAF gesetzt, das über ein ODER-Glied G4 zugeführt wird, oder durch ein Impulssignal zur Wiederholung des Funktionsvorgangs, das mit einer später beschriebenen vorbestimmten Zeitsteuerung erzeugt wird. Das Flip-Flop FFl wird durch das Ausgangssignal des ODER-Glieds G3 rückgesetzt. Das in Fig. 7(a) gezeigte "Q-Ausgangssignal des Flip-Flops FFl wird der Takttreiberschaltung CLKD als Steuersignal zugeführt. Der CCD-Wandler 6 hat ein Überlaufablaß-Schaltglied, das entsprechend dem Q-Ausgangssignal des Flip-Flops FFl
durchgeschaltet bzw. gesperrt wird (nämlich bei hohem Pegel des Ausgangssignals durchgeschaltet und bei niedrigem Pegel des Ausgangssignals gesperrt wird); dadurch wird die Integration der Signal-Ladung mittels des Wandlers 6 gesteuert. Das in der Fig. 7 (a) gezeigte Intervall, während dem das Q-Ausgangssignal des Flip-Flops FFl niedrigen Pegel hat, entspricht der Signal-Ladungs-Integrationszeit von dem vorbestimmten Zeitpunkt des Setzens des Flip-Flops FFl bis zum Zeitpunkt der Abgabe des Impulses aus dem ODER-Glied G3. Da der Zeitpunkt der Abgabe des Impulses aus dem ODER-Glied G3 durch das Aus-

2«

■-aar- de 1632

gangssignal des Zweiwegzählers UDC gesteuert wird, wird die Signal-Ladungs-Integrationszeit des Wandlers 6 durch das Au.sgangssignal des Zweiwegzählers UDC eingeregelt. Das Q-Ausgangssignal des Flip-Flops FFl wird dem Zähler CNTl als Rücksetzsignal zugeführt. Daher führt der Zähler CNTl den Zählvorgang nur während des Intervalls aus, während dem dasQ-Ausgangssignal des Flip-Flops FFl niedrigen Pegel hat, und wird bei anderen Bedingungen rückgesetzt gehalten.

Der Schaltungsteil mit einem Zähler CNT2, einer programmierbaren logischen Anordnung PLA2, ODER-Gliedern G5 bis G8 und RS-Flip-Flops FF2 bis FF5 dient hauptsächlich da-

■5 zu, die jeweiligen Teile und die Gesamtablauffolge bei der in Fig. 2 gezeigten Schaltung zu steuern. Der Zähler CNT2 zählt eine Impulsfolge B aus dem Impulsgenerator PG. Bei diesem Ausführungsbeispiel ist der CCD-Wandler 6 ein mit einer einzigen Phase angesteuerter Wandler. Die Impulsfolge B wird auch der Takttreiberschaltung CLKD zugeführt, die aus der Impulsfolge B Ansteuerungstaktimpulse (Übertragungs-Taktimpulse) zur Speisung des Wandlers 6 erzeugt. Zwischen den Zählstand des Zählers CNT2 und der Ansteuerung (Ladungsübertragung) besteht eine 1:1 - Übereinstimmung. Die Impulsfolge B wird ferner der Abfrage/Halteschaltung SHA als Abrufimpulse zugeführt. Die programmierbare logische Anordnung PLA2 ist so programmiert, daß nach der Abgabe des Impulses aus dem ODER-Glied G3 auf dem Zählausgangssignal des Zählers CNT2 beruhende Impulse an jeweiligen Anschlüssen a bis η zu den jeweils in der Fig. 7 gezeigten Zeiten a bis η abgegeben werden. Im Ansprechen auf die Ausgangssignale aus den gc Anschlüssen a, e und i der logischen Anordnung PLA2 erzeugt das ODER-Glied G5 ein Ausgangssignal, das an die

-SfT- DE 1632

SetzanschlüGse der'Flip-Flops FF2 und FF3 angelegt wird. Im Ansprechen auf die Ausgangssignale aus den Anschlüssen b, f und j der logischen Anordnung PLA erzeugt das ODER-Glied G6 ein Ausgangssignal, das an den Rücksetzanschluß des Flip-Flops FF3 und an den Setzanschluß des Flip-Flops FF4 angelegt wird. Im Ansprechen auf die Ausgangssignale aus den Anschlüssen c, g und k der logischen Anordnung PLA2 erzeugt das ODER-Glied G7 ein Ausgangssignal , das an die Rücksetzanschlüsse der Flip-Flops FF2

und FF4 sowie an tlen Setzanschluß des Flip-Flops FF5 angelegt wird. Im Ansprechen auf die Ausgangssignale aus den Anschlüssen d, h und 1 der logischen Anordnung PLA2 erzeugt das ODER-Glied G8 ein Ausgangssignal, das an den Rücksetzanschluß des Flip-Flops FF5 angelegt wird* Die Q-Ausgangssignale der Flip-Flops FF2 bis FF5 und das "Q-Ausgangssignal des Flip-Flops FF4 sind in den Fig. 7(c) bis 7(g) gezeigt, und zwar in Gegenübersetzung zu den in Fig. 7(b) gezeigten Zeiten, während welchen von den jeweiligen Lichtempfangsteilen 6'", 6" und 6' des Wandlers 6 die Signale abgegeben werden. Das Q-Ausgangssignal (Fig.7(c)) des Flip-Flops FF2 wird der Ausgleichseinstellschaltung BA zugeführt. Das Intervall hohen Pegels des Q-Ausgangssignals des Flip-Flops FF3 (Fig. 7 Cd))

entspricht dem Dunkelstrom-Bit an dem Ende der jeweiligen Ausgangssignale der Lichtempfangsteile 6'", 6" und 6' und wird der Abfrage/Halteschaltung SHB als Abrufimpuls zugeführt. Das Q-Ausgangssignal des Flip-Flops FF3 wird

ferner der Integrierschaltung INT als Rücksetzsignal zuo 0 _iam^

geführt. Das Intervall niedrigen Pegels des Q-Ausgangssignals des Flip-Flops FF4 (Fig.7(e)) entspricht den wirksamen Bildsignal-Bits der Ausgangssignale der jeweiligen Lichtempfangsteile 6'", 6" und 6¹ und wird dem Hochpaßfilter HPF als Rückstellsignal bzw. Sperrsignal züge-

-•ST- DE 1632

führt. Auf diese¹-Weise wird das Hochpaßfilter HPF nur während des Intervalls niedrigen Pegels des Q-Ausgangssignajs des Flip-Flops FF4 aus dem Rückstell-bzw. Sperrzustand gelöst. Das Q-Ausgangssignal des Flip-Flops FF4 (Fig. 7(f)) wird der Integrierschaltung INT als ein Integrierbefehlssignal zugeführt. Das Q-Ausgangssignal des Flip-Flops FF5 (Fig. 7(g)) wird der Umsetzschaltung A/D als A/D-Umsetzbefehl zugeführt. Das Ausgangssignal des ODER-Glieds G5 wird der Umsetzschaltung A/D als Rücksetz-

signal zugeführt. Das Ausgangssignal des ODER-Glieds G3 wird der Zentraleinheit CPU als Abtastimpuls für die
Speicherung des Ausgangssignals der Umsetzschaltung A/D zugeführt. Das Ausgangssignal am Anschluß m (Fig. 7(h)) der logischen Anordnung PLA2 wird dem UND-Glied G2 als Zählimpuls für den Zweiwegzähler UDC sowie der Integrationszeit-Steuerschaltung AGC und der Zentraleinheit CPU als Zwischenspeicherimpuls zur Zwischenspeicherung der Ausgangssignale derselben zugeführt. Das Ausgangssignal an dem Anschluß η (Fig.7(i)) der logischen Anordnung PLA2 wird einem ODER-Glied G4 als Setzsignal für das Flip-Flop FFl sowie der Integrationszeit-Steuerschaltung AGC als Rücksetzsignal für ein in dieser Schaltung -enthaltenes Flip-Flop zugeführt. Das Q-Ausgangssignal dieses Flip-Flops FFl (nämlich das aus dem in Fig. 7(a) gezeigten Q-Ausgangssignal invertierte Signal) wird dem Zähler CNT2 als Rücksetzsignal zugeführt. Wenn der Zähler CNTl in der Zählungsfreigabe-Betriebsart ist, ist der Zähler CNT2

in den Rücksetzzustand versetzt. Wenn der Zähler CNTl 30

in dem Rücksetzzustand ist, ist der Zähler CNT2 in der Zählungsfreigabe-Betriebsart. Der Zählstand des Zählers CNT2 wird an die Fensterfunktions-Generatorschaltung WIN ausgegeben. Im Ansprechen auf das Zählstand-Ausgangssignal des Zählers CNT2 führt die Fensterfunktions-Generatorschaltung WIN eine Verstärkungssteuerung in der Weise

DE 1632

aus,· daß sich die, Verstärkung der Quadrierschaltung SQR gemäß der Darstellung in Fig. 7(j) ändert.

Nun wird anhand der Fig. 8 der Aufbau der Integrationszeit-Steuerschaltung AGC beschrieben; in dieser

Schaltung wird ein RS-Flip-Flop FF6 durch ein Ausgangssignal hohen Pegels aus dem Vergleicher COMPA gesetzt, während ein RS-Flip-Flop FF7 durch ein Ausgangssignal hohen Pegels aus dem Vergleicher COMPB gesetzt wird. Diese beiden Flip-Flops FF6 und FF7 werden durch ein Ausgangssignal hohen Pegels aus dem Anschluß η (Fig.7(i)) der logischen Anordnung PLA2 in dem in Fig. 6 gezeigten Zeitsteuergenerator TMGE rückgesetzt. Im Ansprechen auf ein Ausgangssignal hohen Pegels an dem Anschluß m (Fig.

7 (h)) der logischen Anordnung PLA2 in dem Zeitsteuergenerator TMGE wird von einem D-Flip-Flop FF8 das Q-Ausgangssignal des Flip-Flops FF6 sowie von einem D-Flip-Flop FF9 das Q-Ausgangssignal des Flip-Flops FF7 zwi-

schengespeichert. Der hohe Pegel des Q-Ausgangssignals des D-Flip-Flops FF8 gibt eine Verkürzung der Samme 1-bzw. Integrationszeit an, während der hohe Pegel des Q-Ausgangssignals des D-Flip-Flops FF9 eine Verlängerung der Integrationszeit angibt. Diese Ausgangssignale werden an Zählart-Einstellanschlüsse U und D des Zweiwegzählers UDC in dem in Fig. 6 gezeigten Zeitsteuergenerator TMGE angelegt.

Anhand der Fig. 9 wird ein Beispiel für die Absolutwertschaltung ABS des Ermittlungssystems beschrieben.

Gemäß dem in der Fig. 9 gezeigten Aufbau der Absolutwertschaltung wird dem Gate eines Feldeffekttransistors FETl ein Eingangsstrom ilN zugeführt. Das Gate eines Feldef-

DE 1632

fekttransistors FE.T2 wird auf einem Bezugspotential VREF gehalten. Über diesen Transistor FET2 fließt ein konstanter Strom iD/2. Das Source-Potential des Transistors FET2 wird mittels eines Transistors Tr4 bestimmt. Das Source-

Potential des Transistors FETl wird mittels eines Transistors Tr3 bestimmt. Der Transistor Tr3 bildet zusammen mit einem Transistor Tr2 eine Stromspiegelschaltung. Der Transistor Tr4 bildet zusammen mit einem Transistor Tr6 gleichfalls eine Stromspiegelschaltung. Eine weitere

Stromspiegelschaltung ist aus einem Transistor TrI zusammen mit einem Transistor Tr5 gebildet. Somit fließt ständig über die Transistoren Tr2, Tr3, Tr4 und Tr6 der Strom iD/2. Daher arbeitet die Absolutwertschaltung ABS unabhängig von dem Eingangsstrom ilN so, daß das Gate-Potential des Transistors FETl gleich dem Gate-Potential VREF des Transistors FET2 ist. Beim Fließen des Eingangsstroms ilN wird über einen Transistor Trl2 und einen Widerstand R3 der Eingangsstrom als Ausgangsstrom iOUT gewonnen.

Dieser Ausgangsstrom iOUT fließt aus dem Ausgangsanschluß als ein Strom, der gleich dem Strom ist, der über einen Transistor TrIO fließt, welcher zusammen mit einem Transistor Tr9 eine Stromspiegelschaltung bildet. Daher gilt unabhängig von der Richtung des Eingangsstroms ilN die Gleichung iOUT = | ilN 1 , so daß der Absolutwert des Eingangsstroms erzielt wird. Transistoren Tr7 und Tr8 bilden zusammen mit einem Widerstand Rl eine Vorspannungsschaltung , die die Basispotentiale der Transistoren TrIl und

Trl2 konstant hält.
30

Anhand der Fig. 10 wird nun ein Ausführungsbeispiel für die Quadrierschaltung SQR des Ermittlungssystems beschrieben.
35

DE 1632

V/enn bei der Quadrierschaltung SQR mit dem in Fig. 10 gezeigten Aufbau ein Eingangsstrom ilN fließt, kann der Basisstrom ib von Transistoren Trl3, Trl4, Trl5 und Trl6

durch
ib = I0.e^K*^Vb

ausgedrückt werden, wobei Vb die Potentialdifferenz zwischen Basis und Emitter ist und IO und K Konstanten sind. Der Kollektorstrom ic der Transistoren Trl3, Trl4, Trl5 und Trl6 kann durch

. ■

ic = ß«ib
ausgedrückt werden, wobei ß der Verstärkungsfaktor eines Verstärkers Al ist. Wenn das Kollektorpotential des Transistors Trl3 durch V dargestellt ist, wird die Basis-Emitter-Potentialdifferenz der Transistoren Trl3 und Trl4 zu V/2. Da der Eingangsstrom ilN im wesentlichen gleich dem Kollektorstrom der Transistoren Trl3 und Trl-4 ist, wird der Eingangsstrom zu:

in = ß.IO.e^K"^V/2

Falls andererseits über den Transistor Trl6 ein Bezugsstrom iO fließt, die Basis und der Kollektor des Transi- stors Trl6 mit dem nichtinvertierenden Eingang des Verstärkers Al verbunden sind und der invertierende Eingang des Verstärkers Al mit seinem Ausgang sowie mit dem Emitter des Transistors Trl5 verbunden ist, wird die Ausgangsspannung zu VO, wobei VO die Basis-Emitter-Potentialdif-

ferenz des Transistors Trl6, nämlich die Spannung an dem nichtinvertierenden Eingang des Verstärkers Al ist. Daher gilt

io = ß.I0.e^K'^V0

Daraufhin wird der Ausgangsstrom iOUT„ nämlich der Kollek-

3U1992

-36- DE 1632

tors'trom des Transistors Trl5 zu:

iOUT = ß.lO.e^K(V-^VO)

Aus diesen Zusammenhängen ergibt sich:
iOUT = (ß.IO)²e^KV/ß.IO'e^KVO

= iIN²/i0

Daher wird ein zu ilN proportionaler Ausgangsstrom erzielt, so daß sich für ein gegebenes Eingangssignal ein 10

quadriertes Ausgangssignal ergibt.

Da jedoch diese Quadrierschaltung so ausgebildet sein muß, daß der Verstärker Al mit der Basis-Emitter-Potentialdifferenz der Transistoren, nämlich einer Spannung 15

in der Größenordnung von Hunderten mV arbeitet, erhält der Verstärker der Quadrierschaltung SQR des Ermittlungssystems eine besondere Gestaltung. Diese besondere Gestaltung des Verstärkers Al ist. in der Fig. 11 gezeigt. Wie

2Q aus der Fig. 10 ersichtlich ist, besteht für die Gestaltung des Verstärkers Al die Bedingung, daß die Ausgabe nur in der Richtung des Stromflusses erfolgt. Für einen nichtinvertierenden Eingang +VIN und einen invertierenden Eingang -VIN sind Eingangsstufen jeweils aus einem Paar von Darlingtonschaltungen aus Transistoren Trl7 und Trl9 bzw. Transistoren Trl8 und Tr20 gebildet. Daher hat der Verstärker einen Gleichphasen-Eingangssignalbereich von OV oder darunter. Aufgrund der durch einen Transistor Tr25 gebildeten Ausgangsstufe mit offenem Kollektor kann

der Verstärker Al so betrieben werden, daß er eine außerordentlich niedrige Ausgangsspannung, nämlich ungefähr die Kollektor-Emitter-Sättigungsspannung VCE-SAT (von ungefähr 0,2V) abgibt. Transistoren Tr21 und Tr22 bilden eine Stromspiegelschaltung und wirken als Belastung des Differenzverstärkers, da sie als Eingangsstufe der Tran-

3H1992

-3β·- DE 1632

sistoren Trl9 und, Tr2O wirken. Der Kollektor des Transistors Tr21 ist mit der Basis eines Transistors Tr23 verbunden. Damit wird das Ausgangssignal der ersten Stufe des Verstärkers in einen galvanisch bzw. direkt gekoppelten Verstärker aus Transistoren Tr23, Tr24 und Tr25 eingegeben. Als Ausgangsspannung VOUT wird die Spannung an dem Kollektor des Transistors Tr25 erzielt. Ein Kondensator Cl dient zur Phasenkompensation.

Die Fig. 12 zeigt die Zusammenschaltung aus der Absolutwertschaltung ABS, der Quadrierschaltung SQR und dem Hochpaßfilter HPF, das vor die Absolutwertschaltung ABS geschaltet ist. Die Absolutwertschaltung ABS und die Quadrierschaltung SQR sind durch strichpunktierte Linien umrahmt dargestellt. Das Ausgangssignal IQUT der Quadrierschaltung wird in die Integrierschaltung INT eingegeben. Das Ausgangssignal des Hochpaßfilters HPF wird der Absolutwertschaltung ABS zugeführt. Das Hochpaßfilter HPF

2Q weist einen Widerstand R3 und einen Kondensator C2 auf. Ferner enthält das Hochpaßfilter HPF einen Halbleiterschalter SWl, der im Ansprechen auf das Q-Ausgangssignal des Flip-Flops FF4 (Fig.7(e)) der Zeitsteuerschaltung TMGE nach Fig. 6 zum Anfangszeitpunkt des Lichtempfangs mittels der jeweiligen Lichtempfangsteile des CCD-Wandlers 6 geöffnet wird. Ein Verstärker A2 dient als Puffer. Wenn der Schalter SWl geschlossen wird, geht die Wirkung des Widerstands R3, nämlich die Funktion des Hochpaßfilters verloren. Zu einem Zeitpunkt, an welchem ein Signal von dem Lichtempfangsteil her eingegeben wird, wird der Schalter SWl geöffnet, so daß durch den Widerstand R3 und den Kondensator C2 das Hochpaßfilter gebildet ist. Zur Unterbrechung der Funktion des Hochpaßfilters könnte zwar

allein der Schalter SWl dienen, jedoch ist dies im Hin-35

blick auf die Impedanzanpassung an die vorhergehende Stu-

DE 1632

f e, Tiamlich den D.iff erenzverstärker DIF nicht zweckdienlich. Da ferner eine Voreinstellung dadurch erfolgt, daß der Kondensator C2 plötzlich geladen wird, wird ein momentaner starker Stromfluß notwendig. Daher hat bei diesem

^ Ausführungsbeispiel der Verstärker A2 eine hohe Eingangsimpedanz und eine niedrige Ausgangsimpedanz.

Die Fig. 13 und 14 zeigen zwei Beispiele für das Abschneiden von Eingangssignalen niedrigen Pegels und Störungen

bzw. Rauschsignalen in der Weise, daß der Eingangssignal-Schwellwertpegel der Quadrierschaltung SQR bestimmt wird.

: Bei dem in Fig. 13 gezeigten Beispiel ist eine Konstantstromschaltung Il vorgesehen, die einen Eingangsstrom ilN aus der Quadrierschaltung SQR aufnimmt und einen konstanten Strom, nämlich einen geringen Strom iDBDl abgibt. Die Fig. 15A zeigt die Eingangs/Ausgangs-Kennlinie der in Fig. 13 gezeigten Schaltung. Bei dem in Fig. 14 gezeigten Beispiel ist eine Konstantstromschaltung 12 vorgesehen, die einen konstanten Strom iDBD2 an den Ausgang der Quadrierschaltung SQR abgibt. Eine Diode Dl ist mit der in der Fig. 14 gezeigten Polarität eingefügt. Wenn bei diesem Schaltungsaufbau iOUT kleiner als iDBD2 ist, wird

der Ausgangsstrom zu 0, so daß damit ein Schwellwertpegel 25

eingestellt wird. Die Fig. 15B zeigt die Eingangs/Ausgangs-Kennlinie bei diesem Schaltungsaufbau.

Die Fig. 16 zeigt die Zusammenschaltung der Quadrierschaltung SQR mit der Fensterfunktions-Generatorschaltung WIN, welche die Verstärkung der Quadrierschaltung SQR in Übereinstimmung mit den Stellen in den Lichtempfangsteilen des CCD-Wandlers 6 verändert. Ein Ausgangssignal iWF der Fensterfunktions-Generatorschaltung WIN wird in den nichtinvertierenden Eingang des Verstärkers Al der Quadrier-

3U1992 -*-- ^: - -^:

-■β«·- DE 1632

schaltung SQR eingegeben. In Übereinstimmung mit Änderungen des Ausgangssignal iWF ändert sich der anhand der Fig. 10 beschriebe Bezugsstrom iO, wodurch sich die Ver-

Stärkung der Quadrierschaltung SQR ändert. 5

Die Fig. 17 zeigt den Aufbau der Fensterfunktions-Generatorschaltung WIN. Ein Decodierer DEC empfängt aus dem Zähler CNT2 des Zeitsteuergenerators TMGE nach Fig. 6 Signale, die den Stellen bzw. Positionen in den Lichtempfangsteilen des Wandlers 6 entsprechen. Daraufhin gibt ' entsprechend den Orten der fotoelektrischen Wandlerelemente der Lichtempfangsteile des CCD-Wandlers 6 der Decodierer DEC an seinen Ausgangsanschlüssen DO, Dl, ...., Dm

. _ Signale in Form von Kombinationen aus "1" und "0" ab,

wie sie in der Fig. 18 (a) gezeigt sind. Von Transistoren Tr¹O bis Tr'm wird ein Transistor Tr'n durchgeschaltet, der an seiner Basis ein Ausgangssignal "1",aus einem Anschluß Dn empfängt. In 1 ^-Übereinstimmung zu den Transistören Tr¹O' bis TrVm¹ sind Transistoren Tr¹¹O bis Trⁿrn angeordnet, die an ihren Basen mit der Bezugsspannung VO gespeist sind. Daher entspricht eine Differenz iWFn zwischen dem über den Transistor Tr'n (der einer der Transistoren Tr¹O bis Tr'm ist) zu einem Widerstand^:

R'n fließenden Strom und dem über einen Transistor Tr"n zu dem Widerstand R'n fließenden Strom dem Ausdruck: ■

iWFn = (VO - VBE)/R'η

wobei VBE die Basis-Emitter-Potentialdifferenz des Transi-

stors Tr"n ist. Daher entspricht der zu Transistoren Tr26 und Tr27 fließende Gesamtausgangsstrom iWF dem Ausdruck:

iWF =2iWFn = S (VO - VBE)/R¹ η · 35

3H1992

-«ar- DE 1632

Dami't wird iWF entsprechend der Kombination von "1" und "O" der jeweiligen Decodiererausgangssignale an den Ausgängen Ίλη bestimmt. Die Fig. 18 (a) zeigt ein Beispiel

für die Kombinationen aus den Werten "1" und "0" des Deco-5

diererausgangssignals. Auf diese Weise wird der Eingangssignalpegel· des Verstärkers Al der Quadrierschaltung SQR und daher gemäß der Darstellung in der Fig. 18 (c) die Verstärkung der Quadrierschaltung SQR in Übereinstimmung mit der Größe von iWF gemäß der Darstellung in der Fig. 18 (b) verändert, wodurch die Fensterfunktions-Wirkung erzielt wird.

Ein Scharfeinstellungs-Ermittlungssystem hat eine Signal-¹^ verarbeitungsschaltung zum Verarbeiten von Ausgangssignalen fotoelektrischer Wandlerelemente. Die Signalverarbeitungsschaltung hat eine Schaltungsanordnung zur Bildung eines Absolutwerts des Ausgangssignals und zur Erzeugung

eines potenzierten Werts aus dem Absolutwert. Diese Schal-20

tungsanordnung ist so aufgebaut, daß sie in der Strom-Betriebsart arbeitet.

Leerseite

Claims (1)

1. Patentansprüche

   1.- Scharfeinstellungs-Ermittlungssystem zur Ermittlung"^ ines Zustands der Scharfeinstellung eines optischen Abbildungssystems auf ein Objekt, gekennzeichnet durch eine Bildabtasteinrichtung (6), die ein mittels des optischen Abbildungssystems (1) erzeugtes Objektbild abtastet, um ein die Strahlungsverteilung des Bilds darstellendes zeitlich serielles Abtastsignal zu erzeugen, und eine Verarbeitungs-Schal tungseinrichtung (Fig.2), die das zeitlich serielle Abtastsignal aus der Bildabtasteinrichtung verarbeitet, um ein einen Abbildungszustand des Objektbilds darstellendes Ausgangssignal zu erzeugen, wobei die Schaltungseinrichtung eine erste Schaltung (HPF, ABS) zur Ermittlung einer zeitlichen Änderung des zeitlich seriellen Abtastsignals und eine zweite Schaltung (SQR) aufweist, die die mittels der ersten Schaltung ermittelte Änderung in nichtlinearer Weise anhebt und die so aufgebaut ist, daß sie in einer Strom-Betriebsart arbeitet.

   2. System nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Schaltung (SQR) eine Potenzierschaltung aufweist.

   VI/22

   Deutsche Bank (München) KIo 51/61070

   Dresdner Bank (München) Klo. 3939844

   Postscheck (München) Kto. 670--«3-β04

   -&- DE 1632

   "3. System nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Schaltung (SQR) eine Quadrierschaltung aufweist.

   4. System nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die erste Schaltung eine Hochpaßfilterschaltung (HPF) zur Entnahme zeitlich wechselnder Komponenten des zeitlich seriellen Abtastsignals und eine Absolutwertschaltung (ABS) zur Bildung eines Absolutwerts

   des Ausgangssignals der Hochpaßfilterschaltung aufweist, wobei die Absolutwertschaltung so aufgebaut ist, daß sie in einer Strom-Betriebsart arbeitet, und daß die zweite Schaltung (SQR) galvanisch an die Ausgangsstufe der Absolutwertschaltung angeschlossen ist, um auf nichtlineare Weise das Ausgangssignal der Absolutwertschaltung anzuheben.

   5. System nach einem der vorangehenden Ansprüche, ^O gekennzeichnet durch eine Eingangssignal-Schwellwert-Einstelleinrichtung (II; 12) zum Einstellen eines Eingangssignal-Schwellwertpegels der zweiten Schaltung (SQR) mittels eines Stromwerts (iDBDl; iDBD2).

   6. System nach einem der vorangehenden Ansprüche, gekennzeichnet durch eine Verstärkungssteuereinrichtung (WIN) zum Verändern der Verstärkung der zweiten Schaltung (SQR) im Zusammenhang mit der Bildabtastung mittels der

   Bildabtasteinrichtung (6).
   30

   7. System nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Schaltungseinrichtung
   (Fig.2) eine dritte Schaltung (INT) zum Integrieren des Ausgangssignals der zweiten Schaltung (SQR) über einen

   -/T- DE 1632

   vorbestimmten Eildabtastbereich der Bildabtasteinrichtung (6) aufweist, wobei die dritte Schaltung das den Abbildungszustand des Objektbilds darstellende Ausgangssignal erzeugt.