DE3141182C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Einrichtung zur Ermittlung eines Fokussierzustands eines optischen Abbildungssystems, mit einer Sensoreinrichtung zur Erfassung einer Abbildung eines Objekts und einer Ermittlungsschaltung zur Ermittlung des Ausgangssignals der Sensoreinrichtung nach jeweiligem Ablauf einer Zeitdauer und wiederholten Erzeugung eines den jeweiligen Fokussierzustand angebenden Fokussierzustandssignals in Abhängigkeit vom Ausgangssignal der Sensoreinrichtung.

Aus der DE-OS 28 01 495 ist eine Einrichtung dieser Art zur Ermittlung des Fokussierzustands eines optischen Abbildungssystems bekannt, die eine Photosensoranordnung mit elektrischer Ladungsspeicherung zur Abtastung erhaltener Objektbilder und Erzeugung entsprechender Bildsignale aufweist. Eine erste Detektorschaltung vergleicht diese Bildsignale mit einem ersten Referenzwert und erzeugt ein erstes Steuersignal, wenn der ermittelte Bildsignal-Spitzenwert diesen ersten Referenzwert überschreitet, während eine zweite Detektorschaltung die Bildsignale mit einem zweiten Referenzwert vergleicht und beim Unterschreiten dieses Referenzwertes ein zweites Steuersignal abgibt. In Abhängigkeit von der Abgabe des ersten Steuersignals erfolgt sodann eine Verkleinerung der Speicher- bzw. Integrationszeit der Photosensoranordnung, während bei Anstehen des zweiten Steuersignals eine Vergrößerung der Integrationszeit der Photosensoranordnung eingesteuert wird. Auf diese Weise soll die Integrationszeit der Photosensoranordnung der in der Regel schwankenden Objekthelligkeit automatisch angepaßt, d. h. bei einem hellen Objekt verkürzt und bei einem dunklen Objekt entsprechend verlängert werden.

Die eigentliche Fokussierzustandsermittlung erfolgt hierbei jedoch in direkter Abhängigkeit von den in der eingesteuerten Integrationszeit entsprechenden Zeitintervallen jeweils erhaltenen Ausgangssignalen der Photosensoranordnung und ist demzufolge auch direkt von etwaigen Schwankungen dieser Bildsignale abhängig.

Derartige Bildsignalveränderungen treten z. B. bei Verwendung einer solchen Einrichtung in Verbindung mit einer Kamera bereits bei unruhiger Kamerahandhabung und dadurch gegebenen geringfügigen Objektbildveränderungen auf und können eine genaue, stabile Scharfeinstellungsermittlung oder Scharfeinstellungssteuerung z. B. des Kameraobjektivs erheblich erschweren oder gar unmöglich machen.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Einrichtung der eingangs genannten Art zur Ermittlung eines Fokussierzustands eines optischen Abbildungssystems derart auszugestalten, daß eine von kurzfristigen Objektbildveränderungen weitgehend unabhängige, stabilisierte Ermittlung eines vorliegenden Fokussierzustands gewährleistet ist.

Diese Aufgabe wird erfindungsgemäß gelöst durch eine Speicherschaltung zur Speicherung eines Fokussierzustandssignals aus einer jeweiligen, vorgegebenen Anzahl von der Ermittlungsschaltung abgegebener Fokussierzustandssignale und durch eine Auswerteschaltung zur Bestimmung des Fokussierzustands in Abhängigkeit von der vorliegenden Kombination eines von der Ermittlungsschaltung abgegebenen neuen Fokussierzustandssignals und des in der Speicherschaltung gespeicherten Fokussierzustandssignals.

Bei der zyklisch erfolgenden Fokussierzustandsermittlung liegt somit einerseits das erhaltene neue Fokussierzustandssignal und andererseits das gespeicherte Ergebnis der jeweils vorherigen Fokussierzustandsermittlung in Form des gespeicherten Fokussierzustandssignals vor, so daß durch Auswertung dieser beiden Fokussierzustandssignale eine zweckmäßige Festlegung eines resultierenden Fokussierzustandssignals erfolgen kann. Ist z. B. bei der vorherigen Fokussierzustandsermittlung bereits das Vorliegen des Scharfeinstellzustands eines Kameraobjektivs und bei der darauf folgenden aktuellen Fokussierzustandsermittlung eine Abweichung von diesem Scharfeinstellungszustand ermittelt worden, so beruht die ermittelte Abweichung vom Scharfeinstellungszustand wahrscheinlich auf sporadischen, kurzfristigen Veränderungen des Objektbildes, die demzufolge als irrelevant und vernachlässigbar bewertet werden können. In einem solchen Falle kann daher auf das Ergebnis der unmittelbar vorhergehenden Fokussierzustandsermittlung zurückgegriffen und das hierbei erhaltene Fokussierzustandssignal zur Gewährleistung einer stabilen Meßwertbildung aufrechterhalten werden.

In den Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung wiedergegeben.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.

Es zeigt

Fig. 1A eine schematische Darstellung der optischen Anordnung eines Ausführungsbeispiels der Einrichtung zur Ermittlung eines Fokussierzustands eines optischen Abbildungssystems,

Fig. 1B eine schematische Darstellung einer photoelektrischen Sensoreinrichtung, die bei der Einrichtung gemäß Fig. 1A Verwendung findet,

Fig. 1C Veränderungen der Bildschärfe an drei Positionen der photoelektrischen Sensoreinrichtung gemäß Fig. 1B in Abhängigkeit von einer Objektivverstellung bei der optischen Anordnung gemäß Fig. 1A,

Fig. 2 ein Blockschaltbild eines Ausführungsbeispiels der Einrichtung zur Ermittlung eines Fokussierzustands eines optischen Abbildungssystems, bei dem das in den Fig. 1A bis 1C veranschaulichte Prinzip der Fokussierzustandsermittlung Anwendung findet,

Fig. 3 ein Ausführungsbeispiel einer Abgleichschaltung der Schaltungsanordnung gemäß Fig. 2,

Fig. 4A bis 4C Signalverläufe zur Veranschaulichung der Arbeitsweise eines Fenstervergleichers der Schaltungsanordnung gemäß Fig. 2,

Fig. 5A bis 5F Ausgangssignalverläufe bei wesentlichen Bauelementen der Schaltungsanordnung gemäß Fig. 2,

Fig. 6 ein Ausführungsbeispiel eines Zeitsteuergenerators der Schaltungsanordnung gemäß Fig. 2,

Fig. 7 Ablauf-Steuersignale des Zeitsteuergenerators gemäß Fig. 6,

Fig. 8 eine schematische Darstellung, die die Anwendung der Einrichtung zur Ermittlung eines Fokussierzustands eines optischen Abbildungssystems bei einer Kamera veranschaulicht,

Fig. 9A und 9B Ausführungsbeispiele für eine Anzeigesteuerschaltung der Schaltungsanordnung gemäß Fig. 2,

Fig. 10 ein Blockschaltbild eines weiteren Ausführungsbeispiels der Einrichtung zur Ermittlung eines Fokussierzustands eines optischen Abbildungssystems,

Fig. 11 ein Ausführungsbeispiel einer Speicher- und Auswerteschaltung der Schaltungsanordnung gemäß Fig. 10,

Fig. 12 ein Beispiel für den Speicherinhalt eines Festspeichers der Speicher- und Auswerteschaltung gemäß Fig. 11,

Fig. 13 ein Blockschaltbild eines weiteren Ausführungsbeispiels der Einrichtung zur Ermittlung eines Fokussierzustands eines optischen Abbildungssystems,

Fig. 14 ein Ausführungsbeispiel einer Anzeigehelligkeits- Modulierschaltung der Schaltungsanordnung gemäß Fig. 13, und

Fig. 15 eine schematische Darstellung der Anzeigehelligkeitsmodulation mittels der Anzeigehelligkeits- Modulierschaltung gemäß Fig. 14.

Nach Fig. 1A hat ein Abbildungsobjektiv 1 eine optische Achse 1′. In dem optischen Weg des Abbildungsobjektivs 1 ist ein Strahlenteiler 2 angeordnet, der teildurchlässige Abschnitte bzw. Flächen 2′ und 2′′ sowie eine Totalreflexions- Fläche 2′′′ hat. Das aus dem Abbildungsobjektiv 1 austretende Licht fällt auf die teildurchlässige Fläche 2′ und wird dann mittels dieser, der teildurchlässigen Fläche 2′′ und der Totalreflexions-Fläche 2′′′ in drei gesonderte Lichtstrahlenbündel 3, 4 und 5 aufgeteilt. Wenn die teildurchlässige Fläche 2′ ungefähr ein Drittel des einfallenden Lichts durchläßt und die restlichen beiden Drittel reflektiert, und die teildurchlässige Fläche 2′ ungefähr die Hälfte des einfallenden Lichts durchläßt und die andere Hälfte des einfallenden Lichts reflektiert, ist die Energie der drei aufgeteilten Lichtstrahlenbündel 3, 4 und 5 im wesentlichen die gleiche. Eine Sensoreinrichtung in Form eines fotoelektrischen Wandlers 6 hat drei Lichtempfangsteile 6′, 6′′ und 6′′′.

Wenn der Konvergenzpunkt der Lichtstrahlen 3 der Punkt 7 ist, so ist ersichtlich, daß die Konvergenzpunkte der Teil-Lichtstrahlen 4 und 5 die Punkte 7′ bzw. 7′′ sind. Wenn der Konvergenzpunkt 7′ der Lichtstrahlen 4, die mittels der teildurchlässigen Flächen 2′ und 2′′ reflektiert und getrennt sind, mit dem Lichtempfangsteil 6′′ zusammenfällt, liegt der Konvergenzpunkt 7 der am Lichtempfangsteil 6′ einfallenden Lichtstrahlen 3 hinter dem Lichtempfangsteil 6′, während der Konvergenzpunkt 7′′ der am Lichtempfangsteil 6′′′ einfallenden Lichtstrahlen 5 vor dem Lichtempfangsteil 6′′′ liegt. Die Abweichungen dieser Konvergenzpunkte von den Lichtempfangsteilen werden gleich, wenn die Abstände zwischen den teildurchlässigen Flächen 2′ und 2′′ bzw. zwischen der teildurchlässigen Fläche 2′′ und der Totalreflexions-Fläche 2′′′ gleich sind. Demzufolge wird die Bildschärfe am Lichtempfangsteil 6′′ maximal, während die Bildschärfen an den Lichtempfangszeilen 6′ und 6′′′ geringer werden, jedoch gleichartig sind.

Bei einer Verstellung des Abbildungsobjektivs 1 längs der optischen Achse 1′ ändern sich die Bildschärfen an den Lichtempfangsteilen 6′, 6′′ und 6′′′ gemäß der Darstellung in Fig. 1C. In Fig. 1C, in der die Verstellung des Aufnahmeobjektivs 1 an der Abszisse und die Bildschärfe an der Ordinate aufgetragen ist, bilden die die Bildschärfe-Änderungen an den Lichtempfangsteilen 6′, 6′′ bzw. 6′′′ darstellenden Kurven 8′, 8′′ bzw. 8′′′ Scheitelwerte bzw. Maxima. Der in Fig. 1A dargestellte Zustand entspricht der in Fig. 1C gezeigten Stelle 9. Falls die Lichtempfangsfläche des Lichtempfangsteils 6′ des fotoelektrischen Wandlers 6 so angeordnet ist, daß sie im wesentlichen mit der vorbestimmten Brennebene des Abbildungsobjektivs 1 (der Filmebene im Falle einer Kamera) zusammenfällt, wird der Zustand scharfer Einstellung des Abbildungsobjektivs 1 bei den in Fig. 1A gezeigten Bedingungen erfaßt, nämlich dann, wenn die Zusammenhänge zwischen den Bildschärfen an den jeweiligen Lichtempfangsteilen 6′, 6′′ und 6′′′ den an der Stelle 9 in Fig. 1C gezeigten entsprechen. Aus Fig. 1C ist ersichtlich, daß die Zusammenhänge zwischen den durch die Kurven 8′ und 8′′′ dargestellten Bildschärfen je nach Lage der Bildebene des Abbildungsobjektivs 1 vor oder hinter dem Lichtempfangsteil 6′ umgekehrt bzw. gegensinnig sind. Auf diese Weise kann ein Naheinstellungszustand oder ein Weiterstellungszustand erfaßt werden.

Fig. 1B ist eine Vorderansicht des fotoelektrischen Wandlers 6, bei dem die jeweiligen Lichtempfangsteile 6′, 6′′ und 6′′′ beispielsweise bandförmige geradlinige Ladungskopplungs-Schaltungen (CCD) aufweisen. Die Lichtempfangsteile sind jedoch hinsichtlich ihrer Form nicht auf die dargestellte Form beschränkt.

Auf diese Weise wird ein Scharfeinstellungs-Ermittlungssystem erhalten, das den Strahlenteiler 2 und den fotoelektrischen Wandler 6 mit den drei Lichtempfangsteilen 6′, 6′′ und 6′′′ hat. Fig. 2 zeigt ein Blockschaltbild einer elektrischen Schaltung, mit der Bitsignale der Lichtempfangsteile 6′, 6′′ und 6′′′ eingelesen werden, Schärfesignale gewonnen werden und das Ausmaß der Bildschärfe an drei Orten unterschieden wird.

Nach Fig. 2 hat der in Fig. 1 gezeigte fotoelektrische Wandler 6 eine Ladungskoppelschaltung (CCD) mit drei Lichtempfangsteilen 6′, 6′′ und 6′′′. Für den Betrieb des Wandlers 6 wird von einer Takttreiberschaltung CLKD eine Folge von Taktsignalen zugeführt. Diese Taktsignale werden zum Herbeiführen einer Folge von Funktionsvorgängen des Wandlers 6 zugeführt, wie einer Integration, einer Übertragung, einer Rückstellung usw. in einer vorbestimmten Aufeinanderfolge. Die über eine vorbestimmte Zeitdauer im Wandler 6 gespeicherte Ladung wird an der Ausgangsstufe des Wandlers 6 in eine Spannung umgesetzt und danach als Bildsignal über einen zur Unterdrückung von Störungen dienenden Kondensator C in eine Abgleichschaltung BA eingegeben. Diese den drei Lichtempfangsteilen 6′, 6′′ und 6′′′ entsprechenden Bildsignale des Wandlers 6 werden zeitlich aufeinanderfolgend in einer Reihenfolge ausgelesen, die durch den Aufbau des Wandlers 6 bestimmt ist.

Die Abgleichschaltung BA hat gemäß der Darstellung in Fig. 3 einen Multiplexer 11 mit bekanntem Aufbau sowie drei veränderbare Widerstände 12, 13 und 14. Nach Fig. 3 werden die Bildsignale dem Multiplexer 11 über die veränderbaren Widerstände 12, 13 bzw. 14 zugeführt. Ansprechend auf ein über einen Eingang 16 aufgenommenens Synchronisiersignal nimmt der Multiplexer 11 die den jeweiligen Lichtempfangsteilen 6′, 6′′ bzw. 6′′′ entsprechenden Bildsignale über den veränderbaren Widerstand 12, 13 bzw. 14 auf, und gibt sie an einen Verstärker 17 ab. Mit den veränderbaren Widerständen 12, 13 und 14 wird der Abgleich der Bildsignale für die Lichtempfangsteile 6′, 6′′ und 6′′′ gesteuert. Die Ausgangssignale der Widerstände 12, 13 bzw. 14 werden über den Multiplexer 11 in den Verstärker 17 eingegeben, in welchem mittels eines Gegenkopplungswiderstandes 18 entsprechend den Widerstandsverhältnissen die Verstärkung für die jeweiligen Bildsignale gesteuert wird, wonach die Bildsignale in die nächstfolgende elektrische Schaltung eingegeben werden. Der Abgleich der Bildsignale ist zweckdienlich, wenn hinsichtlich der mittels des Strahlenteilers 2 aufgeteilten drei Lichtstrahlenbündel 3, 4 und 5 eine Unausgewogenheit bzw. Ungleichheit besteht. Das Synchronisiersignal wird an den Eingang 16 von einem Zeitsteuergenerator TMGE angelegt. Bei diesem Ausführungsbeispiel werden zwar drei veränderbare Widerstände verwendet, es können jedoch auch zwei veränderbare Widerstände dazu verwendet werden, zwei Bildsignale im Verhältnis zum übrigen Bildsignal abzugleichen.

Die Signalverarbeitung erfolgt entsprechend einer Folge von Synchronisiersignalen, die vom Zeitsteuergenerator TMGE zugeführt werden. Ansprechend auf ein Arbeitsbefehlssignal SWAF für die Inbetriebnahme der Schaltung (das im Falle einer Kamera synchron mit dem Drücken eines Verschlußauslöseknopfs in eine erste Stellung erzeugt wird) und ein Einschalt- Löschsignal PUC erzeugt der Zeitsteuergenerator TMGE die verschiedenartigen Synchronisiersignale für die jeweiligen Schaltungsblöcke in einer vorbestimmten Reihenfolge. Der Zeitsteuergenerator TMGE kann bekannten Aufbau haben und muß lediglich die Synchronisiersignale erzeugen, die für den Betrieb der Schaltung bei diesem Ausführungsbeispiel geeignet ist. Die Takttreiberschaltung CLKD arbeitet gleichfalls in Abhängigkeit von den Signalen des Zeitsteuergenerators TMGE.

Die mittels der Abgleichschaltung BA abgeglichenen Bildsignale werden in eine erste Abtast/Speicherschaltung SHA eingegeben, die die Bildsignale vom Wandler 6 formt.

Abhängig von einem mit der Ausgabe der Bildsignale aus dem Wandler 6 synchronen Abfrageimpuls vom Zeitsteuergenerator TMGE ruft die erste Abtast/Speicherschaltung SHA den Pegel der jeweiligen Bildsignale ab und speichert diesen.

Da der eingesetzte CCD-Wandler 6 einen Halbleiter aufweist, beeinflußt die Temperatur und die Integrationszeit des Wandlers 6 den Dunkelstrom. Daher enthält das Bildsignal einen Dunkelstrom-Pegel, der dem der Menge des einfallenden Lichts entsprechenden Signal überlagert ist. Somit enthält das Bildsignal eine Stör- bzw. Rauschkomponente. Ein Teil des Lichtempfangsteils des CCD-Wandlers 6 wird mittels einer Aluminiummaske oder dergleichen abgedeckt und das von diesem abgedeckten Teil abgegebene Signal als Dunkelstrom- Pegel betrachtet. Dann wird die Differenz zwischen dem Ausgangssignal aus dem nicht abgedeckten Lichtempfangsteil und dem Ausgangssignal aus dem abgedeckten Teil (das nachstehend als "Dunkelstrom-Bit" bezeichnet wird), d. h. dem Dunkelstrom-Pegel gebildet, um eine Beeinflussung durch den Dunkelstrom zu verhindern. Das (nicht gezeigte) Dunkelstrom-Bit ist am Ende eines jeden der Lichtempfangsteile 6′, 6′′ und 6′′′ des Wandlers 6 angeordnet, so daß dieses Bit zuerst ausgegeben wird. Eine zweite Abtast/Speicherschaltung SHB ruft die Ausgangspegel dieser Dunkelstrom-Bits ab und speichert die Pegel. Die zweite Abtast/Speicherschaltung SHB empfängt vom Zeitsteuergenerator TMGE Befehle für die Speicherung des Ausgangspegels. Ein Differenzverstärker DIF nimmt die Ausgangssignale der beiden Abtast/Speicherschaltungen SHA und SHB auf und bildet die Differenz zwischen diesen beiden eingegebenen Ausgangssignalen. Die als Ausgangssignale des Differenzverstärkers DIF erhaltenen Bildsignale sind Signale, deren Dunkelstrom-Pegel unterdrückt ist und die korrekt der Menge des einfallenden Lichts entsprechen.

Das Ausgangssignal des Differenzverstärkers DIF wird in ein Hochpaßfilter HPF sowie in zwei Vergleicher COMPA und COMPB eingegeben. Dem Vergleicher COMPA wird eine Bezugsspannung VA zugeführt, während dem Vergleicher COMPB eine Bezugsspannung VB zugeführt wird. Die beiden Vergleicher COMPA und COMPB bilden einen Fenstervergleicher.

Die Arbeitsweise des Fenstervergleichers wird nun anhand der Fig. 4A bis 4C beschrieben. Diese Figuren zeigen den Zusammenhang zwischen dem Spitzenwert des hinsichtlich des Dunkelstrom-Pegels kompensierten bzw. korrigierten Bildsignals (das nachstehend als korrigiertes Bildsignal bezeichnet wird) und den Bezugsspannungen VA und VB, wobei an der Abzisse die Zeit aufgetragen ist und an der Ordinate die Spannungen aufgetragen sind. Die in Fig. 4A durch Pfeile bei 6′′′, 6′′ und 6′ dargestellten Bereiche stellen die Zeiten dar, bei denen die Bildsignale für die Lichtempfangsteile 6′′′, 6′′ bzw. 6′ abgegeben werden. Nach Fig. 4A übersteigt ein Teil des korrigierten Bildsignals (für 6′′) die Bezugsspannungen VA und VB, so daß der Signalpegel zu hoch ist. In diesem Fall haben die Ausgangssignale der Vergleicher COMPA und COMPB beide hohen Pegel. Nach Fig. 4B ist das korrigierte Bildsignal niedriger als die Bezugsspannung VB, so daß der Signalpegel zu niedrig ist. In diesem Fall haben die Ausgangssignale der Vergleicher COMPA und COMPB beide niedrigen Pegel. Nach Fig. 4C liegt der Spitzenwert des korrigierten Bildsignals zwischen den Bezugsspannungen VA und VB, so daß ein geeigneter Pegel vorliegt. In diesem Fall hat nur das Ausgangssignal des Vergleichers COMPB hohen Pegel, während das Ausgangssignal des Vergleichers COMPA niedrigen Pegel hat. Wenn die Bezugsspannungen VA und VB so gewählt werden, daß ein geeigneter Pegel des hinsichtlich des Dunkelstroms korrigierten Signals eingestellt wird, gibt die Kombination aus hohem oder niedrigem Pegel der Ausgangssignale der Vergleicher COMPA und COMPB die Brauchbarkeit des Pegels des korrigierten Signals an. Wenn bei diesem Ausführungsbeispiel VA < VB ist und die Ausgangssignale der Vergleicher COMPA und COMPB beide hohen Pegel haben, zeigt dies an, daß das hinsichtlich des Dunkelstroms korrigierte Signal einen zu hohen Pegel einschließlich eines Sättigungspegels hat. Wenn die Ausgangssignale der beiden Vergleicher COMPA und COMPB niedrigen Pegel haben, zeigt dies an, daß der Pegel des korrigierten Signals zu niedrig ist. Nur wenn das Ausgangssignal des Vergleichers COMPA niedrigen Pegel und das Ausgangssignals des Vergleichers COMPB hohen Pegel hat, ist damit angezeigt, daß das hinsichtlich des Dunkelstroms korrigierte Signal einen geeigneten Pegel hat.

Die Ausgangssignale der Vergleicher COMPA und COMPB werden einer Integrationszeit-Steuerschaltung AGC zugeführt, die den geeigneten Pegel des korrigierten Signals dadurch aufrecht erhält, daß sie bei einem zu hohen Pegel die Integrationszeit des Wandlers 6 verkürzt und bei einem zu niedrigen Pegel die Integrationszeit verlängert. Ansprechend auf ein Synchronisiersignal vom Zeitsteuergenerator TMGE erfaßt die Integrationszeit-Steuerschaltung AGC den Zustand der Ausgangssignale der Vergleicher COMPA und COMPB zu Zeitpunkten, bei denen die hinsichtlich des Dunkelstroms korrigierten Signale für die Lichtempfangsteile 6′, 6′′ und 6′′′ abgegeben werden. Aufgrund des Ausgangssignalzustands der Vergleicher COMPA und COMPB gibt die Integrationszeit - Steuerschaltung AGC an den Zeitsteuergenerator TMGE ein Befehlssignal zum Verkürzen oder Verlängern der Integrationszeit ab. Ansprechend auf das Befehlssignal schaltet der Zeitsteuergenerator TMGE die Takttreiberschaltung CLKD so, daß bei der nächsten Signalausgabe aus dem Wandler 6 die Integrationszeit des Wandlers 6 verkürzt oder verlängert ist.

Das Hochpaßfilter HPF bewertet das Ausmaß der Änderung des Bildes und entnimmt als ersten Schritt zur Bewertung der Bildschärfe dem Bildsignal die Hochfrequenzkomponenten. Der Zeitsteuergenerator TMGE führt dem Hochpaßfilter HPF ein Synchronisiersignal zu, das mit der Zeitsteuerung der Eingabe der den Lichtempfangsteilen 6′, 6′′ und 6′′′ des Wandlers 6 entsprechenden Bildsignale synchron ist. Dies dient dazu, am Hochpaßfilter HPF die Erzeugung eines Ausgangssignals zu verhindern, das von der Bildschärfe unabhängig ist und durch einen plötzlichen Wechsel des Signals in der Anfangsperiode verursacht wird. Mit diesem Synchronisiersignal wird das Hochpaßfilter HPF zeitweilig zurückgeschaltet.

Das Ausgangssignal des Hochpaßfilters HPF wird über eine Absolutwertschaltung ABS einer Quadrierschaltung SQR zugeführt. Die Absolutwertschaltung ABS bildet den Absolutwert des Ausgangssignals des Hochpaßfilters HPF. Da sowohl eine positive als auch eine negative Änderung des Bildsignals auftreten kann ("Dunkel" auf "Hell" und "Hell" auf "Dunkel"), würde in dem Fall, daß das Ausgangssignal des Hochpaßfilters HPF einer später beschriebenen Integrierschaltung INT direkt bzw. unverändert zugeführt wird, die Ausgangssignale einander aufheben und das die Bildschärfe darstellende Signal in Abhängigkeit vom Bildmuster zu Null werden. Um dies zu verhindern, ist die Absolutwertschaltung ABS eingefügt. Bei der Quadrierschaltung SQR können beispielsweise die nichtlinearen Eingangs/Ausgangs-Kennlinien eines Halbleiters genutzt werden. Die Quadrierschaltung SQR bewirkt, das Spitzen-Ausgangssignal des Hochpaßfilters zu betonen und zu bewerten, d. h. den Zustand, bei dem die zeitliche Änderung des Bildsignals groß und die Bildschärfe hoch ist. Die Quadrierschaltung SQR ist an eine Fensterfunktions-Generatorschaltung WIN angeschlossen. Dies dient dazu, durch Absenken des Bewertungsgewichts für die Bildschärfe nahe dem Rand des Bildfelds die Einführung von Fehlern in die normale Schärfebewertung zu verhindern, wenn als Teil eines unscharfen Bilds ein außerhalb des Bildfelds gelegenes Objekt in das Bildfeld eintritt. Ferner dient dies auch dazu, die Entstehung eines Übergangsfehlers zu verhindern, wenn aufgrund einer verschwommenen Abbildung oder eines "Verwackelns" des vom Abbildungsobjekts 1 erzeugten Bilds ein weiteres Objekt in das Bildfeld eintritt. Das Ausgangssignal der Fensterfunktions-Generatorschaltung WIN steuert die Verstärkung der Quadrierschaltung SQR so, daß sie am Rand des Bildfelds niedrig und in der Mittel hoch ist. Auf diese Weise steuert in Abhängigkeit von einem mit der Ablaufsteuerung der Lichtempfangsteile 6′, 6′′ und 6′′′ des Wandlers 6 synchronen Steuersignal vom Zeitsteuergenerator TMGE die Fensterfunktions-Generatorschaltung WIN die Verstärkung der Quadrierschaltung SQR in Übereinstimmung mit dem entsprechend dem Ort im Bildfeld festgelegten Verhältnis.

Das Ausgangsmaterial der Quadrierschaltung SQR, das die angehobenen bzw. betonten Schärfedaten enthält, wird in die Integrierschaltung INT eingegeben, die eine Integration für die gesamte Fläche der Lichtempfangsteile ausführt und die Bildschärfe an jedem der Lichtempfangsteile angibt. Der Integrierschaltung INT wird ferner vom Zeitsteuergenerator TMGE ein Synchronisiersignal zugeführt, so daß die Integration und die Rückstellung der Integration zu Zeitpunkten ausgeführt werden, die den Lichtempfangsteilen 6′, 6′′ und 6′′′ bzw. der Signalausgabe aus diesen entsprechen. Auf diese Weise entspricht das Ausgangssignal der Integrierschaltung INT dem elektrischen Ausgangssignal bezüglich der Schärfe der jeweiligen Bilder in Übereinstimmung mit der Reihenfolge der Ausgabe aus den Lichtempfangsteilen 6′, 6′′ und 6′′′ des Wandlers 6.

Das analoge Ausgangssignal der Integrierschaltung INT wird in eine Analog-Digital-Umsetzerschaltung A/D zur Umsetzung in einen digitalen Wert eingegeben, so daß die Signalverarbeitung erleichtert wird, die von einer Zentraleinheit CPU zur Unterscheidung des Zustands scharfer Einstellung, eines Naheinstellungszustands oder eines Weiteinstellungszustands des Abbildungsobjektivs 1 vorgenommen wird.

Die Fig. 5A bis 5F zeigen Ausgangssignale der jeweiligen Schaltungsblöcke, die die analoge Verarbeitung der Folge der die Bildschärfe darstellenden Signale verdeutlichen, beginnend mit dem Auslesen der Bildsignale aus den Lichtempfangsteilen 6′, 6′′ und 6′′′ des CCD-Wandlers 6 (dem Bildfeld für drei Bilder) bis zur Integration in der Integrierschaltung INT.

In den Fig. 5A bis 5F ist an der Abszisse die Zeit aufgetragen, während an der Ordinate in beliebigen Einheiten die Spannung oder der Strom von Ausgangssignalen aufgetragen ist. Die in Fig. 5A durch die Pfeile bei 6′, 6′′ und 6′′′ dargestellten Bereiche stellen die Zeiten dar, bei denen die den Lichtempfangsteilen 6′, 6′′ und 6′′′ des Wandlers 6 entsprechenden Signale abgegeben und verarbeitet werden. Der Zustand der jeweiligen Bilder entspricht dem Zustand scharfer Einstellung des Abbildungsobjektivs 1, wobei die Bildschärfe am Lichtempfangsteil 6′′, d. h. die an der Stelle 9 in Fig. 1C gezeigte Schärfe, am höchsten ist. Die Fig. 5A bis 5F zeigen den Zustand der Signalausgabe aus dem Wandler 6 nur einmal, jedoch werden diese Signale wiederholt abgegeben.

Fig. 5A zeigt das Bildsignal, das vom Wandler 6 abgegeben wird und über die Abtast/Speicherschaltung SHA gelangt ist. Die Reihenfolge der Ausgabe der Bildsignale für die Lichtempfangsteile ist 6′′′, 6′′ und 6′. Die mit D bezeichnete Spannung ist der Dunkelstrom-Pegel, der zuerst abgegeben und mittels der Abtast/Speicherschaltung SHB gespeichert wird. Fig. 5B zeigt das Ausgangssignal des Differenzverstärkers DIF, d. h. das hinsichtlich des Dunkelstroms korrigierte Signal, bei dem der Dunkelstrom-Pegel D unterdrückt ist. Fig. 5C zeigt das Ausgangssignal des Hochpaßfilters HPF. Fig. 5D zeigt das Ausgangssignal der Absolutwertschaltung ABS. Fig. 5E zeigt das Ausgangssignal der Quadrierschaltung SQR, wobei die durch gestrichelte Linien dargestellten Trapeze die Art der Änderung der Verstärkung der Quadrierschaltung SQR innerhalb des Bildfelds in Übereinstimmung mit der Form des von der vorstehend beschriebenen Fensterfunktions-Generatorschaltung WIN erzeugten Fensters darstellen. Die Fig. 5F zeigt das Ausgangssignal der Integrierschaltung INT, wobei Pegel A (8′′′), B (8′′) und C (8′) den Bildschärfen an den jeweiligen Lichtempfangsteilen 6′′′, 6′′ bzw. 6′ entsprechen. Im einzelnen entsprechen die Pegel A, B und C in Fig. 5F den Pegeln der Kurven 8′′′, 8′′ und 8′ in Fig. 1C an der Stelle 9.

Die Pegel A, B und C werden mittels der vorstehend genannten Umsetzerschaltung A/D in digitale Daten umgesetzt und in die Zentraleinheit CPU eingegeben. Die Zentraleinheit CPU berechnet die Verhältnisse zwischen den Pegeln A, B und C in Übereinstimmung mit vorab eingegebenen Bedingungen für den Zustand scharfer Einstellung, den Naheinstellungszustand, den Weiteinstellungszustand und die Unterbrechung der Entscheidung. Grundlegend werden bei dem Zustand scharfer Einstellung die Bedingungen B < A, B < C und A = C erfüllt. Bei dem Naheinstellungszustand ist die Bedingung C < A erfüllt, während bei dem Weiteinstellungszustand die Bedingung A < C erfüllt ist. Die Zentraleinheit CPU unterscheidet, welche Bedingungen erfüllt sind, und gibt ein Ausgangssignal ab, das einem dieser drei Zustände entspricht.

Das Ausgangssignal der Zentraleinheit CPU wird einer Anzeigesteuerschaltung CONT zugeführt. Ansprechend auf das die Änderung der Integrationszeit des Wandlers 6 darstellende Signal der Integrationszeit-Steuerschaltung AGC überträgt die Anzeigesteuerschaltung CONT die Bedingungen von der Zentraleinheit CPU zu einer Anzeigeschaltung DISP. Falls die Bildhelligkeit plötzlich hoch wird und sich die Integrationszeit verkürzt, kann in diesem Moment zumindest ein Teil des Bildsignals in die oder den Bereich der Sättigung geraten, woraus sich ein fehlerhaftes oder instabiles Ausgangssignal ergibt. Um das zu verhindern, sperrt in diesem Fall die Anzeigesteuerschaltung CONT die Übertragung des Signals zur Anzeigeschaltung DISP. Wenn dagegen die Bildhelligkeit plötzlich niedrig wird, kann zwar das Bildsignal niedrig werden, jedoch entsteht seltener ein fehlerhaftes Ausgangssignal. In einem solchen Fall überträgt die Anzeigesteuerschaltung CONT die Ansteuerungssignale von der Zentraleinheit CPU zur Anzeigeschaltung DISP. Die Anzeigesteuerschaltung CONT kann so arbeiten, daß sie das unmittelbar vorhergehende Ausgangssignal speichert, wenn sich die Integrationszeit verkürzt. Einzelheiten des Aufbaus der Anzeigesteuerschaltung CONT werden später beschrieben. Das Ausgangssignal der Anzeigesteuerschaltung CONT wird in die Anzeigeschaltung DISP eingegeben. Die Anzeigeschaltung DISP umfaßt hauptsächlich eine logische Schaltung und eine Treiberschaltung zur Ansteuerung von Anzeigevorrichtungen wie Leuchtdioden. Ansprechend auf die Befehle aus der Zentraleinheit CPU schaltet bei dem beschriebenen Ausführungsbeispiel die Anzeigeschaltung DISP bei scharfer Einstellung eine Leuchtdiode LEDA ein. Im Naheinstellungszustand bzw. im Weiteinstellungszustand schaltet die Anzeigeschaltung DISP eine Leuchtdiode LEDB bzw. eine Leuchtdiode LEDC ein, um damit anzuzeigen, daß das Abbildungsobjektiv 1 in einem Naheinstellungszustand bzw. einem Weiteinstellungszustand steht. Ein Schutzwiderstand R ist zum Schutz der Leuchtdioden LEDA bis LEDC bei deren Speisung mit einer Spannung +V eingefügt. Bei dem beschriebenen Ausführungsbeispiel werden zwar Leuchtdioden verwendet, jedoch können gleichermaßen auch Flüssigkristall- Anzeigevorrichtungen, elektrochrome Anzeigevorrichtungen oder dergl. verwendet werden.

Der Aufbau des Zeitsteuergenerators TMGE wird nachstehend anhand der Fig. 6 und 7 beschrieben.

Nach Fig. 6 dient ein Schaltungsteil aus einem Zweirichtungszähler UDC, einem Zähler CNT 1, einer programmierbaren logischen Anordnung PLA 1 und ODER- Gliedern G 1 und G 3 sowie einem UND-Glied G 2 hauptsächlich dazu, die Integrationszeit des CCD-Wandlers 6 einzuregeln. Der Zweirichtungszähler UDC wird auf einen Befehl zur Integrationszeitverkürzung von der Integrationszeit-Steuerschaltung AGC hin in die Vorwärts- Zählart und auf einen Integrationszeitverlängerungs- Befehl hin in die Rückwärts-Zählart geschaltet. Der Zweirichtungszähler UDC wird so gesteuert, daß er nur dann, wenn von der Integrationszeit-Steuerschaltung AGC ein Integrationszeit-Änderungsbefehl abgegeben wird, einen Impuls zu einem später beschriebenen vorbestimmten Zeitpunkt zählt, um eine unterschiedliche Integrationszeit einzustellen. Der Zähler CNT 1 zählt eine Impulsfolge A von einem Impulsgenerator PG. Wenn der Zählstand des Zählers CNT 1 einen vorbestimmten Wert erreicht, der durch das Ausgangssignal des Zweirichtungszähleres UDC eingestellt wird, erzeugt die logische Anordnung PLA 1 einen Steuerimpuls, der über das ODER-Glied G 3 abgegeben wird. Das Ausgangssignal des ODER-Glieds G 3 wird der Takttreiberschaltung CLKD zugeführt, woraufhin diese einen Startimpuls (Schiebeimpuls) zum Einleiten der Ausgabe der Signale aus dem Wandler 6 erzeugt. Der Startimpuls wird dem Wandler 6 zugeführt. Der Verlauf des Ausgangssignals des ODER-Glieds G 3 ist in Fig. 7(b) gezeigt.

Es RS-Flip-Flop FF 1 erzeugt ein Steuersignal für die Takttreiberschaltung CLKD, um damit normalerweise den Wandler 6 in den Löschzustand zu versetzen und den Löschzustand nur während der Zeitdauer aufzuheben, während der die Signalintegration erforderlich ist. Das Flip-Flop FF 1 wird durch das beschriebene Betriebsbefehlssignal SWAF gesetzt, das über ein ODER-Glied G 4 zugeführt wird, oder durch ein Impulssignal zur Wiederholung des Funktionsvorgangs, das mit einer später beschriebenen vorbestimmten Zeitsteuerung erzeugt wird. Das Flip-Flop FF 1 wird durch das Ausgangssignal des ODER-Glieds G 3 rückgesetzt. Das in Fig. 7(a) gezeigte -Ausgangssignal des Flip-Flops FF 1 wird der Takttreiberschaltung CLKD als Steuersignal zugeführt. Der CCD-Wandler 6 hat ein Überlauf-Schaltglied, das entsprechend dem -Ausgangssignal des Flip-Flops FF 1 durchgeschaltet bzw. gesperrt wird (d. h. bei hohem Pegel des Ausgangssignals durchgeschaltet und bei niedrigem Pegel des Ausgangssignals gesperrt); dadurch wird die Integration der Signal-Ladung mittels des Wandlers 6 gesteuert. Das in Fig. 7(a) gezeigte Intervall, während dem das -Ausgangssignal des Flip-Flops FF 1 niedrigen Pegel hat, entspricht der Signal-Ladungs- Integrationszeit vom vorbestimmten Zeitpunkt des Setzens des Flip-Flops FF 1 bis zum Zeitpunkt der Abgabe des Impulses vom ODER-Glied G 3. Da der Zeitpunkt der Abgabe des Impulses vom ODER-Glied G 3 durch das Ausgangssignal des Zweirichtungszählers UDC gesteuert wird, wird die Signal-Ladungs-Integrationszeit des Wandlers 6 durch das Ausgangssignal des Zweirichtungszählers UDC eingeregelt. Das -Ausgangssignal des Flip-Flops FF 1 wird dem Zähler CNT 1 als Rücksetzsignal zugeführt. Daher führt der Zähler CNT 1 den Zählvorgang nur während des Intervalls aus, bei dem das -Ausgangssignal des Flip-Flops FF 1 niedrigen Pegel hat, und wird bei anderen Bedingungen rückgesetzt gehalten.

Der Schaltungsteil mit einem Zähler CNT 2, einer programmierbaren logischen Anordnung PLA 2, ODER-Gliedern G 5 bis G 8 und RS-Flip-Flops FF 2 bis FF 5 dient hauptsächlich dazu, die jeweiligen Teile und die Gesamtablauffolge bei der in Fig. 2 gezeigten Schaltung zu steuern. Der Zähler CNT 2 zählt eine Impulsfolge B vom Impulsgenerator PG. Bei diesem Ausführungsbeispiel ist der CCD-Wandler 6 ein mit einer einzigen Phase angesteuerter Wandler. Die Impulsfolge B wird auch der Takttreiberschaltung CLKD zugeführt, die aus der Impulsfolge B Ansteuerungstaktimpulse (Übertragungs-Taktimpulse) zur Speisung des Wandlers 6 erzeugt. Zwischen den Zählstand des Zählers CNT 2 und der Ansteuerung (Ladungsübertragung) besteht eine 1 : 1-Übereinstimmung. Die Impulsfolge B wird ferner der Abtast/Speicherschaltung SHA als Abrufimpulse zugeführt. Die programmierbare logische Anordnung PLA 2 ist so programmiert, daß nach der Abgabe des Impulses vom ODER- Glied G 3 auf dem Zählausgangssignal des Zählers CNT 2 beruhende Impulse an jeweiligen Ausgängen a bis n zu den jeweils in Fig. 7 gezeigten Zeiten a bis n abgegeben werden. Ansprechend auf die Ausgangssignale von den Ausgängen a, e und i der logischen Anordnung PLA 2 erzeugt das ODER-Glied G 5 ein Ausgangssignal, das an die Setzeingänge der Flip-Flops FF 2 und FF 3 angelegt wird. Ansprechend auf die Ausgangssignale von den Ausgängen b, f und j der logischen Anordnung PLA erzeugt das ODER- Glied G 6 ein Ausgangssignal, das an den Rücksetzeingang des Flip-Flops FF 3 und an den Setzeingang des Flip- Flops FF 4 angelegt wird. Ansprechend auf die Ausgangssignale von den Ausgängen c, g und k der logischen Anordnung PLA 2 erzeugt das ODER-Glied G 7 ein Ausgangssignal, das an die Rücksetzeingänge der Flip-Flops FF 2 und FF 4 sowie an den Setzeingang des Flip-Flops FF 5 angelegt wird. Ansprechend auf die Ausgangssignale von den Ausgängen d, h und l der logischen Anordnung PLA 2 erzeugt das ODER-Glied G 8 ein Ausgangssignal, das an den Rücksetzeingang des Flip-Flops FF 5 angelegt wird. Die Q-Ausgangssignale der Flip-Flops FF 2 bis FF 5 und das - Ausgangssignal des Flip-Flops FF 4 sind in den Fig. 7(c) bis 7(g) gezeigt, und zwar in Gegenüberstellung zu den in Fig. 7(b) gezeigten Zeiten, bei denen von den jeweiligen Lichtempfangsteilen 6′′′, 6′′ und 6′ des Wandlers 6 die Signale abgegeben werden. Das Q-Ausgangssignal (Fig. 7(c)) des Flip-Flops FF 2 wird der Abgleichschaltung BA zugeführt. Das Intervall hohen Pegels des Q-Ausgangssignals des Flip-Flops FF 3 (Fig. 7(d)) entspricht dem Dunkelstrom-Bit am Ende der jeweiligen Ausgangssignale der Lichtempfangsteile 6′′′, 6′′ und 6′ und wird der Abtast/Speicherschaltung SHB als Abrufimpuls zugeführt. Das Q-Ausgangssignal des Flip-Flops FF 3 wird ferner der Integrierschaltung INT als Rücksetzsignal zugeführt. Das Intervall niedrigen Pegels des -Ausgangssignals des Flip-Flops FF 4 (Fig. 7(e)) entspricht den wirksamen Bildsignal-Bits der Ausgangssignale der jeweiligen Lichtempfangsteile 6′′′, 6′′ und 6′ und wird dem Hochpaßfilter HPF als Rückstellsignal bzw. Sperrsignal zugeführt. Auf diese Weise wird das Hochpaßfilter HPF nur während des Intervalls niedrigen Pegels des -Ausgangssignals des Flip-Flops FF 4 aus dem Rückstell- bzw. Sperrzustand freigegeben. Das Q-Ausgangssignal des Flip-Flops FF 4 (Fig. 7(f)) wird der Integrationsschaltung INT als Integrierbefehlssignal zugeführt. Das Q-Ausgangssignal des Flip-Flops FF 5 (Fig. 7(g)) wird der Umsetzerschaltung A/D als A/D-Umsetzbefehl zugeführt. Das Ausgangssignal des ODER-Glieds G 5 wird der Umsetzerschaltung A/D als Rücksetzsignal zugeführt. Das Ausgangssignal des ODER-Glieds G 3 wird der Zentraleinheit CPU als Abtastimpuls für die Speicherung des Ausgangssignals der Umsetzerschaltung A/D zugeführt. Das Ausgangssignal am Anschluß m (Fig. 7(h)) der logischen Anordnung PLA 2 wird dem UND-Glied G 2 als Zählimpuls für den Zweirichtungszähler UDC sowie der Integrationszeit- Steuerschaltung AGC und der Zentraleinheit CPU als Zwischenspeicherimpuls zur Zwischenspeicherung der Ausgangssignale derselben zugeführt. Das Ausgangssignal am Anschluß n (Fig. 7(i)) der logischen Anordnung PLA 2 wird einem ODER-Glied G 4 als Setzsignal für das Flip-Flop FF 1 sowie der Integrationszeit-Steuerschaltung AGC als Rücksetzsignal für ein in dieser Schaltung enthaltenes Flip-Flop zugeführt. Das Q-Ausgangssignal dieses Flip- Flops FF 1 (d. h. das aus dem in Fig. 7(a) gezeigten -Ausgangssignal invertierte Signal) wird dem Zähler CNT 2 als Rücksetzsignal zugeführt. Wenn der Zähler CNT 1 in der Zählungsfreigabe-Betriebsart ist, ist der Zähler CNT 2 in den Rücksetzzustand versetzt. Wenn der Zähler CNT 1 im Rücksetzzustand ist, ist der Zähler CNT 2 in der Zählungsfreigabe-Betriebsart. Der Zählstand des Zählers CNT 2 wird der Fensterfunktions-Generatorschaltung WIN zugeführt. Ansprechend auf das Zählstand-Ausgangssignal des Zählers CNT 2 führt die Fensterfunktions-Generatorschaltung WIN eine Verstärkungssteuerung in der Weise aus, daß sich die Verstärkung der Quadrierschaltung SQR gemäß der Darstellung in Fig. 7(j) ändert.

Fig. 8 zeigt eine für die Scharfeinstellung des Aufnahmeobjektivs einer Kamera geeignete Scharfeinstellungs- Meßanzeige mit einem Sucherfeld-Rahmen 19 der Kamera, einer Feldmarkierung 20, die die Stelle des Bildfelds darstellt, und einer Markierung 21, die den Zustand scharfer Einstellung des Aufnahmeobjektivs darstellt. Die in Fig. 2 gezeigte Leuchtdiode LEDB wird unmittelbar hinter der Markierung 21 angeordnet. Pfeilmarken 22 und 23 geben den Naheinstellungszustand bzw. den Weiteinstellungszustand wieder (wobei die Pfeile die Drehrichtung einer Entfernungsskala des Aufnahmeobjektivs für dessen Verstellung aus der unscharfen Einstellung in die scharfe Einstellung angeben). Die in Fig. 2 gezeigten Leuchtdioden LEDC und LEDA werden unmittelbar hinter den Pfeilmarkierungen 20 und 22 bzw. 23 angeordnet. Auf diese Weise kann die Bedienungsperson den Einstellzustand des Aufnahmeobjektivs durch einfaches Beobachten des Aufleuchtens einer dieser Markierungen feststellen. Wenn die den Zustand scharfer Einstellung darstellende Markierung 21 aufleuchtet, wird der Fokussiervorgang unterbrochen. Wenn die Pfeilmarkierung 22 oder 23 aufleuchtet, muß lediglich die Entfernungsskala bzw. Entfernungswählscheibe in der durch die Pfeilmarkierung 22 oder 23 angegebenen Richtung gedreht werden, bis die Scharfeinstellungs-Markierung 21 aufleuchtet.

Anhand von Fig. 9 wird nun der Aufbau der Anzeigesteuerschaltung CONT beschrieben.

Zuerst wird anhand von Fig. 9A der Aufbau der Integrationszeit- Steuerschaltung AGC beschrieben; in dieser Schaltung wird ein RS-Flip-Flop FF 6 durch ein Ausgangssignal hohen Pegels vom Vergleicher COMPA gesetzt, während ein RS-Flip-Flop FF 7 durch ein Ausgangssignal hohen Pegels vom Vergleicher COMPB gesetzt wird. Diese beiden Flip-Flops FF 6 und FF 7 werden durch ein Ausgangssignal hohen Pegels vom Anschluß n (Fig. 7(i)) der logischen Anordnung PLA 2 in dem in Fig. 6 gezeigten Zeitsteuergenerator TMGE rückgesetzt. Ansprechend auf ein Ausgangssignal hohen Pegels vom Anschluß m (Fig. 7(h)) der logischen Anordnung PLA 2 des Zeitsteuergenerators TMGE wird von einem D-Flip-Flop FF 8 das Q-Ausgangssignal des Flip-Flops FF 6 sowie von einem D-Flip- Flop FF 9 das -Ausgangssignal des Flip-Flops FF 7 zwischengespeichert. Der hohe Pegel des Q-Ausgangssignals des D-Flip-Flops FF 8 gibt eine Verkürzung der Integrationszeit an, während der hohe Pegel des Q-Ausgangssignals des D-Flip-Flops FF 9 eine Verlängerung der Integrationszeit angibt. Diese Ausgangssignale werden an Zählart-Einstelleingänge U und D des Zweirichtungszählers UDC in dem in Fig. 6 gezeigten Zeitsteuergenerator TMGE angelegt.

Die in Fig. 9A gezeigte Anzeigesteuerschaltung CONT hat UND-Glieder G 9, G 10 und G 11, die von der Zentraleinheit CPU jeweils an einem Eingang ein Signal NF, das den Naheinstellzustand angibt, ein Signal IF, das den Zustand scharfer Einstellung angibt, bzw. ein Signal FF aufnehmen, das den Weiteinstellzustand angibt. Ein Inverter IV invertiert das Q-Ausgangssignal des D-Flip-Flops FF 8 in der Integrationszeit-Steuerschaltung AGC, wobei das Ausgangssignal des Inverters IV dem jeweils zweiten Eingang der UND-Glieder G 9 bis G 11 zugeführt wird. die Ausgangssignale der UND-Glieder G 9 bis G 11 werden der Anzeigeschaltung DISP zugeführt.

Wenn bei dem vorstehend beschriebenen Aufbau der Anzeigesteuerschaltung CONT das Ausgangssignal des D-Flip-Flops FF 8 der Integrationszeit-Steuerschaltung AGC auf hohen Pegel übergeht, d. h., dem Zeitsteuergenerator TMGE eine Verkürzung der Integrationszeit des CCD- Wandlers 6 befohlen wird, geht das Ausgangssignal des Inverters IV auf niedrigen Pegel über, so daß die Ausgangssignale der UND-Glieder G 9 bis G 11 niedrigen Pegel annehmen. Dadurch wird eine Anzeige mittels der Anzeigeschaltung DISP gesperrt.

Hierbei gibt die Zentraleinheit CPU die Signale NF, IF und FF für die Angabe des Naheinstellzustands, des Zustands scharfer Einstellung bzw. des Weiteinstellzustands jeweils in der Form hohen Pegels ab.

Bei dem in Fig. 9A gezeigten Ausführungsbeispiel der Anzeigesteuerschaltung CONT wird die Anzeige mittels der Anzeigeschaltung DISP in Abhängigkeit von einem Integrationszeit- Verkürzungsbefehlssignal gesperrt. Anstelle dieser Ausgestaltung brauchen jedoch die Anzeigezustände nicht verändert zu werden, sondern kann der unmittelbar vorhergehende Anzeigezustand beibehalten werden, wenn das Integrationszeit- Verkürzungsbefehlssignal abgegeben wird. Der Aufbau einer derartigen Ausführungsform ist in Fig. 9B gezeigt. Hierbei empfangen D-Flip-Flops FF 10, FF 11 bzw. FF 12 an ihren D-Eingängen die jeweiligen Signale NF, IF bzw. FF von der Zentraleinheit CPU. Die Q-Ausgangssignale der D-Flip-Flops FF 10, FF 11 und FF 12 werden der Anzeigeschaltung DISP zugeführt. Ein UND-Glied G 12 empfängt das Ausgangssignal des Inverters IV gemäß Fig. 9A sowie das Ausgangssignal vom Anschluß n (Fig. 7(i)) der programmierbaren logischen Anordnung PLA 2 des in Fig. 6 gezeigten Zeitsteuergenerators TMGE. Das Ausgangssignal des UND-Glieds G 12 wird den D-Flip-Flops FF 10, FF 11 und FF 12 als Zwischenspeicherungsimpuls zugeführt.

Wenn bei der Anzeigesteuerschaltung CONT von der Integrationszeit-Steuerschaltung AGC der Integrationszeit-Verkürzungsbefehl abgegeben wird, wechselt das Ausgangssignal des Inverters IV auf niedrigen Pegel. Daher wird den Flip-Flops FF 10 bis FF 12 nicht länger der Zwischenspeicherungsimpuls zugeführt, so daß der Anzeigezustand der Anzeigeschaltung DISP nicht verändert, sondern auf dem unmittelbar vorhergehenden Anzeigezustand gehalten wird.

Auf diese Weise kann entsprechend den Änderungen der Integrationszeit das Ausgangssignal des Systems stabilisiert werden. Im Falle des vorstehend beschriebenen Ausführungsbeispiels wird nur das Anzeige-Ausgangssignal für die Anzeige des Scharfeinstellungszustands stabilisiert, jedoch kann auch eine Stabilisierung eines Ausgangssignals für die automatische Scharfeinstellung des Aufnahmeobjektivs 1 erfolgen.

Anhand von Fig. 10 wird nun ein weiteres Ausführungsbeispiel des Ermittlungssystems beschrieben.

Das in Fig. 10 gezeigte Ausführungsbeispiel unterscheidet sich von dem in Fig. 2 gezeigten dadurch, daß anstelle der Anzeigesteuerschaltung CONT eine Speicher- und Auswerteschaltung FS zum Stabilisieren des Eingangssignals der Anzeigeschaltung DISP eingesetzt ist.

Fig. 11 zeigt ein Ausführungsbeispiel der Speicher- und Auswerteschaltung FS, die einen Festspeicher ROM aufweist. Fig. 12 zeigt ein Beispiel für den Inhalt des Festspeichers ROM, der entsprechend der Kombination aus den Zuständen des letzten bzw. zuletzt bestehenden Signals und des jüngsten bzw. soeben eintreffenden Signals die Ausgabeform der Anzeigeschaltung DISP bestimmt. Hinsichtlich der zu verwendenden Daten (bzw. Signale) besteht keine Einschränkung auf das in Fig. 12 gezeigte Beispiel; es ist vielmehr auch möglich, Daten heranzuziehen, die von der Anzeigeschaltung DISP n-malig vor den jüngsten Daten erhalten werden. Die Ausgabe wird zwar besser stabilisiert, wenn n größer ist, jedoch ergibt ein größerer Wert von n eine Herabsetzung des Ansprechvermögens. Daher muß n in geeigneter Weise gewählt werden.

Falls die Integrationszeit lang ist, wird das Ansprechen langsam, falls nur die jüngsten Daten verwendet werden. Aus diesem Grund wird bei dem in Fig. 11 gezeigten Beispiel die Integrationszeit in vier Bereiche aufgeteilt und die Anzahl der Datensignale entsprechend den jeweiligen Bereichen verändert.

Gemäß Fig. 11 werden nach jedem Abfragevorgang bzw. Abtastvorgang von der Zentraleinheit CPU die Signale NF, IF bzw. FF abgegeben, die den Naheinstellzustand, den Zustand scharfer Einstellung bzw. den Weiteinstellzustand darstellen. Die Aufgabe der Zentraleinheit CPU hat vier Arten von Zuständen: eines der Signale NF, IF oder FF hat hohen Pegel oder alle Signale haben niedrigen Pegel (keine Anzeigeausgabe erzielbar). Die Signale werden einem D-Flip-Flop DFF 1 zugeführt. Anprechend auf das in Fig. 7(i) gezeigte Signal vom Anschluß n der programmierbaren logischen Anordnung PLA 2 in dem in Fig. 6 gezeigten Zeitsteuergenerator TMGE wird von der Zentraleinheit CPU das Berechnungsergebnis abgegeben. Danach wird das Signal in dem Festspeicher ROM zwischengespeichert und ferner einem D-Flip-Flop DFF 2 der nächsten Stufe zugeführt. Ansprechend auf die Zeitsteuersignale vom Zeitsteuergenerator TMGE werden die jüngsten Daten, die letzten Daten und die (n -1) Daten vor den jünsten Daten übertragen. Gleichzeitig werden diese Daten in den Festspeicher ROM eingegeben und die dem Inhalt des Festspeichers ROM entsprechenden Ausgabedaten an die als nachfolgende Stufe geschaltete Anzeigeschaltung DISP abgegeben.

Das Ausgangssignal des Zweirichtungszählers UCD des Zeitsteuergenerators TMGE nach Fig. 6 wird einem Decodierer DCD zugeführt, wo es in Daten für vier Stufen umgesetzt wird, die entsprechend der Länge der Integrationszeit durch Signale A und B in zwei Bits bestimmt sind. Die Integrationszeit wird somit entsprechend den Kombinationen aus hohen und niedrigen Pegeln der Ausgangssignale A und B des Decodierers DCD in vier Stufen unterteilt. Entsprechend den auf diese Weise bestimmten Stufen wird die Anzahl der verwendeten Datensignale gesteigert, wenn die Integrationszeit kürzer ist und verringert, wenn die Integrationszeit länger ist; auf diese Weise wird bei der Stabilisierung des Ausgangssignals der Anzeigeschaltung DISP das Ansprechvermögen nicht beeinträchtigt.

Fig. 12 zeigt ein Beispiel der Ausgabedaten für die Verwendung der jüngsten Daten und der letzten Daten. Falls beispielsweise der jüngste Datenwert das Signal NF und der letzte Datenwert gleichfalls das Signal NF ist, wie es in Spalte F in Fig. 12 gezeigt ist, wird das Signal NF abgegeben. Wenn die Änderungen der Signale groß sind, d. h. beispielsweise der letzte Datenwert das Signal IF und der jüngste Datenwert das Signal NF ist, wie es in Spalte J gezeigt ist, ist der ausgegebene Datenwert das Signal IF. Falls das Signal IF einmal ausgegeben ist, wird selbst bei einer Datenänderung in einer unmittelbar folgenden kurzen Zeitdauer weiterhin das Signal IF abgegeben, da der Einstellzustand sich während einer derartigen kurzen Zeitdauer nicht sehr ändert. Daher wird die Anzeige stabilisiert, wobei weniger Flackern auftritt und die Scharfeinstellungs- Genauigkeit nicht herabgesetzt wird.

Bei dem einfachen Schaltungsaufbau und der Verwendung des Festspeichers ROM bei dem vorstehend beschriebenen Ausführungsbeispiel kann die Anzeige des Scharfeinstellungszustands oder die automatische Scharfeinstellung des Aufnahmeobjektivs 1 auf sehr stabile Weise und mit hoher Genauigkeit vorgenommen werden.

Falls die Anzeige des Scharfeinstellungs-Ermittlungsergebnisses (Scharfeinstellungs-Zustands des Aufnahmeobjektivs) mit Leuchtelementen im Sucher einer Kamera gemäß der Darstellung in Fig. 8 mit konstanter Leuchtstärke erfolgt, ist die Anzeige schwer zu erkennen, wenn die Umgebung hell ist. Falls dagegen die Leuchtstärke bzw. Helligkeit der Anzeige hoch und die Umgebung nicht so hell ist, wird unnötig Leistung verbraucht.

Eine Verbesserung hinsichtlich dieses Problems wird nachstehend anhand von Fig. 13 beschrieben.

Bei dem in Fig. 13 gezeigten Schaltungsaufbau ist zwischen die Anzeigeschaltung DISP und die Leuchtdioden LEDA bis LEDC eine Anzeigehelligkeits-Modulierschaltung MOD eingefügt. Die Anzeigehelligkeits-Modulierschaltung MOD dient dazu, die Helligkeit der Anzeige mittels der Leuchtdioden LEDA bis LEDC zu steigern, sobald die Integrationszeit des CCD-Wandlers 6 kürzer wird.

Fig. 14 ist ein Schaltbild, das Einzelheiten der vorstehend genannten Anzeigehelligkeits-Modulierschaltung MOD zeigt. Ein Zähler CNT 3 zählt Impulse geeigneter Frequenz vom Zeitsteuergenerator TMGE nach Fig. 6 und gibt hinsichtlich der Frequenz geteilte Ausgangssignale Q 1, Q 2 und Q 3 ab. Das Ausgangssignal Q 1 besteht aus Impulsen, die den Eingangsimpulsen entsprechen, das Ausgangssignal Q 2 besteht aus Impulsen mit der halben Frequenz der Eingangsimpulse und das Ausgangssiganl Q 3 besteht aus Impulsen mit einem Viertel der Frequenz der Eingangsimpulse. Ein Datenwähler DS empfängt diese Impulse an seinen Eingängen 2 bis 4. Ansprechend auf Ausgangssignale A und B von einem Decodierer DCD′, der den gleichen Aufbau wie der in Fig. 11 gezeigte Decodierer DCD hat, erzeugt der Datenwähler DS ein Signal zur Steuerung des Tastverhältnisses bzw. Tastzyklus für das Einschalten der Leuchtdioden LEDA bis LEDC. Der Eingang 1 des Datenwählers DS empfängt von einer geeigneten Stromquelle her ein Eingangssignal, das konstant hohen Pegel hat. Der Eingang 2 empfängt das Ausgangssignal Q 1. Der Eingang 2 empfängt ein von einem UND-Glied A 1 erzeugtes UND-Signal, nämlich Impulse mit einem Tastverhältnis, das die Hälfte desjenigen des Ausgangssignals Q 1 ist. Der Eingang 4 empfängt vom UND-Glied A 1 und einem UND-Glied A 2 UND- Ausgangssignale aus den Ausgangssignalen Q 1, Q 2 und Q 3, d. h. Impulse mit einem Tastverhältnis, das gleich einem Viertel desjenigen des Ausgangssignals Q 1 ist. Entsprechend der Kombination hoher und niedriger Pegel der Ausgangssignale A und B des Decodierers DCD′ gibt der Datenwähler DS eines der Eingangssignale an den Eingängen 1 bis 4 an NAND-Glieder A 3, A 4 und A 5 ab. Dies ist in Fig. 15 dargestellt. Wie aus Fig. 15 ersichtlich ist, haben bei einer außerordentlich langen Integrationszeit des Wandlers 6 die Signale A und B beide den niedrigen Pegel "0", so daß das am Eingang 1 anliegende Eingangssignal gewählt wird. Wenn die Integrationszeit verhältnismäßig lang ist, hat das Signal A den hohen Pegel "1" und das Signal B den niedrigen Pegel "0", so daß das am Eingang 2 anliegende Eingangssignal gewählt wird. Wenn die Integrationszeit verhältnismäßig kurz ist, hat das Signal A den Pegel "0" und das Signal B den Pegel "1", so daß das am Eingang 3 anliegende Eingangssignal gewählt wird. Wenn die Integrationszeit außerordentlich kurz ist, haben die Signale A und B beide den hohen Pegel "1", so daß das Eingangssignal des Eingangs 4 gewählt wird. Das Ausgangssignal des Datenwählers DS wird den NAND-Gliedern A 3, A 4 und A 5 zugeführt, von denen NAND-Verknüpfungen des Ausgangssignals des Datenwählers DS mit dem dem Naheinstellzustand, dem Scharfeinstellzustand bzw. dem Weiteinstellzustand entsprechenden Ausgangssignal der Anzeigeschaltung DISP erzeugt werden, um das Tastverhältnis des Blinkens bzw. Aufleuchtens der Leuchtdioden entsprechend der Integrationszeit zu verändern. Wenn die Umgebung sehr hell ist, haben die Signale A und B beide den Pegel "0", so daß die betreffende Leuchtdiode eingeschaltet gehalten wird. Wenn die Leuchtstärke hoch ist, und die Umgebung dunkel ist, haben beispielsweise die Signale A und B beide den Pegel "1". Daraufhin wird das Tastverhältnis auf ein Achtel verändert, so daß die Leuchtstärke verringert wird. Da jedoch die Umgebung dunkel ist, kann die Anzeige ohne Schwierigkeiten beobachtet werden.

Mit dieser Ausgestaltung des Ermittlungssystems kann unter Verwendung eines einfachen Schaltungsaufbaus die Leuchtstärke bzw. Helligkeit der Anzeige entsprechend der Umgebungshelligkeit moduliert werden. Da zur Erfassung der Umgebungshelligkeit der CCD-Wandler 6 als fotoelektrisches Wandlerelement für die Scharfeinstellungsermittlung verwendet werden kann, muß eine gesonderte Lichtmeßeinrichtung verwendet werden, so daß sich ein in sich geschlossenes System ergibt. Die Anzeige kann auch entsprechend der Objekthelligkeit vorgenommen werden.

Claims (9)

1. Einrichtung zur Ermittlung eines Fokussierzustands eines optischen Abbildungssystems, mit einer Sensoreinrichtung zur Erfassung einer Abbildung eines Objekts und einer Ermittlungsschaltung zur Ermittlung des Ausgangssignals der Sensoreinrichtung nach jeweiligen Ablauf einer Zeitdauer und wiederholten Erzeugung eines den jeweiligen Fokussierzustand angebenden Fokussierzustandssignals in Abhängigkeit vom Ausgangssignal der Sensoreinrichtung, gekennzeichnet durch eine Speicherschaltung (DFF 1 bis DFFn) zur Speicherung eines Fokussierzustandssignals aus einer jeweiligen, vorgegebenen Anzahl von der Ermittlungsschaltung (BA, SHA, SHB, DIF, HPF, ABS, SQR, INT, A/D, CPU) abgegebener Fokussierzustandssignale und durch eine Auswerteschaltung (ROM) zur Bestimmung des Fokussierzustands in Abhängigkeit von der vorliegenden Kombination eines von der Ermittlungsschaltung abgegebenen neuen Fokussierzustandssignals und des in der Speicherschaltung gespeicherten Fokussierzustandssignals.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Auswerteschaltung das neue Fokussierzustandssignal oder das in der Speicherschaltung gespeicherte Fokussierzustandssignal in Abhängigkeit von der vorliegenden Kombination dieser beiden Signale auswählt und als ausgewähltes Fokussierzustandssignal abgibt.

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Auswerteschaltung das in der Speicherschaltung gespeicherte Fokussierzustandssignal auswählt und das Vorliegen des Scharfeinstellzustands ermittelt, wenn das gespeicherte Fokussierzustandssignal den Scharfeinstellzustand und das neue Fokussierzustandssignal einen vom Scharfeinstellzustand abweichenden Fokussierzustand (Vorfokussierzustand oder Nachfokussierzustand) angibt.

4. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Auswerteschaltung das neue Fokussierzustandssignal auswählt und das Vorliegen des Scharfeinstellzustands ermittelt, wenn das in der Speicherschaltung gespeicherte Fokussierzustandssignal einen vom Scharfeinstellzustand abweichenden Fokussierzustand und das neue Fokussierzustandssignal den Scharfeinstellzustand angibt.

5. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Auswerteschaltung das neue Fokussierzustandssignal auswählt und das Nichtvorliegen des Scharfeinstellzustands ermittelt, wenn sowohl das in der Speicherschaltung gespeicherte Fokussierzustandssignal als auch das neue Fokussierzustandssignal einem vom Scharfeinstellzustand abweichenden Fokussierzustand bezeichnet.

6. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherschaltung eine erste Speicherstufe (DFF 1) und eine zweite Speicherstufe (DFF 2) zur Aufnahme und Speicherung des von der Ermittlungsschaltung wiederholt abgegebenen Fokussierzustandssignals bis zur Eingabe eines jeweils neuen Fokussierzustandssignals aufweist, daß die erste Speicherstufe das in der zweiten Speicherstufe gespeicherte Fokussierzustandssignal vor Auffrischung des Inhalts der zweiten Speicherstufe abspeichert, daß der Inhalt der ersten Speicherstufe durch Auffrischung des Inhalts der zweiten Speicherstufe erneuert wird und daß die Auswerteschaltung den jeweiligen Fokussierzustand in Abhängigkeit von der vorliegenden Kombination des Inhalts der ersten Speicherstufe und des Inhalts der zweiten Speicherstufe bestimmt.

7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Auswerteschaltung die erste oder die zweite Speicherstufe in Abhängigkeit von der vorliegenden Kombination des Inhalts der ersten Speicherstufe und des Inhalts der zweiten Speicherstufe auswählt und den Fokussierzustand in Abhängigkeit vom Inhalt der jeweils ausgewählten Speicherstufe bestimmt.

8. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Sensoreinrichtung (6) einen Akkumulationssensor (6′, 6′′, 6′′′) aufweist, der einfallendes Licht für eine vorgegebene Zeitdauer akkumuliert und die akkumulierte Lichtenergie als Ausgangssignal der Sensoreinrichtung der Ermittlungseinrichtung zuführt, daß die Speicherschaltung eine erste Speicherstufe (DFF 1) zur Speicherung eines ersten Fokussierzustandssignals aus jeweils n Fokussierzustandssignalen der Ermittlungsschaltung, eine zweite Speicherstufe (DFF 2) zur Speicherung eines S-ten Fokussierzustandssignals für jeweils n (n<S) Fokussierzustandssignale der Ermittlungsschaltung und eine dritte Speicherstufe (DFFn) zur Speicherung des neuen Fokussierzustandssignals bis zur Abgabe eines nächsten neuen Fokussierzustandssignals aufweist, daß eine Wähleinrichtung (ROM, DCD) zur Auswahl der ersten oder zweiten Speicherstufe in Abhängigkeit von der Akkumulationszeit der Sensoreinrichtung vorgesehen ist und daß der Fokussierzutand in Abhängigkeit von der vorliegenden Kombination des Inhalts der von der Wähleinrichtung ausgewählten ersten oder zweiten Speicherstufe und des Inhalts der dritten Speicherstufe bestimmt wird.

9. Einrichtung nach einem der Ansprüche 1 bis 8, gekennzeichnet durch eine Anzeigeeinrichtung (LEDA, LEDB, LEDC, Fig. 10) zur Anzeige des von der Auswerteschaltung bestimmten Fokussierzustands.