DE3115596C2 - - Google Patents

Info

Publication number
DE3115596C2
DE3115596C2 DE3115596A DE3115596A DE3115596C2 DE 3115596 C2 DE3115596 C2 DE 3115596C2 DE 3115596 A DE3115596 A DE 3115596A DE 3115596 A DE3115596 A DE 3115596A DE 3115596 C2 DE3115596 C2 DE 3115596C2
Authority
DE
Germany
Prior art keywords
metal
silicon
silicide
layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3115596A
Other languages
English (en)
Other versions
DE3115596A1 (de
Inventor
Martin Paul Summit N.J. Us Lepselter
Hyman Joseph Berkeley Heights N.J. Us Levinstein
Simon Min Murray Hill N.J. Us Sze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/141,120 external-priority patent/US4343082A/en
Application filed by AT&T Technologies Inc filed Critical AT&T Technologies Inc
Publication of DE3115596A1 publication Critical patent/DE3115596A1/de
Application granted granted Critical
Publication of DE3115596C2 publication Critical patent/DE3115596C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellungen von Feldeffekttransistoren nach dem Oberbegriff des Anspruchs 1.
Von mit der Entwicklung von Metalloxid-Halbleiter-Feld­ effekttransistoren (MOSFET) befaßten Fachleuten wurde erkannt, daß sich gewisse Vorteile dadurch erzielen lassen, daß die Source- oder Drain-Diffusionen relativ flach ge­ halten werden. So zum Beispiel geht aus einem Artikel von R. Hori und anderen mit dem Titel "Short Channel MOS-IC Based on Accurate Two-Dimensional Device Design", veröffentlicht im Supplement to Japanese Journal of Applied Physics, Vol. 15, Seiten 193-199 (1976), hervor, daß relativ flache Source- und Drain-Übergangszonentiefen dazu beitragen können, sowohl eine relativ niedrige Schwellen­ spannungsverschiebung in einer Kurzkanal-MOSFET-Struktur als auch eine relativ hohe Durchbruchspannung zu erzielen. Der Ausdruck "Kurzkanal" bedeutet, daß der Abstand von Source und Drain weniger als 2 Mikrometer beträgt. Kurzkanal- MOSFET-Strukturen sind wünschenswert im Hinblick auf Hoch­ frequenzbetrieb (in der Größenordnung von 1 GHz) und die Miniaturisierung, speziell in VLSI-Halbleiterschaltkreisen (integrierte Größtschaltkreise), so z. B. bei einem Speicher­ feld, bei dem jede Speicherzelle einen solchen Kurzkanal- MOSFET enthält.
Nach herkömmlichen Methoden hergestellte Kurzkanal-MOSFETs neigen zu unerwünschten Bauelementeigenschaften die zurück­ zuführen sind auf eine relativ hohe parasitäre Kapazität zwischen der polykristallinen Silicium- ("Polysilicium"-) Gateelektrode und der Source oder Drain. In ähnlicher Weise ergibt sich bei einem in herkömmlicher Weise hergestellten Kurzkanal-Metallgate-(Schottky-Sperrschicht-)Feldeffekt­ transistor (MESFET) das Problem, daß ein unerwünscht hoher Ohmscher Widerstand entlang des Weges von der Source- oder Drainelektrode zu dem leitenden Abschnitt des Kanals vor­ liegt, wenn das Bauelement im EIN-Zustand arbeitet.
Aus IBM Technical Disclosure Bulletin, Bd. 13, Nr. 3, August 1970, S. 646-648 ist in Übereinstimmung mit dem Ober­ begriff des Anspruchs 1 ein Verfahren beschrieben, bei dem der Sourceelektrodenkontakt sowie der Drainelektrodenkontakt durch Kathodenzerstäubung eines Übergangsmetalls von einem Target gebildet werden. Es erfolgt zunächst das Bombardement mit dem Übergangsmetall, z. B. Platin, und anschließend er­ folgt eine Warmbehandlung mit dem Ziel, daß das Metall mit dem Silicium zur Bildung eines Metallsilicids reagiert. Da­ nach wird das verbliebene Metall durch Ätzen entfernt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu vereinfachen, indem das Bilden der Silicidschichten vereinfacht wird, und zwar dahingehend, daß auf eine Warmbehandlung nach dem Metallbombardement sowie auf ein anschließendes Entfernen unerwünschter Materialien verzichtet werden kann.
Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfin­ dung gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.
Bei den nach dem erfindungsgemäßen Verfahren hergestellten Feldeffekttransistoren kann es sich um solche mit isoliertem Gate, mit Schottky-Barriere oder um Sperrschicht-Transistoren handeln.
Im folgenden wird die Erfindung anhand von Ausführungsbei­ spielen näher erläutert. Die Figuren zeigen
Fig. 1-6 Querschnittsansichten eines Transistor­ bauelements, speziell eines MOSFET, in verschiedenen Herstellungsstufen gemäß einem Ausführungsbeispiel der Erfindung, und
Fig. 7 eine Querschnittsansicht eines fertig­ gestellten weiteren Transistorbauelements, speziell eines MESFET, gemäß einem weiteren Ausführungsbeispiel der Erfindung.
Keine der Zeichnungen ist maßstabsgetreu.
Wie in der Folge der Zeichnungen gemäß den Fig. 1 bis 6 dargestellt ist, kann ein Kurzkanal-MOSFET-Bauelement 20 (Fig. 6) auf einer oberen Haupt-Oberfläche eines monokristallinen Halbleiter-Siliciumkörpers 10 her­ gestellt werden. Wie es aus der Halbleiter-Mehrfachbauelement- Herstellung ("Batch-Methode") bekannt ist, können in einem solchen Körper gleichzeitig viele ähnliche MOSFET-Bauelemente hergestellt werden, die voneinander durch relativ dicke ("Feld"-) Oxidzonen 11 elektrisch getrennt sind.
Der Körper 10 wird durch einen Einkristall-Halbleiter- Hauptmasseabschnitt 9 gebildet, auf dessen ebener Haupt- Oberfläche eine epitaktische Halbleiterschicht 10.5 durch Aufwachsen gebildet wurde. Typischerweise handelt es sich bei dem Halbleiter 9 um π-leitendes Silicium, d. h. das Silicium ist etwas p-leitend und besitzt bei­ spielsweise eine Leitfähigkeit von etwa 10 Ohm cm. Die epitaktische Schicht 10.5 ist vorteilhafterweise mäßig leitend, typischerweise p-leitend, bedingt durch eine signifikante Netto-Akzeptorkonzentration in der Größen­ ordnung von etwa 1015 bis 1017 Störstellen pro cm3, typischerweise von etwa 1016 pro cm3. Die Dicke dieser epitaktischen Schicht beträgt typischerweise etwa 1 bis 2 Mikrometer oder weniger.
Zum Herstellen des MOSFET-Bauelements 20 (Fig. 6) wird eine dünne ("Gateoxid"-) Siliciumdioxidschicht 12 (Fig. 1) zunächst auf dem freiliegenden Abschnitt der Oberseite des Körpers 10 durch thermisches Wachsen erzeugt; das Aufwachsen dieser Schicht erfolgt typischerweise bis zu einer Stärke von etwa einigen zehn Nanometer. Entweder vor oder nach der Bildung dieser dünnen Oxidschicht werden relativ dicke Oxidzonen 11 mittels eines herkömmlichen thermischen Oxidationsprozesses an ausgewählten Stellen der epitaktischen p-Schicht bis hinunter in das darunterliegende π-Originalkristall eingebettet, um die übliche Oxid-Trennung zwischen benach­ barten Bauelementen zu erhalten. Zum Definieren der Flächenbereiche, in denen selektiv die dicke Oxidschicht gebildet werden soll, können Elektronenstrahl- oder Röntgenstrahllithographie sowie Fotolithographie in Kombination mit herkömmlichen Fotolackmasken verwendet wer­ den. Dann wird auf einer zuvor ausgewählten Fläche der freiliegenden Oberfläche des dünnen Oxids eine n-leitende polykristalline Siliciumschicht 13′ aufgebracht. Diese Schicht wird durch herkömmliche Fotolack-Maskierungs- und Ätzmethoden gebildet. Diese Verfahren werden angewendet auf eine polykristalline Schicht, die ursprünglich auf der gesamten Oberseite aufgebracht wurde, und die Maske wird unter Verwendung eines Lithographie-(Elektronenstrahl-, Röntgenstrahl- oder Foto-) Verfahrens geformt. Die polykristalline Schicht 13′ ist typischerweise n-leitend, da sie signifikant mit Donatoren dotiert ist, beispielsweise mit Arsen, um die elektrische Leitfähigkeit zu erhöhen. Die Länge dieser Schicht beträgt typischerweise etwa 1,0 Mikrometer in Richtung des Source-Drain-Kanals des fertiggestellten Bauelements. Die Breite dieser Schicht beträgt typischerweise einige Mikrometer. Diese Polysilicium­ schicht wird als Gateelektrode des fertiggestellten Transistor­ bauelements verwendet.
Als nächstes werden die oberen und seitlichen Flächen der polykristallinen Siliciumschicht 13′ mit einem herkömm­ lichen Oxidationsverfahren behandelt, wodurch das polykristalline Silicium einen dünnen Siliciumdioxid­ überzug 14 enthält (Fig. 2). Dieser Oxidüberzug 14 besitzt typischerweise eine Dicke von etwa 50 Nanometer. Als Ergebnis dieser Oxidation der polykristallinen Schicht erhöht sich die Dicke der ursprünglichen Oxidschicht 12 (Fig. 1) etwas, was in Fig. 2 durch die Oxidschicht 12′ angedeutet ist.
Dann werden der freiliegende Teil der dünnen Oxidschicht 12′ und der obere Abschnitt (nicht jedoch die seitlichen Abschnitte) der dünnen Oxidschicht 14 entfernt (Fig. 3), und zwar durch anisotropes Ätzen, beispielsweise durch chemisch reaktives Ionenätzen mit Fluorionen (F⁺) in einem von CHF3 gebildeten Plasma. Unter dem Begriff "anisotropes Ätzen" soll Ätzen ver­ standen werden, welches vorzugsweise in einer senkrecht zur Hauptoberfläche des Körpers 10 verlaufenden Richtung erfolgt. So z. B. wird eine typischerweise aus Platin bestehende Kathodenplatte 32 einige Zentimeter von dem Körper 10 beabstandet in einer luftleer gesaugten Kammer (nicht dargestellt) angeordnet. Der Körper wird auf einer elektrisch leitenden Ebene (nicht dargestellt) montiert, die über einen Kondensator C an eine HF-Spannungsquelle E angeschlossen ist. Die Spannungsquelle E liefert typischer­ weise etwa 500 Volt (Spitze-zu-Spitze-Wert) bei einer Frequenz zwischen 200 kHz und 14 MHz, typischerweise bei 13,5 MHz. Der Druck in der Kammer wird auf weniger als etwa 133 Pa, typischerweiese auf etwa 6,5 Pa herabgesetzt, damit, während sich in der Nachbarschaft der Kathodenplatte 32 ein Plasma bildet, die Oberseite der epitaktischen Schicht 10.5 innerhalb der Dunkelraumzone der Entladung von der Kathodenplatte 32 bleibt. Die Leistung der HF-Quelle beträgt etwa 20 bis 100 Watt für eine Kathode von einigen Zentimetern Durchmesser, die Temperatur des Körpers wird auf etwa 500°C gehalten. Auf diese Weise treffen Fluorionen, die sämtliche Elemente (einschließlich des Oxids und der Polysiliciumschicht) auf der Oberseite des Körpers 10 bombardieren, aus einer Richtung auf, die im wesentlichen senkrecht zur oberen Hauptfläche der epitaktischen Schicht 10.5 verläuft. Diese Ionen entfernen das dünne Oxid nur auf den Oberflächenabschnitten, deren Normale parallel zum Geschwindigkeitsvektor der Bombardierungsionen ver­ läuft, vollständig, nicht jedoch an den Seitenabschnitten. Werden die dünnen Oxidabschnitte auf diese Weise entfernt, so ist es jedoch wichtig, daß die Seitenoberflächen der Polysiliciumschicht 13 von den verbleibenden (Seiten-) Abschnitten der Oxidschicht 14 überzogen bleiben. Die (in horizontaler Richtung gesehene) Dicke des verbleiben­ den Seitenwandoxids beträgt tpyischerweise etwa 50 Nanometer und ist in jedem Fall vorteilhaft gleich oder etwas kleiner als die (bekannte) Debyelänge in dem Silicium im Bereich der Source-Kanal-Übergangs­ fläche des fertigen Bauelements.
Wie in Fig. 4 angedeutet ist, werden als nächstes positiv geladene Argonionen auf eine Platin-Kathoden- Targetelektrode 31 gelenkt, um aus dem Target Platin auf den Körper 10 zu zerstäuben. Diese positiven Argonionen besitzen auf Grund einer Beschleunigungs­ spannung E 1 (negativer Polarität), die an das Target gelegt wird, geeignete kinetische Energien. Dieses Zerstäuben von Platin führt dazu, daß Platinatome und/oder Ionen auf der freiliegenden Oberseite der epitaktischen Schicht 10.5 auftreffen. Dort sammelt sich auf dem freiliegenden Silicium Platin in Form von metallähnlichen Platinsilicid-Elektrodenschichten 15, 16 und 17. Die Spannungen E 1 und E 2 werden derart eingestellt, daß die Entfernungsgeschwindigkeit des Platins von den freiliegenden Oxidabschnitten der Ober­ seite größer ist als die Aufnahmegeschwindigkeit. Hier­ durch wird im wesentlichen kein Metall oder eine metall­ ähnliche Substanz irgendeiner Art (Platin oder Platin­ silicid) auf irgendeinem Abschnitt des freiliegenden Oxids angesammelt, sei es des Feldoxids oder des Gate­ oxids. Sollte sich jedoch irgendein Metall auf dem Oxid ansammeln, könnte eine anschließende Behandlung mittels einer herkömmlichen Ätzlösung, beispielsweise mittels Königswasser, zum Entfernen dieses Metalls verwendet werden, ohne daß die Silicid- oder Oxidschichten entfernt würden.
Dem Target 31 kann vorteilhaft der Donator-Dotierstoff, Arsen oder Antimon (oder beides), zugesetzt werden, um gleichzeitig durch "Mit-Zerstäuben" ein Paar beabstandeter, selbstausrichtender N⁺-Zonen 10.1 und 10.2 während des Bombardements mit Platin zu bilden. Diese N+ -Zonen werden gebildet durch effektives Zurückweisen des Dotierstoffs vom Platinsilicid in das Silicium auf Grund eines großen Segregationskoeffizienten. Da sämtliche anschließenden Verarbeitungstemperaturen beträchtlich unterhalb der Temperatur liegen, bei der eine signifikante Diffusion von Dotierstoffen in Silicium erfolgt, kann die Tiefe der sich ergebenden N⁺P-Übergänge in dem Silicium (unterhalb des Platinsilicids) so wenig betragen wie 10 Nanometer oder weniger. Alternativ können die N⁺-Zonen 10.1 und 10.2 in einer früheren Verarbeitungsstufe gebildet werden, beispielsweise mittels herkömmlicher Methoden wie Ionenimplantation und Diffusion von Donatorfremdstoffen unter Verwendung der polykristallinen Schicht 13 mit dem Seitenwandoxid 14 als Maske, welche für diese Dotierstoffe undurchlässig ist.
Typische Werte der Parameter bei diesem Platinbombardement sind: E 1 gibt eine Gleichspannung von etwa 1000 Volt ab, E 2 gibt eine HF-Spannung im Bereich von 500 bis 1000 Volt (Spitze-zu-Spitze-Wert) bei einer Frequenz von etwa 13 MHz ab. Die HF-Leistung beträgt typischerweise etwa 20 bis 100 Watt für eine Kathode 31 von einigen Zentimetern Durchmesser. Die Frequenz und die Amplitude von E 2 steuern die Abtragrate von Platin und Platinsilicid während des Bombardements. Die Tatsache, daß die Abtrag- oder Ent­ fernungsgeschwindigkeit des Platins auf diese Weise etwa zwei- oder mehrmal größer ist als die des Platinsilicids, gewährleistet die effektive Entfernung jeglichen metallischen Platins, das zu Beginn auf dem freiliegenden Oxid ankommt, und andererseits die effektive permanente Bildung und An­ sammlung von Platinsilicid auf dem freiliegenden Silicium (entweder monokristallin oder polykristallin). Die Temperatur des Körpers 10 während dieses Zerstäubungsvorgangs beträgt typischerweise 625°C, während der Umgebungsdruck des Argons typischerweise etwa 1,3 bis 2,6 Pa beträgt.
Nach der Bildung der Platinsilicidschichten 15, 16 und 17 auf den freiliegenden Siliciumoberflächen mit einer Dicke von einigen zehn Nanometern wird die Oberseite des Körpers 10 an ausgewählten Stellen mit einer Isolierschicht 22 (Fig. 5) durch herkömmliche Niederschlags-, Maskier- und Ätzmethoden überzogen. Bei dieser Schicht 22 handelt es sich typischerweise um ein Tetraäthyl-Orthosilikat mit einer Dicke von etwa 500 Nanometer. Durch her­ kömmliche Methoden erfolgt dann durch die Öffnungen in der Schicht 22 ein Metallisieren, beispielsweise mit Aluminium, um die Platinsilicidschichten 15, 16 und 17 zu kontaktieren und die jeweiligen metallischen Elektroden­ kontakte 18, 19 und 21 für das Gate, die Source bzw. den Drain des fertigen MOSFET-Bauelements 20 (Fig. 6) zu bilden.
Es sei darauf hingewiesen, daß während des Betriebs eine Gate-Rückseite (Substrat-)Vorspannung von zwei Volt oder mehr wünschenswert ist, um Kurzschlüsse verschiedener Bau­ elementteile auf Grund von Oberflächenkanälen unter dem dicken (Feld-)Oxid zu vermeiden. Alternativ können derartige Kanäle dadurch verhindert werden, daß ein ν-leitender (schwach n-leitender) Körper 10 verwendet wird.
Für gute Transistoreigenschaften ist es nützlich, daß die Source- und Drainzonen 10.1 und 10.2 so flach wie möglich sind, d. h., der Implantierungsprozeß für diese Zonen sollte diese Tiefen unterhalb der Oberflächen des Halbleiterkörpers auf einen Wert von etwa einigen wenigen zehn Nanometern begrenzen, was erreicht werden kann, durch Verwendung einer Halbleiterkörpertemperatur von nicht mehr als 500°C während des auf die Diffusion der N⁺-Zonen erfolgenden Verarbeitungs­ schritts.
Wie in Fig. 7 dargestellt ist, kann das Wachsenlassen der dünnen Oxidschicht 12 vollständig entfallen, so daß die n-leitende Polykristalline Siliciumschicht 13 direkt die Oberseite des Silicium-Halbleiterkörpers 10 berührt und somit mit diesem einen pn-Übergang bildet. Das sich ergebende Bauelement ist somit ein Äquivalent zu einem Sperrschicht-FET-Bauelement ("JFET"). Bei diesem Bau­ element (Fig. 7) sind die N⁺-Zonen 10.1 und 10.2 vorteil­ haft durch P⁺-Zonen 31.1 bzw. 31.2 ersetzt, so daß das Bauelement eine Source mit relativ niedriger Schottky­ barrier und einen Drain relativ niedriger Schottky­ barrier hat, z. B. eine Barriere von 0,25 Volt im Falle des Platinsilicids auf P-Silicium. Andererseits wird auf diesem P-Silicium beispielsweise durch Hafnium eine relativ hohe Schottkybarrier von etwa 0,65 Volt gebildet.
Der Abstand zwischen Drain und Gate kann größer gemacht werden als der zwischen Source und Gate, indem die Elektrode 12 weiter weg von der Polysiliciumschicht 13 angeordnet wird, so daß diese Elektrode die Oxidschicht 14 nicht direkt körperlich berührt, um in der Nachbarschaft des Drains eine längere Driftzone zu erhalten. Andererseits kann die P⁺-Zone 31.1 oder 31.2 (oder beide) in dem in Fig. 7 dargestellen Bauelement fortgelassen werden. Weiterhin muß dafür Sorge getragen werden, daß die Diffusion in diesen Zonen 31.1 und 31.2 keine dieser Zonen seitlich zu der polykristallinen Schicht 13 hin ver­ längert; ansonsten entstünde ein Kurzschluß der Gate­ elektrode zur Source oder dem Drain (oder beiden).
Andererseits kann wiederum durch Fortlassen der dünnen Oxidschicht 12 ein Metallgate-FET ("MESFET") erhalten werden, indem das Metallbombardement (Fig. 4) so lange durchgeführt wird, daß die polykristalline Schicht 13 vollständig in Metall-Silicid umgewandelt werden kann. In diesem Fall ist es von Vorteil, ein Metall mit relativ hoher Schottkybarriere zu verwenden, z. B. Hafnium für die P-Siliciumschicht 10.5 (Platin für N-Silicium), vorteil­ haft zusammen mit einem Paar diffundierter P⁺-Zonen anstelle der lokalen N⁺-Zonen 10.1 und 10.2 in der P-Siliciumschicht 10.5 (oder die lokalen N⁺-Zonen 10.1 und 10.2 in einer N-leitenden epitaktischen Schicht anstelle der P-Schicht 10.5 zu belassen). Wiederum können die lokal diffundierten Zonen fortgelassen werden (speziell bei der Source-Zone), wodurch die Source oder der Drain vom Typ der Schottky­ barriere sein kann.
Anstatt die epitaktische P-Schicht 10.5 wachsen zu lassen, kann die Oberseite des ursprünglichen f-Halbleitergrundteils 9 mit einem Überschuß an Akzeptorstörstellen behandelt werden. Diese π-Grundlage 9 enthält etwa 1016 pro cm3 überschüssige signifikante Akzeptorstörstellen. In einem lediglich zu Anschauungszwecken dienenden Beispiel wird auf die Oberseite der ursprünglichen π-Grundlage 9 zunächst eine 35 Nanometer dicke thermisch gewachsene Schicht aus Siliciumdioxid und dann eine 120 Nanometer dicke Schicht aus Siliciumnitrid aufge­ bracht. Die Siliciumnitridschicht wird unter Verwendung eines Foto-, Röntgenstrahl- oder Elektronenstrahl-Foto­ lackmaterials als Maske von solchen Stellen entfernt, wo das dicke Isolieroxid gebildet werden soll; d. h., die Nitridschicht wird nur in den zu den Elektrodenflächen (Gate-, Source- und Drain-Elektrodenflächen) komplementären Flächen entfernt. Indem man den Fotolack als bezüglich Ionenimplantation undurchdringliche Maske beläßt, wird durch Implantation von Borionen mit typischerweise etwa 100 keV und einer Dosis von typischerweise etwa 1012 bis 1013 pro cm2 in den bezüglich der Elektrodenflächen komplementären Bereichen eine Kanal-Stoppzone gebildet. Dann wird das Fotolackmaterial entfernt, wobei die Nitridschicht stehenbleibt. In den Feldoxidbereichen (in den bezüglich der Elektrodenflächen komplementären Bereichen) wird eine 900 Nanometer dicke Feldoxidschicht durch thermisches Wachsen erzeugt, während der obere Abschnitt der Nitridschicht in den Elektrodenbereichen in eine Oxynitridschicht umgewandelt wird. Als nächstes werden durch aufeinanderfolgendes Anwenden von Ätzlösungen gepufferter Flußsäure und Phosphorsäure die Oxynitrid- und Nitridschichten sukzessive von den Elektrodenbereichen entfernt, während hierdurch lediglich ein kleiner Bruchteil der Oxidschicht von der dicken Feldoxidschicht entfernt wird. Dann werden durch thermisches Wachsen insgesamt 300 Nanometer Siliciumdioxid in den Elektrodenbereichen und insgesamt etwa 950 Nanometer Silicium­ dioxid in dem Feldoxidbereich erzeugt. Danach wird sämt­ liches Oxid in den Elektrodenbereichen durch Ätzen mit Flußsäure entfernt, wobei die Dicke des Feldoxids auf etwa 650 Nanometer vermindert wird. Dann erzeugt ein weiterer Schritt thermischen Wachsens eine Schicht aus Siliciumdioxid in den Elektrodenbereichen. Diese Schicht besitzt eine Dicke im Bereich zwischen 10 und 50 Nanometer, typischerweise 12,5 Nanometer. Als nächstes werden Borionen mit 35 keV Energie implantiert. Diese Energie reicht aus, daß die Borionen lediglich in den Elektrodenbereichen in das darunterliegende Silicium eindringen und die Dosis beträgt 2 × 1012 Borionen pro cm2, um eine geeignete Betriebs- Schwellenspannung in den fertiggestellten Transistoren vom Anreicherungstyp zu erhalten. Werden in einigen der Elektrodenbereiche auch Bauelemente vom Verarmungstyp gebildet, werden diese Bereiche vor der Borionen-Implantation mit 35 keV mit einem Fotolackmaterial versehen. Dieser Fotolack wird dann nach der Borimplantation entfernt. Als nächstes wird das Oxid von sämtlichen Elektroden­ bereichen (ein kleiner Bruchteil von den Feldoxidbereichen) vollständig entfernt. Schließlich wird die Oxidschicht 12 (Fig. 1) durch thermisches Wachsen erzeugt.
Die Erfindung ist nicht auf die oben dargestellten Aus­ führungsbeispiele beschränkt. Beispielsweise kann die Halbleitergrundlage 9 vom ν-Typ (schwach n-leitend) anstatt vom π-Typ sein. Darüber hinaus können N-leitendes und P-leitendes Material in sämtlichen oben beschriebenen Bauelementen vertauscht werden.
Anstatt zum Entfernen des Oxids (Fig. 3) Fluorionen zu verwenden, können auch andere Ionen, z. B. Argonionen verwendet werden; d. h. es kann entweder chemisch reaktives oder nichtreaktives Ionenätzen zum Entfernen des Oxids An­ wendung finden. Weiterhin können anstelle von Platin andere Übergangsmetalle verwendet werden, so z. B. Kobalt, Hafnium, Titan oder Tantal; jedes dieser Materialien bildet ein Metall-Silicid, welches geeignet ist, für eine Schottky­ barriere auf Silicium. Weiterhin kann die N⁺-Zone 10.1 oder 10.2 (oder beide) aus dem in Fig. 6 dargestellten Bauelement fortgelassen werden, wodurch eine Schottky­ barrieren-Source oder -Drain (oder beides) in einer MOSFET- Struktur gebildet wird.

Claims (6)

1. Verfahren zum Herstellen von Feldeffekttransistoren, bei dem auf einem Siliciumhalbleiterkörper zunächst eine Gate-Elektrode hergestellt wird, dann ein Metall, das zur Siliciumbildung geeignet ist, durch Kathodenzerstäubung aufgebracht und in den Source- und Drain-Bereichen ein Metallsilicid gebildet und schließlich an den Source- und Drain-Bereichen und an der Gate-Elektrode Anschlußelektro­ den angebracht werden, dadurch gekennzeichnet, daß die Gate-Elektrode aus polykristallinem Silicium herge­ stellt wird, daß die Seitenkanten der Gate-Elektrode mit einem Siliciumdioxidüberzug beschichtet werden und daß während des Aufbringens des silicidbildenden Metalls durch Kathodenzerstäubung der Halbleiterkörper auf einer für die Silicidbildung ausreichenden Temperatur gehalten und an ein elektrisches Potential von einer solchen Spannung und einer solchen Frequenz gelegt wird, daß sich im wesentli­ chen kein Metall oder Silicid des Metalls auf dem Sili­ ciumdioxidüberzug ansammelt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß an das bei der Kathodenzerstäubung verwendete Metall- Target (31) eine Gleichspannung von etwa 1000 Volt angelegt wird, und daß die an den Halbleiterkörper (10) angelegte Spannung einen Spitze-Spitze-Wert von etwa 500 bis 1000 Volt und eine Frequenz von etwa 13 MHz besitzt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Zwischenraum zwischen dem Target und dem Körper (10) Argon unter einem Druck von 1,3-2,6 Pa enthält.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Metall Platin, Hafnium, Kobalt, Tantal oder Titan ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Oberseite der Polysilicium-Gateelektrode dem Bombarde­ ment ausgesetzt wird, wodurch auf der Polysilicium-Ober­ fläche unter Bildung des Gatekontakts (15) ein Silicid des Metalls gebildet wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Feldoxidschicht in einem zweiten Abschnitt der Haupt­ oberfläche des Siliciumkörpers eingebettet wird, bevor das Verfahren nach Anspruch 1 angewandt wird.
DE19813115596 1980-04-17 1981-04-16 Kurzkanal-feldeffekttransistor Granted DE3115596A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14112180A 1980-04-17 1980-04-17
US06/141,120 US4343082A (en) 1980-04-17 1980-04-17 Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device

Publications (2)

Publication Number Publication Date
DE3115596A1 DE3115596A1 (de) 1982-04-01
DE3115596C2 true DE3115596C2 (de) 1988-04-14

Family

ID=26838805

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813115596 Granted DE3115596A1 (de) 1980-04-17 1981-04-16 Kurzkanal-feldeffekttransistor

Country Status (5)

Country Link
DE (1) DE3115596A1 (de)
FR (1) FR2481005A1 (de)
GB (1) GB2074374B (de)
IT (1) IT1135748B (de)
NL (1) NL8101902A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1197926A (en) * 1981-12-16 1985-12-10 William D. Ryden Zero drain overlap and self-aligned contacts and contact methods for mod devices
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
FR2525029A1 (fr) * 1982-04-08 1983-10-14 Commissariat Energie Atomique Procede d'isolation d'une ligne conductrice dans un circuit integre et procede de fabrication d'un transistor mos utilisant un tel procede d'isolation
US4485550A (en) * 1982-07-23 1984-12-04 At&T Bell Laboratories Fabrication of schottky-barrier MOS FETs
JPS59106172A (ja) * 1982-12-07 1984-06-19 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン 電界効果トランジスタの製造方法
JPS59210642A (ja) * 1983-05-16 1984-11-29 Hitachi Ltd 半導体装置の製造方法
US4453306A (en) * 1983-05-27 1984-06-12 At&T Bell Laboratories Fabrication of FETs

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS

Also Published As

Publication number Publication date
FR2481005B1 (de) 1983-10-21
GB2074374B (en) 1984-04-26
DE3115596A1 (de) 1982-04-01
GB2074374A (en) 1981-10-28
IT8121239A0 (it) 1981-04-16
FR2481005A1 (fr) 1981-10-23
NL8101902A (nl) 1981-11-16
IT1135748B (it) 1986-08-27

Similar Documents

Publication Publication Date Title
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE2056124C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3326534C2 (de)
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
DE2721397C3 (de) Verfahren zur Herstellung eines mindestens eine Planardiode enthaltenden HF-Halbleiterbauelementes
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE2703877A1 (de) Mis-feldeffekttransistor mit kurzer kanallaenge
DE102016104327B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2928923C2 (de)
DE4234528A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE3786785T2 (de) Verfahren zur herstellung von mos-bauelementen für integrierte schaltungen.
DE69020160T2 (de) Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger.
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE10161058A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3636249A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor
DE69818720T2 (de) Heteroübergangsfeldeffekttransistor und Verfahren zu dessen Herstellung
DE3115596C2 (de)
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0000545A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE102015101966B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt und Halbleiterbauelement
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE3880443T2 (de) Feldeffekttransistor.

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee