-
Digital-Analogwandler
-
Die Erfindunq betrifft einen Digital-Analoqwandler mit einem Schieberegister
und einem nachqeschalteten Integrationsglied, mit dem der analoge Wert einer Größe
durch Inteqration des digitalen und mittels eines Schiebetaktes umlaufenden Schieberegisterinhalts
hergestellt wird.
-
In der Elektronik ist man zunehmend bestrebt, mechanisch betätigte
Bauelemente durch elektronische Bauelemente zu ersetzen, die über einen digitalen
Datenfluß angesteuert werden.
-
Elektrische Meß- oder Reqelqrößen werden daher vielfach in leicht
übertragbare digitale Größen umgesetzt, die beispielsweise am Empfanqsort wieder
in analoge Werte umqewandelt werden müssen. Die hierfür erforderlichen Diqital-Analogwandler
werden beispielsweise benötigt, um Einstellgrößen an Rundfunk-, Fernseh-und Tonbandgeräten
zu verändern. Bei einem Fernsehqerät werden beispielsweise Helligkeit, Farbsättigkeit
und Lautstärke über veränderbare Gleichspannungspegel eingestellt.
-
Bei einer bekannten Schaltung wird die Information über den gewünschten
Spannungspegel in ein diesem Wert entsprechendes Binärwort umqewandelt. Die einzelnen
Stellen dieses Binärw^tes werden in jeweils eine jeder Stelle zuqeordnete Speicherzelle
eingeschrieben. Der Inhalt aller Speicherzellen wird wiederum über ein Widerstandsnetzwerk
abgefragt, wobei die Widerstandsgröße jeder Zelle entsprechend der jeweiliqen Stellenwertigkeit
der dem Widersl.rld zugeordneten Zelle gewichtet ist. Die in den einzelnen Widerständen
entsprechend dem
Zelleninhalt fließenden und gewichteten Ströme
addieren .sich dann an einem nachgeschalteten gemeinsamen Summierwiderstand an dem
so eine dem Binärwort entsprechende Gleichspannunq abfällt. Eine derartiqe Schaltung
mit gewichtetem Zelleninhalt ist beispielsweise aus "IBM, Technical Disclosure Bulletin"
Vol. 15, No. 7, Dez. 72, S. 2050, bekannt.
-
Diese Schaltung hat den Nachteil, daß die Genauiqkeit der Ausqanqsgleichspannunq
von der Genauiqkeit des Widerstandsnetzwerkes abhängig ist.
-
Ferner ist aus der DE-PS 2348831 ein Digital-Analogwandler bekannt,
bei dem eine elektrische Größe, beispielsweise eine Gleichspannung, dem ständig
umlaufenden Schiebereqisterinhalt in digitaler Form entspricht. Dem Schiebereqister
ist ein Inteqrationsqlied nachqeschaltet an dem eine Gleichspannung abfällt, die
direkt proportional der Anzahl der im Schiebereqister enthaltenen logischen "1"
Information ist. Die Auflösung, d. h. die Unterteilbarkeit der am Inteqrator abnehmbaren
elektrischen Größe in analoqer Form ist allein durch die Länge des Schieberegisters
bzw. durch die Anzahl der im Schiebereqister unterzubrinqenden binären Information
vorgegeben.
-
Wenn so beispielsweise das Schieberegister n Stufen umfaßt, kann die
digital umzuwandelnde Größe nur n-fach unterqliedert werden. Bei einer Peqelspannunq
in der Größe von UB ist somit die Auflösunq am Inteqrationsqlied U0 = 1 x UB. Bei
der aus n B der DE-PS 2348831 bekannten Schaltung wird ein Schiebetakt von qleichbleibender
Frequenz verwendet.
-
Der Erfindunq lieqt die Aufqabe zuqrunde, einen Diqital-Analoqwandler
anzuqeben, mit dessen Hilfe die Anzahl der Schieberegisterzellen drastisch reduziert
werden kann, wenn eine gleiche Zahl von Analoqwerten wie bei der bekannten Schaltung
erzeuqt werden soll. Diese Aufqabe wird bei einem Digital-Analoqwandler der eingangs
beschriebenen Art erfindungsgemäß dadurch gelöst, daß der Schiebetakt aus Einzeltakten
mit binär ansteigender Periodenlänqe innerhalb eines Durchschiebeintervalles des
Inhalts des Schiebereaisters besteht.
-
Bei Verwendung eines derartigen Schiehetaktes erfahren die aufeinanderfolqenden
Zellen oder Stufen des Schieberegisters eine durch den Schiebetakt vorqeqebene Gewichtung.
Mit einem n +1- -ufiqen Schieberegister erhält man maximal 2n + 1 unterschied'>che
Analogwerte qegenüber n möglichen Analoqwerten bei der aus der DE-PS 2348831 bekannten
Schaltung. Daraus ergibt sich, daß bei Beibehaltunq der Auflösunq die Zahl der Schieberegisterstufen
drastisch qesenkt oder bei Beibehaltung der nahl der Schiebereqisterstufen die Auflösunq
sehr viel größer wird.
-
Bei dem erfindungsqemäßen Diqital-Analogwandler sind somit für ein
n + l-stufiges Schieberegister innerhalb eines Durchschiebeintervalles auch n +
l-Takte jedoch mit binär ansteigender Periodenlänge vorhanden. Das Periodenlängenverhältnis
beträgt somit 1 : 1 : 2 : 4 : 8 : ... 2". Dieses Taktsystem wiederholt sich von
Durchschiebeintervall zu Durchschiebeintervall.
-
In einer vorteilhaften Weiterbildung ist eine logische Steuereinheit
vorgesehen, mit der der Schiebereisterinhalt durch serielle Addition oder Subtraktion
von je 1 Bit zum bestehenden Schieberegisterinhalt veränderbar ist. In der logischen
Steuereinheit sind Mittel vorgesehen, durch die eine Veränderung des Schieberegisterinhaltes
trotz anliegendem Veränderungsbefehl dann verhindert wird, wenn durch die Änderung
ein nicht mehr im Schieberegister abzuspeichender Stellenübertrag erforderlich würde.
Dadurch wird sicherqestellt, daß beispielsweise ein eingestellter Maximalwert nicht
durch einen Veränderunqsbefehl zum absoluten Minimum umsprinqen kann.
-
Der erfindungsgemäße Diqital-Analoqwandler wird vorzuqsweise zur Reqelung
der Bedienungsfunktionen elektrischer Geräte, zum ltomatischen Sendersuchlauf, zur
Ansteuerung von Servomotoren oder zur Helligkeitsregelung von Lampen verwendet.
Ferner können mit ihm die Helliqkeit, die Lautstärke, der Kontrast oder die Farbsättigung
von Rundfunk- bzw. Fernsehqeräten geregelt werden.
-
Die erfindung und ihre weitere vorteilhafte Aus«estaltunq wird im
folgenden noch anhand eines Ausführungsbeispieles näher erläutern. Dabei zeit die
Figur 1 den Taktqenerator, mit dessen Hilfe ein Takt mit binär ansteigender Periodenlänge
erzeugt wird.
-
Die Wirkungsweise des Taktqenerators ergibt sich aus der Figur 2.
-
In der Figur 3 ist der Digital-Analogwandler selbst dargestellt.
-
Der Taktqenerator gemäß Figur 1 besteht aus einem n-stufigen Binärzähler
BZ und einem n + l-stufiqen Schieberegister SR1.
-
Am Eingang des Binärzählers lieqt der Takt T mit gleichbleibender
Frequenz gemäß dem Diaqramm der Figur 2. Die Stufen des Binärzählers BZ und des
Schieberegisters SR1 werden über eine Loqik miteinander verknüpft. Diese Loqik besteht
aus einem Oder-Gatter Ol mit n +l-Eingänqen, wobei n-Einqänqe von den Ausgängen
der Und-Gatter U1 bis U gebildet werden. Die Und-Gatter n verknüpfen jeweils den
Stufeninhalt einer Schieberegisterstufe mit einer Stufe des Binärzählers. So verknüpft
beispielsweise das Und-Gatter U2 den Inhalt der Binärstufe Q2 mit dem Inhalt der
Schiebereqisterstufe 5Q2. Gleiches gilt für die anderen Und-Gattern. Eine Ausnahme
bildet nur das Und-Gatter U1, das den invertierten Inhalt der letzten Binärzählerstufe
0n mit dem Inhalt der n + 1.ten Stufe SQo des Schieberegisters SR1 verknüpft. Der
Inhalt der Schiebereqisterstufe SQ1, die als Synchronisierstufe wirkt, bildet direkt
einen Eingang des Oder-Gatters. Der Ausgang des Oder-Gatters Ol wird mit dem Takt
T, der eine gleichbleibende Frequenz aufweist, über das Und-Gatter U verknüpft.
Am Ausgang des Und-Gatters lieqt U der Ausgangsx x takt TG mit binär ansteiqender
Periodenlänge der aufeinanderfolqenden Einzeltakte innerhalb eines Schiebereqisterumlaufs.
-
Dieser Ausqanqstakt TG bildet zuqleich den Schiebetakt für das Schiebereqister
SR.
-
Bei dem Binärzähler BZ handelt es sich um einen üblichen Zähler, bei
dem die einzelnen Zählerstufen jeweils die Taktfrequenz in der vorangehenden Zählerstufe
um den Faktor 2 teilen. Die Stufe Q1 entspricht somit dem Binärwert 20, die Stufe
Q2 den Binärwert 21, die Stufe Q3 den Binärwert 22 bis zur Stufe Qn die dem
Binärwert
2n-1 entspricht.
-
In der figur 2 ist ein Impulsdiaaramm dargestellt, daß für einen vie-stufigen
Binärzähler und ein fünfstufiqes Schieberegister gilt. Wie man den oberen 4 Impulsdiagrammen
entnimmt, wird die Taktfrequenz T in der Stufe Q1 qeteilt und in den nachfolqenden
Stufen jeweils wiederum um den Faktor 2 geteilt.
-
Ein 4-E ufiger Binärzähler kann somit 15 Taktimpulse zählen.
-
Im Schieberegister SR1 weist jeweils nur eine Stufe eine Information
auf, die von der Information sämtlicher anderer Stufen abweicht. Im Ausführunqsbeispiel
enthält somit eine Stufe des Schieberegisters SR1 eine umlaufende "1" Information.
-
Nach dem Impulsdiagramm der Figur 2 enthält beispielsweise die Synchronisierstufe
SQ1 des Schieberegisters SR1 diese logische "1" Information. Da der Inhalt der Schieberegisterstufe
SQ1 direkt auf das Oder-Gatter Ol gegeben wird, kann ein Schiebetakt TG am Ausgang
des Und-Gatters U auftreten, x wenn der erste Takt T am Eingang des Und-Gatters
U auftritt.
-
x Bei Auftreten dieses Taktimpulses wird die "1" Information in der
Stufe SQ1 zur Stufe SQ2 weitergeschoben. SQ2 ist mit der Binärzählerstufe Q2 über
das Und-Gatter U2 verknüpft, so daß, wie man dem Diagramm entnehmen kann, der nächstfolgende
Schiebetakt T auch zum Ausgang des Und-Gatters U x gelangt und die "1" Information
in der Schieberegister SQ2 in die Stufe SQ3 weiterschiebt. Die Stufe SQ3 des Schieberegisters
SR1 ist mit der Binärzählerstufe Q3 verknüpft.
-
Aus einem Vergleich des jeweiligen Informationsinhaltes in diesen
Zellen ist ersichtlich, daß erst der zweite nachfolgende Takt T über das Und-Gatter
U ausgeqeben werden kann, x während ein dazwischenliegender Takt unterdrückt wird.
Der jetzt an U ausgegebene Einzeltakt hat somit bereits die doppelte x Periodenlänge
wie der vorausgegangene Einzeltakt. Durch den aufqetretenen r.inzeltakt wird dic
"1" Tnformation aus der Schieberegisterstufe SQ3 in die Schiebereqisterstufe SO4
geschoben,
die ihr@@seits mit der BINärzählerstufe O4 über tI. 1111(1 (jat tur 1J4 verknüpft
ist. Aus dem Impulsdiaqramm der Figur 2 ist ersichtlich, daß durch die Logik nach
Figur 1 drei Taktimpulse vom Takt T unterdrückt werden und erst der vierte nachfolgende
Takt über das Und-Gatter U x ausgegeben werden kann, so daß sich die Periodenlänge
dieses Einzeltaktes am Ausgang TG wiederum gegenüber dem voranqegangenen Einzeltakt
verdoppelt hat.
-
Die "1" Information aus der Zelle SQ4 des Schieberegisters wird somit
in die Schieberegisterstufe SQO geschoben, die mit dem invertierten Inhalt der letzten
Binärzählerstufe Qn über das Und-Gatter U1 verknüpft ist. Über dieses Und-Gatter
U1 kann somit erst dann am Ausgang TG des Und-Gatters Ux ein Einzeltakt ausqeqeben
werden, wenn die Speicherzelle Q4 den Inhalt "0" aufweist. Dieser Zeitpunkt ist
in der Figur 2 durch eine senkrecht zur Zeitachse verlaufende qestrichelte Linie
dargestellt. Der erste zeitlich nach dieser Linie liegende Einzeltakt T kann dann
über das Und-Gatter u ausgegeben werden, x während 7 dazwischenlieqende Einzeltakte
unterdrückt werden. Bei dem darqestellten Ausführungsbeispiel mit 4 Binärzählerstufen
und 5 Schiebereqisterstufen erhält man somit einen Ausgang takt TG mit einer binär
anwachsenden Periodenlänge im Verhältnis 1 : 1 : 2 : 4 : 8. Der darqestellte Schiebetaktverlauf
TG wieder holt sich sodann von Schieberegisterumlauf zu Schieberegisterumlauf.
-
Der Digital-Analogwandler gemäß der Figur 3 besteht aus dem bereits
beschriebenen Taktgenerator 3, an dessen Eingang der Takt T mit gleichbleibender
Frequenz und an dessen Ausgang der Takt TG mit ansteigender Periodenlänge anliegt.
Außerdem wird aus dem Taktgenerator die Information SQ1 zur Synchronisierung der
Ablaufsteuerung ausgegeben. Ein Schiebereqister SR2 weist n + l-Stufen auf, wobei
der Inhalt des Schieberegisters über eine Datenschleife, in die das Und-Gatter U1
und das Oder-Gatter 02 geschaltet ist, ständig umlaufen kann. Die Informationen
im
Schieberegister SR2 werden mit Hilfe des Taktes TG durchgeschoben.
Dem Schieberegister SR2 ist ein Integrationsglied nachgeschaltet, das im einfachsten
Fall aus einem Widerstand R und e em Kondensator C besteht, wobei am Kondensator
C als Analbgwert des Schieberegisterinhalts die Ausqanqsspannung U abfällt. Eine
Änderunqsschaltung besteht aus der Ablaufsteuerung 1 mit Eingängen für das Signal
SQ1 und den Tc :t TG und Ausgängen S1, S2, S4 und S5, sowie aus einer seriellen
Addition- und Subtraktion 2 mit deren Hilfe die Digitalwerte im Schieberegister
abqeändert werden. Die serielle Addition-Subtraktion 2 ist mit den Ausqänqen S1,
S2 der Ablaufsteuerung 1, sowie mit dem Signal SQ1 und dem Takt TG verbunden. Das
Einschreiben eines Änderungs-Bits erfolgt über den Ausgang A. Der Inhalt des Schieberegisters
SR2 wird über den Eingang E festqestellt. Ferner ist an die serielle Addition-Subtraktion
ein Eingang ART anqeschlossen, durch den festeleqt werden kann, ob zum Inhalt des
Schiebereqisters etwas hinzugefügt oder abgezogen werden soll. Das Und-Gatter G1
verknüpft den umlaufenden Schieberegisterinhalt mit dem Ausgang S4 der Ablaufsteuerung,
während das Und-Gatter G2 den Ausgang A der seriellen Addition-Subtraktion 2 mit
dem Ausqana S5 der Ablaufsteuerung 1 verknüpft. Beide Ausgänge der Und-Gatter G1
und G2 bildeten Einqänge des Oder-Gatters 02, dessen Ausgang auf das Schieberegister
arbeitet.
-
Die Ablaufsteuerung 1 ist eine logische Einheit, die an den Ausgänqen
Steuersignale erzeuqt. Änderungswünsche werden über den Eingang An eingegeben. Wenn
keine Änderung gewünscht wird, liegt am Eingang An das Signal "0". Dann sind die
Ausgänge der Ablaufsteuerung S1 = S2 = s5 = "0" und S4 "1". Dies bedeutet, daß das
Und-Gatter G1 dann durchgeschaltet wird, wenn logische "1" Informationen aus dem
Schieberegister SR2 auf das Integrationsqlied gegeben werden. Diese "1" Informationen
werden somit über das Oder-Gatter 0 2 wieder in Speicherzellen des Schieberegisters
SR2 eingegeben. Der Schieberegisterinhalt kann somit unverändert umlaufen, wobei
durch die Schiebetakte TG mit binär steigender Periodenlänge aufeinanderfolgende
Zellen unterschiedlich qewichtet werden. So lieqen "1" Informationen, die mit der
Periodenlänge des Grundtaktes zum Inteqrationsqlied qelanqen,
wesentlich
kürzer am Integrationsqlied an, wie "1" Informationen, die mit Schiebetakten qrißerer
Periodendauer auf das Integrationsglied gegeben werden. Entsprechend erfolgt die
Gewichtunq durch die ausqegebene Analogspannung U am Inteqrationsglied.
-
Wenn an der Ablaufsteuerung das Signal An = "1" anliegt, was einem
Änderungswunsch entspricht, werden mit Hilfe des Taktes TG und dem Synchronisationssignal
501 für 2 aufeinanderfolqende Perioden P1 und P2 unterschiedliche Signalkombinationen
an der Ablaufsteuerung erzeuqt. In der Periode P1 soll der Inhalt des Schiebereqisters
SR2 zunächst umlaufen und aufaddiert werden, um festzustellen, ob durch die gewünschte
Änderung ein Übertrag erforderlich wird, der aufqrund der begrenzten Zahl der Schiebereqisterstufen
nicht mehr realisiert werden könnte. Wenn somit die Stufen Bit 1 bis Bit n des Schieberegisters
SR2 die Information "1" enthalten, und es wird durch das ART-Siqnal eine Addition
gewünscht, so kann allenfalls noch das Bit 0 auf "1" qesetzt werden. Eine weitere
zusätzliche Addition würde bedeuten, daß alle Schieberegisterstufen wieder auf "0"
gehen, so daß ein Sprunq von einem Maximalwert zu einem Minimalwert in unerwünschter
Weise erfolgen würde. Um derartige Sprünge zu verhindern, ist die Periodenunterteilung
vorgesehen. Die erforderliche Überprüfunq des Schiebereqisterinhalts erfolgt in
der Periode P1. In diesem Fall ist S2 = S5 = "0" und = S4 = "1". Da S5 = "0" ist,
wird während dieser Zeit eine Änderung des Schiebereqisterinhalts über das Und-Gatter
G2 verhindert. In der nachfolqenden Periode P2 gilt S4 = "0" und S1 = S2 = S5 =
"1". Da S4 = "0" gesetzt wird, wird der Schieberegisterumlauf zu dem durch SQ1 synchronisierten
Zeitpunkt gestoppt und über das Gatter G2 und das Oder-Gatter 02 kann die an der
seriellen Addition-Subtraktion 2 auftretende Änderungsinformation A in das Schieberegister
einqeschrieben werden.
-
Wenn An über das erforderliche Maß hinaus den Wert "1" beibehält,
obwohl die Änderung bereits erfolgte, wird über die
Ablaufsteuerung
eine Rücksetzung vorgenommen, wobei = 2 S2 = S5 = "0" und S4 = "1" wird. Damit kann
über das Und-Gatter G1 und das Oder-Gatter O, 2 der geänderte SchieberegisteL.ahalt
wiederum unverändert umlaufen.
-
it dem Eingang ART an der seriellen Addition-Subtraktion 2 wird die
Art der Signaländerung vorgeqeben. Wenn ART = "1" ist, bedeute' dies, daß der im
Schieberegister enthaltene Wert durch Hinzufügen eines Bits erhöht werden soll.
Wenn jedoch während der Periode 1 festqestellt wird, daß bei Bit n ein Übertrag
erforderlich wäre, werden in der 2. Periode P2, in der der Schieberegistereingang
am Ausgang A der Additionsschaltunq liegt, die Bit 1 bis Bit n-Informationen unverändert
von E nach A übertragen und nur das Bit 0 wird auf "1" gesetzt. Weitere Additionen
sind dann nicht mehr möglich.
-
Entsteht jedoch bei der Überprüfunq der Periode P1 kein Übertrag am
letzten Bit n, so wird in der 2. Periode P2 zu dem noch unveränderten Inhalt des
Schieberegisters, der am Eingang E anlieqt, der Wert "1" addiert und die Summe über
den Ausgang A ins Schieberegister eingeschrieben. Durch die Synchronisation mit
Hilfe des Signals SQ1 ist sicherqestellt, daß die Addition immer bei dem Bit mit
der niedriqsten Wertigkeit innerhalb der Stufenfolge im Schieberegister einsetzt.
-
Das Signal ART = "0" bedeutet, daß der Analogwert durch serielle Subtraktion
zum Schieberegisterinhalt reduziert werden soll. Würde auch in diesem Fall infolge
der Prüfung in der Periode P1 ein Übertrag entstehen, bedeutet dies, daß alle Bit
1 bis Bit n-Informationen bereits auf "0" gesetzt sind und durch Änderung ein Sprung
erfolgen würde, der alle Speicherzellen des Schieberegisters auf "1" setzen würde.
In diesem Fall stellt die Ablaufsteuerung sicher, daß in der 2.
-
Periode der Schieberegisterinhalt unverändert umläuft und nur das
Bit 0 auf "0" gesetzt wird.
-
Weitere Änderungen innerhalb des Schieberegisterinhalts sind dann
trotz anliegendem Subtraktionsbefehl nicht mehr möglich.
-
Entsteht jedoch in der Periode P1 kein Übertraq, so wird in der Periode
P2 vom Inhalt des Schieberegisters der Wert "1" seriell subtrahiert und die Differenz
über den Ausgang A ins Schieberegister wieder eingeschrieben.
-
Die Ablaufsteuerung orientiert sich jeweils an dem Auftreten des Siqnals
SQ1. Beim Auftreten des 1. Signals SQ1 bei anliegendem Änderungsbefehl setzt die
Periode P1 ein, in der mit Hilfe von Zählern innerhalb der Ablaufsteuerung der Inhalt
des Schieberegisters SR2 festgestellt wird. Die Periode P2 setzt ein, wenn das nachfolqende
Synchronisiersignal SQ1 beim 2. Umlauf des binärqewichteten Schiebetaktes TG auftritt.
-
Wenn SQ1 zum 3. mal erscheint, ist die gewünschte Änderung des Schiebereqisterinhalts
beendet und die beschriebene Rücksetzung kann eingeleitet werden. Die Zeitkonstante
des RC-Gliedes bzw. überhaupt der Aufbau des Integrationsgliedes muß so ausqebildet
werden, daß die maximal mögliche Spannung Umax dann auftritt, wenn alle Schiebereisterstufen
die "1" Information enthalten. Bei jedem anderen Schieberegisterinhalt wird die
Spannung 1) unter dem genannten Maximalwert liegen, wobei die jeweiliqe Größe davon
abhängig ist, welche der aufeinanderfolgenden Stufen des Schieberegisters in Bezug
auf den Schiebetakt eine "1" Information mit der durch den Schiebetakt vorgegebenen
zugehörigen Gewichtung enthält.