DE3034911C2

DE3034911C2 - Schaltungsanordnung für eine PCM-Fernsprech-Vermittlungsanlage

Info

Publication number: DE3034911C2
Application number: DE3034911A
Authority: DE
Inventors: Eiji Yokohama Kanagawa Minamitani; Kiyoo Kawasaki Kanagawa Ozawa; Takashi Tokyo Yokoto
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1979-09-20
Filing date: 1980-09-16
Publication date: 1989-11-23
Also published as: SE442935B; GB2059719B; DE3034911A1; CA1155208A; JPS5843955B2; SE8006312L; US4370742A; FR2466160A1; FR2466160B1; JPS5644294A; GB2059719A

Description

Die Erfindung betrifft eine Schaltungsanordnung für eine PCM-Fernsprech-Vermittlungsanlage mit Mehrfrequenzwahl.

Es ist eine mehrstufige vollelektronische Vermittlungsanlage in Zeitmultiplextechnik bekannt, bei der Mehrfrequenzwählsignale von einem Teilnehmer und Mehrfrequenzsignale von einem Amt in einem Ziffernempfänger über einen Zeitteilschalter empfangsn werden (NTZ 1969, Heft 8, Seiten 464 bis 474). Dabei ist ein zentraler Regler vorgesehen, in dem eine Verarbeitung der Tonsignale erfolgt

ίο Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung für eine PCM-Fernsprech-Vermittlungsanlage mit Mehrfrequenzwahl zu schaffen, deren Aufbau vereinfacht ist, so daß eine Erweiterung der Schaltungsanordnung erleichtert wird. Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Die Erfindung wird beispielhaft anhand der Zeichnung beschrieben, in der ist

F i g. 1 ein Blockschaltbild eines bekannten elektronischen Zeitteilschaltsystems,

F i g. 2 ein Blockschaltbild einer Ausführungsform der Schaltungsanordnung der Erfindung,

Fig. 3 ein Zeitdiagramm zur Erläuterung der Arbeitsweise der in Fig.2 dargestellten Schaltungsanordnung und

Fig.4A, 4B, 5A und 5B Darstellungen von Ausführungsformen des Zugriffskreises in F i g. 2.
Gemäß F i g. 1 sind die Hauptelemente des bekannten

jo elektronischen Zeitteilschaltsystems eine zentrale Verarbeitungseinheit 1, ein Signalprozessor 2 und ein Zeitteilschalter 3 einschließlich eines Sprechwegspeichers 12. Das elektronische Zeitteilschaltsysiem ist mit Teilnehmern 5a, ... 5n und einem weiteren (in Fig. 1

3'i nicht gezeigten) Fernsprechamt jeweils über Leitungskreise 6a, ... 6/? und einen Fernleitungskreis 7 verbunden. Das elektronische Zeitteilschaltsystem enthält des weiteren eine Tonfernleitung 8 für Wähltöne und Ruffortschalttöne, einen Signalempfängerkreis 9

4n zum Empfangen von Wählsignalen, insbesondere Tastenwählsignalen, und einen Mehrfrequenzsignalempfängerkreis 10 für Signale, die zu anderen Fernsprechämtern übertragen und von diesen empfangen werden. Der Signalprozessor 2 enthält als Hauptelemente einen Signalverteilungskreis 13, einen Schaltsteuerkreis 14 und einen Abtastkreis 15. Der Abtastkreis 15 des Signalprozessors 2 tastet periodisch Signale zum Prüfen des Aufgelegt- oder Abgenommen-Zustands eines Teilnehmers oder des Zustands des

so Fernleitungskreises 7 über die Leitungskreise 6a 6n

ab. In dem Sprechwegspeicher 12 werden Gespräche während des Einschreibens und Auslesens nicht nur des ausgesandten Sprechsignals der Teilnehmer 5a. ... 5n, sondern auch des empfangenen Sprechsignals von einem weiteren (in Fig. 1 nicht gezeigten) Fernsprechamts ausgeführt. Für Prüfinformationen eines der Leitungskreise 6a, ... 6n ist ein Bit pro Kreis ausreichend, während vier oder fünf Bits pro Kreis für den Tastenwahlsignalempfängerkreis und den Mehrfrequenzsignalempfänger notwendig sind. Wenn des weiteren das Analog-Digital-Umsetzsystem ein PCM-System ist, sind auch für den Sprechwegspeicher 12 acht Bits pro Kreis notwendig. Demgemäß ist bei dem bekannten elektronischen Schaltsystem die Schnittstelle

b5 des Zeitteilschalters einschließlich des Sprechwegspeichers oder des Signalprozessors 2 mit einer anderen Einheit kompliziert. Das bekannte elektronische Schaltsystem ist deshalb darin nachteilig, daß die Gerätelage

wegen des Systemaufbaus begrenzt ist und daß eine Vergrößerung des Systems nicht leicht ausgeführt werden kann.

F i g. 2 zeigt als eine Ausführungsform der Erfindung einen Zeitteilschalter 24 im Detail. In F i g. 2 bezeichnen 20a,... 2On Teilnehmer, 21a,... 21/7 Leitungskreise, 22 einen Signalprozessor, der einen Abtastkreis 31, einen Schaltsteuerkreis 32 und einen Abtastkreis 33 enthält, und 23 einen Mehrfrequenzsignalempfängerkreis.

In dem Zeitteilschalter 24 sind 26a ein Sprechwegspeicher (auf der Sendeseite), 26b ein Sprechwegspeicher (auf der Empfangsseite) und 27a und 276 Haltespeicherkreise. Der Haltespeicherkreis 27a steuert die beiden Sprechwegspeicher 26a und 26Z». 30 bezeichnet einen Kreis zum Erzeugen von Zeitgaben für Taktsignale, Synchronsignale u. dgl. und 25 bezeichnet einen Zugriffskreis zum Auslesen des Inhalts des Sprechwegspeichers 26a {auf der Sendeseite) und zum Eingeben in den Signalprozessor 22. Wenn der Fernsprecher des Teilnehmers 20a Tastenwanl hat und wenn der Wählvorgang durch den Teilnehmer 20a ausgeführt wird, wird ein analoges Signal der Wahl in ein digitales Signal in dem Leitungskreis 21 umgesetzt und dieses digitale Signal wird als Sendesignalinformation SS1 verwendet. Das Sendesignal SS1 von dem Teilnehmer wird periodisch in den Sprechwegspeicher 27a geschrieben, durch Adressieren (Adresse Ao) von dem Haltespeicherkreis 27a ausgelesen und über einen Vielfachleitungsschalter 28 in den Sprechwegspeicher 26£>(an der Empfangsseite) durch Adressieren (Adresse Ax) von dem Haltekreis 27a geschrieben. De~ Sprechwegspeicher 26b wird periodisch ausgelesen und die ausgelesene Information SSi wird an den Mehrfrequenzsignalempfänger angelegt. Wenn eine Wählinformation in dem Empfangskreis 23 festgestellt wird, werden Daten SS 2 ausgesandt und in den Sprechwegspeicher 26a (an der Sendeseite) geschrieben. Wenn die Daten 552 ausgelesen werden, werden die Daten 552 als Wählinformation in dem Signalprozessor 22 durch den Zugriffskreis 25 verarbeitet und zu der zentralen Verarbeitungseinheit ausgesandt. Ein Signal SP in dem Signalempfängerkreis 23 ist eine Signalanzeigeermittlung der obenerwähnten Wahlinformation. Nachdem dieses Signal erzeugt worden ist, liest der Signalprozessor 22 die Daten 552 des Speichers 26a aus. Ein Bit der Datenbits des Haltespeicherkreises 27a wird verwendet, um zu verhindern, daß die Daten 552 zu dem Teilnehmer 20a übertragen werden, wenn die Daten 552 in den Sprechwegspeicher 260 (an der Empfangsseite) geschrieben werden. Gemäß F i g. 2 wird das letzte Bit, das in jeder der Adressen Ao und Ax dargestellt ist, für diesen Zweck verwendet. Wenn das letzte Bit sich auf dem Pegel »1« befindet, ist ein Schreiben möglich, und wenn der Pegel »0« ist, wird eine Übertragung nicht bewirkt, da ein Schreiben nicht ausgeführt wird.

F i g. 3 zeigt ein Zeitdiagramm für jeden Teil des Zeitteilschalters 24 der F i g. 2, wenn eine Wählinformation von dem Teilnehmer 20a ausgesandt wird. Wenn der Teilnehmer 20a nach dein Abnehmen des Fernsprechapparats ein Wählen ausführt, wird das analoge Signal der Wählsignalinformation in ein digitales Signal in dem Leitungskreis 21a umgesetzt. Die umgesetzte Wählsignalinformation 551 wird einem Zeitspalt 750 zugewiesen und dem Sprechwegspeicher 26a zugeführt, wie es bei (a) in F i g. 3 gezeigt ist. Das Ausgangssignal 552 des Mehrfrequenzsignalempfängers 23 wird einem Zeitspalt TSn zugewiesen, wie es bei (a) in F i g. 3 dargestellt ist Die Wählsignalinformation SS1 wird in die Adresse Ao eingeschrieben, die in dem Sprechwegspeicher 26a zugewiesen ist, und das Ausgangssignal 552 des Mehrfrequenzsignalempfängers 23 wird in die Adresse Ax eingeschrieben, wie in Γ i g. 2 dargestellt ist Die Wählsignalinformation SS1 und die Daten 552 des Mehrfrequenzsignalempfängers 23, die in den Sprechwegspeicher 26a eingeschrieben sind, werden durch den Inhalt des Haltespeichers 27a zu vorbestimmten Zeiten ta und tb in den Zeitspalten 750 und 75>i ausgelesen, wie bei (b) in F i g. 3 dargestellt ist Die Phasendifferenz zwischen den Zeiten ta und tb ist V2 Rahmen. Die Information 551 und die Daten 552 werden um '/2 Rahmen verzögert Die Wählsignalinformation SS1 in dem Zeitspalt ta, wie bei (b) in F i g. 3 dargestellt ist, wird in dem Zeitspalt tb am Ausgang des Vielfachleitungsschalters 28 angeordnet, wie bei (c) in Fig.3 gezeigt ist Die Wählsignalinformation 551 wird in die Adresse Ax eingeschrieben, die in dem Sprechwegspeieher 266 (an der Empfangsseite) zugewiesen ist. Die Information SS1 wird wieder durch den Haltespeicher 27a ausgelesen und an den Mehrfrequenzsignalempfänger 23 gesandt. Wenn der Mehrfrequenzsignalempfänger die Wählsignalinformation 551 auffindet wird die Signalinformation 551 zu dem Zeitspalt TSn als Datenausgang gesandt und in die Adresse X in dem Sprechwegspeicher 26a (an der Sendeseite) geschrieben. Wenn diese Daten 551 durch den Haltespeicher 27a ausgelesen werden, werden diese Daten 552 durch den Zugriffskreis 25 abgetastet um die Daten 551 in dem Signalprozessor 22 als Wählinformation zu verarbeiten.

F i g. 4A zeigt eine Ausführungsform des Zugriffskreises 25 in Fig.2. Gemäß Fig.4A sind Flip-Flop-Kreise 41 und 42 mit dem Ausgang des Sprechwegspeichers 26a verbunden und die Ausgänge der Flip-Flop-Kreise 41 und 42 sind jeweils mit dem Vielfachleitungsschalter 28 und dem Signalprozessor 22 verbunden. Taktimpulse CLO und CL 1 werden jeweils den FIip-Flop-Kreisen41 und 42 zugeführt. Ein Adressenwähler 43 empfängt eine Information bezüglich der Signalempfangsadresse, der Schreibadresse und der Leseadresse von dem Sighalprozessor 22, um die Adresse des Speicherwegspeichers 26a auszuwählen. Fig.4B zeigt die Zeitbeziehung

zwischen

(a) einer Adresse in dem Sprechwegspeicher 26a,

(b) dem Taktimpuls CL 0,

(c) dem Taktimpuls CL 1,

(d) einem Arbeitsvorgang des Flip-Flops 41 und (e) einem Arbeitsvorgang des Flip-Flops 42.

Der Sprechwegspeicher 26a wird mit η Phasen einschließlich der Signalempfangszeit betätigt und der Inhalt des Sprechwegspeichers 26a wird zu der vorbestimmten Zeit ausgelesen.

Fig.5A ist eine weitere Ausführungsform des Zugriffskreises 25 in Fig.2. Gemäß Fig.2 wird ein Adressensignal von dem Haltespeicher 27a an den Sprechwegspeicher 26a (an der Sendeseite) und einen Komparator 46 (Fi g. 5A) angelegt, der die Adresse mit der von dem Signalprozessor 22 empfangenen Information vergleicht. Das Ausgangssignal des Komparators 46 wird an einen Eingangsanschluß eines Gatekreises 47 angelegt und das Ausgangssignal des Sprechwegspeichers 26a wird an einen anderen Eingangsanschluß des Gatekreises 47 angelegt. Das Ausgansssienal des

Gatekreises 47 wird einem Register 48 zugeführt und das Ausgangssigrial des Registers 48 wird dem Signalprozessor 22 zugeführt. In dem in Fig.5A dargestellten Kreis 25 wird die Adresse in dem Sprechwegspeicher 26a, d. h. ein Zugriffszeitspalt in dem Sprechwegspeicher 26a, durch ein Programm zugewiesen und die Auslesezeit des Zugriffszeitspalts wird durch den Komparator 46 festgestellt. Der Kreis 25 der F i g. 5A wird verwendet, wenn besondere Daten aus den Vielfachleitungsdaten, die kontinuierlich fließen, verwendet werden.

Fig.5B ist eine weitere Ausführungsform des Zugriffskreises 25, der in Fig. 2 dargestellt ist. In dem Kreis 25 gemäß Fig. 5B wird ein Kanalzeitspalt durch ein Programm zugewiesen und die Auslesezeit des r> zugewiesenen Zeitspalts wird durch einen Komparator 46a festgestellt.

Die Arbeitsweise des Tastenwahlsignalempfängerkreises ist derart, wie es oben beschrieben wurde. Gemäß der Erfindung werden das Einschreiben und das 2« Auslesen der Signale bezüglich des Mehrfrequenzsignalempfängerkreises 23 in gleicher Weise durch die oben beschriebenen Vorgänge ausgeführt.

Wenn eine Anordnung so getroffen wird, daß Signale des abgenommenen Zustands eines Fernsprechers, die 2Ί von den Leitungskreisen 21a, ... 21 π kommen, und Signale SP von dem Mehrfrequenzsignalempfängerkreis 23 periodisch ausgelesen werden und in Sendesignale eingesetzt werden, muß eine Abtastsignalleitung 5OV nicht vorgesehen werden.

Da bei dem bekannten elektronischen Schaltsystem die Schnittstellen des Zeitteiischalters 3 und des Signalprozessors 2 mit den Leistungskreisen 6a,... 6n, der Tonlernleitung 8, dem Tastenwahlsignalempfängerkreis 9 und dem Mehrfrequenzsignalempfängerkreis 10 unterschiedliche Informationen aufweisen, ist die praktische Gerätelage wegen des Systemaufbaus wesentlich beschränkt. Wenn jedoch der obenerwähnte Aufbau nach der Erfindung angewendet wird, ist die Beschränkung bei dem praktischen Gerät, da eine gern äinsame Schnittstelle mit dem Zeitteilschaher 24 für die jeweiligen Elemente vorgesehen werden kann, verringert und eine Vergrößerung des Systems kann erleichtert werden. Wenn des weiteren während des eigenen Arbeitens der Sprechwegspeicher 26a und 266, d. h. während der Verarbeitung der digitalisierten Sprechsignale, diese Signale ausgelesen und analysiert werden, kann das Auftreten eines ungeordneten Zustands leicht festgestellt werden. Da sich Sprechsignale kontinuierlich während eines Telefongesprächs ändern, ist es sine Anzeige eines ungeordneten Zustands, wenn solche Änderungen nicht festgestellt werden.

Hierzu 10 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung für eine PCM-Fernsprech-Vermittlungsanlage mit Mehrfrequenzwahl, mit einem Mehrfrequenzsignalempfänger, einem Sprechwegspeicher und einer zentralen Steuerung, dadurch gekennzeichnet, daßdieMFC-Signale auf einer gemeinsamen Multiplexleitung (HWI) von den Teilnehmern bzw. Amtsleitungen zu dem Mehrfrequenzempfänger (23) gegeben werden und die Mehrfrequenzsignale in digitale Ziffern oder Buchstaben umgesetzt, in einen Datenteil des Sprechwegspeichers {26a) geschrieben und anschließend zur weiteren Verarbeitung zur zentralen Steuerung (CPLfJgesandt werden.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgangssignale des Mehrfrequenzempfängers (23) periodisch ausgelesen und in Sendesignale eingesetzt werden.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Sprechwegspeicher (26a) einen Adressenwähler (43), der die Informationen bezüglich einer Signalempfangsadresse, einer Schreibadresse und einer Leseadresse von dem Signalprozessor (22) auswählt, aufweist und daß ein Zugriffskreis (25) durch einen Flip-Flop-Kreis (41, 42) mit einem ersten Eingang, der mit dem Ausgang des Sprechwegspeichers verbunden ist, einem zweiten Eingang, der mit einem Taktimpuls gespeist wird, der zu einer Zeit entsprechend der Signalempfangsadresse erzeugt wird, und einem Ausgang, der mit dem Signalprozessor verbunden ist, gebildet ist.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein Zugriffskreis (25) durch einen Komparator (46), der die Information bezüglich einer Adresse in dem Sprechwegspeicher (26a) von einem Haltespeicher (4) empfängt und die Adresse mit einer durch ein Programm in dem Signalprozessor (22) bestimmten Adresse vergleicht, durch einen Gatekreis (47) mit einem ersten Eingang, der mit dem Ausgang des Sprechwegspeichers (26a) verbunden ist, und mit einem zweiten Eingang, der mit dem Ausgang des Komparators verbunden ist, und durch ein Register (48) mit einem Eingang, der mit dem Ausgang des Komparators verbunden ist, und mit einem Ausgang, der mit dem Signalprozessor verbunden ist, gebildet ist.

5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein Zugriffskreis (25) durch einen Komparator (46a), der die Information bezüglich eines durch ein Programm bestimmten Zeitspalts in dem Sprechwegspeicher (26a) empfängt und diesen Zeitspalt mit dem Inhalt des Signalprozessors (22) vergleicht, durch einen Gatekreis (47) mit einem ersten Eingang, der mit dem Ausgang des Sprechwegspeichers verbunden ist, und mit einem zweiten Eingang, der mit dem Ausgang des Komparators verbunden ist, und durch ein Register (48) mit einem Eingang, der mit dem Ausgang des Komparators verbunden ist, und mit einem Ausgang, der mit dem Signalprozessor verbunden ist, gebildet ist.