DE2503864A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE2503864A1
DE2503864A1 DE19752503864 DE2503864A DE2503864A1 DE 2503864 A1 DE2503864 A1 DE 2503864A1 DE 19752503864 DE19752503864 DE 19752503864 DE 2503864 A DE2503864 A DE 2503864A DE 2503864 A1 DE2503864 A1 DE 2503864A1
Authority
DE
Germany
Prior art keywords
layer
region
semiconductor component
insulating
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752503864
Other languages
English (en)
Other versions
DE2503864B2 (de
DE2503864C3 (de
Inventor
Heiner Dr Ing Herbst
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2503864A priority Critical patent/DE2503864C3/de
Publication of DE2503864A1 publication Critical patent/DE2503864A1/de
Publication of DE2503864B2 publication Critical patent/DE2503864B2/de
Application granted granted Critical
Publication of DE2503864C3 publication Critical patent/DE2503864C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Halbleiterbauelement.
  • Die Erfindung betrifft ein Halbleiterbauelement, wie es im Oberbegriff des Patentanspruches 1 angegeben ist.
  • Bei der Herstellung von Halbleiterbauelementen und integrierten Schaltungen ist es ein ganz wesentliches Ziel, eine hoe Integrationsdichte der Bauelemente zu erreichen. Ein hoher Integrationsgrad läßt sich. dadurch erzielen, daß beim Aufbau einer irttegrierten Schaltung dotierte Bereiche mehrfach ausgenutzt werden, z.B. in der Weise, daß ein:Source-Gebiet eines MOS-Transistors gleichzeitig auch als Gate eines Sperrschicht-Feldeffekttransistors dient. Diese Möglichkeit läßt sich bei einer Kombination von Isolierschicht-Feldeffekttransistoren und Sperrschicht-Feldeffekttransistoren leicht realisieren.
  • Schaltungen, die ausschließlich aus Isolierschicht-Feldeffekttransistoren bestehen, lasse sich mit diesen Mitteln jedoch nicht räumlich verkleinern, da die übliche Bauweise von Isoliersch i.cht;-Feldeffekttransi storen in einer Massiv-Silizium-Technik oder einer ESFI - oder SOS-Technik nicht erlaubt, ein dotiertes Source- oder Drain-Gebiet gleichzeitig auch als Gate-Elektrode zu verwenden.
  • Aufgabe der Erfindung ist es, eine Ausführungsform für Isoliersclicht-Feldeffettansitoren anzugeben, die es erlaubt Dotierungshereiche in einer Halbleiter für einen Aufbau von Isolierschicht-Feledffekttransistoren mehrfach auszunutzen.
  • Diese Aiifgahe wird bei einem wie im Oberbegniff des Patentanspruches 1 angegebenen Halbleiterbauelement erfindungsgenäß in der im Kennzeichen des Patentanspruches 1 augegebenen Weise gelöst. Bei diesem Aufbau stellt das dotierte Gebiet in dem * Epitaxial Siliziumfilme auf isolierendem Substrat Halbleiterkörper das Gate eines Isolierschicht-Feldeffekttransist@@s dar, dessen Source-Gebiet und Drain-Gebiet sich inder auf der Isolierschicht befindlichen zweiten Schicht aus Halbleitermaterial befinden. Der Vorteil eines solchen Aufhaues besteht darin, da ein solches Gate gleichzeitig auch als Source- oder Drain-Gebiet eines weiteren Isolierschicht-Feldeffekttransistors dienen kann.
  • Bevorgugte Ausgestaltungen und Weiterbildungen der Erfindung gehen aus den Unteranspriir.hen hervor.
  • Vorteilhaft ist es, wenn diejenigen Bereiche der Isolierschicht 7 die nicht an ein Gate angrenzen, mehrfach dicker sind als die an ein Gate angrenzenden Bereiche. Da der Gate-Isolator eines Isolierschicht-Feldeffekttransistors im allgemeinen eine Dicke von etwa 0,1/um haben muß, können sich störende Kapazit-iten zwischen den in der zweiten Schicht aus Halbleitermaterial befindlichen Gebieten und dem unter der Isolierschicht liegenden Halbleiterkörper ausbilden. Diese werden verringert, wenn die Isolierschicht entsprechend dick gemacht wird.
  • In einer anderen vorteilhaften Ausgestaltung ist der Halbleiterkörper, auf dem die Isolierschicht aufgebracht ist, selbst als Schicht auf einem Träger aufgebracht. Der Träger kann dabei selbst wiederum ein Halbleiterkörper oder ein Isolator, beispielsweise Saphir oder Spinell, sein. Bei Verwendung von Silizium als Halbleitermaterial läßt sich das erfindungsgemäße Bauelement einfach herstellen. Bevorzugt wird für die auf die Isolierschicht aufgebrachte Schicht aus Halbleitermaterial eine Schicht aus polykristallinem Silizium verwendet. Solche polykrstallinen Siliziumschichten lassen sich einfach auf einer Isolierschicht aus SiO2 aufbringen. Dabei macht sich die Erindung die Erkenntnis zunutze, daß in dünnen Schichten aus polykristallinem Silizium MOS-Transistoren aufgebaut werden können ("Solid-State Electronics" 15, 1972, S.789 bis 799; "Electronics", 10. Mai 1973, S;34). In einer anderen vorteilhften Ausgestaltung der Erfindung besteht die Isolierschicht aus einkristallinem Saphir oder Spinell. Dieses Maternial ermöglicht es, auf die Isolierschicht eine epitaxiale Schicht aus Siliziirri aufzubringen. Eine e-it<'xiaie Schicht hat wiederum den Vorteil, daß die in ihr erzeugten MOS-Transistoron wesentlich bessere elektrische Eigenschaften haben als MOS-Transistoren, die in einer polykristallinen Silis mschicht erzeugt werden.
  • Vorteilhaft ist es, wenn auf der zweiten Schicht eine oder mehrere Folgen von Doppel schichten aus isolierendem Material und aus Halbleitermaterial aufgebracht sind, wobei auf jede isolierende Schicht eine Schicht aus Halbleitermaterial, auf jede Schicht aus Halbleitermaterial eine isolierende Schicht folgt. Mit einem solchen Aufbau ist es möglich, übereinander eine- Folge von Isolierschicht-Feldeffekttransistoren aufzubauen, wobei in den einzelnen Halbleiterschichten Dotierungsgebiete erzeugt werden, die in der angegebenen Weise dann eine doppelte Funktion ausüben können, beispielsweise als Gate des einen und als Source eines anderen Transistors.
  • Die Kombination eines erfindungsgemäßen Bauelementes mit einem wie üblich aufgebauten Isolierschicht-Feldeffekttransistor geschieht vorteilhaft in der Weise, daß sich an das Gate-Gebiet im Halbleiterkörper ein unter dem Drain-Gebiet der zweiten Schicht liegendes Kanalgebiet anschließt und an dieses Kanalgebiet ein davon getrennt -liegendes Source-Gehiet angrenzt.
  • Dieser Aufbau entspricht einer Schaltung aus zwei Isolierschicht-Feldeffekttransistoren, bei der die Drain-Elektrode des einen Transistors mit der Gate-Elektrode des anderen Transistors jeweils verbunden ist, In einer anderen vorteilhaften Ausführungsform der Erfindung ist ein Isolierschicht-Feldeffekttransistor mit einem Sperrschicht-Feldeffekttransist-or so kombiniert, daß beide-die gleiche Gate-Elektrode haben. Hierzu sind in dem - Halbleiterkörper zu beiden Seiten des Gate-Gebietes zwei weitere, davon getrennt liegende, dem Sperrschicht-Feldeffekttransistor zugehörende Spurce- bzw. Drain-Gebiete vorhanden. Der Halbleiterkörper selbst besteht dabei aus einer auf eine£: isolierenden Träger anfgebrachten epitaxialen Schicht oder aus einer gegenüber dem Substrat unterschiedlich dotierten Schicht. Das Gate-Ge--iet ist dabei so ausgebildet, daß bei Anlegen einer Spannung der unter ihr liegende Kanal erweitert oder abgeschnfirt werden kann. Dabei kann das Gate auch aus einer Metallschicht bestehen, die auf den Halbleiterkörper aufgebracht ist und mit diesem einen Schottky-Kontakt bildet.
  • Tm folgenden wird beschrieben und anhand der Figuren näher erläutert, wie win erfindungspemäßes Halbleiterbauelement aufgebaut ist.
  • Fig. 1 zeigt schematisch einen Querschnitt durch das erfindungsgemäße Halbleiterbauelement, Fig.2 zeigt, wie das erfindungsgemäße Halbleiterbauelement mit einem wie üblich aufgebauten Isolierschicht-Feldeffekttransistor kombiniert wird, Fig.3 zeigt die Kombination eines erfindungsgemäßen Halbleiterbauelementes mit einem Sperrschicht-Feldeffekttransistor, Fig.4 zeigt eine Flipflop-Schaltung, die aus zwei Massiv-Siliz im-Feldeffekttransi storen und zwei Poly-Silizium-Feldeffekttransistoren besteht, Fig. zeigt das entsprechende Lay-out für die Schaltung nach Fig. 4..
  • Fig.1 zeigt, wie in Isolierschicht-Feldeffekttransistor nach der Erfindung aufgebaut ist. In einem Silizium-Substrat 1 das beispielsweise p-leitend mit einer Ladungsträgerkonzentration zwischen 1014 und 1016 ladungsträgern procm3 ist, befindet sich ein beispielsweise n-dotiertes Gebiet ?, dessen Ladungsträgerkonzentration mehr als etwa .1019 -Ladingsträger pro cm3 beträgt und das an die Oberfläche des Substrates angrenzt.
  • Auf die Oberfläche des Substrates ist eine Siliziumdioxidschicht 3 aufgebracht. Die Dicke dieser SiO2-Schicht beträgt etwa 1 µm ; in dem über dem dotierten Gehiet liegenden Teil 4 ist sie jedoch auf etwa 0,1 µm verjüngt. Auf dieser Isolierschicht ist eine Schicht 5 aus polykristallinem Siliginm aufgebracht, deren Dicke zwischen etwa 0,5 µm bis 1 µm liegt.
  • Derjenige Teil 6 der Polysiliziumschicht 5, die über dem dotierten Bereich des Substrates in der Mulde derOxidschicht liegt, ist schwach dotiert mit einer Ladungsträgerkonzentration von zwischen etwa 1014 and 1016 Ladungsträgern pro cm3.
  • Zu beiden Seiten dieses Gebietes befindet sich -jeweils- ein hoch dotiertes Source-Gebiet 7 bzw. Drain-Gebiet R, die eine Ladungsträgerkonzentration mehr als 1019 Ladungsträgern pro cm haben. Die Source- bzw. Drain-Elektrode sind mittels einer auf sie aufgedamnften Metallschicht 9 und 10 kontaktiert.
  • Die G.'i-te-Elektrode, die unter der Siliziumdioxidschicht im Halbleitersubstrat liegt, wird durch ein durch die Polysiliziumschicht und die Isolierschicht hindurchführendes Ätzloch kontaktiert. Dieses Ätzloch ist in der Fig.1 nicht dargestellt. Die Kontaktierung dieser Gate-Elektrode kann auch in der Weise erfolgen, daß das Diffusions-Gebiet seitlich her ausgeffjhrt und dort kontaktiert wird, In Fig. 9 ist dargestellt, wie ein solcher Isalierschicht-Feldeffekttransistor mit einem weiteren Isolierschicht-Feledffekttransistor kombiniert werden kann. In einem Substrat 21 aus massivem Silizium befinden sich zwei voneinander getrennt liegende dotierte Gebiete 22 und 23, die gegenüber dem Substrat von entgegengesetztem Leitfähigkeitstyp sind. Diese dotierten Gebiete 22 und 23 haben eine Ladungsträgerkonzentration von mehr als etwa 1019 Ladungsträgern pro cm3. Sie reichen bis an die Oberfläche des Halbleitersubstrates heran. Auf der Oberfläche des Substrates befindet sich eine Siliziumdioxidschicht 24, die eine Dicke von etwa 1 µm hat. - Diese Siliziumdioxidschicht ist in dem über dem Gebiet 22 und dem zwischen dem Gebiet 22 und 23 liegenden Teil 25 des Suhstrates auf etwa 0,1 µm verjüngt. Auf der Siliziumdioxidschicht befindet sich eine polykristalline Siliziumschicht 26, die eine Ladungsträgerkonzentration von etwa 1014 bi 1016 Ladungsträgern pro cm3 hat. Diese Polysiliziumschicht weist zwei höher dotierte Bereiche 27 und 2 auf, die eine Ladungsträgerkonzentration zwischen 1019 und 1020 pro cm3 aufweisen. Dabei liegt das Gebiet 27 über dein zwischen dem Gebiet 23 und 22 liegenden Teil des Substrates, der zwischen dem Gebiet 27 und 28 liegende Teil 29 der Polysiliziumschicht liegt über dem Gebiet 22. Bei dieser Anordnung stellt das Gebiet 23 die Source-Elektrode, das Gebiet 22 die Drain-Elektrode eines M05-Transistors dar, dessen Gate-Elektrode das Gebiet 27 in der Polysiliziumschicht ist. Dieses Gebiet 27 ist gleichzeitig die Source-Elektrode eines weiteren Isolierschicht-Feldeffekttransistors, dessen Drain-Elektrode das Gebiet 28 ist.
  • Das zugehörige Kanalgebiet ist das Gebiet 29, das über dem Gebiet 2? liegt. Das Gebiet 22 ist damit gleichzeitig auch die Gate-Elektrode dieses zweiten Isolierschicht-Feldeffekttransistors. Die zu den Elektroden 22, 23, 27 und 29 führenden Anschlüsse sind in der Figur nicht dargestellt.
  • Die Fig.3 zeigt die Kombination eines Isolierschicht-Feldeffekttransistors nach der Erfindung mit einem Sperrschicht-Feldeffekttransistor. Auf einem Trägerkörper 31 aus Silizium der beispielsweise dotiert ist, ist eine n-dotierte epi -taxiale Schicht 32 aus Silizium aufgewachsen. Die Ladungsträ- 16 gerkonzentration diesr epitaxialen Schicht beträgt etwa 1016 Ladungsträger pro cm3. In der Schicht 32 befinden sich drei getrennt voneinander liegende dotierte Gebiete 33, 34 und 35, 34 wobei die Gebiete 33 und beispielsweise n+dotiert sind r1it einer Ladungsträgerkonzentration von mehr als etwa 1019/cm3 und das Gebiet 35 p+detiert ist mit einer Ladungsträgerkonzentration von mehr als etwa 1019/cm3. Dabei ist das in der Mitte liegende Dotierungsgebiet 35 so ausgebildet, daß bei Anlegen einer Spannung die von ihm ausgehende Verarmungszene den unter diesem Gebiet liegenden Teil 36 der epitaxialen Schicht abschnüren kann. Auf der epitaxialen Schicht be@@@-det sich eine Siliziumdioxidschicht 37, die et@@ 1 µm dick ist und in em Bereich, der über dem Gebiet 35 liegt, auf etwa 0,1 µm verjüngt ist. Dieser verjüngte Teil 38 stellt den Gate-Isolater eines Isolierschicht-Feldeffekttransistors dar, dessen Source-Gebiet und Drain-Gebiet 41 in einer Folykristallinen Siliziumschicht 39 enthalten sind, die sich auf der Siliziumdioxidschicht 37 hefindet. Die Gebiete 40 und 41 sind mit einer Ladungsträgerkonzentration von rhr als etwa 1019 Ladungsträgern pro crn3 dotiert; das zwischen ihnen liewende Gabi et 42 ist schwach dotiert mit einer Ladungsträgerkonzentration von etwa 1014 bis 1016/cm3. Das Gebiet 35 stellt damit sowohl die Gate-Elektrode eines Sperrschicht-Feldeffekttransistors dar, dessen Source-Gebiet das Gebiet 33 und dessen Drain-Gebiet das Gebiet 34 in der epitaxialen Schicht 39 sind, und di e Gate-Elektrode eines Isolierschicht-Feldeffekttransistors, der in einer polykristallinen Siliziumschicht 39 aufgebaut ist. Zur Abgrenzung von eiteren, auf dem gleichen Substrat aufgebauten Halbleiterbauelementen befinden sich seitlich von der Source-Elektrode 33 und der Drain-Elektrode 34 in der epitaxialen Schicht 32 Trenndiffusions-Geiete 43.
  • In Fig.4 ist ein Schaltbild einer Flipflop-Schaltung angegeben, die mit dem nach der Erfindung aufgebauten Halbleiterbauelement leicht realisiert werden kann. Die beiden umrandeten Teile 411 und 412 enthalten ein System von jeweils zwei Iso-Lierschicht-Feldeffekttransistoren, von denen jeweils der eine nach der Erfindung in Polysilizium ausgeführt ist. Jeder dieser umrandeten Teile enthält dabei eine Anordnung, wie sie in der Fig.2 schematisch dargestellt und oben näher beschrieben worden ist.
  • Ein Lay-ollt für eine solche Schaltung ist in der Fig.5 als Draufsicht auf einen Halbleiterkörper näher dargestellt.
  • Source und Drain eines in Massiv-Silizium ausgeführten Isolierschicht-Feldeffekttransistors sind die hoch dotierten Gebiel-a 52 und 53. Mit 54 ist ein hoch dotiertes Gebiet in Polysilizium, mit 55 ein Kontaktloch bezeichnet, das durch die Polysiliziumschicht hindurch und durch die zwischen der Polysiliziumschicht und dem Massiv-Siliziumkörper befindlichen Isolierschicht hindurch führt. Mit 56 ist das Gate des Isolierschicht-Feldeffekttransistors bezeichnet, dessen Source und Drain in dem Massiv-Siliziumkörper liegen und dessen Gate ein hoch dotiertes Gebiet in der Polysiliziumschicht ist.
  • 58 bezeichnet Source bzw. Drain des Polysilizium-Transistors, 59 Source bzw. Drain des Massiv-Silizium-Transistors. Das Gebiet 57 bezeichnet das Gate des Feldeffekttransistors, das als Dotierungsgebiet in dem Massiv-Siliziumkörper ausgeführt ist. Der Übersicht halber sind die Isolierschicht und Metallkontaktbahnen nicht dargestellt.
  • 10 Patentansprüche 5 Figuren

Claims (12)

  1. @ P P a t e n t a n 5 p r il c h e Halbleiterbauelement mit wenigstens einem Isolierschicht-Feldeffekttransistor aus einem Halbleiterkörper mit wenigstens einem dotierten Gebiet und einer auf dem Halbleiterkörper befindlichen isolierenden ersten Schicht und einer auf der isolierenden Schicht befindlichen zweiten Schicht, dadurch g e k e n n z e i c h n e t , daß die zweite Schicht (5) aus halbleitendem Material besteht und daß sie ein erstes Drain-Gebiet (8) mit einer ersten Dotierung, einen davon getrennt liegendes Source-Getiet (7) mit einer zweiten Dotierung und ein zwischen dem Source- und dem Drain-Gebiet liegendes drittes Gebiet (6) mit einer dritten Dotierung aufweist, und daß sich unter dem dritten Gebiet (6) in dem Halbleiterkörper ein Gate-Gebiet (2) befindet, das an die isolierende Schicht (3) angrenzt und das gegenüber dem es umgebenden Teil des Halbleiterkörpers unterschiedlich dotiert ist.
  2. 2. Halbleiterbauelement nach Anspruch 1, dadurch g e k e n nz e i c h n e t , daß diejenigen Bereiche der isolierenden Schicht (3), die nicht an ein Gate angrenzen, mehrfach dicker sind als die an ein Gate angrenzenden Gebiete.
  3. 3. Halblofterbuelement nach Anspruch 1 und ?, dadurch g e -k e n n z e i c h n e t , daß der Halbleiterkörper aus einer auf einem Träger aufgebrachten Schicht aus halblei tendem Material besteht,
  4. 4. Halbleiterbauelement nach Anspruch 3, dadurch g e k e n n-, z e i c h n e t , daß auf der zweiten Schicht eine oder mehrere weitere Folgen von Doppelschichten aus isolierendem Material und halbleitendem Material aufgebracht sind, wobei auf jede Schicht aus halbleitendem Material eine isolierende Schicht, auf jede isolierende Schicht eine Schicht aus halbleitendem Material folgt.
  5. 5. Halbleiterbauelement nach Anspruch 1 bis 4, dadurch g e -k e n n r^, e i c h n e @ t daß das halb leitende Meterial aus Silizium besteht.
  6. c.. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch g e k e n n r7, e 1 c h n e t , daß die isolierende Schicht au,s Saphir oder Spinell besteht.
  7. 7. Halbleiterbauelement nach Anspruch 5 oder 6, dadurch e e -k e n n z e i c h n e t , daß die Schicht aus halbleitendem Material einkristallin ist.
  8. 8. Halbleiterbauelemnt nach einem der Ansprüche 1 bis 5, dadurch E e k e n n z ei c h n e t , daß die isolierende Schicht aus SiO2, besteht.
  9. 9 Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch g e k e n n 7 e i c h n e t , daß die Schicht aus halbleitendem Material aus polykristallinem Silizium besteht.
  10. 10.Hableiterbauelement nach einem der Ansprüche 1 bis 9 dadurch g e k e n n z e i c h n e t , daß sich an ein Gate-Gebiet (22)- des Halbleiterkörpers ein unter einem Source-Gebiet (27.) der polykristallinen Schicht anliegendes Kanal-Gebiet (30) anschließt und an dieses ein von dem Gebiet (22) getrennt im Halbleiterkörper (21) liegendes Source-Gebiet (23) angrenzt.
  11. 11. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch g e k e n n z e i. c h n e t , -daß sich auf einem Trägerkörper (31) eine epitaktisch aufgewachsene Schicht (32) aus halbleitendem Material befindet, daß sich in dieser Schicht (32) voneinander getrennte, dotierte Gebiete (33, 35) befinden, wobei der Leitungstyp der Gebiete (33) und (34) dem Leitungstyp der Schicht (32) gleich ist, daß das Gebiet Gebiet (35) zwischen den Gebieten (33) und (34) liegt und dem T.ei,tungstyp der Schicht (32) entgegengesetzt dotiert ist, daß die Gebiete (33, 34, 35) von Trenngehieten (43) umgeben sind, wobei diese Trenngebiete (43) gegenüber der Schicht (32) entgegengesetzt dotiert sind und die Schicht (32) ganz durchdringen, daß sich auf der epitaxialen Schicht (32) eine Schicht (37) aus isolierendem Material befindet, und daß auf der isolierenden Schicht (37) eine Schicht (39) aus halbleitendem Material aufgebracht ist, deren über dem Gebiet (35) liegender Bereich (42) gegenüber den seitlich davon liegenden Bereichen (40) und (41) unterschiedlich dotiert ist.
  12. 12. Verwendung eines Halbleiterbauelementes nach einem der Ansprüche 1 bis 8 in einer Flip-Flop-Schaltungsanordung.
DE2503864A 1975-01-30 1975-01-30 Halbleiterbauelement Expired DE2503864C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2503864A DE2503864C3 (de) 1975-01-30 1975-01-30 Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2503864A DE2503864C3 (de) 1975-01-30 1975-01-30 Halbleiterbauelement

Publications (3)

Publication Number Publication Date
DE2503864A1 true DE2503864A1 (de) 1976-08-05
DE2503864B2 DE2503864B2 (de) 1980-11-27
DE2503864C3 DE2503864C3 (de) 1981-09-24

Family

ID=5937714

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2503864A Expired DE2503864C3 (de) 1975-01-30 1975-01-30 Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE2503864C3 (de)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3030385A1 (de) * 1979-08-10 1981-02-19 Tokyo Shibaura Electric Co Mos-halbleitervorrichtung und verfahren zur herstellung derselben
DE3046376A1 (de) * 1979-12-11 1981-09-10 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleiter-speichervorrichtung
EP0045046A1 (de) * 1980-07-24 1982-02-03 Siemens Aktiengesellschaft Halbleiterbauelement und seine Verwendung für statische 6-Transistorzelle
FR2511539A1 (fr) * 1981-08-12 1983-02-18 Hitachi Ltd Dispositif de memoire remanente
EP0104616A2 (de) * 1982-09-28 1984-04-04 Siemens Aktiengesellschaft Statische Speicherzelle in Zwei-Kanal-Technik
US4442448A (en) * 1979-10-26 1984-04-10 Seiko Instruments & Electronics Ltd. Logic integrated circuit device
US4570175A (en) * 1982-06-22 1986-02-11 Hitachi, Ltd. Three-dimensional semiconductor device with thin film monocrystalline member contacting substrate at a plurality of locations
WO1986002778A1 (en) * 1984-10-31 1986-05-09 Regents Of The University Of Minnesota Folded logic gate
EP0031837B1 (de) * 1979-06-28 1987-04-01 Rockwell International Corporation Gemischte feldeffekt-transistorschaltung und herstellungsverfahren
EP0392540A2 (de) * 1989-04-14 1990-10-17 Kabushiki Kaisha Toshiba Statischer Speicher
US5038184A (en) * 1989-11-30 1991-08-06 Xerox Corporation Thin film varactors
EP0460833A1 (de) * 1990-05-31 1991-12-11 STMicroelectronics, Inc. Feldeffektanordnung mit Kanal aus polykristallinem Silizium
EP0559407A2 (de) * 1992-03-02 1993-09-08 Motorola, Inc. Verfahren zur Herstellung von Doppel-Gate-Dünnschichttransistoren
US5550390A (en) * 1991-08-08 1996-08-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5770892A (en) * 1989-01-18 1998-06-23 Sgs-Thomson Microelectronics, Inc. Field effect device with polycrystalline silicon channel
US5801396A (en) * 1989-01-18 1998-09-01 Stmicroelectronics, Inc. Inverted field-effect device with polycrystalline silicon/germanium channel
US5859444A (en) * 1991-08-08 1999-01-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6140684A (en) * 1997-06-24 2000-10-31 Stmicroelectronic, Inc. SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3514676A (en) * 1967-10-25 1970-05-26 North American Rockwell Insulated gate complementary field effect transistors gate structure
GB1202515A (en) * 1968-01-24 1970-08-19 Hitachi Ltd Semiconductor device
US3639813A (en) * 1969-04-15 1972-02-01 Nippon Electric Co Complementary enhancement and depletion mosfets with common gate and channel region, the depletion mosfet also being a jfet
DE1764172A1 (de) * 1967-04-26 1972-03-30 Rca Corp Integrierte Duennschichtschaltung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1764172A1 (de) * 1967-04-26 1972-03-30 Rca Corp Integrierte Duennschichtschaltung
US3514676A (en) * 1967-10-25 1970-05-26 North American Rockwell Insulated gate complementary field effect transistors gate structure
GB1202515A (en) * 1968-01-24 1970-08-19 Hitachi Ltd Semiconductor device
US3639813A (en) * 1969-04-15 1972-02-01 Nippon Electric Co Complementary enhancement and depletion mosfets with common gate and channel region, the depletion mosfet also being a jfet

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Electronics, 10.05.73, S. 34 *
Solid-State Electronics, Bd. 15, 1972, S. 789-799 *

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0031837B1 (de) * 1979-06-28 1987-04-01 Rockwell International Corporation Gemischte feldeffekt-transistorschaltung und herstellungsverfahren
DE3030385A1 (de) * 1979-08-10 1981-02-19 Tokyo Shibaura Electric Co Mos-halbleitervorrichtung und verfahren zur herstellung derselben
US4442448A (en) * 1979-10-26 1984-04-10 Seiko Instruments & Electronics Ltd. Logic integrated circuit device
DE3046376A1 (de) * 1979-12-11 1981-09-10 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleiter-speichervorrichtung
EP0045046A1 (de) * 1980-07-24 1982-02-03 Siemens Aktiengesellschaft Halbleiterbauelement und seine Verwendung für statische 6-Transistorzelle
DE3028111A1 (de) * 1980-07-24 1982-02-18 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement und seine verwendung fuer statische 6-transistorzelle
FR2511539A1 (fr) * 1981-08-12 1983-02-18 Hitachi Ltd Dispositif de memoire remanente
US4570175A (en) * 1982-06-22 1986-02-11 Hitachi, Ltd. Three-dimensional semiconductor device with thin film monocrystalline member contacting substrate at a plurality of locations
EP0104616A2 (de) * 1982-09-28 1984-04-04 Siemens Aktiengesellschaft Statische Speicherzelle in Zwei-Kanal-Technik
EP0104616A3 (de) * 1982-09-28 1986-01-15 Siemens Aktiengesellschaft Statische Speicherzelle in Zwei-Kanal-Technik
US4593300A (en) * 1984-10-31 1986-06-03 The Regents Of The University Of Minnesota Folded logic gate
WO1986002778A1 (en) * 1984-10-31 1986-05-09 Regents Of The University Of Minnesota Folded logic gate
US5770892A (en) * 1989-01-18 1998-06-23 Sgs-Thomson Microelectronics, Inc. Field effect device with polycrystalline silicon channel
US5801396A (en) * 1989-01-18 1998-09-01 Stmicroelectronics, Inc. Inverted field-effect device with polycrystalline silicon/germanium channel
EP0392540A2 (de) * 1989-04-14 1990-10-17 Kabushiki Kaisha Toshiba Statischer Speicher
EP0392540A3 (de) * 1989-04-14 1991-04-03 Kabushiki Kaisha Toshiba Statischer Speicher
US5038184A (en) * 1989-11-30 1991-08-06 Xerox Corporation Thin film varactors
EP0460833A1 (de) * 1990-05-31 1991-12-11 STMicroelectronics, Inc. Feldeffektanordnung mit Kanal aus polykristallinem Silizium
US5550390A (en) * 1991-08-08 1996-08-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5859444A (en) * 1991-08-08 1999-01-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
EP0559407A2 (de) * 1992-03-02 1993-09-08 Motorola, Inc. Verfahren zur Herstellung von Doppel-Gate-Dünnschichttransistoren
EP0559407A3 (en) * 1992-03-02 1997-02-12 Motorola Inc Fabricating dual gate thin film transistors
US6140684A (en) * 1997-06-24 2000-10-31 Stmicroelectronic, Inc. SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers

Also Published As

Publication number Publication date
DE2503864B2 (de) 1980-11-27
DE2503864C3 (de) 1981-09-24

Similar Documents

Publication Publication Date Title
DE2706623C2 (de)
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE2503864A1 (de) Halbleiterbauelement
DE3937502C2 (de) Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung
DE2947311C2 (de) Integrierte Halbleiterschaltung
DE2335333B1 (de) Verfahren zur Herstellung von einer Anordnung mit Feldeffekttransistoren in Komplementaer-MOS-Technik
DE2242026A1 (de) Mis-feldeffekttransistor
DE2903534A1 (de) Feldeffekttransistor
DE68928312T2 (de) Leistungshalbleitervorrichtung
DE2607203B2 (de) Feldeffekttransistor vom Anreicherungstyp
DE1514374B1 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE69218501T2 (de) Dünnfilm-Transistoren und Verfahren zur Herstellung
DE1639349C3 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung
DE3932445C2 (de) Komplementäre Halbleitereinrichtung mit einem verbesserten Isolationsbereich
DE2261250A1 (de) Als integrierte schaltung ausgebildeter negator
DE2854073A1 (de) Feldeffekttransistor-anordnung sowie verfahren zu ihrer herstellung
DE102019004599A1 (de) Vertikale Hallsensorstruktur, Betrieb derselben und vertikaler Hallsensor
DE2451364C2 (de) Digital steuerbarer MOS-Feldeffektkondensator
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE2216060C3 (de) Ladungsgekoppeltes Bauelement mit einem planaren Ladungsspeichermedium
DE2727279A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE2641302A1 (de) N-kanal mis-fet in esfi-technik
DE2445030C2 (de) Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit einem elektrisch isolierten schwebenden Gate und einem Steuergate und Verwendung des Verfahrens zur Herstellung eines programmierbaren Festwertspeichers
DE2440325A1 (de) Lichtempfindlicher transistor

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee