DE3022118C2 - Ansteuerschaltung für ein Zeichen/Graphik-Anzeigegerät - Google Patents
Ansteuerschaltung für ein Zeichen/Graphik-AnzeigegerätInfo
- Publication number
- DE3022118C2 DE3022118C2 DE3022118A DE3022118A DE3022118C2 DE 3022118 C2 DE3022118 C2 DE 3022118C2 DE 3022118 A DE3022118 A DE 3022118A DE 3022118 A DE3022118 A DE 3022118A DE 3022118 C2 DE3022118 C2 DE 3022118C2
- Authority
- DE
- Germany
- Prior art keywords
- display
- phi
- read
- low
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Description
Die Erfindung betrifft ein Zeichen/Graphik-Anzeigegerät nach dem Oberbegriff des Patentanspruchs 1.
Aufgrund der Entwicklung der Halbleitertechnik werden Kleinrechner mit programmierbaren Rechenwerken in Form integrierter Schaltungen,
Mikrorechner (Mikrocomputer) genannt, relativ kostengünstig hergestellt. Derartige Rechner besitzen gewöhnlich Tastenfelder als Eingabegeräte und Elektronenstrahlröhren-Anzeigegeräte als Ausgabegeräte. Um niedrige Herstellungskosten zu erreichen, sind verschiedene Verbesserungen an den Speichereinheiten und an den als Ausgabegeräte dienenden Anzeigegeräten vorgenommen worden, da diese verhältnismäßig aufwendig sind.
Heim-Fernsehempfänger, gegebenenfalls bei ausgebauten Baugruppen (z. B. Tuner), können als Elektronenstrahlröhren-Anzeigegeräte verwendet werden.
Derartige Elektronenstrahlröhren-Anzeigegeräte zeigen jedoch nur ein schwaches Nachleuchten und verfügen über keine eigene Speicherfunktion. Es ist daher ein Anzeigespeicher zum Speichern aller Codes von Zeichen und/oder Graphik-Mustern, die auf einem Anzeigeschirm anzuzeigen sind, erforderlich. Die Zentraleinheit steuert die Datenübertragung zum Anzeigespeicher. Der Anzeigespeicher ist regelmäßig gemäß einer der beiden folgenden Alternativen angeordnet:
Nach der einen Alternative wird die gesamte Einheit einschließlich des Anzeigespeichers als ein E/A-Gerät angesehen, während nach der anderen Alternative der Anzeigespeicher im Rechner untergebracht und in der gleichen Weise wie der Datenspeicher adressiert wird. Letztere Alternative wird häufig in Mikrorechner-Systemen wegen der Einfachheit des Schreib/Lesebetriebs am Anzeigespeicher verwendet (vgl. zum Beispiel JP-Zeitschrift
"Transistor Gijutsu" Mai 1977, S. 215-217).
Es zeigt
Fig. 1 das Blockschaltbild eines Beispiels eines herkömmlichen Zeichen/Graphik-Anzeigegeräts und
Fig. 2 den zeitlichen Verlauf von Signalen zur Erläuterung des Betriebs des Anzeigegeräts von Fig. 1.
Im einzelnen besitzt das Gerät:
Einen Festspeicher (ROM) 2 zum Speichern eines Rechnersystemprogramms,
einen Schreib/Lesespeicher (RAM) 6 zum vorübergehenden Speichern von Daten bei Betrieb des Systems,
eine Anzeige-Treiberschaltung 7 zur Erzeugung von Signalen für die Anzeige von Zeichen und/oder Graphik-Mustern auf einem Elektronenstrahlröhren-Anzeigegerät (nicht gezeigt),
eine Zentraleinheit 1 zum Steuern der eben angegebenen Baugruppen und zur Datenverarbeitung,
einen Taktsignal-Generator 4 zum Erzeugen von in die Zentraleinheit 1 einzuspeisenden Taktsignale auf der Grundlage von Taktsignalen von einem
Oszillator 3,
einen Zeitsteuersignal-Generator 8 zum Erzeugen von Zeitsteuersignalen für das Anzeigen von Zeichen und/oder Graphik-Mustern und
einen Umschalter 5 zum wahlweisen Schalten der Zeitsteuersignale vom Zeitsteuersignal-Generator und von Adreß-Signalen zum Adressieren von Daten von der Zentraleinheit 1 zum Schreib/Lesespeicher 6, um wahlweise diese Signale dem Schreib/Lesespeicher 6 zuzuführen; ferner
einen Daten-Bus 9,
einen Adreß-Bus 10,
einen Zeitsteuersignalweg 11 und
einen Videosignal-Ausgangsanschluß 12, der zum Elektronenstrahlröhren-Anzeigegerät führt (das gewöhnlich in einem gesonderten Gehäuse untergebracht ist).
Die Schaltung von Fig. 1 ist ein Zeichen/Graphik-Anzeigegerät, das eine Anzeige-Betriebsart verwendet, die großes Phi[tief]2-"cycle stealing"-Anzeige-Betriebsart genannt wird, die ein kontinuierliches Anzeigen von Zeichen und/oder Graphik-Mustern auf dem Anzeigeschirm des Anzeigegeräts ermöglicht.
Gemäß Fig. 2 beruht bei der großes Phi[tief]2-"cycle stealing"-Anzeigeart der Betrieb der Zentraleinheit 1 auf dem Umstand, daß das Adreß-Signal (Fig.2c) um das Zeitintervall T[tief]1 später als die Vorderflanke des großes Phi[tief]2-Taktsignals (Fig.2a) abgegeben und das Datensignal (Fig.2d) an der Hinterflanke des großes Phi[tief]2-Taktsignals (Fig. 2b) dem Zugriff ausgesetzt wird. Während der Abwesenheit des großes Phi[tief]2-Taktsignals b, d. h. im Zeitintervall T[tief]2, ist der Schreib/Lesespeicher 6 vom Adreß-Bus 10 der Zentraleinheit 1 getrennt und wird das Anzeige-Adreß-Signal über den Zeitsteuersignalweg 11 vom
Zeitsteuersignal-Generator 8 übertragen, um Daten vom Schreib/Lesespeicher 6 zum Anzeigen der Zeichen und/oder Graphik-Muster zu erhalten.
Der Betrieb der Schaltung von Fig. 1 wird nun für ein Beispiel erklärt, gemäß dem Zeichen auf dem (nicht gezeigten) Anzeigegerät entsprechend einem im Festspeicher 2 gespeicherten Programm anzuzeigen sind.
Die Zentraleinheit 1 ruft anzuzeigende Zeichen-Daten von einem internen Register der Zentraleinheit 1 entsprechend dem im Festspeicher 2 gespeicherten Programm, das durch die Adreß-Signale adressiert wird, ab. Die Zentraleinheit 1 erzeugt dann ein Adreß-Signal für einen Anzeigebereich des Festspeichers 6, der einer Zeichenanzeige-Stelle auf dem Anzeigegerät entspricht, und das vorher abgerufene Zeichendatensignal. Der Umschalter
5 wird durch das großes Phi[tief]2-Taktsignal b so geschaltet, da daß die Zentraleinheit 1 und der Schreib/Lesespeicher 6 miteinander während eines Zeitintervalls T[tief]3 des großes Phi[tief]2-Taktsignals verbunden sind, wie aus Fig.2 ersichtlich ist. Die Zentraleinheit 1 schreibt das Zeichendatensignal in den Schreib/Lesespeicher 6 während des Zeitintervalls 3 ein. Auf diese Weise werden die Zeichendatensignale nacheinander in den Schreib/Lesespeicher 6 während des Zeitintervalls T[tief]3 eingeschrieben. Gemäß Fig. 2 wird der Umschalter 5 in die Schaltstellung geschaltet, die entgegen zu der in Fig. I1abgebildeten ist, während des Zeitintervalls T[tief]2 des großes Phi[tief]2-TaktsignaIs, so daß der Zeitsteuersignal-Generator mit dem Schreib/Lesespeicher 6 über den Signalweg 11 verbunden ist. Entsprechend werden die Zeichendatensignale, die im Schreib/Lesespeicher 6 gespeichert sind, nacheinander während des Zeitintervalls T[tief]2 durch die Anzeige-Adreß-Signale aus dem Zeitsteuersignal-Generator 8 ausgelesen und vom Videosignal-Ausgangsanschluß 12 als Zeichen/Graphik-Muster-Anzeigesignale über die Anzeige-Treiberschaltung 7 abgenommen und auf dem (nicht gezeigten) Elektronenstrahlröhren-
Anzeigegerät angezeigt. Der Umschalter 5 wird also durch das großes Phi[tief]2-Taktsignal b so geschaltet, daß das Schreiben der Zeichendaten von der Zentraleinheit 1 in den Schreib/Lesespeicher 6 und das Auslesen der Zeichendaten aus dem Schreib/Lesespeicher 6 durch die Anzeige-Adreß-Signale vom Zeitsteuersignal-Generator 8 nur während eines Zeichenanzeige-Zeitintervalls T[tief]4 erfolgt, wie in Fig. 2e dargestellt ist.
Die Anwendung der großes Phi[tief]2-"cycle stealing"-Betriebsart hat an sich folgende Vorzüge:
(1) Die Zeichen können kontinuierlich auf dem Elektronenstrahlröhren-Anzeigeschirm angezeigt werden, während die Zentraleinheit kontinuierlich im Schreib/Lese-Verkehr mit dem Schreib/Lesespeicher steht, der die Anzeigedaten speichert (dieser Schreib/Lesespeicher kann daher im folgenden auch als Anzeige-Schreib-Lesespeicher bezeichnet werden).
(2) Da aus dem Anzeige-Schreib/Lesespeicher kontinuierlich während des Zeitintervalls T[tief]2 des großes Phi[tief]2-Taktsignals gemäß Fig. 2 durch das Anzeige-Adreß-Signal vom Zeichen-Anzeige-Zeitsteuersignal-Generator gelesen wird, kann ein dynamischer Schreib/Lesespeicher, der bedeutend weniger aufwendig als ein statischer Schreib/Lesespeicher ist, ohne einen zusätzlichen Auffrisch-Zähler verwendet werden.
Da jedoch bei dieser großes Phi[tief]2-"cycIe stealing"-Betriebsart Ein-Zeichen-Daten, die während des Zeitintervalls T[tief]2 des großes Phi[tief]2-Taktsignals gemäß Fig. 2 gelesen werden, für ein Zeichen-Anzeige-Zeitintervall T[tief]4 (Fig. 2e) oder eine Zentraleinheits-Takt-Periode angezeigt werden, würde die Anzahl N der Zeichen, die horizontal angezeigt werden können, wenn die Taktsingale mit 1 MHz auftreten, was eine Obergrenze der Betriebsgeschwindigkeit einer herkömmlichen Zentraleinheit (Mikroprozessor mit synchronisiertem Bus) darstellt, 64 (N= 64 µs/T[tief]4) betragen, wenn eine Horizontalabtastperiode für die Elektronenstrahlröhren-Anzeige von 64 µs zugrunde gelegt wird. Diese Zahl gibt also die Anzahl der Zeichen an, die während einer Horizontalabtastperiode einschließlich Austastperioden angezeigt werden kann. Unter der Annahme, daß ca. 70% davon für eine tatsächliche Anzeige verfügbar sind, errechnet sich die Anzahl der tatsächlich auf dem Anzeigeschirm anzeigbaren Zeichen zu höchstens 45 (N= 64 x 0,7). Ein derartiger Wert ist jedoch ungenügend für die Anzeige von vielen Ziffern (Stellen) als Ergebnis komplexer Rechenoperationen, aber auch ungenügend für die Anzeige von Tabellen verschiedenster Größen für kommerzielle Zwecke. Eines der herkömmlichsten Verfahren zur Erhöhung der Anzahl der in je Zeile des Anzeigegeräts anzuzeigenden Zeichen besteht in der Erhöhung der Taktfrequenz zum Betrieb der Zentraleinheit. Dieses
Verfahren erfordert jedoch eine Hochgeschwindigkeits-Zentraleinheit, die aufwendiger ist. Außerdem muß zusätzlich zur Zentraleinheit auch der Schreib/Lesespeicher 6 mit einer hohen Geschwindigkeit betrieben werden, was ebenfalls aufwendig ist, und besondere Vorkehrungen erfordert. Um z. B. die Anzahl der je horizontale Zeile anzuzeigenden Zeichen auf 120 zu erhöhen, muß die Ein-Zeichen-Anzeigeperiode T[tief]4 = 530 ns (= 64 µs/120 Zeichen) gewählt werden. Die
Zentraleinheits-Taktfrequenz f[tief]großes Phi errechnet sich dann - mit T[tief]4 = 530 ns - zu 1,88 MHz (=1/T[tief]4), was eine Hochgeschwindigkeits-Zentraleinheit erfordert, die mit 2-MHz-Taktsignalen betreibbar ist. Das Zeitintervall T[tief]2 zum Lesen des Schreib/Lesespeichers 6 beträgt ca. T[tief]4/2, d.h. 265 ns (= 530/2). Das Zeitintervall (Zykluszeit) zum Auslesen eines herkömmlichen dynamischen Schreib/Lesespeichers beträgt 320 -375 ns, was nicht den eben errechneten notwendigen kurzen Auslegezeiten genügt. Daher kann ein herkömmlicher Schreib/Lesespeicher nicht eingesetzt werden.
Es ist deshalb Aufgabe der Erfindung, eine Ansteuerschaltung für ein Zeichen/Graphik-Anzeigegerät der im Oberbegriff des Patentanspruchs 1 genannten Art so weiterzubilden, daß eine Erhöhung der Anzahl der je Zeile des Anzeigeschirms des Anzeigegeräts anzeigbaren Zeichen ermöglicht wird.
Die erfindungsgemäße Lösung dieser Art erfolgt durch die Lehre nach dem Kennzeichen des Patentanspruchs 1.
Erfindungsgemäß wird also das Zeitintervall, während dem ein Schreib/Lesespeicher mit dem Anzeige-Zeitsteuersignal-Generator in einer großes Phi[tief]2-"cycle stealing"- Betriebsart verbunden ist, verlängert, wobei jedoch das Zeitintervall, während dem der Schreib/Lesespeicher mit der Zentraleinheit verbunden ist, entsprechend verkürzt wird, so daß das Gesamt-Zeitintervall konstant bleibt. Das heißt, es werden Taktsignale mit gleicher
Taktfrequenz, jedoch geändertem Tastverhältnis erzeugt, wobei die Taktsignale mit geändertem Tastverhältnis zum Ansteuern des Umschalters des Schreib/Lesespeichers benutzt werden, während die Taktsignale mit unverändertem Tastverhältnis der Zentraleinheit, dem Festspeicher und der äußeren Beschaltung zugeführt werden. Auf diese Weise wird die Auslesezeit der Anzeigedaten aus dem Schreib/Lesespeicher verlängert, ohne die Zentraleinheits-Taktfrequenz und andere Schaltungen beeinflussen zu müssen, und während dieser Auslesezeit werden mehrere Anzeige-Adreß-Signale in den Schreib/Lesespeicher vom Zeitsteuersignal-Generator eingespeist, so daß mehrere aus dem Schreib/Lesespeicher ausgelesene Daten nacheinander einem Register zugeführt werden, aus dem dann zu geeigneten Zeitpunkten ausgelesen wird, um mehrere Zeichen in einer
Zentraleinheits-Taktperiode anzuzeigen.
In einem großes Phi [tief]2"cycle stealing"-Betrieb wird ein Taktsignal so gewählt, daß das Zeitintervall, während dem ein Schreib/Lesespeicher (RAM) mit einem Zeitsteuersignal-Generator zur Anzeige verbunden ist. verlängert und das Zeitintervall, während dem der Schreib/Lesespeicher (RAM) mit einer Zentraleinheit verbunden ist. entsprechend verkürzt wird, ohne die Gesamt-Periode zu ändern. Ein derartiges Taktsignal wird benutzt, um einen
Umschalter für den Schreib/Lesespeicher zu steuern, während ein Taktsignal mit ungeändertem Tastverhältnis in die Zentraleinheit, einen Festspeicher (ROM) und externe Schaltungen eingespeist wird, so daß das Anzeigedaten-Auslese-Zeitintervall vom Schreib/Lesespeicher verlängert wird, ohne die Zentraleinheits-Takt-Frequenz und den Betrieb der anderen Schaltungen zu beeinträchtigen. Während dieses Auslese-Zeitintervalls werden mehrere Anzeige-Adreß-Signale in den Schreib/Lesespeicher vom Zeitsteuersignal-Generator und mehrere Daten, abgeleitet vom Schreib/Lesespeicher, nacheinander in ein Register geladen, aus dem dann zu einem gewünschten Zeitpunkt ausgelesen wird, um die Anzeige mehrerer Zeichen während einer Zentraleinheits-Taktperiode zu ermöglichen.
Beim erfindungsgemäßen Zeichen/Graphik-Anzeigegerät für Rechner kann die Anzahl der je (horizontale) Zeile anzuzeigenden Zeichen um einen Faktor von mindestens 2 erhöht werden, ohne eine Hochgeschwindigkeits-Zentraleinheit oder einen Hochgeschwindigkeits-Schreib/Lesespeicher zu verwenden, d. h. nur unter Einsatz eines herkömmlichen kostengünstigen Schreib/Lesespeichers und weniger zusätzlicher Schaltungen, die aber keine besonderen, aufwendigen Bauelemente beinhalten. Wenn ein Graphik-Muster anzuzeigen ist, kann die Anzahl der angezeigten Graphik-Muster erhöht werden, da die seitliche Abmessung jedes Bildelements um den Faktor von mindestens 2 verringert werden kann.
Anhand von Zeichnungen wird die Erfindung beispielsweise naher erläutert. Es zeigt
Fig. 3 das Blockschaltbild eines Ausführungsbeispiels gemäß der Erfindung,
Fig. 4 den zeitlichen Verlauf von Signalen zur Erläuterung des Betriebs des Ausführungsbeispiels von Fig. 3 und
Fig. 5 den zeitlichen Verlauf von Signalen zur Erläuterung des Auslesens von Anzeigedaten aus dem Schreib/Lesespeicher 6 in Fig. 3.
Das in Fig. 3 dargestellte bevorzugte Ausführungsbeispiel der Erfindung besitzt (zusätzlich zu Fig. 1):
einen Zeitsteuersignal/Taktsignal-Generator 8', der ähnlich dem Zeitsteuersignal-Generator von Fig. 1 ist, jedoch im Unterschied zu diesem Anzeigetaktsignale großes Phi[tief]2' mit geändertem Tastverhältnis erzeugt,
Halte-Schaltungen (Verriegelungs-Schaltungen) 13 und 14 sowie
einen zweiten Umschalter 15.
Fig. 4 zeigt den zeitlichen Verlauf von Signalen zur Erläuterung des Betriebs des Ausführungsbeispiels von Fig. 3.
Es sei nun anhand von F i g. 3 und 4 der Betrieb des Ausführungsbeispiels von Fig. 3 erläutert:
Auf der Grundlage der Impulse des Oszillators 3 erzeugt der Taktsignal-Generator 4 die Taktsignale großes Phi[tief]1 (Fig. 4a) und großes Phi[tief]2 (Fig. 4b) zum Treiben der Zentraleinheit 1. Andererseits erzeugt der Zeitsteuersignal/Taktsignal-Generator 8' ein Taktsignal großes Phi[tief]2 (Fig. 4c), das die gleiche Frequenz mit gleichen Vorder- und Hinterflanken wie das Taktsignal großes Phi[tief]2, jedoch eine kürzere Impulsdauer (Dauer des höheren Pegels) besitzt. Der Umschalter 5 schaltet das Adreß-Signal zum Datenzugriff von der Zentraleinheit 1 und das Anzeige-Adreß-Signal vom Zeitsteuersignal/Taktsignal-Generator 8' durch zum Schreib/Lesespeicher 6. Das Umschalten des Umschalters 5 wird durch das Taktsignal großes Phi[tief]2' gesteuert. Das Anzeige-Adreß-Signal vom Zeitsteuersignal/Taktsignal-Generator 8' wird in den Schreib/Lesespeicher 6 eingespeist, während sich das Taktsignal großes Phi[tief]2' auf niedrigem Pegel befindet, und das Adreß-Signal von der Zentraleinheit 1 wird in den Schreib/Lesespeicher 6 eingespeist, während das Taktsignal großes Phi[tief]2' sich auf hohem Pegel befindet Daher braucht die Impulsdauer (Dauer des hohen Pegels) des Taktsignals großes Phi[tief]2' nur so lang wie das Mindestzeitintervall für den Zugriff von der Zentraleinheit 1 zum Schreib/Lesespeicher 6 zu sein, weshalb die restliche Zeit des Taktsignals großes Phi[tief]2' auf niedrigem Pegel gehalten wird, d.h. die Dauer des
niedrigen Pegels kann möglichst lang gemacht werden. Wahrend der ersten und der zweiten Hälfte der Zeit mit niedrigem Pegel wird das niedrigstwertige Bit des Anzeige-Adreß-Signals vom Zeitsteuersignal/Taktsignal-Generator 8' von seinem Anfangswert "0" in "1" geändert und dann in den Schreib/Lesespeicher 6 eingespeist. Daher werden jedes Mal, wenn das Signal großes Phi[tief]2' den niedrigen Pegel aufweist, zwei aufeinanderfolgende Anzeige-Adreß-Signale (das erste betrifft eine geradzahlig numerierte Adresse und das zweite eine ungeradzahlig numerierte Adresse) in den Schreib/Lesespeicher 6 gemäß Fig. 4d eingespeist. Aus Fig. 4d ist genau ersichtlich, dass eine geradzahlig numerierte Adresse A1 und eine ungeradzahlig numerierte Adresse A2 an das Anzeige-Adreß-Signal
<NichtLesbar>
<NichtLesbar>
Die Anzeige-Daten A1, ausgelesen aus der geradzahlig numerierten Adresse des Schreib/Lesespeichers 6, werden in der Halte-Schaltung 13 gehalten, und die Anzeige-Daten A2, ausgelesen aus der ungeradzahlig nummerierten Adresse, werden in der Halte-Schaltung 14 gehalten und zwar jeweils für eine Zentraleinheits-Taktperiode.
Fig. 4f und 4g zeigen die Ausgangssignale von den Halte-Schaltungen. Gemäß Fig. 4f liefert die Halte-Schaltung 13 die Daten A1 für die ersten Zentraleinheits-Tastperiode und die Daten B1 für die nächste Periode. Gemäß Fig. 4g liefert die Halte-Schaltung 14 die Daten A2 für die erste Zentraleinheits-Taktperiode und die Daten B2 für die nächste Periode. Die Ausgangssignale von den Halte-Schaltungen 13 und 14 werden in den Umschalter 15 eingespeist, der diese Ausgangssignale unter Steuerung durch das Taktsignal großes Phi[tief]1 (Fig. 4a) oder das Taktsignal großes Phi[tief]2 (Fig. 4b) durchschaltet. Wenn z.B. das Ausgangssignal der Halte-Schaltung 13 durchgeschaltet wird, wenn das Taktsignal großes Phi[tief]1 auf niedrigem Pegel liegt, und das Ausgangssignal der Halte-Schaltung 14, wenn großes Phi[tief]1 auf hohem Pegel liegt, werden die schraffierten Flächen in Fig. 4f und 4g wahlweise in die Anzeige-Treiberschaltung 7 eingespeist.
Fig. 4h zeigt die Einganssignale der Anzeige-Treiberschaltung 7. Es ist ersichtlich, dass Daten Z2, A1, A2, B1, B2, in dieser Reihenfolge in die Anzeige-Treiberschaltung 7 eingespeist werden. Die Anzeige-Treiberschaltung 7 überträgt die Daten mit einer vorgegebenen Zeitverzögerung zum Anzeigegerät wie einer (nicht gezeigten) Elektronenstrahlröhre unter Steuerung durch den Zeitsteuersignal/Taktsignal-Generator 8', um die Zeichen und/oder Graphik-Muster anzuzeigen.
Die Anzeigeintervalle für die Zeichen sind in Fig. 4i dargestellt.
Anhand von Fig. 3 sei ein besonderes Verfahren zum Auslesen von zwei Anzeige-Daten aus dem Schreib/Lesespeicher 6 während jeder Zentraleinheits-Taktperiode erläutert. Der verwendete Schreib-/Lesespeicher 6 ist ein völlig herkömmlicher dynamischer Schreib/Lesespeicher, in dem die Speicherzellen in einer Matrix von Zeilen und Spalten angeordnet sind und das Adressieren durch gesondertes Beaufschlagen mit einem Zeilen-Adreß-Signal und einem Spalten-Adreß-Signal erfolgt.
<NichtLesbar>
Jedes dieser beiden Signale hält fest ("verriegelt") den Zustand des Adreß-Signals zum Schreib/Lesespeicher (Fig. 3f) an dessen Hinterflanke und liefert die Daten vom Schreib/Lesespeicher 6 eine vorgegebene Zeit nach dem Abruf des Spalten-Adreß-Signals, der auf den Abruf des Zeilen-Adreß-Signals folgt. Gewöhnlich wird jede Adresse durch ein Paar von Spalten-Adreß-Signalen und Zeilen-Adreß-Signalen bestimmt. Beim dynamischen Schreib/Lesespeicher wird gewöhnlich ein Adressieren verwendet, das Seitenbildung bzw. Programmbruch (paging) genannt wird. Dieses Adressiersystem wird verwendet, wenn mehrere Daten mit derselben Zeilenadresse und verschiedener Spaltenadresse nacheinander geschrieben oder gelesen werden. Da sie eine gemeinsame Zeilenadresse haben, braucht die Zeilenadresse nur anfangs eingespeist zu werden. Da das Zeilen-Adreß-Signal während der Niedrig-Pegel-Periode des RAS Signals (Fig. 5d) aufrechterhalten wird, braucht das Zeilen-Adreß-Signal nicht jedes Mal eingespeist zu werden, wenn das Spalten-Adreß-Signal fortgeschrieben wird. Auf diese Weise wird ein fortlaufendes Adressieren durch Zufuhr nur der Spalten-Adressen-Signale bewirkt. Infolgedessen kann im Vergleich zu einem herkömmlichen Verfahren, bei dem das Zeilen-Adreß-Signal und das Spalten-Adreß-Signal immer paarweise zum Adressieren zugeführt werden, die Datenauslesezeit aus dem Schreib-Lesespeicher verkürzt werden, da die Zeit zur Zufuhr des zweiten und der folgenden Zeilen-Adreß-Signale eingespart wird.
In Fig. 5f wird unter der Annahme, dass der Zeilen-Adreß-Signal-Zustand anfangs A beträgt, dieser an der Hinterflanke kleines Alpha im Kreis des RAS-Signals (Fig. 5d) erfasst. Wenn der Spalten-Adreß-Signal-Zustand A1 ist (Fig. 5f), wird er an der Hinterflanke kleines Beta im Kreis des CAS-Signals erfasst. Dies vervollständigt die Bestimmung einer Adresse, und die Daten A1 werden aus dem Schreib/Lesespeicher 6 (Fig. 5g) ausgelesen. Wenn der Spalten-Adreß-Signal-Zustand sich in A 2 ändert, wird er (A2) an der zweiten Hinterflanke kleines Gamma im Kreis des CAS-Signals während der Niedrig-Pegel-Periode des RAS-Signals nach der Hinterflanke kleines Alpha im Kreis erfasst. Da der Zeilen-Adreß-Signal-Zustand A aufrechterhalten worden
ist, braucht er dieses Mal nicht erfaßt zu werden. Dies vervollständigt die Bestimmung der zweiten Adresse. Die Daten A 2 sind damit aus dem Schreib/Lesespeicher 6 (Fig.5g) gelesen. Während der Hoch-Pegel-Periode des Taktsignals großes Phi[tief]2' wird das Daten-Adreß-Signal von der Zentraleinheit 1 in den Schreib/Lesespeicher 6 eingespeist. Der Zeilen-Adreß-Signal-Zustand a wird an der Hinterflanke kleines Delta im Kreis des CAS-Signals und der Spalten-Adreß-Signal-Zustand a an der Hinterflanke des CAS-Signals erfaßt. Nach einem vorgegebenen Zeitintervall werden die Daten a zwischen der Zentraleinheit 1 und dem Schreib/Lesespeicher 6 ausgetauscht. Der Betrieb folgt in ähnlicher Weise nach.
Die Änderung des Anzeige-Adreß-Signals z.B. des Zeilen-Adreß-Signals von A 1 in A 2 oder von B 1 in B 2 erfolgt durch Steuern der Schaltzeit durch den Zeitsteuersignal/Taktsignal-Generator 8', so daß das niedrigstwertige Bit des Spalten-Adreß-Signals von "0" in "1" an einer Zwischenstelle zwischen den beiden Hinterflanken (z.B. kleines Beta im Kreis und kleines Gamma im Kreis) des C4S-Signals geändert wird.
Wie oben beschrieben wurde, können durch Betrieb des Schreib/Lesespeichers 6 in der Seitenbildung (paging)-Betriebsart mehrere Daten (zwei im bevorzugten Ausführungsbeispiel) leicht während einer Niedrig-Pegel Periode des Taktsignals großes Phi[tief]2' ausgelesen werden.
Claims (2)
1. Ansteuerschaltung für ein Zeichen/Graphik-Anzeigegerät mit
(a) einem Oszillator zur Erzeugung von Grund-Taktimpulsen;
(b) einer Zentraleinheit;
(c) einem Zentraleinheits-Taktsignal-Generator zur Erzeugung eines Zentraleinheits-Taktsignals in der für die Zentraleinheit erforderlichen Form aus
den Grund-Taktimpulsen;
(d) einem Zeitsteuersignal-Generator zur Erzeugung eines Anzeige-Zeitsteuersignals aus den Grund-Taktimpulsen;
(e) einer Speichereinheit mit
- einem Anzeigespeicher und einem Datenspeicher in einem gemeinsamen Bereich;
(f) einem Umschalter zum wahlweisen Durchschalten von einem Adreß-Bus der Zentraleinheit und einem Ausgangsanschluß des Zeitsteuersignal-
Generators zur Speichereinheit, und
(g) einer Anzeige-Treiberschaltung zum Empfang eines Ausgangssignals von der Speichereinheit und eines Ausgangssignals vom Zeitsteuersignal-
Generator zur Erzeugung eines Videosignals;
dadurch gekennzeichnet, daß
(h) der Zeitsteuersingal/Taktsignal-Generator (8') aufweist:
- eine Einheit zum Erzeugen eines Anzeigetakt-Signals (großes Phi[tief]2'), das
- die gleiche Frequenz, jedoch ein anderes Tastverhältnis, bestehend aus einer kürzeren ersten Periode und einer längeren zweiten Periode, wie
bzw. als das Zentraleinheits-Takt-Signal (großes Phi[tief]2) besitzt;
(i) der Umschalter (5)
- durch das Anzeige-Taktsignal (großes Phi[tief]2') betätigt den Adreß-Bus (10) zur Speichereinheit (6) während der ersten Periode durchschaltet;
(j) die Anzeige-Treiberschaltung (7) aufweist:
(j[tief]1) eine erste Halte-Schaltung (13) zum Halten (Verriegeln) der Anzeigedatensignale entsprechend Geradzahlignummer-Adreß-Signalen der Anzeigedatensignale entsprechend aufeinanderfolgenden Adreß-Signalen von der Speichereinheit (6); und
(j[tief]2) eine zweite Halte-Schaltung (14) zum Halten (Verriegeln) von Anzeigedatensignalen entsprechend Ungeradzahlignummer-Adreß-Signalen der Anzeigedatensignale, und
(k) ein weiterer Umschalter (15) vorgesehen ist, der
- durch das Zentraleinheits-Taktsignal (großes Phi[tief]1, großes Phi[tief]2 gesteuert,
- wahlweise die erste Halte-Schaltung (13) und die zweite Halte-Schaltung (14) ausgangsseitig durchschaltet (Fig. 3).
2. Ansteuerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß
(c1) der Zentraleinheits-Taktsignal-Generator (4)
- zwei Zentraleinheits-Taktsignale (großes Phi[tief]1, großes Phi[tief]2)
mit einer gegenseitigen Phasendifferenz von 180° erzeugt (Fig.4a,b).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54073558A JPS6036592B2 (ja) | 1979-06-13 | 1979-06-13 | 文字図形表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3022118A1 DE3022118A1 (de) | 1981-01-08 |
DE3022118C2 true DE3022118C2 (de) | 1982-05-13 |
Family
ID=13521693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3022118A Expired DE3022118C2 (de) | 1979-06-13 | 1980-06-12 | Ansteuerschaltung für ein Zeichen/Graphik-Anzeigegerät |
Country Status (3)
Country | Link |
---|---|
US (1) | US4388621A (de) |
JP (1) | JPS6036592B2 (de) |
DE (1) | DE3022118C2 (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS602669B2 (ja) * | 1980-12-24 | 1985-01-23 | 松下電器産業株式会社 | 画面表示装置 |
JPS57165891A (en) * | 1981-04-06 | 1982-10-13 | Matsushita Electric Ind Co Ltd | Screen display unit |
JPS57207970A (en) * | 1981-06-16 | 1982-12-20 | Sony Corp | Microcomputer |
FR2520527B1 (fr) * | 1982-01-22 | 1987-06-05 | Thomson Csf Mat Tel | Dispositif de lecture et d'ecriture de la memoire de page d'un terminal a ecran cathodique |
JPS593470A (ja) * | 1982-06-30 | 1984-01-10 | 富士通株式会社 | 画像記憶制御回路 |
JPS5954095A (ja) * | 1982-09-20 | 1984-03-28 | Toshiba Corp | ビデオramリフレッシュ方式 |
JPS5960480A (ja) * | 1982-09-29 | 1984-04-06 | フアナツク株式会社 | デイスプレイ装置 |
JPS5984289A (ja) * | 1982-11-06 | 1984-05-15 | ブラザー工業株式会社 | 画像信号出力装置 |
JPS60175293A (ja) * | 1984-02-21 | 1985-09-09 | Toshiba Corp | 半導体メモリ |
JPS60225887A (ja) * | 1984-04-19 | 1985-11-11 | エヌ・シー・アール・コーポレーション | Crtデイスプレイ装置 |
JPS6125184A (ja) * | 1984-07-13 | 1986-02-04 | 株式会社 アスキ− | 表示制御装置 |
US4679041A (en) * | 1985-06-13 | 1987-07-07 | Sun Microsystems, Inc. | High speed Z-buffer with dynamic random access memory |
GB8702358D0 (en) * | 1987-02-03 | 1987-03-11 | Int Computers Ltd | Video display apparatus |
US4958304A (en) * | 1987-03-02 | 1990-09-18 | Apple Computer, Inc. | Computer with interface for fast and slow memory circuits |
US4958302A (en) * | 1987-08-18 | 1990-09-18 | Hewlett-Packard Company | Graphics frame buffer with pixel serializing group rotator |
JP2557077B2 (ja) * | 1987-12-21 | 1996-11-27 | エイ・ティ・アンド・ティ グローバル インフォメーション ソルーションズ インターナショナル インコーポレイテッド | 同期アクセス方式のキヤラクタ表示システム |
US5412403A (en) * | 1990-05-17 | 1995-05-02 | Nec Corporation | Video display control circuit |
US5233331A (en) * | 1991-01-17 | 1993-08-03 | International Business Machines Corporation | Inking buffer for flat-panel display controllers |
US5463739A (en) * | 1992-12-22 | 1995-10-31 | International Business Machines Corporation | Apparatus for vetoing reallocation requests during a data transfer based on data bus latency and the number of received reallocation requests below a threshold |
JPH0772832A (ja) * | 1993-06-30 | 1995-03-17 | Fujitsu Ltd | γ補正回路,液晶駆動装置,画像表示方法及び液晶表示装置 |
KR100234395B1 (ko) * | 1996-11-13 | 1999-12-15 | 윤종용 | 다양한 온 스크린 디스플레이 기능들을 수행하는장치 및 방법 |
US6995779B1 (en) * | 1998-01-29 | 2006-02-07 | Rohm Co., Ltd. | Driving device for a display |
KR20030065332A (ko) * | 2002-01-31 | 2003-08-06 | 톰슨 라이센싱 소시에떼 아노님 | 비디오 시스템에서 보조 정보를 처리하기 위한 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3585677A (en) * | 1969-06-04 | 1971-06-22 | Sandall Precision Co Ltd | Apparatus for molding pellets |
DE2144935C3 (de) * | 1970-09-09 | 1975-10-02 | Hitachi, Ltd., Tokio | Farbsichtanzeigegerät |
-
1979
- 1979-06-13 JP JP54073558A patent/JPS6036592B2/ja not_active Expired
-
1980
- 1980-06-10 US US06/158,263 patent/US4388621A/en not_active Expired - Lifetime
- 1980-06-12 DE DE3022118A patent/DE3022118C2/de not_active Expired
Non-Patent Citations (1)
Title |
---|
NICHTS-ERMITTELT |
Also Published As
Publication number | Publication date |
---|---|
JPS55166682A (en) | 1980-12-25 |
JPS6036592B2 (ja) | 1985-08-21 |
DE3022118A1 (de) | 1981-01-08 |
US4388621A (en) | 1983-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3022118C2 (de) | Ansteuerschaltung für ein Zeichen/Graphik-Anzeigegerät | |
DE69219172T2 (de) | Flüssigkristallanzeigegerät | |
DE3782756T2 (de) | Direktzugriffspeichereinrichtung. | |
DE2651543C2 (de) | ||
DE2703578A1 (de) | Videospeicher | |
DE3425022A1 (de) | Schaltungsanordnung zur darstellung von bildern in unterschiedlichen bereichen eines bildfeldes | |
DE19860650A1 (de) | Chip-Satz-Speichersteuervorrichtung mit Datenausblend-Maskenfunktion | |
DE3114924C2 (de) | Schneller Zeittaktsignalgenerator | |
DE2223332C3 (de) | Einrichtung zur sichtbaren Anzeige von Daten auf einem Wiedergabegerät | |
DE2261141B2 (de) | Einrichtung zur graphischen darstellung von in einem computer enthaltenen daten | |
DE68923899T2 (de) | Halbleiterspeicher. | |
DE68925569T2 (de) | Dynamischer Video-RAM-Speicher | |
DE3408972A1 (de) | Dynamischer wiederholspeicher | |
DE69223714T2 (de) | Halbleiter-Speichereinrichtung und Verfahren zur Output-Kontrolle | |
EP0468973B1 (de) | Monitorsteuerschaltung | |
CH645473A5 (en) | Method for activating a liquid crystal display | |
DE4217010A1 (de) | Aufloesungsunabhaengige bildschirmerneuerungsstrategie | |
DE3644322C2 (de) | ||
DE1801381C3 (de) | Datensichtgerät zum reihenweisen Anzeigen von Zeichen auf einem Bildschirm | |
DE19750927B4 (de) | Verfahren zum kontinuierlichen Auslesen einer Datenfolge aus einem Speicher | |
DE4231308C1 (de) | Verfahren zur Bildkorrektor bei einer Bild-in-Bild-Darstellung von zeilenverkämmten Fernseh- oder Videosignalen und Schaltungsanordnung zur Durchführung desselben | |
DE2817556C2 (de) | Verfahren zur Steuerung eines dynamischen Speichers | |
EP0337104B1 (de) | Schaltungsanordnung zum Steuern der bildlichen rasterartigen Darstellung von Informationen | |
DE3810232C2 (de) | ||
DE3326224C2 (de) | Schaltungsanordnung zum Ansteuern einer Anzeigeeinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8125 | Change of the main classification |
Ipc: G06F 3/14 |
|
D2 | Grant after examination |