DE3021565A1 - Flip-flop - Google Patents

Flip-flop

Info

Publication number
DE3021565A1
DE3021565A1 DE19803021565 DE3021565A DE3021565A1 DE 3021565 A1 DE3021565 A1 DE 3021565A1 DE 19803021565 DE19803021565 DE 19803021565 DE 3021565 A DE3021565 A DE 3021565A DE 3021565 A1 DE3021565 A1 DE 3021565A1
Authority
DE
Germany
Prior art keywords
flip
flop
collector
area
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803021565
Other languages
English (en)
Other versions
DE3021565C2 (de
Inventor
Yasuharu Baba
Masayuki Miyake
Takeo Sekino
Masashi Takeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE3021565A1 publication Critical patent/DE3021565A1/de
Application granted granted Critical
Publication of DE3021565C2 publication Critical patent/DE3021565C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0214Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233Integrated injection logic structures [I2L]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Flip-Flop in Form einer HL (integrierte Injektionslogik) oder einer MTL (versenkte Transistorlogik).
Fig. 1 der anliegenden Zeichnungen zeigt den grundsätzlichen Aufbau einer HL. In Fig. 1 bezeichnet WO ein N-leitendes Halbleitersubstrat, P1 und P2 P-leitende Bereiche, die jeweils auf der einen Hauptfläche des Substrats NO gebildet sind, und N1 bis N3 N-leitende Bereiche, die im Bereich P2 gebildet sind. Anschlüsse IB und C1 bis C3 sind mit den Bereichen P1, P2 und N1 bis N3 verbunden.
In der HL in Fig. 1 bilden P1, NO und P2 einen Transistor Q1, wie Fig. 2 zeigt, und NO, P2 und N1 bis N3 einen NPN-Transistor Q2 mit mehreren Kollektoren, wie Fig. 2 zeigt. Die beiden Transistoren Q1 und Q2 sind in der in Fig. 2 gezeigten Weise miteinander verbunden.
Wenn bei der HL in Fig. 1 oder 2 eine Spannung +VEE an den Anschloß I angelegt wird, arbeitet der Transistor Q1 als Konstantstrom-Vorspannungsquelle. Der Transistor Q2 arbeitet daher als Inverter mit offenem Kollektor. Wenn die auf den Anschluß I gegebene Spannung +VEE ein- und ausgeschaltet wird, arbeitet der Transistor Q2 als Torschaltung.
In der folgenden Beschreibung wird die zuvor beschriebene HL zur Abkürzung wie in Fig. 3 symbolisiert.
Wenn die obigen HLs zur Bildung eines bekannten T-Flip-Flops verwendet werden, werden die HLs 2 bis 7, wie Fig. 4 zeigt, zur Bildung von drei Gruppen von taktgesteuerten RS-Kippgliedern (RS-Flip-Flops) geschaltet, mit denen eine Eingangs-IIL 1 verbunden wird. In i"ig. bezeichnet T einen Eingang und Q einen Ausgang. Obwohl
030064/0622
in Fig. 4 nicht gezeigt, ist von der HL 7 ein Ausgang Q herausgeführt.
Das obige bekannte T-Flip-Flop kann als IC-Chip ausgebildet sein, wie Fig. 5 zeigt, die eine Aufsicht des IC-Chips ist. Auf dem Halbleitersubstrat NO ist der Injektionsbereich P1 in Form einer geraden Linie bzw. eines geraden Bandes gebildet, und die Bereiche P2 der HLs 1 bis 7 sind auf dem Substrat NO jeweils in Form einer geraden Linie bzw. eines geraden Bandes senkrecht zu dem Bereich P1 längs des Bereichs P1 mit einem bestimmten Abstand zwischen benachbarten Bereichen angeordnet. In jedem Bereich P2 der HLs 1 bis 7 sind Kollektorbereiche N1 bis N3 vorgesehen. Die Bereiche P1, P2 und N1 bis N3 sind so geschaltet, daß sie ein Verdrahtungsschema, das durch starke Linien in Fig. 5 gezeigt ist, entsprechend dem Verdrahtungsschema der Fig. gebildet wird. In Fig. 5 bezeichnen die Punkte die Ohm1sehen Kpntaktpunkte des VerdrahtungsSchemas der Bereiche N1 bis N3 und des Bereichs P1, und die Buchstaben χ die Ohm1sehen Kontaktpunkte des Verdrahtungsschemas der Bereiche P2 (die Punkte stellen somit die Kollektoren der Transistoren Q2 und die Buchstaben χ deren Basen dar).
Da bei dem obigen IC-Chip der einzelne Bereich P1 als gemeinsamer Injektionsbereich der HLs 1 bis 7 arbeitet, arbeiten die HLs 1 bis 7 getrennt, und führen insgesamt den Betrieb des T-Flip-Flops durch.
Wie die Fig. 4 und 5 zeigen, ist die Anzahl der das T-Flip-Flop bildende HL groß, und die von dem Verdrahtungsschema eingenommene Fläche ist ebenfalls groß, so daß das IC-Chip hinsichtlich einer hohen Dichte und einer hohen Geschwindigkeit ungünstig ist.
Um diesen Nachteil zu vermeiden, können bei dem T-Flip-Flop Verzögerungsglieder 11 und 12 vorgesehen werden,
03-0064/0622
um die Anzahl der ULs zu verringern, wie Fig. 6 zeigt. Die Verzögerungsglieder 11 und 12 werden durch Vergrößerung der Flächen der entsprechenden HLs 2 und 5 zur Erhöhung deren Kapazität gebildet, wie Fig. 7 zeigt, oder durch Verkürzung z.B. der Injektionslänge (der Länge zwischen dem Injektionsbereich P1 und den Bereichen P2 der Ills 2 und 5), um den Injektionsstrom zu verringern.
Das T-Flip-Flop der Fig. 6 und 7 hat eine geringere Anzahl von HLs, und die von dem Verdrahtungs schema eingenommene Fläche ist klein, so daß eine hohe Dichte erzielbar ist. Bei der Schaltung der Fig. 6 und 7 ist die Arbeitsgeschwindigkeit als T-Flip-Flop durch die Verzögerungsglieder 11 und 12 begrenzt und damit niedriger als die Arbeitsgeschwindigkeit der HL, so daß keine hohe Arbeitsgeschwindigkeit erreicht werden.
Wenn bei der Schaltung der Fig. 6 und 7 der Strom klein gewählt wird, um die Verzögerungsglieder 11 und 12 zu bilden, ergibt sich eine Gleichgewichtsstörung gegenüber den Injektions strömen der anderen HLs, so daß genaue Eigenschaften der Elemente im Hinblick auf den Gleichstrombetrieb erforderlich sind.
Der Erfindung liegt die Aufgabe zugrunde, ein Flip-Flop zu schaffen, das die Eigenschaften einer HL hat, um eine hohe Arbeitsgeschwindigkeit zu erzielen, dessen Dichte hoch ist und das durch Wahl des Abstandes und der Lage des Injektionsbereichs, des Kollektorbereichs und der Basis der HLs zur Erzielung einer Zeitdifferenz bei deren Betrieb mit hoher Geschwindigkeit arbeiten kann.
Gelöst wird diese Aufgabe gemäß der Erfindung durch die ' im Anspruch 1 angegebenen Merkmale. Eine zweckmäßige Ausgestaltung der Erfindung ist im Anspruch 2 angegeben.
030064/0622
Die Erfindung wird nachstehend anhand der Figuren 8 bis beispielsweise erläutert. Es zeigt:
Figur 8 bis 11 Tabellen, aus denen Versuchsergebnisse hervorgehen,
Figur 12 eine Aufsicht des Flip-Flops in Form eines IC-Chips ,
Figur 13 das Schaltbild des Flip-Flops in Fig. 12,
Figur 14A bis 14F den Verlauf von Signalen an bestimmten Stellen des Flip-Flops in Fig. 13 und
Figur 15 eine Aufsicht eines weiteren Beispiels.
In der Tabelle der Fig. 8 zeigt die linke Spalte den Abstand zwischen dem Kollektorbereich N1 des Transistors Q2 und dem Kontaktpunkt (der Basiselektrode) des Basisverdrahtungsschemas, das mit χ markiert ist, und die rechte Spalte die Geschwindigkeit des Transistors Q2 beim Ein- und Ausschalten. Wenn der obige Abstand geändert und dann die Ein- und Ausschaltgeschwindigkeit gemessen wird, ist die Geschwindigkeit hoch, wenn der Abstand kurz ist, wie die rechte Spalte der Tabelle in Fig. 8 zeigt. Das gleiche Ergebnis erhält man für den Fall, daß die Lagebeziehung des Kollektorbereichs N1 zum Injektionsbereich P1 und zur Basiselektrode χ umgekehrt wird. Die Ein- und Ausschaltgeschwindigkeit wird somit hoch, wenn der Abstand kurz wird.
Fig. 9 zeigt eine Tabelle/ in der dle Unke Spalte den Abstand zwischen dem Injektionsbereich P1 und dem Kollektorbereich N1 des Transistors Q2 und die rechte Spalte die Geschwindigkeit des Transistors Q2 beim Ein- und Ausschalten darstellt. Wenn die Geschwindigkeit bei veränderbarem Abstand gemessen wird, wird sie hoch, wenn
030064/0622
der Abstand groß wird. Die obige Tendenz ergibt sich stets, unabhängig von der Lage der Basiselektrode x.
Fig. 10 zeigt eine Tabelle, in der die linke Spalte den Abstand zwischen dem Injektionsbereich P1 und dem Kollektorbereich N1 des Transistors Q2 und die rechte Spalte die Geschwindigkeit des Transistors Q 2 beim Ein- und Ausschalten angibt. Wenn die Geschwindigkeit bei veränderbarem Abstand gemessen wird, wird sie hoch, wenn der Abstand kurz wird. Die obige Tendenz ergibt sich stets, unabhängig von der Lage der Basiselektrode x.
Fig» 11 zeigt eine Tabelle, in der die linke Spalte die Lagebeziehung zwischen dem Injektionsbereich P1 , dem Kollektorbereich N1 und der Basiselektrode x, und die rechte Spalte die Geschwindigkeit des Transistors Q2 beim Ein- und Ausschalten angibt. Wenn die Geschwindigkeit gemessen wird,ist sie bei der Beziehung Injektionsbereich P1 - Kollektorbereich N1 - Basiselektrode χ am höchsten.
Diese Vorgänge sind darauf zurückzuführen, daß durch den Gleichstromwiderstand und die Störkapazität des Bereichs P2 bei der Änderung des effektiven Basdspoteritials eine Zeitverzögerung hervorgerufen wird, und daß der Stromverstärkungsfaktor des Transistors Q2 durch den Gleichstromwiderstand verringert wird.
Fig. 12 zeigt ein Beispiel des T-Flip-Flops, das eine hohe Dichte und auch eine hohe Arbeitsgeschwindigkeit hat. Der Injektionsbereich P1 und die Bereiche P2, die die HLs 1 bis 5 bilden, sind in einem Halbleitersubstrat NO einander gegenüberliegend hergestellt. Wenn der Abstand des Bereichs P1 zu bestimmten Stellen des Bereichs P2 in deren Längsrichtung D1 bis D5 ist, werden die Abstände Di bis D5 so gewählt, daß sie die Bedingung D1<" D2< D3< D4< D5 erfüllen. Die Kollektorbereiche N1,
030064/0622
N2 und N4 sind dabei in jedem der Bereiche P2, die die HLs 1 und 4 werden, an den Stellen gebildet, die die Abstände D1, D2 und D4 haben. Die Kollektorbereiche N2, N3, N4 und N5 sind in jedem der Bereiche P2, die die HLs 2 und 5 werden, an den Stellen gebildet, die die Abstände D2, D3, D4 und D5 haben, und die Kollektorbereiche N1, N2 und N3 sind jeweils in den Bereichen P2, die zur HL 3 werden, an den Stellen gebildet, die die Abstände D1, D2 und D3 haben.
Bei dem Beispiel der Fig. 12 ist das Verdrahtungsschema über die jeweiligen Bereiche P2 so gebildet, daß die Teile der Bereiche P2, die die HLs 1 und 4 werden, an den dem Abstand D3 entsprechenden Stellen die Basiselektroden werden, die Teile der Bereiche P2, die die HLs 2 und 5 werden, an den dem Abstand D1 entsprechenden Stellen die Basiselektroden werden und der Teil des Bereichs P2, der zur HL 3 wird, an der dem Abstand D4 entsprechenden Stelle die Basiselektrode wird.
Fig. 13 zeigt ein Ersatzschaltbild des IC-Chips in Fig. 12, Die Arbeitsgeschwindigkeiten dieser Schaltung sind wie folgt:
1. Da der Kollektor bereich N4 der HL 1 von dem Injekttionsbereich P1 entfernt und nahe der Basiselektrode χ ist, wird der Kollektorbereich C4 der HL 1 schneller abgeschaltet als deren Kollektor C1;
2. da der Kollektorbereich N1 der HL 3 nahe dem Injektionsbereich P1 und innerhalb ihrer Basiselektrode χ liegt, und da der Kollektorbereich N5 der HL 2 zu dem der HL 3 in umgekehrter Beziehung steht, wird der Kollektor C1 der HL 3 schneller eingeschaltet als der Kollektor C5 der HL 2;
3. da der Kollektorbereich N3 der HL 3 von dem Injektionsbereich P1 entfernt ist und nahe der Basis-
030064/0622
elektrode χ liegt, wird der Kollektor C3 der HL 3 schneller abgeschaltet als ihr Kollektor C2;
4. da der Kollektorbereich N1 der HL 4 nahe dem Injektionsbereich P1 und innerhalb der Basiselektrode χ liegt, wird der Kollektor C1 der HL 4 schneller eingeschaltet als der Kollektor C5 der HL 5.
Die Fig. 14A bis 14F zeigen den Verlauf von Signalen *5O bis φ5, die an den jeweiligen Elektroden des Beispiels in Fig. 13 auftreten, so daß die Schaltung der Fig. 12 oder 13 als T-Flip-Flop arbeitet.
Das T-Flip-Flop in Fig. 12 oder 13 besteht aus den fünf HLs 1 bis 5, so daß die Fläche des Halbleitersubstrats NO, auf dem diese gebildet sind, im Vergleich zum Stand der Technik um 1/2 bis 2/3 verringert und eine hohe Dichte im IC-Chip erzielt werden kann. Da keine Verzögerungsvorrichtungen 11 und 12 wie bei dem bekannten Beispiel der Fig. 6 erforderlich sind,und nur die Zeiteigenschaften der HL ausgenutzt werden, hat die Schaltung eine hohe Arbeitsgeschwindigkeit. Man kann dadurch das Verdrahtungsschema einfacher gestalten.
Um die bekannte Schaltung der Fig. 4 zurückzustellen, müssen den HLs 3, 5 und 7 Rückstellsignale zugeführt werden; dies erfordert ein kompliziertes Verdrahtungsschema auf dem IC-Chip und beeinträchtigt eine hohe Dichte und die freie Wahl des Verdrahtungsschemas. Dagegen muß gemäß der Erfindung das Rückstellsignal nur der HL 5 für den gleichen Zweck zugeführt werden, so daß das IC-Chip eine hohe Dichte haben kann und das Verdrahtungsschema freier wählbar ist.
Da die Anfangs zustände der HLs 1 bis 5 bestimmt sind, ist es nicht notwendig, die Schaltung am Anfang zurück-
Q30084/0622
zustellen, wenn Spannung angelegt wird, so daß hierfür keine gesonderte Schaltung notwendig ist.
Fig. 15 zeigt ein weiteres Beispiel, das schneller als das vorherige arbeitet.
Bei den obigen Beispielen ist es möglich, die Kollektorbereiche wegzulassen, die nicht beschaltet sind.
Die Erfindung kann mit den gleichen Ergebnissen auch auf einen D-Flip-Flop angewandt werden.
030064/0622
, /fO.
Leerseite

Claims (2)

  1. IT 4776
    Flip-Flop
    A η s. p. r. ii c. h. e
    . Flip-Flop, gekennzeichnet durch einen ersten Halbleiterbereich des einen Leitfähigkeitstyps, Injektions- und Basisbereichen des anderen Leitfähigkeitstyps, und Kollektorbereichen des einen Leitfähigkeitstyps in dem Basisbereich, wobei der erste Bereich und die Basis- und Kollektorbereiche einen Transistor und zwei dieser Transistoren ein Flip-Flop bilden, und dadurch, daß jeder Transistor eine bestimmte Abstandsbeziehung zwischen den Injektions- und Kollektorbereichen und den Basiskontakten hat, so daß die Differenz der Ein- und Ausschaltgeschwindigkeiten zwischen den Transistoren einen Betrieb des Flip-Flpps ohne unnötige Verzögerung ermöglicht.
  2. 2. Flip-Flop nach Anspruch 1, dadurch gekennzeichnet, daß es aus vier Transistoren besteht.
    030064/0622
DE19803021565 1979-06-08 1980-06-07 Flip-flop Granted DE3021565A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7252079A JPS55163913A (en) 1979-06-08 1979-06-08 Flip-flop circuit

Publications (2)

Publication Number Publication Date
DE3021565A1 true DE3021565A1 (de) 1981-01-22
DE3021565C2 DE3021565C2 (de) 1989-03-02

Family

ID=13491681

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803021565 Granted DE3021565A1 (de) 1979-06-08 1980-06-07 Flip-flop

Country Status (4)

Country Link
US (1) US4338619A (de)
JP (1) JPS55163913A (de)
DE (1) DE3021565A1 (de)
GB (1) GB2052906B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3205950A1 (de) * 1981-10-22 1983-05-05 Robert Bosch Gmbh, 7000 Stuttgart Bipolar integrierte inverstransistorlogik
DE3218919A1 (de) * 1982-05-19 1983-11-24 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Schaltungsanordnung zur ansteuerung zweier i(pfeil hoch)2(pfeil hoch)l-gatter ueber einen einzigen steueranschluss
DE4009785A1 (de) * 1990-03-27 1991-10-02 Licentia Gmbh Integrierte flip-flop-schaltung
DE4022139A1 (de) * 1990-07-11 1992-01-16 Telefunken Electronic Gmbh I(pfeil hoch)2(pfeil hoch)l-logik-gatter

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS589435A (ja) * 1981-07-10 1983-01-19 Toshiba Corp 排他的論理和回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2750432A1 (de) * 1977-11-11 1979-05-17 Licentia Gmbh Halbleiter-grundbaustein fuer eine i hoch 2 l-schaltung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952546B2 (ja) * 1976-11-06 1984-12-20 三菱電機株式会社 半導体装置
JPS5811135B2 (ja) * 1976-12-14 1983-03-01 株式会社東芝 分周回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2750432A1 (de) * 1977-11-11 1979-05-17 Licentia Gmbh Halbleiter-grundbaustein fuer eine i hoch 2 l-schaltung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
D.V. KERNS, "The effect of base contact position on the relative propagation Delays of the multipleoutputs of an I2L gate", in IEEE Journal of solid state circuits, Vol. SC-11, No.5, Okt. 1976, S.712-717 *
P.A.TUCCI, L.K.RUSSEL, "An I2L watch chip with direct LED Drive", in: IEEE Journal of solid-statecircuits, Vol.SC-11,No.6,Dezember 1976,S.847-851 *
T. IIZUKA, "Frequency dividers by Schottky coupledI2L Gates", in IEEE Journal of Solid State Circuits, Vol. SC-12, No.5, Okt.1977, S.530-532 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3205950A1 (de) * 1981-10-22 1983-05-05 Robert Bosch Gmbh, 7000 Stuttgart Bipolar integrierte inverstransistorlogik
DE3218919A1 (de) * 1982-05-19 1983-11-24 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Schaltungsanordnung zur ansteuerung zweier i(pfeil hoch)2(pfeil hoch)l-gatter ueber einen einzigen steueranschluss
DE4009785A1 (de) * 1990-03-27 1991-10-02 Licentia Gmbh Integrierte flip-flop-schaltung
DE4022139A1 (de) * 1990-07-11 1992-01-16 Telefunken Electronic Gmbh I(pfeil hoch)2(pfeil hoch)l-logik-gatter

Also Published As

Publication number Publication date
JPS55163913A (en) 1980-12-20
US4338619A (en) 1982-07-06
DE3021565C2 (de) 1989-03-02
GB2052906A (en) 1981-01-28
GB2052906B (en) 1983-04-27

Similar Documents

Publication Publication Date Title
DE2826847C2 (de) Hochintegrierte Halbleiterschaltungsanordnung
EP0002751B1 (de) Schaltkreis zur Einstellung des Widerstandswertes eines Abschlusswiderstandes von Leitverbindungen in Halbleiterstrukturen
DE2509530C2 (de) Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren
DE2751881A1 (de) Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren
DE2217537A1 (de) Transistor-Transistor-Logikschaltung
DE3486077T2 (de) Integrierte halbleiterschaltungsanordnung.
DE1943302A1 (de) Integrierte Schaltungsanordnung
DE2828325A1 (de) Emittergekoppelte logikstufe
DE4015459A1 (de) Integrierter hochfrequenz-eingangsdaempfer
DE2852200C2 (de)
DE2514012B1 (de) Monolithisch integrierte halbleiterschaltungsanordnung, insbesondere fuer koppelbausteine von vermittlungssystemen
DE3021565A1 (de) Flip-flop
DE2539967C2 (de) Logikgrundschaltung
DE3622141C2 (de) Treiberelement für induktive Lasten
DE2753882C2 (de) Digitale integrierte Schaltung
DE2433300A1 (de) Integrierte schaltungen
EP0057239A1 (de) Monolithisch integrierte Gegentakt-Treiberschaltung
DE68912415T2 (de) Integrierte Stromspiegelschaltung mit vertikalen Transistoren.
EP0119655A2 (de) Schaltungsanordnung zur Pegelanpassung
DE3784090T2 (de) Einen treiber mit offenem kollektor und hoher spannungsauswanderung enthaltende integrierte schaltung.
DE2525690B2 (de) Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik
DE2946192C2 (de) Frequenzteiler
DE3145771C2 (de)
DE2348984A1 (de) Anordnung mit feldeffekttransistoren
DE1918557A1 (de) Integrierter Schaltkreis

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee