DE2942827A1

DE2942827A1 - Verfahren zur abtastung der ladung in einem kanalbereich eines ladungstransferelements und ladungstransferelement

Info

Publication number: DE2942827A1
Application number: DE19792942827
Authority: DE
Inventors: Nathan Bluzer; Donald R Lampe
Original assignee: Westinghouse Electric Corp
Current assignee: CBS Corp
Priority date: 1978-10-23
Filing date: 1979-10-23
Publication date: 1980-04-30
Also published as: FR2440079A1; JPS5559771A

Description

WS191P-2027

Verfahren zur Abtastung der Ladung in einem Kanalbereich eines Ladungstransferelements und Ladungstransferelement

Die Erfindung betrifft ein Verfahren zur Abtastung der Ladung in einem Kanalbereich eines Ladungstransferelements sowie ein Ladungstransferelement zur Durchführung des Verfahrens mit einer auf einem Halbleitersubstrat angeordneten, einen Kanalbereich bildenden Halbleiterschicht.

Ladungstransferelemente bestehen im wesentlichen aus drei funktionellen Bereichen, nämlich dem Signaleingangsbereich, über welchen ein Signal zur Ausbildung eines Ladungspaketes angelegt wird, einem Transferbereich mit einer Vielzahl von Stufen, in dem das Ladungspaket oder ein Teil desselben von Stufe zu Stufe verschoben wird, und einem Signalauslesebereich, in dem das Signalpaket erneut in ein elektrisches Signal umgewandelt wird, das eine analoge Größe des Ladungspakets ist. Die Arbeitsfrequenz derartiger Ladungstransferelemente ist in der Regel durch die Grenzfrequenz der eingangsseitigen und ausgangsseitigen HaIb-

030018/0947

WS191P-2027

leiteranordnungen begrenzt.

Bisher werden mehrere Taktoperationen oder ein einziger MOS-Transistor benutzt, um die analogen Ladungspakete aus einem Eingangsbereich in einen Transferbereich oder einen auch als Potentialquelle bezeichneten Potentialbereich zu übertragen. Die zweiten Taktoperationen begrenzen die maximale Informationsbandbreite der Anordnung gegenüber der möglichen Bandbreite bei einer Injektion unter Verwendung eines einzigen Operationsschrittes. Die Verwendung eines einzigen MOS-Injektionstransistors läßt jedoch Schwellwertungleichförmigkeiten und eine Neigung zu einer Bandbreitenverringerung aufgrund parasitärer Effekte erkennen.

Gegenwärtig können Ladungstransferelemente nur sehr niedere Ströme verarbeiten. Insbesondere liegt die Möglichkeit der Handhabung von Strömen bei Elementen mit hohen Schaltgeschwindigkeiten in der Größenordnung von etwa 100 mA. Die Erzeugung derartig geringer Ströme bei hohen Frequenzen über hohe Impedanzen ist sehr schwierig, so daß die Neigung zur Induktion von Rauschen durch kapazitive Kopplungen und Leckströmen aufgrund vonVerschiebespannungen begünstigt wird. Ein größeres Signalniveau für das Eingangssignal würde bei einem solchen Aufbau eine bessere Rauschunempfindlichkeit mit sich bringen, jedoch ist ein hohes Signalniveau der Eingangs signale in der Regel bei Ladungstransferelementen nicht verwendbar, da die Potentialquellen bzw. Potentialbereiche in eine La dungs satt igung gesteuert werden.

Es ist daher wünschenswert, ein Ladungstransferelement zu

030018/0947

WS191P-2027

schaffen, das eine Vergrößerung der Eingangssignalfrequenz zuläßt und das Signal-Rauschverhältnis für das Eingangssignal verbessert. Der Eingangsbereich sollte dabei nur einen einzigen Operationsschritt erforderlich machen, ohne daß zusätzliche Eingangstaktschaltungen notwendig werden, um eine möglichst große Bandbreite für das Eingangssignal zu erhalten. Ferner soll das Signalniveau des Eingangssignals verhältnismäßig groß sein, um die Rauschunempfindlichkeit zu verbessern und das Stromniveau ausreichend niedrig zu halten, und um die Ladungspakete für die Einkopplung bzw. Injektion in den Transferbereich bzw. das Schieberegister dieses Transferbereichs zu bemessen. Dabei soll die eingangsseitige Anordnung eine niedrige Eingangsimpedanz haben, so daß sie weniger empfindlich für eine Bandbreitenverringerung aufgrund von parasitären Kapazitäten ist. 15

Im Hinblick auf den Signalauslesebereich verwenden Ladungs transferelemente bisher einen floatenden Gateverstärker und einen Rückstellschalter für welche mehrere Taktoperationen erforderlich sind, um ein Ladungspaket in ein elektrisches Signal umzuformen. Durch die Taktoperationen sind zusätzliche Schaltkreise und reduzierte Schaltfrequenzen erforderlich, da die Bandbreite des ausgangsseitigen Steuersignals notwendigerweise für einen zufriedenstellenden Betrieb ein Vielfaches der Bandbreite des Ausgangssignals sein muß, um die verschiedenen Operationen durchführen zu können, welche notwendig sind, um das gewünschte Signal aus dem Ladungspaket aufzubauen. Das mit der größeren Bandbreite verbundene Rauschen trägt ferner zu einem erhöhten Rauschen des A us gangs signals bei. Aus diesem Grund soll ein Signalauslesebereich geschaffen werden, der als nichtlöschende Lesestufe für die Ladungspakete wirksam ist.

030018/0947

WS191P-2027

Ausgehend von einem Ladungstransferelement mit einer auf einem Halbleitersubstrat angeordneten,einen Kanalbereich bildenden Halbleiterschicht sieht die Erfindung vor, daß ein ein Feldeffekttransistor mit seinem Sourcebereich und seinem Drainbereich hintereinanderliegend in Richtung des Ladungsflusses im die Potentialquelle bildenden Kanalbereich derart angeordnet ist, daß die Leitfähigkeit des Feldeffekttransistors in Abhängigkeits vom Ladungspaket im Kanalbereich abtastbar ist. Für ein derartiges Ladungstransferelement ist ferner vorgesehen, daß dem Feldeffekttransistor ein bipolarer Injektionstransistor zugeordnet ist, der benachbart zu dem einen Ende des die Potentialquelle bildenden Kanalbereichs angeordnet ist, um ein Eingangssignal über den Emitterbereich des Injektionstransistors anzulegen,und daß der Kollektorbereich des Injektionstransistors ein einstückiger Teil des die Potentialquelle bildenden Kanalbereichs ist und der Zuführung des Eingangssignals dient, um ein Ladungspaket in der Potentialquelle auszubilden.

Eine besonders vorteilhafte Ausgestaltung der Erfindung sieht vor, daß der Signalauslesebereich des Ladungstransferelements einen Feldeffekttransistor mit einer P-dotierten Kanalstrecke als Verarmungszone umfaßt, der in den vom Ladungspaket beaufschlagten Kanalbereich einbezogen ist, wobei der Drainbereich ,die Kanalstrecke und der Sourcebereich des MOS-Transistors quer zum Ladungsfluß ausgerichtet ist. Mit Hilfe von kanalbegrenzenden Bereichen wird die Breite der abtastenden P-dotierten Kanalstrecke des Feldeffekttransistors begrenzt und das Signal in den Übertragungsbereichen bzw. den Transferstufen auf den Bereich unter dem Feldeffekttransistor eingegrenzt. Damit fließt die Ladung des Ladungspaketes unter dem abtastenden Feldeffekttransistor und moduliert die Leitfähigkeit dieses Transistors. Die Modulation wird bewirkt, wenn die Signalladung unter dem Feldeffekt -

0 30018/0947 transistor

29A2827

WS191P-2027

die Breite der Verarmungs zone am PN-Übergang verändert, der durch den Feldeffekttransistor einerseits und den die Lading übertragenden Kanalbereich andererseits gebildet wird, wobei dieser Kanalbereich eine N-dotierte Epitaxialschicht sein kann. Die Modulation der Leitfähigkeit des abtastenden Feldeffekttransistors durch die im Kanalbereich fließende Signalladung ist monoton, d. h. die Ladung des modulierenden Ladungspakets wird nicht verbraucht. Der Signalauslesebereich kann dabei entweder als nichtlöschende Lesestufe oder als löschende Lesestufe bezüglich des in dem Kanalbereich transportierten Ladungspaketes ausgebildet sein.

Ein derartiges Ladungstransferelement kann für eine besonders vorteilhafte Ausgestaltung der Erfindung derart aufgebaut sein, daß zwischen dem Signaleingangsbereich und dem Signalausgangsbereich ein Ladungstransferbereich in Form eines Ladungstransferregisters vorgesehen ist, wobei der die Potentialquellen bzw. Potentialbereiche bildende Kanalbereich sowohl Teil des Signaleingangsbereichs als auch des Signalausgangsbereichs ist. Bei einem derartigen Ladungstransferelement besteht der Signaleingangsbereich aus einem bipolaren Injekticnstransistor, dessen Kollektor benachbart zu dem die Potentialquelle bildenden Kanalbereich ausgebildet und Teil dieses Kanalbereichs ist. Der Basisbereich eines solchen bipolaren Transistors umfaßt Einrichtungen, um ein Gleichspannungspotential an die Basis anlegen zu können. Der Emitter wird mit dem Eingangssignal beaufschlagt, das das Ladungspaket im Kanalbereich aufbaut. Der Signalauslesebereich ist mit einem Feldeffekttransistor ausgestattet, dereine P-dotierte Kanalstrecke als Verarmungs zone umfaßt, wobei die Drain-, Source- und Kanalbereiche quer zur Richtung des Ladungsflußes im die Potentialquelle bildenden Kanalbereich ausgerichtet sind. Die im Ka-

030018/0947

WS191P-2027

nalbereich fließende Ladung moduliert die Leitfähigkeit des Feldeffekttransistors, wobei jedoch durch die Leitfähigkeitmodulation das Ladungspaket nicht verbraucht wird.

Die Vorteile und Merkmale der Erfindung ergeben sich auch aus der nachfolgenden Beschreibung von Ausführangsbeispielen in Verbindung mit den Ansprüchen und der Zeichnung. Es zeigen

Fig. 1 eine Blockdarstellung einer Schaltungsanordnung

mit einem Signaleingangsbereich, einem Trans

ferbereich und einem Signalauslesebereich,

Fig. 2 eine Teildraufsicht auf ein Ladungstransferelement

gemäß der Erfindung,
15

Fig. 3 einen Schnitt längs der Linie III-III der Fig. 2,

Fig. 4 einen Schnitt längs der Linie IV-IV der Fig. 2,

Fig. 5 einen Schnitt längs der Linie V-V der Fig. 2,

Fig. G einen Teilschnitt durch einen anderen Halbleiteraufbau der an Stelle des in Fig. 3 strichpunktiert umrandeten Ausschnittes Verwendung finden kann, 25

Fig. 7 einen Schnitt durch einen Halbleiteraufbau gemäß

der Erfindung, welcher auf einer ebenen Schichtfläche unter Verwendung von MOS-Anordnungen aufgebaut ist,

030018/0947

10 WS191P-2027

Fig. 8 einen Teilausschnitt der in Fig. 7 gestrichelt

angedeuteten Bereiche mit einem geänderten Aufbau,

Fig. 9 eine Draufsicht auf ein Ladungstransferelement

gemäß der Erfindung mit einem Signalauslesebereich,

Fig. 10 einen Schnitt längs der Linie XI-XI der Fig. 9,

Fig. 11 eine geänderte Ausführungsform des Ladungs-

transferelements gemäß Fig. 9 und 10

Mit der Bezeichnung Ladungstransferelement werden grundsätzlich alle Halbleiteranordnungen bezeichnet, bei welchen in einem Signaleingangsbereich Ladungspakete gebildet werden und in einem Signalauslesebereich analoge oder digitale Werte dieser Ladungspakete zur Verfügung stehen, wobei jedoch fotoempfindliche Halbleiteranordnungen ausgenommen werden, bei denen keine Signaleingangsbereiche benötigt werden. Für derartige Ladungstransferelemente können Halbleiteranordnungen sowohl mit einem Oberflächenkanal als auch mit einem Schichtkanal Verwendung finden, wobei bei Elementen mit einem Oberflächenkanal die Ladungsbewegung zwischen einem Halbleiterkörper und einer darüberliegenden Isolierschicht erfolgt, und bei Halbleiterelementen mit einem Schichtkanal die Ladungsverschiebung innerhalb des Halbleiterkörpers stattfindet. Dabei können die Elemente mit einem Schichtkanal sowohl einen verhältnismäßig flachen als auch einen verhaeltnismäßig tiefen Kanal, der größer als ein /um ist, aufweisen.

Halbleiteranordnungen mit einem flachen Kanal umfassen

030018/0947

11 WS191P-2027

vergrabene Kanalstrecken, wogegen Halbleiteranordnungen mit einem tiefen Kanal auch sog. peristaltische Elemente umfassen. Die Halbleiteranordnung gemäß der Erfindung ist verhältnismäßig einfach und arbeitet gleichartig unabhängig von dem speziellen Typ des Ladungstransferelements. Die vorliegende Beschreibung der Erfindung bezieht sich auf ein Element mit einem Schichtkanal und insbesondere auf ein peristaltisches Element, welches hohe charakteristische Schaltgeschwindigkeiten hat. Die spezielle Geometrie der beschriebenen Aus führ ungs form ist für viele der verwendbaren Elementtypen vorteilhaft, wobei die Ladungstransferelemente in herkömmlicher Weise unter Verwendung von Diffusions-, Implantations- und Epitaxialschritten hergestellt sein können.

In Fig. 1 ist ein Ladungstransferelement 10 beschrieben, das einen Signalbereich 11 umfaßt, welcher denanalogen Wert des Signals in ein entsprechendes Ladungspaket transformiert. Ferner ist ein Ladungstransferregister bzw. Transfergate 12 vorgesehen, das aus drei Stufen Tl, T2 und T3 besteht und das Ladungspaket speichert bzw. weiterüberträgt. Die Potentialquellen Gl, G2 und G3 (Fig. 3) unterhalb der Gates werden dazu benutzt, um die Verkopplung zwischen den Transfergates 12 und den Signaleingangsbereich 11 zu erleichtern. Der Signalauslesebereich 13, der zwischen den Transfergatestufen T3 und T4 dargestellt ist wirkt als nichtlöschende Lesestufe. Wie aus der Darstellung zu entnehmen ist können auch auf der anschließenden rechten Seite des Signalauslesebereichs 13 Transfergates vorhanden sein, mit welchen die Ladung durch die anschließenden Transfergatestufen T4, T5 und TN übertragen wird, womit man die nichtlöschende Lesestufe verwirklichen kann. An die letzte Transfergatestufe TN schließt ein weiterer Signalauslesebereich 15 an, der im wesent-

030018/0947

12 WS191P-2027

lichen wie der Signalauslesebereich 13 aufgebaut ist und gewünschtenfalls als löschende Lesestufe Verwendung finden kann. Wie bereits erwähnte kann jede beliebige Halbleiteranordnung mit einem Signaleingangsbereich und einem Ladungstransferbereich bzw. mit einem Ladungs trans ferber eich und einem Signalausleseber eich oder auch mit einem Signaleingangsbereich, einem Trans ferbereich und einem Signalauslesebereich gemäß der Erfindung aufgebaut werden, wobei auch weitere Kombinationen mit mehreren Eingangs- und Ausgangsbereichen möglich sind.

In den Fig. 2 und 3 ist der Signaleingangs bereich 11 gemäß Fig. 1 im Detail geschnitten dargestellt. Aus Gründen der übersichtlicheren Darstellung wurden die Isolierung und die metallischen Ver bindungen in der Draufsicht gemäß Fig. 2 weggelassen. In der

Darstellung schließt an den Signaleingangs bereich ein Teil eines

Transferbereichs an. Die Schaltung wird in herkömmlicher Weise unter Verwendung einer anisotropischen Ätzung hergestellt, wobei aufgrund der unterschiedlichen Ätzgeschwindigkeit eine Oberflächenstruktur mit unterschiedlichen Höhen entsteht. Das Substrat 20 des Halbleiteraufbaus kann aus einem beliebigen Halbleitermaterial wie Silicium oder Galliumarsenid bestehen und beispielsweise etwa

-2 3, 3 χ 10 mm dick sein. In dem Substrat 20 ist ein N-dotierter Kanalbereich 21 vorgesehen, der eine Dicke von etwa 1 bis 5 ,um haben kann und die Potentialquellen unterhalb der Gatter Gl, G2 und G3 einerseits und andererseits den Kollektorteil eines ersten sogenannten Injektionstransistors 22 bildet. Die Breite der Potentialquellen liegen für ein ladungsgekoppeltes Element vom peristatlischen Typ für hohe Geschwindigkeiten etwa in der Größenordnung von 200 ,um. Für ein Ladungs transfer element mit einem vergrabenen Kanal kann sich eine N-Dotierung gleich-

030018/0947

13 WS191P-2027

mäßig bzw. konstant über den gesamten Bereich erstrecken. Bei einem peristaltischen Typ dagegen ist die Dotierung nicht konstant, vielmehr nimmt die Störstellendichte gegen die oberflächenbenach bartelsolierschicht 23 zu. Ein zweiter Transistor, der auch als Teilungstransistor bezeichnet werden kann, hat einen P-dotierten Basisbereich 25, der Teil des Basisbereichs 26 des ersten Injektionstransistors 22 ist. Der Basisbereich kann bei einer hohen Grenzfrequenz eine Dicke von 1 bis 2 ,um haben. Die beiden Transistoren 22 und 24 haben ferner Emitterbereiche 27 und 28, die etwa 4 ,um breit sein können und miteinander über ein Leitung 2 9 gemäß Fig. 2 verbunden sind. Der Kollektorbereich des Injektionstransistors 22 geht einstückig in den Kanalbereich 21 über. Der Teilungs- oder Spiegeltransistor 24 hat einen N-dotierten Kollektorbereich 30, der zwischen etwa 1 bis 5 ,um dick sein kann. Der ohmische Kontaktanschluß erfolgt über eine Kontaktmetallisierung 31 unter welcher ein P+-dotierter und mit der Basisschicht verbundener Bereich ausgebildet ist. Entsprechend ist auch der Kollektorbereich 30 des Teilungstransistors 34 mit einem N+-dotierten Teil 33 versehen, über welchen die ohmische Kontaktverbindung zur Anschlußleitung 34 erfolgt. Die Emitterkontakte 35und 36 der beiden Transistoren 22 und 24 sind über eine Leitung 37 miteinander und mit einer Wechselstromsignalquelle 38 über einen Kondensator 40 verbunden. Ferner liegen die Emitterkontakte 35 und 36 an einer Gleichstromquelle über einem Widerstand 41. Der gemeinsame Basisanschluß über die Kontaktmetallisierung 31 der beiden Transistoren 22 und 24 ist mit dem Kollektorbereich 30 über die Leitung 34 verbunden, die gleichzeitig zu einer Gleichstromquelle führt, über welche ein gegenüber den Emitterkontakten 35 und 36 positiveres Potential zugeführt wird. Über den Widerstand 41 kann ein typischer Strom

030018/0947

14 WS191P-2027

in der Größenordnung von etwa 2 mA fließen. Ein P-dotierer Bereich 42 steht mi*, dem Basisbereich 25 in Kontaktverbindung und dient, dazu, den Basisbereich mit dem Kollektorbereich des Transistors 24 kurz£iischließen, welches sicherstellt, daß da?: Basis-Emitterpotential, welches sich aufgrund des Stroms durch den Teilu.-igstransistor ausbildatjidentisch für beide Transistoren 22 und 24 ist. Der beschriebene Halbleiteraufbau wird von einem N+-dotierten Leckunterdrückungsring 44 umgeben, um sicherzustellen, daß der aus der Peripherie in die Quellbereiche der Ladungstransferelemente fließende Leckstrom möglichst reduziert wird.

Der Flächenbereich des Emitter-Basis Übergangs des Transistors 22 steht in einem gewissen Verhältnis zum Flächenbereich des Basis-Emitterübergangs des Transistors 24. Der über den Emitterkontakt und die Leitung 37 injizierte Strom teilt sich zwischen den beiden Transistoren 22 und 24 in Abhängigkeit von den Flächenbereichen der Bas is-Emitterübergänge auf, was auch für den Fall gilt, daß mehr als ein Teilungstransistor Verwendung findet.

Wenn ein großen Flächenverhältnis wünschenswert ist, d.h. wenn der Flächenbereich des Basis-Emitterübergangs für den Teilungstransistor wesentlich größer als der Flächenbereich des Basis-Emitter-Übergangs für den Junctiontransistor ist, kann ein weiterer Teilungstransistor 45 gemäß Fig. 2 vorgesehen werden, der auf einem benachbarten Bereich ausgebildet ist. Dieser Transistor ist mit dem Teilungstransistor 24 gleichartig aufgebaut, und hat einen Emitterbereich 28' , einen Basisbereich 25', der einstückig in den Basisbereich 26 des Junctiontransistors 22 übergeht, sowie einen Kollektorbereich 30' und einen Bereich 33' , der mit dem P+-Bereich 42 entsprechend dem Transistor 24 kurz-

030018/0947

15 WS191P-2027

geschlossen ist. Die Emitter-Basis- und Kollektorbereiche des Transistors 45 sind mit den Emitter -.Basis-und Kollektorbereichendes Transistors 24 verbunden, wodurch der Flächenbereich des Basis-Emitterübergangs und damit das Verhältnis der Flächenbereiche zwischen den Teilungstransistoren und dem Junctiontransistor vergrößert wird. In der Darstellung gemäß Fig. 2 sind zwei Teilungstransistoren 22 und 40 gezeigt, jedoch ist es selbstverständlich, daß auch nur ein einziger Teilungstransistor oder eine über zwei hinausgehende Vielzahl von Teilungstransistoren verwendet werden kann, je nach dem, welches Verhältnis für die Unterteilung der Flächenbereiche des Emitter-Bas isübergangs gewünscht wird.

In den Fig. 4 und 5 sind Schnitte durch den Aufbau gemäß Fig. 2 dargestellt, wobei aus Fig. 4 auch die Isolation bzw. die zur Leckunterdrückung vorgesehene Kanalbegrenzung an gegenüberliegenden Seiten einer jeden Potentialquelle unter den Gattern Gl, G2 oder G3 dargestellt ist, um die Potentialquelle auf den Kanalhereich zu begrenzen. Die Gatter G bzw. die Gatter der Transferstufen T können beispielsweise eine Dicke von etwa 1 .mn haben. Die Isolierschicht 23 kann beispielsweise 0,1 .umdick sein.

In Fig. 6 ist ein Teilausschnitt für eine andere Ausführungsform des Teilungstransistors 24 dargestellt. Dieser Teilungstransistor kann den innerhalb des gestrichelten Bereichs gemäß Fig. dargestellten Teilungstransistor ersetzen. Der Teilungstransist or kann gemäß der Darstellung mit einem vergrabenen Kollektorabschnitt 50 versehen sein, der N+-dotiert ist und auf derOberfläche P des Substrats 20 aufliegt. Ein derartiger begrabener Kollektorabschnitt liegt unterhalb des N+-Bereiches. 33, der dem

030018/0947

16 WS191P-2027

Kollektor zugeordnet ist und etwa 40 ,um breit sein kann. Dieser Bereich kann sich soweit in die Tiefe erstrecken, daß er in die begrabene Schicht übergeht, wie dies mit den gestrichelten Linien 51 angedeutet ist. Mit dem Aufbau gemäß Fig. 6 läßt sich der KoI-lektorwiderstand verringern und das Frequenzverhalten des Halbleiterelements verbessern.

In Fig. 7 ist eine Aus führungs form der Erfindung dargestellt, die im wesentlichen der Aus fürhungs form gemäß Fig. 1 bis 6 entspricht, jedoch planar aufgebaut ist. Als Substrat 55 kann ebenfalls ein Halbleitermaterial wie Silicium oder Galliumarsenid mit einer P-Dotierung Verwendung finden, wobei die als Potentialquelle wirkenden Bereiche 56 N-dotiert sind. In diesen Bereichen ist ein erster MOS-Transistor 57 ausgebildet, der in einem Materialbereich 59 mit einem N+-Sourcebereich 58 und einem P+-Bereich versehen ist. Dieser P+-Bereich ist mit einer Kontaktmetallisierung 61 versehen. Ein Isolierbereich 62 mit einer P+-Dotierung ist zwischen dem MOS-Transistor 57 und einem Trenntransistor angeordnet. Die beiden MOS-Transistoren können in herkömmlicher Weise durch Doppeldiffusion in ein und demselben Flächenbereich aufgebaut sein. Der Teilungstransistor 63 ist mit einem N+-Eingangsbereich 68 innerhalb eines P-dotierten Materialbereichs 65 ausgebildet. Ferner wird über einen P+-dotierten Bereich 66 eine Kontaktverbindung zur Leitung 67 hergestellt. Der Teilungstransistor 63 hat einen Drainbereich 64, der N+-dotiert ist. Jeder dieser Transistoren hat einen Gatebereich, die miteinerander verbunden sind, wie voraus stehend für die bipolaren Transistoren bereits beschrieben wurde. Der Verbindungspunkt für den Gateanschluß des Transistors 57 ist mit 69 und Verbindungspunkt für den Gateanschluß für den Transistor 63 mit 70 bezeichnet.

030018/0947

17 WS191P-2027

Auch diese Verbindungpunkte sind zusammengeschaltet, wie dies für die Ausführungsform gemäß den Fig. 1 bis 5 der Fall ist. Ebenso sind die Sourcebereiche der Transistoren 57 und 63 zusammengefaßt, die dieselbe Funktion wie die Emitter bei den vorausgehenden Ausführungsbeispielen haben. Der Drainbereich des Transistors 57 wird mit vom Bereich 56 gebildet, wogegen die Drainanschlüsse des Transistors 63 an die Gatebereiche 70 und dieses Transistors angeschlossen sind. Die Aufteilung des eingangsseitigen Stroms zwischen dem Transistor 57 und dem Teilungs transistor 63 wird von dem Verhältnis der Kanalbreiten des Materialbereichs bestimmt, in welchem der Transistor 57 und die Teilungstransistoren 63 sowie 72 angeordnet sind. Unter der Breite dieser Bereiche wird diejenige Ausdehnung verstanden, die senkrecht zur dargestellten Oberfläche auf der Zeichnungs ebene steht. Die Länge des Materialbereichs, in dem diese Transistoren ausgebildet sind, ergibt sich aus der Abmessung zwischen den Source- und Drainbereichen der entsprechenden Transistoren. Obwohl in der Darstellung die Materialbereiche 59 und 65 der Transistoren 57 und 63 in einem gewissen Abstand von den P-leitenden Substrat 55 enden, so daß sich unter ihnen der N-leitende Materialbereich 56 erstreckt, wird die Wirkungsweise der einzelnen Halbleiteranordnungen nicht beeinträchtigt, wenn sich die Materialbereich 59 oder 65 bis zum P-leitenden Substrat 55 erstrecken. Die Abmessungen der einzelnen Materialbereiche können im wesentlichen den Größen der Ausführungsform der Fig. 2 bis 5 entsprechen.

In der in Fig. 7 dargestellten Ausführungsform ist ein weiterer Teilungstransistor 72 vorgesehen, um das Verhältnis der Breite der Materialbereiche der einzelnen Transistoren zu vergrößern,

030018/0947

18 WS191P-2027

so daß ein geringerer Anteil des eingangsseitigen Stroms der Potentialquelle zugeordnet wird. Der Transistor 72 ist in einem Materialbereich 73 mit P-Dotierung ausgebildet. In diesem Materialbereich ist ein N+-dotierter Sourcebereich 74 ausgebildet. Ein vorgesehener Drainbereich 99 ist mit dem Drainbereich 64 des Transistors 6 3 verbunden und steht ferner mit dem Drainbereich 75 in Verbindung. Der Gatebereich 76 des Transistors 72 ist mit den Gatebereichen der anderen Transistoren 57 und 63 und den Drainbereichen 64, 99 und 75 über die N+-dotierten Bereiche 64, 75 und 79 der Teilungstransistoren 63 und 72 verbunden. Die Breite des Materialbereichs 59 des Transistors 57 angrenzend an die Potentialquelle unter dem GateGl ist verhältnismäßig schmal, so daß der Ladungstransport in Richtung zur Potentialquelle unter dem Gate Gl rasch erfolgen kann. Der P+-Bereich 78 dient der Isolation, wie dies auch für den Bereich 62 der Fall ist. Diese Bereiche liegen an der Oberfläche z. T. offen, um Anschlüsse anbringen zu können. Das in Fig. 7 erläuterte Ausführungsbeispiel zeigt einen planaren Aufbau mit MOS-Transistoren, jedoch ist auch ein planarer Aufbau mit bipolaren Transistoren möglich.

An Stelle der doppeldiffundierten MOS-Transistoren können auch einfachdiffundierte Transistoren Verwendung finden.

In Fig. 8 ist ein Ausschnitt eines variierten Aufbaus der Halbleiteranordnung gemäß Fig. 7 für den mit einer strichpunktierten Linie umschlossenen Bereich dargestellt. Diese Modifikation besteht allein darin, daß der Gateanschluß 70 gemäß Fig. 7 direkt an einen P+-dotierten Bereich 80 angeschlossen ist, wie durch die Leitung 70' angedeutet wird. Die beiden N+-dotierten Bereiche 68 und 64 stellen ledigleich Teile der N+-dotierten Gateanschlüsse innerhalb der strichpunktierten Linie gemäß Fig. 7 dar.

030018/0947

19 WS191P-2027

Die Einbeziehung des Teilungstransistors bzw.die Teilungstransisto. ren bei den erläuterten Halbleiteranordnungen in die eingangsseitige Halbleiterstruktur hilft das Problem zu überwinden, das an Schnittstellen zwischen der eingangs seitigen Struktur und externen Stromquellen auftritt. Das Verhältnis des Stroms in einem oder mehreren der Teilungstransistoren, bezogen auf den Strom im Junctiontransistor, ist proportional dem Basis-Emitterübergangs bereich für den Fall von bipolaren Transistoren und ferner proportional der Breite des Materialbereiches, in dem MOS-Transistoren ausgebildet sind. Dies ist deshalb der Fall, da die Basis-Emitterspannung bzw. die Gate-Sourcespannung jeweils für den Injunctiontransistor und den Teilungstransistor gleich ist. Bei Lateraltransistoren mit einer mit der Basis des Teilungstransistors gemeinsamen Basis oder bei MOS-Tra^jistoren mit gemeinsamem Gatebereich ist die Herstellung mit einer doppelten Diffusions technik möglich, so daß man sehr schmale Basisbreiten von weniger als. 1 ,um erhalten kann. Die Basisbreite an der Stelle 77 gemäß Fig. 7 ist die engste Breite nächst zu dem tatsächlichen Kollektorbereich beim bipolaren Transistor oder dem Drainbereich beim MOS-Transistor, wodurch Bedingungen geschaffen werden, unter welchen der in den Emitterbereich oder den Sourcebereich injizierte Strom in den Kollektorbereich oder den Drainbereich über den sehr engen Basisbereich eintritt. Ein Vorspannung am ersten Gate Gl bewirkt einen virtuellen Kollektor, wodurch sich eine eingangsseitige Struktur ergibt, bei der der Kollektor des bipolaren Transistors oder der Drainbereich des MOS-Transistors Teil des die Potentialquelle bildenden Kanals ist. Aufgrund einer solchen Konfiguration ergibt sich eine höhere Injektionsgeschwindigkeit, da die notwendige Zeit für den Ladungstransport über den Kollektorbereich oder den Drainbereich eliminiert wird, in-

030018/0947

20 WS191-2027

dem die erste Potentialquelle des Ladungstransferelements den Kollektorbereich oder den Drainbereich verkörpert. Das zweite Gate G2 und/oder das dritte Gate G3 können als Injectionsgate benutzt oderan eine Taktstufe angeschlossen werden, welche ein Zweiphasen- oder ein Eineinhalbphasen-Taktformat in bekannter Weise hat. Der Anteil der in den virtuellen Kollektor injizierten Ladung hängt vom Wert des in den Quellbereich eingeleiteten Eingangsstroms und der Indikation- bzw. Taktzeit ab. Es wird bevorzugt, das Eingangssignal als Gleichstromspannung über den Widerstand 41 an die Emitteranschlußpunkte anzulegen und über den Kondensator 40 einen modulierenden Wechselstrom einwirken zu lassen. Der injizierte Strom wird dann zwischen dem ersten Transistorund dem einen oder mehreren nachfolgenden Teilungstransistoren aufgeteilt. Die genaue Stromaufteilung, die sich er- gibt, bwirkt zwei grundsätzliche Vorteile. Einmal wird die Beeinträchtigung der Bandbreite durch parasitäre Kapazitäten und andererseits die Ankoppelschwierigkeiten zwischen Ladungstransfer elementen undEingangssignalquellen verringert. Da die eingangsseitige Halbleiterstruktur als Stromtransformator wirkt, kann ein niederer Eingangsstrom in das Ladungstransferelement beibehalten werden, selbst obwohl ein hoher Eingangsstrom durch das Anlegen eines verhältnismäßig hohen Eingangs signals über eine kleine Serienimpedanz injiziert wird. Dadurch erhält man eine wesentlich größere Eingangsbandbreite. Typischerweise können Bas is-Emitterübergangsbereiche für bipolare Transistoren kleiner als 100 χ 4 um gemacht werden, wogegen der Flächenbereich des Übergangs bei dem Teilungstransistor bzw. den Teilungstransistoren eine Größe von 400 χ 16 um haben kann, wodurch sich eine Strom verringerung im Verhältnis von 16:1 ergibt. Der Effekt des Teilungstransistors bzw. der Teilungstransistoren besteht in

030018/0947

21 WS191P-2027

der Reduzierung der Eingangs impedanz am Emitteranschluß und in der Reduzierung der Einflüsse von parasitären Kapazitäten. Damit läßt sich für einen Serienwiderstand von 1 kOhm bei einer parasitären Kapazität von weniger als 1, 5pF und einer 100 MHz Eingangsbandbreite ein eingangsseitiges Signalniveau von weniger als 260 mV erzielen.

Obwohl bei der Erfinding ins Auge gefaßt ist, daß der Eingangsteil des Ladungstransferelements lediglich aus einem Transistor besteht, dessen Kollektorbereich oder Drainbereich ein Teil des Materialbereichs unter der ersten Potentialquelle bildet, macht die Verwendung eines Teilungstransistors bzw. mehrerer Teilungstransistoren eine größere Signaleingangsbreit möglich verglichen mit der Eingangshalbleiterstruktur eines einzigen bipolaren Transistors. Wenn die Schaltgeschwindigkeit für einen bipolaren Transistor und einen Teilungstransistor mit einem gemeinsamen Basis bereich errechnet wird, bestimmt sich die betriebliche Schaltgeschwindigkeit durch drei Faktoren und zwar den Emittergrequenzgang, die Basis Übergangszeit und die Kollektorübergangszeit. Der Emitterfrequenzgang repräsentiert die Geschwindigkeit, mit der sich die Emitter-Basisspannung an eine Änderung des eingangsseitigen Stromsignals anpassen kann.

In einer einfachen Gleichung ist der Emitterfrequenzgang (f ) abhängig von dem eingangs seitigen Gegenwirkleitwert (g ) dividiert durch die Gesamtkapazität (C ) am Emitteranschlußpunkt und multipliziert mit dem Faktor 2Ύ , d. h.

Dabei gilt für die Kapazität C_T,daß diese die Summe der Emitter

Übergangskapazität,des bipolaren Eingangstransistors (C_) und

rs

030018/0947

22 WS191P-2027

der Teilungskapazität (C ) sowie der parasitären Kapazität (C_xJ

Nl xi

ist. Die Kapazitäten C und C sind voneinander abhängig entsprechend dem Flächenbereich des Emitter-Basisübergangs. Dies ist der Fall, da die Ströme entsprechend auf den Teilungstransistor und den bipolaren Eingangstransistor aufteilen. Ohne den generellen Ansatz zu verlassen wird angenommen, daß das Teilungsverhältnis für die Flächenbereiche 25 ist; daraus ergibt sich, daß der Eingangsstrom I — -,-, des la dungs gekoppelten Elementes CCD

KLJ

25 mal kleiner als der Teilungsstrom I ist. Substituiert man g und C so erhält man nachfolgende Gleichung:

	I + I	JVT¹CCD	⁸¹CCD	^CB	1	C P
			2> kT		⁺	26
	^CB	^CB
⁶¹CCD
2fr kTC_E

Daraus ergibt sich, daß der Einfluß der parasitären Kapazität C auf die Eingangsbandbreite am Emitteranschlußpunkt um das 26-fache verringert wird, d.h. um einen Betrag der etwa der Stromteilung entsprechend der angenommenen Halbleiteranordnung ist. Wenn daher für einen Eingangs strom des ladungsgekoppelten Elements CCD von 10 uA von einem Emitterflächenbereich von

/ j g 3

10 χ 10 um bei einer Basisdotierung von 10 Boratomen/cm und

/ 18 3

einer Emitterdotierung von mehr als 10 Arsenatomen/cm ausgegangen wird, erhält man eine Emittergrenzfrequenz f von

9 ^c

1, 14 χ 10 Hz. Diese hohe Grenzfrequenz hängt primär von der Reduzierung der parasitären Kapazität um den Faktor 26 ab. Wenn der Einfluß der parasitären Kapazität nicht reduziert worden wäre,

würde sich eine Emittergrenzfrequenz von etwa 1, 53 χ 10 Hz ergeben. Daraus ergibt sich, daß die äquivalente Übergangszeit für

030018/0947

23 WS191P-2027

-9
den Emitterbereich bei 0,88 χ 10 s liegt. Unter Verwendung der Diffusionsgleichung läßt sich die Basis Übergangs zeit aus der Gleichung ₂

t_B = 2W /2,43D_ß

für eine Basisbreite W von 1 -um und eine Diffusionskonstante D

von 21 cm /s errechnen, wobei sich als Übergangszeit für die

_9
Basis der Wert von 1,25 χ 10 s ergibt. Eine weitere Berechnung der Übergangszeit am virtuellen Kollektor mit einer Breite von 5 um ergibt sich aus der Gleichung

-10 Daraus errechnet sich ein Wert von 2, 6 χ 10 s als die Mindestzeit für den Transport der Elektronen über den Kollektor, wobei

9 eine Sättigungsgeschwindigkeit von 6x10 cm/s für die Elektronen angenommen wird. Summiert man diese Übergangszeiten für den Emitter,-Basis- und Kollektorbereich zusammen, so erhält man eine Eingangsgrenzfrequenz von 418 MHz für den bipolaren eingangsseitigen Teilungskreis. Die Frequenzgrenze für das injizierte Eingangs signal liegt über 100MHz undwird durch den Serienwiderstand, sowie dessen parallele Kapazität begrenzt.

Durch besondere Sorgfalt kann die Parallelkapazität von 1,5 pf für den Eingangswiderstand verringert werden, wodurch sich eine weitere Verbesserung der Injektionsbandbreite für das Ladungstransferelement ergibt.

In den Fig. 9 und 10 sind Teilansichten eines Ladungstransfer elements gezeigt, welche lediglich den Signalauslesebereich 13 und den angrenzenden Ladungstransferbereich 12 zeigen. Entsprechend der Eingangsseite des Ladungstransfer registers ist die Ausgangsseite auf einem Substrat 100 aufgebaut, das beispielsweise aus Silicium oder Galliumarsenid der bereits für die Ein-

030018/0947

24 WS191P-2027

gangsseite vorgesehenen Dicke bestehen kann. Über dem Substrat 100 ist ein Kanalbereich 101 ausgebildet, in dem die Potentialquellen des Transferbereichs bzw. die Transfergates und der Signalauslesebereich angeordnet sind. Der Kanalbereich hat eine N-Dotierung, die sowohl durch Diffusion als auch durch Ionenimplantation im Substrat ausgebildet sein kann. Der Kanalbereich 101 kann beispielsweise eine Dicke von etwa 1 um bis etwa 5 ,um haben. Über dem Kanalbereich 101 ist eine isolierende Schicht angebracht, deren Dicke der entsprechenden Schicht im beschriebenen Beispiel entsprechen kann. Die Abschnitte des Kanalbereichs unterhalb der Gatter G3 und G4 gemäß Fig. 10 stellen die jeweiligen Potentialquellen dar. Dir Richtung des Flußes der Ladungspakete wird durch einen Pfeil 103 angedeutet. Zwischen den Transfer gates G3 und G4 ist der Signalauslesebereich angeordnet, wenn dieser Bereich als nichtlöschende Lesestufe arbeitet. Bei der Verwendung des Signalauslesebereichs als löschende Lesestufe wird die Ladung als Gleichstrom, wieinFig. 11 dargestellt, über einenN+-diffundierten Bereich 135 abgeleitet. Der Transistor 104 hat einen Drainbereich 105 aus einem P+-leitenden Material, welches etwa 1 um oder weniger dick ist und in bekannter Weise in den N-leitenden Kanalbereich 101 eingebettet ist. Der Sourcebereichl06 des Transistors 104 wird von einem P+-leitenden Material gebildet. Über eine Kontaktmetallisation 107 und 108 wird die elektrische Verbindung zu den externen Schaltungen hergestellt. Zwischen den Source- und Drain be reichen 105 und 106 ist eine P-leitende Kanalstrecke 110 ausgebildet, die ebenfalls in herkömmlicher Weise hergestellt sein kann. Für besondere Fälle kann es zweckmäßig sein, obwohl es für die Wirkungsweise der Erfindung nicht notwendig ist, dafür zu sorgen, daß die Dotierungstiefe des Source- und Drainbereichs sowie der Kanal-

030018/0947

25 WS191P-2027

strecke 105, 106 bzw. 110 etwa gleich groß ist, um das Potentialprofil der Ladung derart zu bemessen, daß der Ladungstransfer von unterhalb des Transistors im Signalauslesebereich zur nächsten Stufe begünstigt wird, sobald das Auslesen des Signals erfolgt.

Für eine nichtlöschende Signalauslesung ist es vorzuziehen, den Transistor innerhalb des Kanalbereichs 101 derart anzuordnen, daß der Drainbereich 105 benachbart zu demjenigen Bereich liegt, von welchem das Ladungspaket kommt, wogegen der Sourcebereich 106 auf der in Strömungsrichtung abgekehrten und durch die Kanalstrecke 110 getrennten Seite liegt. Dies wiederum dient der Profilierung der Potentialquelle, in der das Ladungspaket sich während dem Auslesen befindet. Dies dient der Begünstigung des Ladungstransfers aus dem dem Auslesen zugeordneten Quellbereich unterhalb des Transistors 104 in die nachfolgende Transferstufe z.B.

das Transfergate T4 gemäß Fig. 1, wenn ein nachfolgender Ladungstransfer oder ein nachfolgendes Auslesen vorgesehen ist. Die Länge der P+-Bereiche in Richtung des Ladungspaketflusses kann in der Größenordnung von beispielsweise 5 um liegen. Über der Isolierschicht 102 ist eine Kontaktmetallisierung 111 zum Anlegen einer Gleichvorspannung vorgesehen. Unter den Oxidflächen 150 und 101 gemäß Fig. 9 wird auf gegenüberliegenden Seiten der P+-dotierten Bereiche 105, 110 und 106 das N-leitende Material des Kanalbereiches 101 entfernt. In dem N-dotierten Bereich 101 auf gegenüberliegenden Seiten dieses Kanals eindiffundierte oder einimplantierte Kanalbegrenzungen 112 und 113 dienen der Festlegung der Kanalbreite des Ladungstransfer elements und ferner der Breite der empfindlichen Bereiche des Kanals unterhalb des Transistors 104 , um den Fluß des Ladungspakets derart zu begrenzen, daß es auf den Bereich unter dem ladungsempfindlichen Feldeffekttransistor 104 begrenzt ist.

0300 18/0947

26 WS191P-2027

Aus den Fig. 9 und 10 geht hervor, daß der Drainbereich_f 105 die Kanalstrecke 110 und der Sourcebereich 106 quer zur Richtung des Ladungsflusses ausgebildet sind. Der Ladungsfluß im Kanalbereich 101 unter dem Transistor 104 moduliert die Leitfähigkeit der Kanalstrecke 110. Eine Modulation wird bewirkt, wenn die Signalladung unter dem Transistor 104 die Breite der Verarmungs· zone am PN-Übergang verändert, welcher von dem abtastenden Feldeffekttransistor 104 und der Vorspannung der N-dotierten Schicht 101 ausgebildet wird. Dadurch wird die Leitfähigkeit des Transistors bzw. der Kanalbreite moduliert. Die Modulation der Transistorleitfähigkeit durch die signalabhängig im Kanalbereich 101 fließende Ladung ist monoton und verbraucht daher nicht das Ladungspaket des Modulationssignals. Die modulierende Signalladung wird unter dem abtastenden Feldeffekttransistor 104 durch Taktimpulse verschoben.

Eine typische Schaltung zum Abtastender Modulation der Kanalstrecke 110 kann eine konventionelle Kaskadenschaltung sein, die einen bipolaren Transistor umfaßt, der mit dem Drainbereich des Transistors 104 verbunden ist, und dessen Kollektor über einen Widerstand 163 mit einem negativen Potential verbunden ist. Die Basis des Transistors liegt an einer gegenüber dem Kollektor positiveren Gleichstromversorgung. Der Sourcebereich 108 ist ferner an die Spannungsversorgung 154 angeschlossen, was auch dür den Kanalbereich 101 und das Substrat 100 gemäß Fig. 10 gilt.

In Fig. 10 sind zwei verschiedene Arten von Transfergates dargestellt, welche auf einander gegenüberliegenden Seiten des Transistors 104 ausgebildet sind. Die dem Transistor unmittel-

030018/0947

27 WS191P-2027

bar benachbarten Gates 115 und 116 dienen dazu, um den abtastenden Transistor 104 gegen Taktimpulse abzuschrimen, die an Taktgatter 117 und 118 angelegt werden. Diese Gates 115 und 116, die auch als Sperrgatter bezeichnet werden, dienen auch der Anpassung des Gleichstrompotentials des Kanalbereichs 101, um den Ladungstransport zu und aus dem Bereich unterhalb des abtastenden Transistors 104 zu erleichtern. Das Taktgatter 117, das vor dem Sperrgatter 115 bezogen auf die Richtung des Ladungsflusses liegt, verschiebt die Signalladung unter den abtastenden Transistor 104, wogegen das Sperrgatter 116 die Weiterverschiebung blockiert und dadurch die Ladung auf den Kanalbereich unter dem Transistor 104 begrenzt. Diese unter den Transistor injizierte Ladung moduliert die Leitfähigkeit der Kanalstrecke 110 des Transistors und bewirkt dadurch ein Ausgangssignal_; we^hes vom analogen Wert des Ladungspakets abhängt. Die Ladung aus dem Kanalbereich unter dem Transistor 104 wird entfernt, wenn das Sperrgatter 116 gepulst und das vorausgehende Sperrgatter 115 im Sperrzustand gehalten wird. Nach dem Entfernen der Signalladung wird das Sperrgatter 116 in den Sperrzustand zurück und das Gatter 115 in den Durchlaßzustand geschaltet, so daß das nächste analoge Ladungspaket in den Kanalbereich unter den Transistor 104 eindringen kann. Die Injektion und das Entfernen der Signalladung aus dem abgetasteten Kanalbereich ist mit sehr hoher Schaltgeschwindigkeit durchführbar, da die Gleichvorspannung an der Kontaktmetallisierung 111, d.h. am Gate des Transistors und an dem Drain sowie dem Sourcebereich des lesenden Transistors 104 ein Driftfeld auslösen, welches die Ladung unterhalb des Sperrgatters 115 unter das Sperrgatter 116 verschiebt. Die umsäumenden Felder, die durch die an die Sperrgatter 115 und 116 angelegte Spannung induziert werden, unterstützen den Ladungstransport in und aus

030018/0947

28 WS191P-2027

dem Kanalbereich unter dem Transistor. Die Halbleiteranordnung arbeitet mit einem minimalen Rauschen wenn überhaupt ein Rauschen vorhanden ist, da sie keinerlei Kapazitäten umfaßt, die wie bei einem herkömmlichen Leseelement aufgeladen und entladen werden müssen. Mit Ausnahme der Einfangs Zentren im Halbleitermaterial ist der Ladungstransport in und aus dem Abtastbereich komplett. Eventuelles Rauschen in Verbindung mit dem Transistor 104 kann dadurch reduziert werden, daß der in der Kanalstrecke fließende Ruhestrom vergrößert wird, wodurch sich der Gegenwirkleitwert erhöht und das Rauschen sowie die Empfindlichkeit des Feldeffekttransistors 104 reduziert wird.

In Fig. 11 ist ein peristaltisches Ladungstransferelement mit einem N-dotierten Kanalbereich dargestellt, das abweichend von den Ausführungsformen gemäß Fig. 9 und 10 einen Junction-Feldeffekttransistor 120 und ein floatendes innenliegendes Gate 121 verwendet, das aus einem N+-dotierten Material im Kanalbereich 101 gebildet wird. Beiderseits des Transistors 120 sind die Gatter 122 und 123 vorgesehen, die ein abschirmendes Gleichfeld liefern. Auf diese Weise hat der eingebaute Junction-Feldeffekttransistor 120 ein außenliegendes Gate 124 und das innenliegende Gate 121. Mit dem außenliegenden Gate 124 kann der in der Kanalstrecke 125 fließende Gleichstrom gesteuert werden. Das Betriebsniveau des N+-dotierten innenliegenden Gates 121 kann durch die Einstellung der Gleichspannungen am außenliegenden Gate 124 des Transistors 120 und die Vorspannung bestimmt werden, welche an der Grenzschicht 126 zwischen dem Substrat und der den Kanalbereich 101 bildenden Halbleiterschicht wirksam ist. Da das innenliegende Gate 121 in dem die Potentialquelle bildenden Kanalbereich angeordnet ist, fließen die Ladungen im Kanalbereich 101 unmittel-

030018/0947

29 WS191P-2027

bar über dieses Gate und ändern dessen Potential bezüglich des Substrats und der Kanalstrecke 125 des Transistors 120. Jede Potentialänderung am innenliegenden Gate bzw. der N+-dotierten Schicht moduliert auch den Strom in der Kanalstrecke 12 5, womit der Anteil der Ladung abgetastet werden kann, welche am innenliegenden Gate 121 existiert. Dies Ladung kann an der N+- dotierten Schicht des innenliegenden Gates 121 aufgebaut bzw. von diesem entfernt werden entsprechend der an die Gates 130 bzw. angelegten Taktspannungen und zur Erleichterung des Ladungsniveaus durch die Einstellung des Gleichspannungsniveaus an den Anschlüssen 122 und 123. Wenn ein Gleichspannungspotential an den Anschlüssen für die Gleichfeldabschirmung 122 und 123 aufrechterhalten wird, sind die an den Gates 130 und 131 erzeugten taktabhängigen Signalübergänge im wesentlichen von dem Transistor 120 entkoppelt, so daß ein besseres Signal entsteht. Die Rückstellung des innenliegenden Gatesl21 erfolgt automatisch, wenn die Signalladung durch das impulsförmige Beaufschlagen der Gatter 130 und 131 auf gegenüberliegenden Seitendes Transistors 120 abgezogen wird. In gleicher Weise wird Ladung auf dem innenliegenden Gate 121 durch das Beaufschlagen des Gates vor dem Transistor 120 aufgebaut, und zwar infolge eines Ladungsflusses in Richtung des Pfeils 132. Die Orientierung der P+- dotierten Bereiche 133 und 134, welche die Source- und Drainbereiche repräsentieren und ebenso der Kanalstrecke 125 entspricht der Orientierung der Source-und Drainbereiche 105 bzw. 106 und der Kanalstrecke 110 des Transistors 104 gemäß den Fig. 9 und 10. Die Flächengröße des innenliegenden Gatters entspricht vorzugsweise der Gesamtfläche aus demP+-dotierten Bereich 133, dem P- -dotierten Bereich 125 und dem P+-dotierten Bereich 134 des Transistors 120.

0300 18/0947

30 WS191P-2027

Unter der Breite der Kanalstrecke 125 wird diejenige Breite verstanden, die sich senkrecht zur Zeichenebene gemäß Fig. 11 ergibt. Die Lage des Sourcebereichs und des Drainbereichs kann bezüglich der Verschiebungsrichtung des Ladungspakets umgedreht sein. Obwohl das Vorsehen der N+-dotierten Schicht für das innenliegende Gatter 121 die Umschaltgeschwindigkeit verringern kann, ergibt sich aus der Verwendung eine lineare Abtastung der Ladung in den Potentialquellen des Kanalbereichs. Soweit es wünschenswert ist, kann auch noch ein N+-dotierter Bereich 135 im Kanalbereich an einer geeigneten Stelle vorgesehen werden, der an die Gleichspannungsversorgung angeschlossen ist und für den Abbau des Ladungspakets nach dem Auslesen sorgt. Eine derartige Vorrichtung kann auch bei den Ausführungsformen gemäß Fig. 9 und 10 vorgesehen werden.

Schließlich kann auch die mit den Ausführungsformen gemäß

Fig. 9 und 10 beschriebene Vorrichtung zum Takten bei der Ausführungsform gemäß Fig. 10 mit dem innenliegenden Gate 121 Verwendung finden, was auch für die Schaltung zum Abtasten der Modulation zutrift. Die in der vorausstehenden Beschreibung angegebenen Dotierungsverhältnisse und Polaritäten können ebenfalls entsprechend den vorgesehenen Anwendungsfällen umgekehrt werden.

0300 18/0947

Claims

PATENTANSPRÜCHE

1. Verfahren zur Abtastung der Ladung in einem Kanalbereich eines Ladungstransferelements, dadurch gekennzeichnet,

- daß im Kanalbereich des Ladungstransferelements ein Kanalverarmungsbereich ausgebildet wird, - daß unter dem Kanalverarmungsbereich Ladungen verschoben

werden, und

- daß die Änderung der Leifähigkeit des Kanalverarmungsbereichs als Funktion der Ladungsmenge abgetastet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,

- daß zur Abtastung der Ladungsmenge ein Strom durch den Kanalverarmungsbereich geleitet wird.

3. Ladungstransferelement zur Durchführung des Verfahrens nach den Ansprüchen 1 oder 2, mit einer auf einem Halbleitersubstrat angeordneten, einen Kanalbereich bildenden Halbleiterschicht, dadurch gekennzeichnet,

- daß ein Feldeffekttransistor (104;120) mit seinem Sourcebereich und seinem Drainbereich hintereinanderliegend in Richtung des Ladungsflusses im die Potentialquelle bildenden

030018/0947

ORIGINAL INSPECTED

WS191P-2027

Kanalbereich (101) derart angeordnet ist, daß die Leitfähigkeit des Feldeffekttransistors in Abhängigkeit vom Ladungspaket, im Kanalbereich abtastbar ist.

4. Ladungstransferelement nach Anspruch 3, dadurch gekennzeichnet,

- daß dem Feldeffekttransistor ein bipolarer Injektionstransistor (22) zugeordnet ist, der benachbart zudem einen Ende des die Potentialquelle bildenden Kanalbereichs angeordnet ist, um ein Eingangssignal über den Emitterbereich des Injektions transistors anzulegen und

- daß der Kollektorbereich des Injektionstransistors ein einstückiger Teil des die Potentialquelle bildenden Kanalbereichs ist und der Zuführung des Eingangssignals dient, um ein Ladungspaket in der Potentialquelle auszubilden.

5. Ladungstransferelement nach Anspruch 3 oder 4, dadurch gekennzeichnet,

- daß beiderseits des Feldeffekttransistors Taktgatter angeordnet sind, um die Ladungspakete von der einen Potentialquelle auf der einen Seite des Transistors in denjenigen Teil des Kanalbereichs zu verschieben, der unter dem Feldeffekttransistor liegt.

6. Ladungs transfer element nach Anspruch 3, dadurch gekennzeichnet,

- daß beiderseits des Feldeffekttransistors Sperrgatter innerhalb der Taktgatter ausgebildet sind, um den Feldeffekttransistor von den Taktgattern zu entkoppeln.

7. Ladungstransfer element nach einem oder mehreren der

030018/0947

WS191P-2027

mehreren der Ansprüche 3 bis 6, dadurch gekennzeichnet,

- daß zumindest ein Teilungstransistor vorhanden ist, der eine gemeinsame Basis mit dem Injektionstransistor und einen gemeinsamen Kollektor mit dem die Potentialquelle bildenden Kanalbereich hat und dessen Emitter elektrischmit dem Emitter des Injektionstransistors verbunden ist, und

- daß die gesamte Fläche des Emitter-Basisübergangs des Teilungstransistors größer als ein bestimmter Betrag der Fläche des Basis-Emitterübergangs des Injektionstransistors ist, so daß ein Bruchteil des über den gemeinsamen Emitter angelegten Signals dem die Potentialquelle bildenden Kanalbereich in Abhängigkeit von dem Verhältnis der Flächen der B as is-E mitter Übergänge des Injektionstransistors und des Teilungstransistors zugeführt wird.

030018/0947