DE2852943B2 - Anordnung mit einem verzögerungsbehafteten Halbleiterschalter - Google Patents
Anordnung mit einem verzögerungsbehafteten HalbleiterschalterInfo
- Publication number
- DE2852943B2 DE2852943B2 DE2852943A DE2852943A DE2852943B2 DE 2852943 B2 DE2852943 B2 DE 2852943B2 DE 2852943 A DE2852943 A DE 2852943A DE 2852943 A DE2852943 A DE 2852943A DE 2852943 B2 DE2852943 B2 DE 2852943B2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- storage time
- control
- semiconductor switch
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04213—Modifications for accelerating switching by feedback from the output circuit to the control circuit in bipolar transistor switches
Landscapes
- Electronic Switches (AREA)
Description
Die Erfindung betrifft eine Anordnung wie iir Oberbegriff des Patentanspruches 1 angegeben. Eine
solche Anordnung ist im Zusammenhang mit F i g. 2 der DE-AS 27 15 133 beschrieben worden.
F i g. 1 zeigt einen Scialtungsauszug aus der genannten
Patentanmeldung. Soweit hier interessant, heißt es in der Patentanmeldung dazu:
»... die zwangsgesteuerte Schaltstufe ... besteht aus einem Schalttransistor Ts 6/9 und einem vorgeschalteten
PDM-Verstärker... Zur Vermeidung von Speicherzeiten
dürfen die Transistoren nicht bis in die Sättigung gesteuert werden.« Ein Schalttransistor Ts 5 ist als
Emitterfolger geschaltet »Ohne PDM-Signal ist der Transistor 7s· 1 gesperrt Damit ist auch die Konstantstromquelle
Ts 2 gesperrt 7s 3 leitet weil er über Widerstände R 5 und Ä6 und Dioden Gr 5 und Gr 6
Basisstrom erhält Eine Diode Gr3 verhindert durch Basisstrombegrenzung, daß der Transistor Ts 3 in die
Sättigung gesteuert wird. Das geschieht in der Weise, daß beim Absinken der Kollektor-Emitter-Spannung
des Transistors Ts 3 auf ungefähr 1,5 V oder weniger Strom über die Diode Gr3 zum Kollektor fließt. In
diesem Zustand setzt sich der Spannungsabfall vom basisfernen Bezugspunkt 28 zum Emitter aus den
Schleusenspannungen der Dioden Gr 5, Cr 6 und der Basis-Emitter-Diode zusammen. Dem steht der Spannungsabfall
von dem Punkt 28 über einen Kollektorzuleitungspunkt 29 zum Emitter gegenüber. Dieser
Spannungsabfall setzt sich aus der Schleusenspannung der Diode Gr3 und der Kollektor-Emitter-Spannung
zusammen, die nicht bis auf die Sättigungsspannung absinken darf. ... Beim Eintreffen eines positiven
PDM-Impulses an der Klemme 27 wird Ts 1 leitend und
schaltet... die Konstantstromquelle mit dem Transistor
Ts 2 ein Ts 3 wird... gesperrt... Nach der Sperrung
... werden der Emitterfolger Ts4 sowie die Schalttransistoren
Ts5 und Ts6/9 leitend. ... Wenn die Kollektor-Emitter-Spannung der Schalttransistoren auf
etwa 6 V gesunker ist, wird eine Diode G.-8 leitend.
Durch Basisstrombegrenzung von Ts4 und Ts5 mit
Hilfe der Diode Gr 8 wird eine weitere Durchsteuerung der Schalttransistoren bis in die Sättigung verhindert.
... Besonders bemerkenswert ... sind die Maßnahmen zur Verkürzung der Schaltzeiten, die es überhaupt erst
ermöglicht haben, ... die Verlustleistung klein zu halten.«
Der Basisstrombegrenzung für die Transistoren Ts 3 bzw. Ts4, Ts5 durch die Dioden Gr3 bzw. Gr8 liegt die
Überlegung zugrunue, daß die Speicherzeit eines Schaittransistors, das ist die Schaltverzögerung beim
Umschalten vom leitenden in den sperrenden Zustand, dann besonders groß ist, wenn der Transistor im
durchgeschalfeten Zustand in die Stromsättigung gesteuert wird. Beim Umschalten in den sperrenden
Zustand können dann die Ladungsträger nicht schnell genug abtransportiert werden. Es muß daher im
durchgeschalteten Zustand dafür gesorgt werden, daß die Stromsättigung nicht erreicht wird. Das ist durch
Begrenzung des Basisstroms möglich.
Als Kriterium für die Begrenzung des Basisstromes durch Ableitung eines Teiistromes über die Dioden Gr 3
bzw. Gr8 auf den zugehörigen Kollektor eines Schalttransistors dient das Absinken der Kollektor-Emitter-Spannung
auf einen Wert, der für die Annäherung an die Stromsättigung charakteristisch ist.
Daii.i sinkt das Potential am Kollektor so weit ab, daß
die genannten Dioden leitend werden. Durch die damit einsetzende Basisstrombegrenzung während einer Einschaltphase
kann die darauf folgende Speicherzeit wesentlich verkürzt werden.
Für einige Anwendungsfälle hat es sich nun gezeigt.
daß die Verkürzung der Speicherzeit nicht ausreichend
ist, sondern daß es trotz kurzer Speicherzeiten noch zu Funktionsstörungen kommen kann, wenn die Schaltzeit
überhaupt eine Rolle spielt. Dies ist zum Beispiel bei der Hintereinanderschaltung von gleichzeitig geschalteten
Transistoren der Fall. Versuche haben gezeigt, daß sich die Kollektor-Emitter-Sperrspannungen von in Reihe
zueinander geschalteten Schalttransistoren stark unterschiedlich aufteilen, wenn deren Speicherzeiten nur um
25 ns voneinander abweichen. Das ist auch verständlich, wenn man bedenkt, daß beim Sperren eines Transistors
dem anderen Transistor die Möglichkeit genommen wird, durch weiteren Kollektorstrom die freien Ladungsträger
abzubauen. Als Abhilfe ist es in diesem Zusammenhang üblich, zur gleichmäßigen Spannungsaufteilung den Schalttransistoren eine Kette von
Bauelementen parallelzuschalten, die Widerstände, Dioden und Kondensatoren enthalten kann. Diese
Maßnahmen sind umständlich und führen zur Erhöhung der Verlustleistung.
Auch bei einem Schaltverstärker (Treiber) zur Steuerung einer Schaltröhre in einem Hochleistungs-Pulsdauermodulator
hat sich gezeigt, daß es trotz sehr kurzer Speicherzeiten zu Zeichenverzerrungen (Impulsverzerrungen)
und zur Zerstörung von Schalttransistoren kommen kann, insbesondere auch dann, wenn
Schalttransistoren in Reihenschaltung und/oder Gegentaktschaltung betrieben werden.
Zeichenverzerrungen sind insbesondere dann zu beachten, wenn der vom Schalttransistor durchzuschaltcnde
Strom nicht !constant, sondern im Sinne einer Amplituden-Mitmodulation des pulsdauermodulierten
Pulses veränderlich ist, wenn also der Laststrom — das ist bei einem Transistor der Kollektor-Emitterstrom —
des Schalttransistors veränderlich ist.
Es ist daher Aufgabe der Erfindung, eine Anordnung zu schaffen, mit der sich störende Einflüsse wesentlich
vermindern lassen, die sich durch Abweichungen der Speicherzeit von einem erwünschten Wert ergeben.
Diese Aufgabe wird durch die Anordnung mit den Merkmalen des Patentanspruches 1 gelöst. Vorteilhafte
Weiterbildungen sind in den Unteransprüchen angegeben. Dabei ist von folgenden Überlegungen ausgegangen
worden:
Es hat sich in Untersuchungen an Schalttransistoren herausgestellt, daß die Speicherzeit keine Konstante ist,
sondern unter anderem abhängig ist vom Kollektorstrom, der Kollektorspannung, dem Basisstrom, jeweils
im durchgeschalteten Zustand des Schalttransistors, sowie von der Baisspannung im gesperrten Zustand und
von der Temperatur. Zumindest wo sich eine dieser Größen in erheblichem Maße ändert, kann es daher zu
Störungen dann kommen, wenn die Speicherzeit im jeweiligen Anwendungsfall überhaupt eine Rolle spielt.
Zugleich muß oft auch für eine möglichst kurze Speicherzeit gesorgt sein; zu diesem Zweck muß ein
Schalttransistor derart angesteuert werden, daß er sich im leitenden Zustand im Bereich der Quasi-Sättigung
befindet Mit »Quasi-Sättigung« wird der Betrieb bezeichnet, bei dem die Kollektor-Emitter-Spannung im
leitenden Zustand des Schalttransistors (Restspannung) höher bleibt als die im Sättigungsbetrieb auftretende
Restspannung zwischen Kollektor und Emitter (Sättigungsspannung). Bei Quasi-Sättigung gibt es nun einen
Zusammenhang zwischen dem Laststrom, der Restspannung und der Speicherzeit Man kann überschlägig
sagen:
a) bei konstanter Restspannung steigt die Speicher-
a) bei konstanter Restspannung steigt die Speicher-
zeit mit dem Laststrom;
b) bei konstanter Speicherzeit steigt die Restspan nung mit dem Laststrom.
In F i g. 2 sind diese Verhältnisse qualitativ angedeutet,
wobei auf der Abszisse die Restspannung Uc und aul der Ordinate der Last- oder Kollektorstioin /c
aufgetragen ist. Bei einer Schaltungsanordnung, bei der sich für einen konstanten Laststrom /1 eine konstante
Restspannung Ui ergibt, stellt sich eine konstante Speicherzeit is von 150 ns ein. Verändert sich jedoch dei
Laststrom /cbei gleichbleibender Restspannung Ui, se
treten erhebliche Änderungen der Speicherzeit ts auf Es ist nun mit Hilfe der Erfindung gelungen, einen Weg
zu finden, um trotz Änderungen des Laststromes und/oder der Kollektor-Emitter-Spannung im durchge
schalteten Zustand oder trotz der Änderung vor anderen Größen, die letztlich zu einer Änderung des
Laststromes bzw. der Kollektor-Emitter-Spannung führen, zu einer im wesentlichen konstanten Speicherzeit
Is zu gelangen. Aus F i g. 2 ist ersichtlich, daß dies dann möglich ist, wenn man sich auf einer der Kurven
fs=const, bewegt. Es muß also dafür gesorgt werden daß zwischen Ic und Uc ein dem Kurvenverlaul
entsprechendes Verhältnis ungefähr eingehalten wird Hierzu dient eine während der Einschaltphase eingreifende
Regelschaltung, die im Regelkreis den Steuerweg enthält und auf die Steuerelektrode einwirkt.
F i g. 3 zeigt ein Prinzipschaltbild,
F i g. 4 gibt Spannungsverläufe zu F i g. 3 an,
F i g. 5 zeigt eine Einzelheit zu F i g. 3,
F i g. 6 stellt ein einfaches Ausführungsbeispiel dar,
F i g. 7 ein detailliertes Ausführungsbeispiel der Erfindung und
F i g. 8 ein Blockschaltbild mit den zusätzlicher Hilfsmitteln,
In F i g. 3 ist ein Schalttransistor T dargestellt mit seinem Kollektorstrom Ic, seiner Kollektor-Emitter-Spannung
Uc und seinem Basisstrom Ib. Der Kollektorstrom ist fast gleich dem Laststrom //, der von der
positiven Klemme der Gleichspannungsversorgung durch den Lastwiderstand Ri. zum Kollektor fließt. In
dem Steuersignalweg, der von den Eingangsklemmen E zur Basis des Schalttransistors T führt, liegt eine
Steuerschaltung 1. Über sie führt eine Regelschleife mit einem Steuerweg, der von einem Abgriff 3 an der
Schaltstrecke (Kollektor-Emitter-Strecke) ausgeht und eine Vergleichseinrichtung 2 enthält. Darin wird ein
Vergleich durchgeführt zwischen der am Abgriff 3 abgegriffenen Kollektorspannung Uc und der von einer
Eingangsklemme abgegriffenen Eingangsspannung Ue. Das Vergleichsergebnis ist die Regelspannung Ur,
welche die Steuerschaltung 1 steuert
Diese Steuerschaltung 1, gesteuert durch das Eingangssignal Ue, liefert den Basisstrom Ib an den
Schalttransistor T. Bei fehlendem Eingangssignal, also in der Ausschaltphase des Eingangsimpulses Ue, liegt eine
Sperrspannung an der Basis. Im Schaltbetrieb ist die Speicherzeit des Schalttransistors abhängig von der
Größe des Basisstromes im durchgeschalteten und der Basissperrspannung im gesperrten Zustand. Die Vergleichseinrichtung
2 regelt mit der Regelspannung Ur durch Änderung der Basisansteuerung des Schalttransistors
Tdie Speicherzeit auf einen vorgegebenen Wert
Mit Hilfe von F i g. 4 läßt sich der Regelmechanismus
verdeutlichen: Zu der Eingangsspannung Ue gehört die verzögert auftretende Kollektorspannung Uc Von den
auftretenden Verzögerungen interessiert hier die Zeit, die vergeht, vom Abfall der Eingangsspannung Ue auf
Null Volt bis zum Übergang der Kollektorspannung Uc von der nahe Null Volt liegenden und in der
Einschaltphase auftretenden Restspannung auf die in der Sperrphase auftretende Sperrspannung. Diese
Verzögerungszeit ist die Speicherzeit ts.
In der Vergleichseinrichtung 2 findet nun ein Vergleich zwischen Uc und Ue statt in Form einer
Differenzbildung zwischen der gegenüber Ue invertierten Spannung Ue und Us. Das Vergleichsergebnis ist
UrX, eine Spannung, die in ihrem Verlauf Impulse entsprechend der Länge der Speicherzeit is aufweist.
Diese Impulse sollen dazu dienen, den Basisstrom des Schalttransistors T während des durchgeschalteten
Zustandes mit fallendem Laststrom verstärkt herabzusetzen: da die Speicherzeit aber erst jeweils nach dem
Ende einer der Einschaltphasen des Schalttransistors T gemessen werden kann, kann der Meßwert Ur 1 erst zur
Steuerung des Basisstromes Ib der jeweils folgenden Einschaltphase verwendet werden.
Deshalb muß die Vergleichseinrichtung 2, die in F i g. 5 im Detail dargestellt ist, einen Speicher 5 in Form
eines Integrators enthalten, in welchem die Spannungszeitfläche von UrX gebildet und für die nächste
Einschaltphase des Schalttransistors Tbereits gehalten wird. In der Vergleichseinrichtung 2 wird durch einen
Umkehrverstärker V aus der Eingangsspannung Ue zunächst die invertierte Spannung Ue gebildet und
ebenso wie Uc einem Transistor Ts zugeführt. An dessen Kollektor ergibt sich UrX = Ue- KUc, wobei K
eine Konstante zum Pegelausgleich ist. Hinter dem Speicher 5 ergibt sich als Spannungszeitintegral von
UrX die Regelspannung Ur zur Beeinflussung des Basisstromes Ib über die Steuerschaltung 1. Dabei wird
der Regelkreis so betrieben, daß bei zunehmender Speicherzeit is der Basisstrom Ib in der darauffolgenden v,
f.inschaltphase verkleinert wird um zu verhindern, daß der Schalttransistor Tzuweit in die Sättigung gerät.
Wegen der Speicherung im Speicher S ist die Regelung prinzipbedingt mit der Laufzeit einer Periode
der Eingangsspannung Ue behaftet. Diese Laufzeit bzw. die Regelzeitkonstante des Regelkreises bestimmen die
maximale Frequenz, mit der sich der Laststrom // und das Tastverhältnis des Eingangssignals Ue bei Regelung
der Speicherzeit ändern dürfen. Versuchsweise wurde bei einer Schaltfrequenz von 50 kHz eine maximale *·>
Frequenz für die Änderung von Laststrom und Tastverhältnis von 1,5 kHz ermittelt. Bei höheren
Frequenzen für die Änderung schwenkt die Speicherzeit, der Mittelwert läßt sich jedoch konstant halten.
Bei dem Ausführungsbeispiel muß sichergestellt sein, so daß die Ausschaltzeit des Eingangssignales Ue größer
ist als die Speicherzeit im ausgeregelten Zustand. Im praktischen Betrieb wurde für Modulationsfrequenzen
des Tastverhältnisses bis 1,5 kHz eine stabile Speicherzeit von 200 ns mit einem Schalttransistor erreicht, der
nach Datenblatt eine Speicherzeit von 3 Mikrosekunden bei Schaltbetrieb mit Sättigung hat.
Während bei den Fig.3 bis 5 die am Abgriff 3 auftretende Spannung Uc, wie sie dort jeweils während
der Speicherzeit auftritt für die Regelung des fao Basistromes maßgeblich war, ergeben sich wesentlich
einfachere Verhältnisse, wenn am Abgriff 3 die Spannung Uc abgegriffen und zur Regelung verwendet
wird, wie sie während der Einschaltphase auftritt Hierauf beziehen sich die Ausführungsbeispiele nach
den F i g. 6 und 7. Bei ihrer Verwirklichung kommt die Tatsache zu Hilfe, daß zwischen dem Steuerstrom
(Basisstrom) und dem Laststrom (Kollektorstrom eines Schalttransistors) eines Halbleiterschalters ein im
wesentlichen fester Zusammenhang, nämlich die Stromverstärkung besteht.
F i g. 6 zeigt den Schalttransistor T, dessen Speicherzeit konstant gehalten werden soll, mit dem Stromverstärkungsfaktor
ß=10, dem Laststrom (Kollektorstrom) lc, dem Basisstrom Ib, der Kollektor-Emitter-Spannung
Uc, der Basis-Emitter-Spannung Ltöeundder
Kollektor-Basis-Spannung Ucb.
Es wird von der annähernd richtigen Annahme ausgegangen, daß der Stromverstärkungsfaktor B im
Betriebsbereich unabhängig von Laststrom Ic ist. Die Einschaltung des Schalttransistors T erfolgt von einer
Konstantstromquelle 4 über einen Emitterfolger To und einen Serienwiderstand R von beispielsweise 30 Ohm.
Bei einem Kollektorstrom lc, der praktisch gleich dem äußeren Laststrom // ist, von 0,1 A benötigt der
Schalttransistor Γ zum Durchschalten 10 mA Basisstrom Ib, wie in der Tabelle, die zu F i g. 6 gehört,
angegeben. Am Serienwiderstand R ergibt sich dann ein Spannungsabfall von 0,3 V.
Der Steuerelektrode (Basis) des als Halbleiterschalter dienenden Schalttransistors Γ ist (über den Emitterfolger
To) ein Schaltungspunkt 5 vorgeschaltet, von dem eine Rückführung abzweigt mit einer als Ventil
dienenden Diode D, welche zu einem Abgriff 3 führt, der an der Schaltstrecke liegt, die durch die Kollektor-Emitter-Strecke
des Schalttransistors Tgebildet wird.
Da die Schleusenspannungen des Emitterfolgers To
und der Diode D etwa gleich groß sind, ist bei leitender Diode D die Kollektor-Restspannung des Schalttransistors
T gleich dem Spannungsabfall am Serienwiderstand R zuzüglich der Basis-Emitter-Spannung des
Schalttransistors T. Es ist in diesem Fall also Ucb gleich dem Spannungsabfall an R. Die Tabelle bestätigt dies für
/?=30Ohm. Dabei ergeben sich die Tabellenwerte für
Ic aus dem Basisstrom Ib multipliziert mit dem Stromverstärkungsfaktor B von 10. Die Differenz
zwischen L/cund t/c£>ist die Basis-Emitter-Spannung in
der Größenordnung von 0,7 bis 1 V. Bei 4 A Kollektorstrom Ic benötigt der Schalt transistor bei dem
gewählten Beispiel 0,4 A Basisstrom. Am Serienwiderstand R fallen 12 V ab. Die Restspannung Uc beträgt
dann 13V.
Die Regelwirkung der Diode Din Zusammenwirkung
mit dem Serienwiderstand R erkennt man leicht durch folgende Überlegung: Versucht die Konstantstromquelle
4 über den Emitterfolger To beispielsweise mehr als 0,4 A Basisstrom Ib fließen zu lassen oder ist der
Stromverstärkungsfaktor B größer als 10, dann versucht die Kollektorspannung Uc von ihrem Wert bei
Quasi-Sättigungs-Betrieb auf die Restspannung bei Sättigung zu sinken. In diesem Fall wird über die Diode
D überschüssiger Strom aus der Konstantstromquelle 4 abgeleitet, so daß der Basisstrom Ib sinkt und die
Kollektorspannung wieder in den erhöhten Bereich für die Quasi-Sättigung geht Durch die entsprechende
Wahl des Serienwiderstandes R kann die Speicherzeit eines gegebenen Schalttransistors Γ korrigiert werden.
Während bei konstanter Restspannung im Sättigungs-Betrieb sich die Speicherzeit bei einer Laststromänderung
von 0 ... 2,5 A um ca, 1,2 μβ änderte, betrug die
Änderung der Speicherzeit bei gleicher Stromänderung und laststromabhängig erhöhter Restspannung Uc, das
heißt unter dem Einfluß der Diode D und des optimal bemessenen Serienwiderstandes R bei einem handelsüblichen
Transistor ca. 50 ns.
Die optimale Bemessung von R derart daß sich in
einem gegebenen Änderungsbereich des Laststromes eine möglichst laststromunabhängige Speicherzeit ergibt,
kann durch Versuche erfolgen, indem für verschiedene Serienwiderstände R jeweils im Bereich
der vorgegebenen Laststromänderung die Speicherzeiten des Schalttransistors 7ermittclt werden.
Es kann aber auch eine Berechnung erfolgen. Hierzu wird zunächst für einen ausgewählten Schalttransistor 7
der thermisch zulässige Durchlaßstrom /cmaA und dann
für den Bereich der vorgesehenen Laststromänderungen die mittlere Stromverstärkung B aus dem
Datenblatt ermittelt. Dann muß durch Messungen ein Diagramm nach Art der F i g. 2 erstellt und eine Kurve
für konstante Speicherzeit is ausgewählt werden. Man
wählt am zweckmäßigsten eine der Kurven, für die im Bereich der Laststromänderungen ein ungefährer
linearer Zusammenhang von Ic mit Uc besteht. Aus der ausgewählten Kurve können die zusammengehörigen
/c/t/ce-Werte ermittelt und daraus der Serienwiderstand
Λ nach den Formeln errechnet werden:
Uc= Übe+ R ■ lc/B; Ucb= Uc- Übe= R ■ Ic/B
(Gleichung 1)
R=(Uc- Übe) ■ (B/ic);R= Ucb ■ B/Ic
(Gleichung 2)
wobei Übe die Basis-Emitter-Spannung des Schalttransistors
ist, die ungefähr gleich 0,7 V gesetzt werden kann. Wird R nach der oben angegebenen Formel für
verschiedene Wertepaare von Uc und Ic errechnet, so weichen die Werte für R bei günstiger Wahl einer Kurve
fs= const, nur wenig voneinander ab, so daß ein Mittelwert von R gewählt werden kann, der in einer
Schaltungsanordnung nach Fig.6 in ausreichendem
Maße gewährleistet, daß die Speicherzeit des Schalttransistors Tim Bereich der vorkommenden Laststromänderungen
im wesentlichen konstant bleibt.
F i g. 7 zeigt ein Ausführungsbeispiel, in welchem die Konstantstromquelle 4 nach F i g. 6 im einzelnen
dargestellt und zum Sperren des Schalttransistors 7eine Konstantspannungsquelle 6 vorgesehen ist. Es hat sich
nämlich gezeigt, daß es zwar für den durchgeschalteten Zustand des Schalttransistors Γ günstig ist, wenn nach
F i g. 6 eine Konstantstromquelle 4 vorgesehen ist, deren Konstantstrom am Schaltungspunkt 5 aufgeteilt
werden kann auf die Rückführung mit der Diode D und den zur Steuerelektrode des Schalttransistors 7
führenden Zweig; zum Sperren des Schalttransistors 7 ist es aber günstig, wenn der Basis eine Sperrspannung
aus einer Konstantspannungsquelle (4 in Fi g. 7) zugeführt wird.
Die Anordnung nach F i g. 7 arbeitet im einzelnen folgendermaßen:
Bei Anlegen tines (positiven) Tastzeichens 7 (Einschal tphase) an die Basis eines Transistors 71 schaltet
Ti über Widerstände Ä14 und R 15 die Konstantstromquelle
ein, die hauptsächlich durch einen Transistor T2 gebildet wird. Zur thermischen Entlastung von
Tl ist der Konstantstrom mit Hilfe einer Diode D1 und
eines Widerstandes R16 und des Spannungsabfalles an
einem Widerstand R17 abhängig gemacht vom Laststrom des Transistors To. T2 liefert Strom über
einen Widerstand RiS und einen als gesteuerter Widerstand arbeitenden Transistor T5 an die negative
Klemme (-8V) der Gleichspannungsversorgung und über eine Diode D 2 an den bereits im Zusammenhang
mit F i g. 6 beschriebenen Emitterfolger To. To liefert über den Widerstand R an den Schalttransistor T
Basisstrom. In Abhängigkeit vom Laststrom //wird, wie im Zusammenhang mit Fig.6 beschrieben, über die
Diode D der Basisstrom von T während der Einschaltphase geregelt. Ein Widerstand R 19 und ein
Kondensator C dienen der Schaltbeschleunigung. Die Emitterfolger 73 und 74 in der Konstantspannungsquelle
6 bleiben während der Einschaltphase von To, T, Ti, Tlgesperrt.
Ohne das Tastzeichen 7, also in der Ausschaltphase, sperrt Ti. Damit sperren auch die Konstantstromquelle
in (Tl) und der Emitterfolger To. Dagegen werden die
Emitterfolger 73, 74 leitend und legen an d;e Basis des
Schalttransistors 7 zur schnellen Sperrung eine Sperrspannung von fast — 8 V.
Auf weitere Einzelheiten der F i g. 7, insbesondere auf
is die Funktion der Widerstände RIO, RIi, des Kondensators
Cl und des Transistors 75 wird weiter unten noch eingegangen, wenn die in dieser Beziehung
allgemeinere F i g. 8 beschrieben worden ist.
F i g. 8 bezieht sich auf zusätzliche Hilfsmittel zur Beeinflussung der Speicherzeit im Sinne einer Feinregelung, wie sie in den Patentansprüchen 12 ff beansprucht ist, während sich die Patentansprüche 1 bis 11 auf die zugehörige Grobregelung beziehen, wie sie im Zusammenhang mit den F i g. 1 bis 7 erläutert worden ist.
F i g. 8 bezieht sich auf zusätzliche Hilfsmittel zur Beeinflussung der Speicherzeit im Sinne einer Feinregelung, wie sie in den Patentansprüchen 12 ff beansprucht ist, während sich die Patentansprüche 1 bis 11 auf die zugehörige Grobregelung beziehen, wie sie im Zusammenhang mit den F i g. 1 bis 7 erläutert worden ist.
Ein besonders interessantes Anwendungsgebiet für die zusätzliche Feinregelung ist die Reihenschaltung
von Schaltstrecken, die durch Halbleiterschalter, insbesondere Schalttransistoren gebildet werden. Bei gleichzeitigem
Schalten der Halbleiterschalter kommt es sehr darauf an, daß die Schaltzeiten aller in Reihe zueinander
liegenden Halbleiterschalter untereinander gleich, d. h. an einen gemeinsamen Sollwert angeglichen sind.
Hierauf bezieht sich insbesondere Patentanspruch 15 und die F i g. 8 und der noch nicht erläuterte Teil von
Fig. 7.
In F i g. 8 sind zwei Transistoren T, Ta mit hintereinander geschalteten Schaltstrecken gezeigt. Zur
Steuerung an den Basen ist ein Übertrager 8 vorgesehen, dem primärseitig positive Tastzeichen 7 als
Eingangsimpulse zugeführt werden. Diese Tastzeichen 7 erscheinen wieder an den Sekundärseiten des Übertragers
8 und gelangen von dort über die Steuerschaltung 9 bzw. 9a zur Basis des Transistors 7 bzw. Ta. Die
Steuerschaltungen 9 bzw. 9a übernehmen zusammen mit Vergleichseinrichtung 2 bzw. 2a und Abgriffen 3
bzw. 3a zunächst die gleiche Funktion, also die Grobregelung, wie die gleichnamigen Teile 1,2 bzw. 3 in
Fig.3. Von den Abgriffen 3 bzw. 3a, an welchen zumindest während der Speicherzeiten des jeweils
zugehörigen Schalttransistors die Kollektor-Emitter-Spannungen abgegriffen werden, gelangen diese zu
einer Einrichtung 10 bzw. 10a. Deren Ausgang ist mit 11 bzw. 11a bezeichnet, während ein zusätzlicher Steuereingang
der Steuerschaltung 9 bzw. 9a die Bezeichnung 12 bzw. 12a trägt
Wird nun beispielsweise der Ausgang 11 mit dem Eingang 12a und der Ausgang 11a mit dem Eingang 12
verbunden, so ergibt sich folgende Arbeitsweise der zusätzlichen Hilfsmittel 10 bzw. 10a: Ist die Kollektor-Emitter-Spannung
des Transistors 7am Abriff 3 in einer Sperrphase niedrig, dann bedeutet das, daß der
Schalttransistor zu langsam sperrt Diese Information wird über die Einrichtung 10, den Ausgang 11 und den
Eingang 12a an die Steuerschaltung 9a übermittelt, die dadurch bewogen werden soll, in der folgenden
Sperrphase die Umschaltung des Schalttransistors 7a ebenfalls etwas zu verzögern, d. h. dessen Speicherzeit
zu verlängern; dies kann durch betragsmäßiges
Herabsetzen der Basissperrspannung dieses Transistors geschehen. In ähnlicher Weise kann der Transistor 7
vom Abgriff 3a über die Einrichtung 10a, deren Ausgang 11a, den Steuereingang 12 und die Steuerschaltung 9
beeinflußt werden.
Bevorzugt wird jedoch eine andere Ausführungsform nach Fig. 8, nämlich diejenige, bei welcher die
Klemmen 11 und 12 miteinander und 11a und 12a miteinander verbunden sind. Dann ist die Arbeitsweise
i'olgende: 1st die Spannung am Abgriff 3 in der Sperrphase zu niedrig, dann sperrt der Schaittransistor
T zu langsam; diese Information veranlaßt über die Einrichtung 10 und die Klemmen 11 und 12 die
Steuerschaltung 9 dazu, das Sperren des Schalltransistors 7 in der folgenden Sperrphase dadurch zu
beschleunigen, daß der Betrag der Basissperrspannung erhöht wird.
Detaillierter ist der eingerahmte Schaltungsteil 13 der F i g. 8 in F i g. 7 dargestellt, auf die jetzt wieder
ergänzend eingegangen wird.
Zur Feinregelung der Speicherzeit wird diese innerhalb der Ausschaltphase des Tastzeichens 7
beeinflußt, die eigentlich mit der Sperrphase des Schalttranistors 7 übereinstimmen sollte, was aber
wegen der Speicherzeit nicht der Fall ist. Nach dem Ende der Einschaltphase des Tastzeichens 7 kann die
Speicherzeit in gewissem Maße noch durch die Höhe der Basis-Sperrspannung des Schalttransistors Tbeeiriflußt
werden, aber nur noch zwischen dem Ende der Einschaltphase des Tastzeichens 7 und dem Beginn der
tatsächlichen Sperrphase des Schalttransistors T also nur während der Speicherzeit. Für diese Beeinflussungszwecke ist vom Abgriff 3 wegführend ein zusätzlicher
Steuerweg vorgesehen mit zusätzlichen Hilfsmitteln (entsprechend den Hilfsmitteln 10 in F i g. 8), enthaltend
Widerstände /?20, /?21 und einen Integrationskondensator
C1. Der zusätzliche Steuerweg führt zunächst zur
Basis des Transistors 75. Damit steuert, mitbestimmt durch das Spannungsteilerverhältnis zwischen den
Widerständen R 20 und R 21, die Kollektorspannung Uc von 7 den Transistor 75. In der Sperrphase des
Tastzeichens 7, also wenn der Transistor 72 gesperrt ist, ergibt sich am Schaltungspunkt 14 ungefähr die
Emitterspannung von 75, die über den Widerstand R 23 für den Steuerstrom des Transistors 73 verantwortlich
ist.
Da in der Sperrphase des Tastzeichens 7 der Transistor Tl sperrt und damit auch die Transistoren
72 und To gesperrt sind, während der Schalttransistor 7anfangs noch leitend ist, werden die Emitterfolger 73
und 74 leitend und legen an die Basis des Schalttransistors T zu dessen schneller Sperrung eine BasisspeT-spannurg.
Die Höhe dieser Basissperrspannung beeinflußt die Speicherzeit, so daß sich damit bei Reihenschaltung
von mehreren Schalttransistoren (T und Ta in Fig.8) die Aufteilung der gemeinsam an allen
Kollektor-Emitter-Strecken liegenden Sperrspannung auf die einzelnen Koilektor-Emitter-Strecken regeln
läßt. Diese gemeinsame Sperrspannung wird sich stark unterschiedlich aufteilen, wenn die Sperrzeiten der
Schalttransistoren nur um 25 ns voneinander differieren, weil beim verfrühten Sperren eines Transistors dem
anderen die Möglichkeit genommen wird, durch weiteren Kollektorstrom die freien Ladungsträger
abzubauen.
Ist beispielsweise die Kollektorspannung Uc von Tin der Einschaltphase und insbesondere zu Beginn der
Speicherzeit noch sehr niedrig, dann bedeutet das, daß T langsamer sperrt als der in Reihe geschaltete Transistor
Ta (Fig. 8). Über den Widerstand /?20 gelangt die
Kollektorsperrspannung Uc von Fan die Basis von 75, die dadurch stark negatives Potential erhält. 75 wird
folglich weitgehend leitend, so daß sich das Potential am Schaltungspunkt 14 nach negativen Werten verschiebt
und über die schon durchgeschalteten Emitterfolger 73, 74, die Widerstände R 23, R 24 und das Ventil Van die
Basis von 7 gelangt und auf diese Weise die Sperrung von 7beschleunigt, somit also die Speicherzeit verkürzt.
1st die Kollektorsperrspannung Uc von 7 dagegen hoch, dann bedeutet das ein schnelles Sperren von 7 in
der Reihenschaltung mit Ta (F i g. 8). Die hohe Kollektor-Sperrspannung Uc verringert an der Basis
von 75 und damit auch an der Basis von 7beim Sperren das negative Potential. Damit wird die Sperrung
verlangsamt, die Speicherzeil also verlängert, so daß eine Angleichung an die Speicherzeil des Schalttransistors
7a (F i g. 8) stattfindet.
Der Integrationskondensator Cl bewirkt zusammen mit dem Widerstand R 20, daß die heruntergeteilten
Spannungsinipulse vom Abgriff 3, wie sie dort in der Sperrphase auftreten, auch noch jeweils bis zu der
folgenden Sperrphase an der Basis von 75 zur Verfügung stehen. Cl ist also ein in den zusätzlichen
Hilfsmitteln 10 (Fig.8) enthaltener Speicher für die
Eingangsklemme 12 (F i g. 8) auf dem zusätzlichen Steuerweg 3-10-11-12 zugeführte Steuergröße (Spannung
Uc am Abgriff 3).
Für manche Anwendungsfälle kann es genügen, wenn
in einer Anordnung ähnlich der von Fig. 8 lediglich einem der beiden Schalttransistoren 7 bzw. 7a eine
Schaltung nach F i g. 7 zur Beeinflussung der Speicherzeit während der Speicherzeit zugeordnet ist. Vorzugsweise
wird jedoch jedem der gleichzeitig zu schaltenden und in Reihe liegenden Schalttransistoren eine Schaltung
zur Beeinflussung der Speicherzeit zugeordnet.
Wie aus F i g. 7 zu ersehen ist, dienen die Transistoren 73 und 74 gleichzeitig als Einrichtung, welche den über
den Widerstand R 20 führenden zusätzlichen Steuerweg bezüglich seiner Einwirkung auf die Basis des
Schalttransistors 7in dessen Einschaltphase unwirksam machen, außer in der Speicherzeit
Hierzu 4 Blatt Zeichnungen
Claims (13)
1. Anordnung mit wenigstens einem verzögerungsbehafteten Halbleiterschalter und ersten Hilfsmitteln
zur Beeinflussung der sogenannten Speicherzeit eines Halbleiterschaiters, die als Verzögerungszeit auftritt beim Schalten vom leitenden (Einschaltphase)
in den sperrenden (Sperrphase) Zustand, wobei die ersten Hilfsmittel einen ersten Steuerweg
aufweisen von einem Abgriff an dem durch die Schaltstrecke eines Halbleiterschalters führenden
Laststrompfad zu einem Schaltungspunkt im Steuersignalweg, der zur Steuerelektrode eines Halbleiterschalters
führt, und wobei an dem Abgriff eine Istwertgröße abgegriffen wird, die sich bei Änderungen
der Speicherzeit verändert und -iie zur Verkürzung der Speicherzeit durch Beeinflussung
einer Steuergröße dient, welche der Steuerelektrode des Halbleiterschalters innerhalb der Einschaltphase
zugeführt wird, dadurch gekennzeichnet,
daß bei Betriebsbedingungen, die im vorgesehenen Betriebsbereich zu Abweichungen der Speicherzeit (ts) von einem Sollwert führen können, die ersten Hilfsmittel (1, 2) zur derartigen Beeinflussung des Steuerstromes (Ib) ausgestaltet sind, daß sich eine Regelung der Speicherzeit im Sinne einer verbesserten Konstanz ergibt,
daß bei Betriebsbedingungen, die im vorgesehenen Betriebsbereich zu Abweichungen der Speicherzeit (ts) von einem Sollwert führen können, die ersten Hilfsmittel (1, 2) zur derartigen Beeinflussung des Steuerstromes (Ib) ausgestaltet sind, daß sich eine Regelung der Speicherzeit im Sinne einer verbesserten Konstanz ergibt,
daß die ersten Hilfsmittel (1, 2) von der als Istwertgröße dienenden Spannung (Uc) am Abgriff
(3) gesteuert sind, wie sie dort jeweils während der Speicherzeit fts,}auftritt,
wobei die ersten Hilfsmittel einen Speicher (S) enthalten zur Speicherung der Spannung (Uc) am
Abgriff (3) oder einer davon abgeleiteten Größe v, (Ur 1) jeweils bis zur nächsten Beeinflussung des
Steuerstromes (ib)in der Einschaltphase und
wobei schließlich die ersten Hilfsmittel eine Vergleichseinrichtung (2) enthalten zum Vergleich der Spannung (Uc) am Abgriff (3) mit einem mittelbar oder unmittelbar für den Halbleiterschalter (T) vorgesehenen Eingangssignal (Ue) oder zum Vergleich von Größen (Ue), die von der Spannung (Uc) bzw. dem Eingangssigna! (Ue) abgeleitet sind (F i g. 3 und 5).
wobei schließlich die ersten Hilfsmittel eine Vergleichseinrichtung (2) enthalten zum Vergleich der Spannung (Uc) am Abgriff (3) mit einem mittelbar oder unmittelbar für den Halbleiterschalter (T) vorgesehenen Eingangssignal (Ue) oder zum Vergleich von Größen (Ue), die von der Spannung (Uc) bzw. dem Eingangssigna! (Ue) abgeleitet sind (F i g. 3 und 5).
2. Anordnung mit wenigstens einem verzögerungsbehafteten Halbleiterschalter und ersten Hilfsmitteln
zur Beeinflussung der sogenannten Speicherzeit eines Halbleiterschalters, die als Verzögerungszeit auftritt beim Schalten vom leitenden (Einschalt- w
phase) in den sperrenden (Sperrphase) Zustand, wobei die ersten Hilfsmittel einen ersten Steuerweg
aufweisen von einem Abgriff an dem durch die Schaltstrecke eines Halbleiterschaiters führenden
Laststrompfad zu einem Schaltu.igspunkt im Steuer- «
signalweg, der zur Steuerelektrode eines Halbeiterschalters führt, und wobei an dem Abgriff eine
Istwertgröße abgegriffen wird, die sich bei Änderungen der Speicherzeit verändert und die zur
Verkürzung der Speicherzeit durch Beeinflussung bo einer Steuergröße dient, welche der Steuerelektrode
des Halbleiterschaiters innerhalb der Einschaltphase zugeführt wird, dadurch gekennzeichnet,
daß bei Betriebsbedingungen, die im vorgesehenen Betriebsbereich zu Abweichungen der Speicherzeit
(ts) von einem Sollwert führen können, die ersten Hilfsmittel (R) zur derartigen Beeinflussung des
Steuerstromes (Ib) ausgestaltet sind, daß sich eine Regelung der Speicherzeit im Sinne einer verbesserten
Konstanz ergibt und
daß die ersten Hilfsmittel einerseits in an sich bekannter Weise enthalten:
eine Rückführung mit Ventil (D) von dem Schaltungspunkt (5) zu dem Abgriff (3) zur Ableitung von
Steuerstrom bei Absinken der Restspannung (Uc), die im durchgeschalteten Zustand an der Schaltstrecke
liegt, auf Werte, welche zu einer unerwünscht hohen Speicherzeit fts,) führen,
sowie wenigstens ein Widerstandselement (R), das zwischen dem Schaltungspunkt (5) und der Steuerelektrode bei fließendem Steuerstrom (Ib) einen Spannungsabfall verursacht, der bei Anwachsen des Steuerstromes zunimmt,
sowie wenigstens ein Widerstandselement (R), das zwischen dem Schaltungspunkt (5) und der Steuerelektrode bei fließendem Steuerstrom (Ib) einen Spannungsabfall verursacht, der bei Anwachsen des Steuerstromes zunimmt,
daß aber andererseits das Widerstandselement (R)in den ersten Hilfsmitteln derart bemessen ist, daß die
Konstanz der Speicherzeit (ts) in Abhängigkeit von den im Betrieb vorkommenden Werten des Durchlaßstromes
(Ic) wesentlich verbessert ist gegenüber dem Fall der Verwendung eines Bauelementes (Gr 5,
Cr 6, Fig. 1), das einen vom Steuerstrom (Ib) unabhängigen Spannungsabfall hervorruft,
daß der Widerstandswert des Widerstandselements (R) ungefähr gleich dem Produkt aus der im Betriebsbereich des durchgeschalteten Halbleiterschaiters ("77 auftretenden Stromverstärkung (B) und der Spannung zwischen Abgriff und Steuerelektrode (Ucb= Uc- Übe), dividiert durch den Durchlaßstrom (Ic)\st (Gl. 2) und
daß der Widerstandswert des Widerstandselements (R) ungefähr gleich dem Produkt aus der im Betriebsbereich des durchgeschalteten Halbleiterschaiters ("77 auftretenden Stromverstärkung (B) und der Spannung zwischen Abgriff und Steuerelektrode (Ucb= Uc- Übe), dividiert durch den Durchlaßstrom (Ic)\st (Gl. 2) und
daß dem Schaltungspunkt (5) eine Stromquelle (Konstantstromquelle 4) vorgeschaltet ist, die im
durchgeschalteten Zustand einen im wesentlichen konstanten Strom liefert (F i g. 6).
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß das Widerstandselement ein linearer
Widerstand (R) ist (F i g. 6).
4. Anordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß zwischen dem Schaltungspunkt
(5) und der Steuerelektrode (Basis von T) ein Verstärker vom Typ eines Emitterfolgers (To) mit
dem Widerstandselement (R) in Reihe geschaltet ist (F ig. 6).
5. Anordnung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Schaltelemente in
den Zuleitungen des Halbleiterschaiters (T) einschließlich des Widerstandselementes (R) zwischen
dem Schaltungspunkt (5) und dem Halbleiterschalter ^derart dimensioniert sind, daß im Betriebsbereich
des durchgeschalteten Halbleiterschaiters Kollektor-Basis-Spannungsänderungen im wesentlichen
gleich Änderungen des Spannungsabfalls am Widerstandselement (R)smd (Gleichung 1, F i g. 6).
6. Anordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß Mittel zum Durchschalten
des Halbleiterschaiters (T) mit Hilfe einer Konstantstromquelle (4) an der Steuerelektrode
(Basis von T)und Mittel zum Sperren mit Hilfe einer Konstantspannungsquelle (6) an der Steuerelektrode
vorgesehen sind, wobei eine Einrichtung (T3, Γ4)
vorgesehen ist zum Unwirksammachen der Konstantspannungsquelle (6) während der Einschaltphase,
soweit sie außerhalb der Speicherzeit (ts) liegt (Fig. 7).
7. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,
daß zusätzlich Hilfsmittel (10; R 20, K 21, Cl, Γ5, 6)
zur Beeinflussung der Speicherzeit (ts) eines
Halbleiterschalters (T, Ta) vorgesehen sind,
daß die durch diese zusätzlichen Hilfsmittel beeinflußte Steuergröße die Sperrspannung (Übe) an der Steuerelektrode eines Halbleiterschalter (T, Ta) ist sowie ■-.
daß die durch diese zusätzlichen Hilfsmittel beeinflußte Steuergröße die Sperrspannung (Übe) an der Steuerelektrode eines Halbleiterschalter (T, Ta) ist sowie ■-.
daß die Beeinflussung durch die zusätzlichen Hilfsmittel jeweils innerhalb einer Speicherzeit (ts)
erfolgt (F ig. 7 und 8).
8. Anordnung nach Anspruch 7, dadurch gekennzeichnet in
daß die zusätzlichen Hilfsmittel (10; /?20, Λ 21, Cl,
T5, 6) ihrerseits von der Spannung (Uc) am Abgriff (3) gesteuert sind und
daß die zusätzlichen Hilfsmittel einen Speicher (Ci)
enthalten zur Speicherung der Spannung (Uc) am ii
Abgriff (3) oder einer davon abgeleiteten Größe jeweils bis zur nächsten Beeinflussung der Sperrspannung
(Übe) innerhalb der nächsten Speicherzeit (ts)(F ig. 7).
9. Anordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Beeinflussung durch die
zusätzlichen Hilfsmittel (10; R 20, R 21, C1, Γ5,6) im
Sinne einer Regelung auf Konstanz der Speicherzeit (fs^erfolgt (F i g. 7 und 8).
10. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß bei Halbleiterschaltern (T, Ta),
deren Schaltstrecken einander in Reihe geschaltet sind, von dem Abgriff (3) für die Spannung (Uc) an
wenigstens einer Schaltstrecke ein zusätzlicher Steuerweg mit den zusätzlichen Hilfsmitteln (10, jo
XQa) zu einer Steuerelektrode eines Halbleiterscnalters (T, Ta) führt zur Beeinflussung von dessen
Steuerspannung (Übe) jeweils innerhalb der Speicherzeit (ts) derart, daß sich eine Angleichung der
Speicherzeit dieses Halbleiterschalters (T, Ta) an 3i
diejenige eines zu ihm in Reihe geschalteten Halbleiterschalters (Ta, 7} ergibt (F i g. 8).
11. Anordnung nach Anspruch 10, dadurch
gekennzeichnet, daß der zusätzliche Steuerweg mit den zusätzlichen Hilfsmitteln (10; R 20, R 21, C1, T5, 4<
> 6) zur Steuerelektrode desselben Halbleiterschalters (T) geführt ist, an dessen Schaltstrecke der Abgriff
(3) vorgesehen ist, zur Steuerung dieses Halbleiterschalters (T) im Sinne einer Verkürzung der
Speicherzeit (ts) bei zu geringer Spannung (Uc) an der Schaltstrecke zu Beginn der Speicherzeit (ts)
(F ig. 7).
12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß die zusätzlichen Hilfsmittel (10;
/?20, Λ 21, Cl, 7"5, 6) vorgesehen sind zur so
Vergrößerung des Betrages der Steuersperrspannung (Übe) an der Steuerelektrode bei zu geringer
Spannung (Uc) an der Schaltstrecke zu Beginn der Speicherzeit (is,J(F i g. 7).
13. Anordnung nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß eine Einrichtung
(TX TA) vorgesehen ist zur Unterbrechung der Beeinflussung durch den zusätzlichen Steuerweg
(R 20, R 21, Cl, Γ5, 6) während der Einschaltphase, soweit sie außerhalb der Speicherzeit (ts) liegt
(Fig. 7).
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2852943A DE2852943C3 (de) | 1978-12-07 | 1978-12-07 | Anordnung mit einem verzögerungsbehafteten Halbleiterschalter |
CH10726/79A CH650112A5 (de) | 1978-12-07 | 1979-12-03 | Anordnung mit mindestens einem verzoegerungsbehafteten halbleiterschalter zur verkuerzung der schaltzeit. |
US06/100,997 US4318011A (en) | 1978-12-07 | 1979-12-06 | Arrangement including a delayed-action semiconductor switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2852943A DE2852943C3 (de) | 1978-12-07 | 1978-12-07 | Anordnung mit einem verzögerungsbehafteten Halbleiterschalter |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2852943A1 DE2852943A1 (de) | 1980-06-12 |
DE2852943B2 true DE2852943B2 (de) | 1981-01-29 |
DE2852943C3 DE2852943C3 (de) | 1981-09-10 |
Family
ID=6056576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2852943A Expired DE2852943C3 (de) | 1978-12-07 | 1978-12-07 | Anordnung mit einem verzögerungsbehafteten Halbleiterschalter |
Country Status (3)
Country | Link |
---|---|
US (1) | US4318011A (de) |
CH (1) | CH650112A5 (de) |
DE (1) | DE2852943C3 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3120695A1 (de) * | 1981-05-23 | 1982-12-09 | Robert Bosch Gmbh, 7000 Stuttgart | "schaltungsanordnung mit einem endtransistor zum ein- und ausschalten eines verbrauchers, insbesondere der primaerwicklung einer zu der zuendanlage einer brennkraftmaschine gehoerenden zuendspule" |
DE3215009A1 (de) * | 1982-04-22 | 1983-12-29 | Rudolf Prof. Dipl.-Phys. 7600 Offenburg Ranzinger | Treiberstufe fuer einen hochleistungsschalttransistor |
DE3509595A1 (de) * | 1985-03-16 | 1986-09-25 | Telefunken electronic GmbH, 7100 Heilbronn | Schaltungsanordnung |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2470484A1 (fr) * | 1979-11-23 | 1981-05-29 | Thomson Csf | Procede de commande d'un montage darlington et montage darlington a faibles pertes |
DE3040130A1 (de) * | 1980-10-24 | 1982-06-03 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Steuerschaltung fuer einen schalttransistor, insbesondere denzeilenendstufentransistor in einem fernsehempfaenger |
DE3125400A1 (de) * | 1981-06-27 | 1983-01-13 | Robert Bosch Gmbh, 7000 Stuttgart | "schaltungsanordnung mit einem endtransistor zum ein- und ausschalten eines verbrauchers, insbesondere der primaerwicklung einer zu der zuendanlage einer brennkraftmaschine gehoerenden zuendspule" |
US4410810A (en) * | 1981-08-06 | 1983-10-18 | Gould Inc. | High speed transistor switching circuit |
NL8104222A (nl) * | 1981-09-14 | 1983-04-05 | Philips Nv | Stuurschakeling voor een dc-ac-omzetter. |
JPS5855582B2 (ja) * | 1981-11-13 | 1983-12-10 | 株式会社東芝 | 透視性テ−プカセツト |
US4508976A (en) * | 1982-03-17 | 1985-04-02 | Vee Arc Corporation | Adjustable frequency drive |
US4491744A (en) * | 1982-08-02 | 1985-01-01 | Burroughs Corporation | Current source direct base drive for transistor power switches |
US4533839A (en) * | 1983-01-10 | 1985-08-06 | National Semiconductor Corporation | Current limiting circuit for high current peripheral drivers |
US4540893A (en) * | 1983-05-31 | 1985-09-10 | General Electric Company | Controlled switching of non-regenerative power semiconductors |
US4609832A (en) * | 1983-10-14 | 1986-09-02 | Sundstrand Corporation | Incremental base drive circuit for a power transistor |
US4751403A (en) * | 1984-06-15 | 1988-06-14 | Hitachi, Ltd. | Transistor driving circuit and circuit controlling method |
US4644186A (en) * | 1984-08-20 | 1987-02-17 | National Semiconductor Corporation | Fast switching circuit for lateral PNP transistors |
IT1218854B (it) * | 1984-11-07 | 1990-04-24 | Ates Componenti Elettron | Circuito di comando, integrato monoliticamente, per la commutazione di transistori |
KR900005232B1 (ko) * | 1985-03-29 | 1990-07-21 | 미쓰비시 뎅기 가부시끼가이샤 | 트랜지스터 구동회로 |
DE3513170A1 (de) * | 1985-04-12 | 1986-10-16 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum ansteuern ein- und ausschaltbarer leistungshalbleiterbauelemente und vorrichtung zur durchfuehrung des verfahrens |
FR2580878B1 (fr) * | 1985-04-17 | 1987-11-27 | Jeumont Schneider | Procede de commande de l'instant d'ouverture d'un interrupteur, et circuit logique correspondant |
US4754158A (en) * | 1985-05-28 | 1988-06-28 | Texas Instruments Incorporated | Dual threshold sensitive transistor turn-off circuit |
IT1214616B (it) * | 1985-06-19 | 1990-01-18 | Ates Componenti Elettron | Circuito di commutazione, integrabile monoliticamente, ad elevato rendimento. |
US4725741A (en) * | 1985-11-13 | 1988-02-16 | Sundstrand Corporation | Drive circuit for fast switching of Darlington-connected transistors |
IL80472A0 (en) * | 1985-11-13 | 1987-01-30 | Sundstrand Corp | Drive circuit for fast switching of darlington-connected transistors |
IT1188335B (it) * | 1986-02-06 | 1988-01-07 | Sgs Microelettronica Spa | Dispositivo di controllo in retroazione per lo spegnimento di un transistore |
JPH0767074B2 (ja) * | 1986-04-25 | 1995-07-19 | 株式会社東芝 | 出力電流駆動回路 |
US4684878A (en) * | 1986-05-08 | 1987-08-04 | Rca Corporation | Transistor base current regulator |
US4791314A (en) * | 1986-11-13 | 1988-12-13 | Fairchild Semiconductor Corporation | Oscillation-free, short-circuit protection circuit |
US4749876A (en) * | 1986-12-22 | 1988-06-07 | Eaton Corporation | Universal power transistor base drive control unit |
DE3871846T2 (de) * | 1987-04-14 | 1993-02-04 | Sgs Thomson Microelectronics | Einschaltstromrueckfuehrung durch einen eine induktive last treibenden leistungsschalttransistor. |
US4782252A (en) * | 1987-12-08 | 1988-11-01 | Advanced Micro Devices, Inc. | Output current control circuit for reducing ground bounce noise |
US4947055A (en) * | 1989-01-13 | 1990-08-07 | Sundstrand Corporation | Base drive circuit for Darlington-connected transistors |
NL8900609A (nl) * | 1989-03-14 | 1990-10-01 | Nedap Nv | Stuurschakeling. |
IT1229318B (it) * | 1989-05-02 | 1991-08-08 | Sgs Thomson Microelectronics | Dispositivo di protezione contro il breakdown di transistori bipolari in un circuito integrato di pilotaggio per dispositivo di potenza con carico risonante sul collettore. |
US6377087B1 (en) * | 1993-01-19 | 2002-04-23 | U.S. Philips Corporation | Driving scheme for bipolar transistors |
US5546045A (en) * | 1993-11-05 | 1996-08-13 | National Semiconductor Corp. | Rail to rail operational amplifier output stage |
DE4403941C2 (de) * | 1994-02-08 | 2000-05-18 | Abb Schweiz Ag | Verfahren und Schaltungsanordnung zur Ansteuerung von Halbleiterschaltern einer Reihenschaltung |
US7132868B2 (en) * | 2001-06-27 | 2006-11-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
GB2448759A (en) * | 2007-04-27 | 2008-10-29 | Cambridge Semiconductor Ltd | Turn-off control for a bipolar transistor |
US9621050B2 (en) | 2013-05-31 | 2017-04-11 | Power Integrations, Inc. | Storage time control |
US9525333B1 (en) | 2015-06-05 | 2016-12-20 | Power Integrations Limited | BJT driver with dynamic adjustment of storage time versus input line voltage variations |
CN112332820B (zh) * | 2020-11-16 | 2024-05-28 | 科威尔技术股份有限公司 | 一种测试电源放电电阻控制电路及其控制方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4942346B1 (de) * | 1970-07-31 | 1974-11-14 | ||
US4055794A (en) * | 1976-05-10 | 1977-10-25 | Rohr Industries, Incorporated | Base drive regulator |
US4061931A (en) * | 1976-08-06 | 1977-12-06 | Boschert Associates | Switching regulator power supply main switching transistor turn off speed up circuit |
-
1978
- 1978-12-07 DE DE2852943A patent/DE2852943C3/de not_active Expired
-
1979
- 1979-12-03 CH CH10726/79A patent/CH650112A5/de not_active IP Right Cessation
- 1979-12-06 US US06/100,997 patent/US4318011A/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3120695A1 (de) * | 1981-05-23 | 1982-12-09 | Robert Bosch Gmbh, 7000 Stuttgart | "schaltungsanordnung mit einem endtransistor zum ein- und ausschalten eines verbrauchers, insbesondere der primaerwicklung einer zu der zuendanlage einer brennkraftmaschine gehoerenden zuendspule" |
DE3215009A1 (de) * | 1982-04-22 | 1983-12-29 | Rudolf Prof. Dipl.-Phys. 7600 Offenburg Ranzinger | Treiberstufe fuer einen hochleistungsschalttransistor |
DE3509595A1 (de) * | 1985-03-16 | 1986-09-25 | Telefunken electronic GmbH, 7100 Heilbronn | Schaltungsanordnung |
Also Published As
Publication number | Publication date |
---|---|
DE2852943A1 (de) | 1980-06-12 |
CH650112A5 (de) | 1985-06-28 |
US4318011A (en) | 1982-03-02 |
DE2852943C3 (de) | 1981-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2852943C3 (de) | Anordnung mit einem verzögerungsbehafteten Halbleiterschalter | |
DE69513491T2 (de) | Leistungsversorgung mit verbessertem wirkungsgrad und eine solche leistungsversorgung enthaltender sender | |
DE2338538C3 (de) | Schaltungsanordnung mit mehreren in Reihe geschalteten Gleichstromversorgungseinrichtungen | |
DE69014688T2 (de) | Selbstschwingender Wandler mit Leichtlast-Stabilisator. | |
DE69103918T2 (de) | Synchronschaltsystem verwendender Leistungswandler mit hohem Wirkungsgrad. | |
DE4304517C2 (de) | Stromversorgung für vorwiegend induktive Lasten | |
DE68914757T2 (de) | Geschaltete Speisespannungsschaltung. | |
EP0526498B1 (de) | Gleichstromumrichter mit strombegrenzung | |
DE2751669C2 (de) | Impulsverstärker | |
EP0756782B1 (de) | Gleichstrom-steuerschaltung | |
EP0693819B1 (de) | Gleichstromumrichter mit Strombegrenzung | |
DE19828038A1 (de) | Schaltnetzteil | |
DE2644715C2 (de) | Einrichtung zur Befreiung elektrischer oder elektronischer Einwegschalter von hoher Verlustleistungsbeanspruchung während des Einschaltens - bei welchem ein, zuvor in einem anderen Schaltungspfad fließender, von Null verschiedener Strom auf den betreffenden Einwegschalter überwechselt - und von überhöhter Sperrspannungsbeanspruchung zum Ende des Ausschaltens | |
DE2445033C3 (de) | Gleichstromumrichter | |
DE2543441C2 (de) | ||
EP1286454A2 (de) | Schaltregler und diesen verwendender Verstärker | |
EP0163302A2 (de) | Ansteuerschaltung für einen Ablenk-Leistungstransistor | |
DE1927681B2 (de) | Stelleinrichtung für ein elektronisches Gerät mit einem Feldeffekttransistor | |
DE1240551B (de) | Impulsgenerator zur Erzeugung extrem steilflankiger Impulse mit Speicherschaltdioden | |
EP0024523A1 (de) | Eintakt-Durchflussumrichter zur Erzeugung galvanisch getrennter Ausgangsgleichspannungen | |
DE2717787C3 (de) | ||
DE2053576C3 (de) | Frequenzstabiler Impulsgenerator | |
EP0641500B1 (de) | Eintakt-durchflussumrichter mit einem transformator und mit zwei, durch schutzmassnahmen geschützten elektronischen schaltern | |
DD233467A1 (de) | Durchflusswandler-schaltnetzteil mit geregelter ausgangsspannung | |
DE2064254C3 (de) | Selbstschwingender Gleichspannungs-Flußwandler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |